JP2010040674A - レーザアニール装置 - Google Patents
レーザアニール装置 Download PDFInfo
- Publication number
- JP2010040674A JP2010040674A JP2008200066A JP2008200066A JP2010040674A JP 2010040674 A JP2010040674 A JP 2010040674A JP 2008200066 A JP2008200066 A JP 2008200066A JP 2008200066 A JP2008200066 A JP 2008200066A JP 2010040674 A JP2010040674 A JP 2010040674A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- laser
- substrate
- stage
- laser annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 フルメルト法による結晶化とパーシャルメルト法による結晶化を1回のレーザ照射によって簡単に実現することが可能なレーザアニール装置を提供する。
【解決手段】 光透過性を有する基板1上に形成された被結晶化薄膜(アモルファスシリコン薄膜3)に対してレーザ光(固体レーザの高調波)を照射して結晶化を行うレーザアニール装置である。被結晶化薄膜が形成された基板1を支持するステージ41を有し、ステージ41の表面は、基板1上に形成される回路のレイアウトに応じてレーザ光に対する反射率が変更されている。例えば、液晶表示パネルの作製において、ステージ41表面の反射率は、パネル領域21の画素部分31と周辺回路部分32とで異なる。
【選択図】 図9
【解決手段】 光透過性を有する基板1上に形成された被結晶化薄膜(アモルファスシリコン薄膜3)に対してレーザ光(固体レーザの高調波)を照射して結晶化を行うレーザアニール装置である。被結晶化薄膜が形成された基板1を支持するステージ41を有し、ステージ41の表面は、基板1上に形成される回路のレイアウトに応じてレーザ光に対する反射率が変更されている。例えば、液晶表示パネルの作製において、ステージ41表面の反射率は、パネル領域21の画素部分31と周辺回路部分32とで異なる。
【選択図】 図9
Description
本発明は、例えば固体レーザアニール法等によりアモルファスシリコン薄膜等の被結晶化薄膜を結晶化するためのレーザアニール装置に関するものである。
ガラス基板上に作製された多結晶シリコン薄膜トランジスタ(ポリシリコンTFT)は、結晶シリコンデバイスにおいてSOI構造と同様の構造を有することになるため、電気特性においてもSOIデバイスと同様の特徴を有する。チャネル層(活性層)を薄膜化することにより、完全空乏型の動作をさせることが可能となり、オフ状態からオン状態への立ち上がり電圧差が非常に小さくなることもその一つである。
また、透光性基板(ガラス基板)を使用しているため、液晶ディスプレイ等の表示装置の駆動素子としての利用も可能であり、結晶半導体では不可能な表示パネルへの応用が可能となっている。ポリシリコン膜を活性層とするポリシリコンTFTを駆動素子とすることで、例えば携帯電話の表示部分等において、対角2インチ程度の領域に1/4VGA程度の精細度の表示を行うことが可能になっている。
ポリシリコンTFTの製造に際しては、多結晶シリコン膜の形成が不可欠であり、これまでエキシマレーザを用いて被結晶化膜であるアモルファスシリコン薄膜を多結晶化すること(エキシマレーザアニール)が行われている。
近年、液晶表示素子に要求される機能や性能の向上に対応するため、薄膜トランジスタの特性向上を目的として、固体レーザアニール法による結晶化も検討されている。固体レーザの高調波を用いた結晶化技術は、ガス放電を用いたエキシマレーザによる結晶化技術と比較して、照射エネルギーの安定性が高いことから、多数回レーザ照射しながら基板を掃引する結晶化法においては有望である。特に、チューブ交換が必要なエキシマレーザと比較して、メンテナンスに要する手間や費用が激減する点は、ランニングコストに大きな影響を及ぼす。さらに、固体レーザの高調波を用いるためレーザ出力が小さく、そのため掃引する際のビーム幅が小さいというデメリットは、照射周波数でカバー可能であることから、量産への適用も期待される。
ただし、固体レーザの高調波を用いた結晶化方法を採用した場合、アモルファスシリコン薄膜での吸収係数が小さいことが課題となっている。例えば、エキシマレーザアニールで広く用いられているXeClタイプのエキシマレーザ装置では、波長が308nmの光を出力することが知られているが、アモルファスシリコン(a−Si)薄膜での吸収は大きく、およそ10nm程度の膜厚のアモルファスシリコン薄膜において、ほぼ100%レーザ光が吸収される。これに対して、YAGレーザ(1064nm)の高調波(532nm)では、吸収係数が1/50程度しかなく、典型的なSi膜厚(50nm)では30%程度の利用しかできない。通常、表示パネルの基板には532nmの光に対して透明な基板を用いているため、利用できない残りの光は、基板を透過して基板を支持するステージに照射されることになる。
このような状況から、固体レーザの高調波を用いたレーザアニール装置では、基板を支持するステージの損傷を防止する等の対策が講じられている(例えば、特許文献1等を参照)。特許文献1には、処理用レーザ光(固体レーザの第2高調波)を出射するレーザ出射装置と、石材からなるプレート本体の表面に耐損傷性材料からなる層を形成したプレートとを備えたレーザ照射装置が開示されている。特許文献1記載の発明では、ステージの表面に耐損傷性材料からなる層を形成することで、処理用レーザ光の照射による損傷を受けにくくしている。
特開2006−140230号公報
ところで、固体レーザの高調波を使用したレーザアニールによる結晶化では、いわゆるフルメルト法によるものの他、照射エネルギーを下げることによりアモルファスシリコン薄膜を膜厚方向で全て溶融させずに結晶化させるパーシャルメルト法もある。この方法は、従来のエキシマレーザをエキシマレーザアニール装置との単純な置き換えも検討されている。
前述のフルメルト法とパーシャルメルト法は、それぞれに特長を有しており、これらを組み合わせることで回路に応じて特性を最適化できるものと考えられる。例えば、フルメルト法は、レーザの掃引方向に結晶粒が伸び、間に結晶粒界が存在しないことがわかっている。そのため、掃引方向にトランジスタのソース・ドレイン方向を揃えることにより、オン電流の高いトランジスタを作製することが可能であり、これを用いて回路を作製すれば、高速動作の実現が期待される。一方、パーシャルメルト法は、従来のエキシマレーザアニールと同程度の結晶化膜が得られるため、等方的で均一な多結晶シリコンが得られる。そのため、液晶表示パネルや有機EL素子等の駆動回路に用いることにより、均一な表示が可能となる。
しかしながら、フルメルト法とパーシャルメルト法とでは、結晶化に必要なエネルギーが異なるため、これらを組み合わせるためには、例えば照射エネルギーを変えて掃引する必要があり、装置タクトタイムが大きくなるという問題がある。また、1回掃引を行うとシリコン膜が多結晶化するため吸収係数がさらに小さくなり、そのため2回目の照射はさらに大きなエネルギーが必要となり、レーザ装置への負荷が大きいという問題もある。
本発明は、前記課題に鑑みて提案されたものであり、所望のエネルギーを所望の場所に照射することが可能で、フルメルト法により結晶化された領域とパーシャルメルト法により結晶化された領域を一度のレーザ照射によって簡単に作製することが可能なレーザアニール装置を提供することを目的とする。
前述の目的を達成するために、本発明のレーザアニール装置は、光透過性を有する基板上に形成された被結晶化薄膜に対してレーザ光を照射して結晶化を行うレーザアニール装置であって、前記被結晶化薄膜が形成された基板を支持するステージを有し、当該ステージ表面は、基板上に形成される回路のレイアウトに応じて前記レーザ光に対する反射率が変更されていることを特徴とする。
前述の通り、光透過性を有する基板上に形成された被結晶化薄膜に対してレーザ光を照射すると、レーザ光の一部は基板を透過して基板を支持するステージに照射される。本発明では、ステージ表面の反射率を変化させることによって、被結晶化薄膜に導入されるエネルギーを変化させ、被結晶化膜での吸収量を制御するとで、前述のフルメルト法とパーシャルメルト法を1回のレーザ照射によって実現している。
本発明のレーザアニール装置によれば、ステージ表面の反射率を制御することにより、所望のエネルギーを所望の場所に照射することが可能であり、異なる照射エネルギーが必要な多結晶シリコン薄膜(フルメルト法による多結晶シリコン薄膜とパーシャルメルト法による多結晶シリコン薄膜)を一度のレーザ照射によって作製することが可能である。したがって、装置タクトタイムを大幅に短縮することが可能であり、レーザ装置への負荷も抑えることが可能である。
以下、本発明を適用したレーザアニール装置の実施形態について、図面を参照して詳細に説明する。
先ず、本発明のレーザアニール装置による結晶化プロセス(多結晶シリコン膜の作成方法)について説明する。本実施形態においては、被結晶化薄膜がアモルファスシリコン薄膜であり、固体レーザの高調波を用いた固体レーザアニール法により結晶化が行われる。
固体レーザアニール法によるアモルファスシリコン薄膜の結晶化プロセスにおいては、先ず、図1(a)に示すように、ガラス基板等の基板1上にPE−CVD法等により不純物の拡散を防ぐアンダーコート膜2を形成し、その上に活性半導体層となるアモルファスシリコン薄膜3を堆積させる。
ここで、アモルファスシリコン薄膜3の表面には自然酸化による自然酸化シリコン層4が形成されており、その上には汚染物質及びパーティクル5が存在する。そこで、例えばフッ化水素酸による洗浄を行い、図1(b)に示すように、表面に存在する汚染物質およびパーティクル5を自然酸化シリコン層4と共に除去する。
前記洗浄に用いる処理液としては、例えばフッ化水素酸、フッ化水素酸含有混合液、アンモニア含有還元性液体から選ばれる1種を用いることができる。前記処理液による洗浄に際しては、アモルファスシリコン薄膜3が形成された基板を回転させることが好ましく、これにより均一且つ迅速な処理を実現することが可能である。
次いで、図1(c)に示すように、例えばプラズマ酸化によりアモルファスシリコン薄膜3の表面を酸化することで酸化シリコン層6の形成を行う。ここで、形成する酸化膜(酸化シリコン層6)の膜厚は、チャネルとなるアモルファスシリコン薄膜3の膜厚に対して2%以上であることが好ましく、これによりシリコンの凝集が発生することなく、均一な多結晶シリコン薄膜が作成可能となる。表1は、酸化シリコン層6のアモルファスシリコン薄膜3に対する膜厚比率と、シリコンの凝集の有無の関係を調べた結果を示すものである。この表1にも示される通り、前記膜厚比率を2%以上とすることにより、シリコンの凝集が発生していない。
したがって、例えばアモルファスシリコン薄膜3の膜厚が50nmに対しては、1nm程度の膜厚の酸化シリコン層6の形成が必要である。このような膜厚の酸化シリコン層6は、例えば大気中保存によって表面が徐々に酸化することによっても達成可能であるが、制御されていない雰囲気中での酸化は、レーザアニール後の多結晶シリコン膜中への不純物添加となってしまい、電気特性が安定しない。また、純水中にオゾンが多く含有されているオゾン水等の酸化性液体での酸化では、厚さが不足し、常温で行う限りは1nmの酸化膜を形成することはできない。さらに、CVD等の真空を用いた成膜方法では、膜厚1nm程度の極めて薄い酸化膜を均一に形成することは難しい。
そこで、制御された酸素雰囲気中での紫外線(UV)照射、あるいは酸素雰囲気中でのプラズマ酸化によって、アモルファスシリコン薄膜の表面に酸化膜を形成することが好ましい。前者の場合、紫外線照射は大気圧中で行ってもよいし、減圧下で行ってもよい。
図2は、酸素雰囲気中での紫外線照射による酸化膜形成において、紫外線照射時間と酸化膜厚の関係を示す特性図である。図3は、酸素雰囲気中でのプラズマ酸化による酸化膜形成において、放電時間と酸化膜厚の関係を示す特性図である。いずれの場合においても、酸化速度は時間とともに低下する。これら酸化方法では、1nm程度の膜厚の酸化膜の形成にある程度の時間を要し、係る条件においては酸化膜厚を概ね一定に保つことが可能である。
また、図4は、表面酸化膜の形成において、表面酸化膜の厚さと酸化膜を1原子層(約0.2nm)増加させるために必要な時間との関係を示すものである。表面酸化膜の膜厚が厚くなるにしたがい、1原子層増加させるのに必要な時間が長くなる。装置タクトタイムを考慮すると、15分程度のマージンが必要であり、図中A領域で示す膜厚は前記酸素雰囲気中での紫外線照射や酸素雰囲気中でのプラズマ酸化によって実現可能である。図中B領域で示すオゾン水により形成される膜厚領域では、酸化不足である。
その後、固体レーザアニール法による結晶化を行って、図1(d)に示すように、アモルファスシリコン薄膜3を結晶化し、多結晶シリコン薄膜7を形成する。固体レーザアニール法は、固体レーザの高調波の照射により基板上に形成されたアモルファスシリコン薄膜の結晶化を行うものである。照射するレーザ光としては、固体レーザの高調波(例えばYAGレーザの高調波)であり、波長400nm〜600nm(例えばNd:YAGの532nm)のレーザ光を用いる。固体レーザの高調波をシリコン膜再結晶化プロセスへの適用することができれば、高出力短波長のエキシマレーザと置き換えることで、装置コストやメンテナンス費用の削減が可能になる。
以上が結晶化プロセスであるが、結晶化プロセスの後、形成された多結晶シリコン膜7を利用して薄膜トランジスタの作製、さらには液晶表示パネル(アレイ基板)の作製が行われる。
すなわち、多結晶シリコン薄膜7の上にフォトレジストをパターニングした後、図5(a)に示すように、CDE法等を用いて多結晶シリコン膜をアイランド状に加工する。そして、多結晶シリコン薄膜7に対して酸素の添加なしに、例えば300℃、20気圧、1時間の高圧水蒸気アニールを行い、活性半導体層の表面、結晶粒界、及び結晶内部に存在するダングリングボンドに水素原子や酸素原子を結合させる。
その後、薄膜トランジスタの閾値電圧の制御用にアクセプタとなるB2H6をイオンドーピング法等を用いて多結晶シリコン膜に低濃度注入する。次に、図5(b)に示すように、例えばPE−CVD法によりゲート絶縁膜8を形成し、図5(c)に示すように、スパッタ法、フォトリソグラフによるフォトレジストパターン形成、RIE法によりゲート電極9の形成を行う。
その加工の段階において、アクセプタとなるB2H6を高濃度で、ドナーとなるPH3を高濃度と低濃度で2回に分けてイオンドーピング法により多結晶シリコン膜にそれぞれ領域を選択して注入する。この結果、図5(d)に示すような、低濃度ドナー領域10及び高濃度ドナー領域11からなるLDD構造を持ったn形薄膜トランジスタと、図6(a)に示すような、p型薄膜トランジスタのソース領域およびドレイン領域(高濃度アクセプタ領域12)が形成できる。
ここで注入された不純物を活性化するために500℃でアニールした後、PE−CVD法により層間絶縁膜13を全面に堆積させ、フォトリソグラフによるフォトレジストパターン形成した後、エッチングすることでコンタクトホールを多結晶シリコン膜7の表面まで開口する。そして、スパッタ法、フォトリソグラフによるフォトレジストパターン形成、RIE法により、図5(e)あるいは図6(b)に示すように、薄膜トランジスタのソース及びドレイン電極につながる配線14、配線15を形成する。以上でn型及びp型薄膜トランジスタが完成する。
その後、PE−CVD法によりパッシベーション膜となる窒化シリコン膜で全面を覆った上にフォトレジストパターニングを行い、CDE法でエッチングすることでコンタクトホールを開口する。最後に感光性透明樹脂膜の塗布及びパターニングの後、スパッタ法、フォトレジストパターニング、エッチングによりITOから成る透明画素電極を形成する。以上で液晶表示パネルのアレイ基板が完成する。
以上の工程を経て作製される液晶表示パネルのアレイ基板においては、各画素に応じて薄膜トランジスタが形成される画素部分と、画素部分の薄膜トランジスタの走査線や信号線に所定の信号を供給し、その駆動を行う駆動回路部分(周辺回路部分)とがあり、これら画素部分と駆動回路部分とでは薄膜トランジスタに要求される特性が異なる。したがって、アモルファスシリコン薄膜の最適な結晶化方法も異なる。
例えば、画素部分では、均一な表示を実現するためには薄膜トランジスタに等方的で均一な多結晶シリコンを用いることが好ましく、パーシャルメルト法による結晶化が好ましい。周辺回路部分では、高速動作を実現するために、オン電流の高いトランジスタを作製することが望まれる。そのためには、レーザの掃引方向に結晶粒が伸び、間に結晶粒界が存在しない結晶化が可能なフルメルト法による結晶化が好ましい。
そこで、本発明者らは、基板を支持するステージでの反射率を変化させることにより、1度の掃引で2種類のエネルギーでの照射ができないかを検討したところ、ステージの反射率を変化させることにより、アモルファスシリコン薄膜に導入されるエネルギーを変化させることができることを確認した。例えば、膜厚50nmのアモルファスシリコン薄膜の場合、ステージ表面をステンレス等の金属にすると、レーザ光に対する反射率が高くなり、ステージ表面を黒色炭素等の無反射材料で形成した場合と比較して、レーザ光(エネルギー)の吸収量が50%程度上昇することがわかった。
これらの事項は、ステージ表面の反射率を変化させることにより、アモルファスシリコン薄膜でのレーザ光の吸収量を制御可能であることを示している。そこで、基板1の各パネル領域内において、作製する回路に応じてステージ表面の反射率を変更し、先の結晶化を行うこととする。
液晶表示パネルのアレイ基板を作製する場合、図7に示すように、1枚の基板1から複数枚(ここでは4×4=16枚)のアレイ基板を分割形成する。各アレイ基板に対応する領域がパネル領域21である。
図8は、各パネル領域におけるパネル構成を示すものである。各パネル(アレイ基板)は、画素部分31と周辺回路部分32とを有し、画素部分31において画像表示が行われ、周辺回路部分32において画像表示駆動が行われる。
前記パネル構成に対応して基板1上のアモルファスシリコン薄膜3の結晶化を行うに際しては、基板1をステージ41上に載置して、これを真空吸着等の手法によって固定支持した状態でレーザ光の照射を行う。この時、図9に示すように、パネル領域21の画素部分31と周辺回路部分32に対応して、反射率の異なる高反射部分42と低反射部分43とを形成し、画素部分31の照射エネルギーと周辺回路部分32の照射エネルギーが異なるようにしている。
例えば、ステージ41の表面のうち、高反射部分42の表面をアルミニウム等の反射率の高い材料により形成すれば、基板1を透過したレーザ光の大部分が再び基板1を透過してアモルファスシリコン薄膜3に照射される。したがって、前記高反射部分42では、アモルファスシリコン薄膜3に対する照射エネルギーが大となって、いわゆるフルメルト法による結晶化が行われる。
一方、ステージ41の表面のうち、低反射部分43の表面を黒色炭素等の無反射材料により形成すれば、基板1を透過したレーザ光の大部分が吸収され、反射光はほとんどアモルファスシリコン薄膜3に照射されることはない。したがって、前記低反射部分43では、アモルファスシリコン薄膜3に対する照射エネルギーが小となって、いわゆるパーシャルメルト法による結晶化が行われる。
なお、ステージ41の表面の高反射部分42や低反射部分43の反射率は任意に設定することが可能であり、必要な特性に応じて変更することが可能である。また、本実施形態では、ステージ41の表面にアルミニウムやステンレス等の反射率が高い材料や黒色炭素等の反射率の低い材料を貼り付けることにより前記高反射部分42や低反射部分43を形成しているが、ステージ41の表面パネルを着脱可能な状態とし、当該表面パネルに高反射部分42や低反射部分43を形成することも可能である。このような構成とすることにより、例えば作製するパネル品種に応じて表面パネルを取り替え、ステージ表面の反射率を変化させることが可能になる。
また、前記基板1のステージ41への固定は、真空吸着等により行うのが一般的である。真空吸着では、ステージ41に吸着用孔44を複数箇所設け、ここから真空排気することで基板1を吸着固定する。ここで、前記吸着用孔44についてもステージ41の表面とは反射率が異なり、アモルファスシリコン薄膜3の結晶化に影響を与えるおそれがある。したがって、これら吸着用孔44は、基板1のパネル領域21から外れた位置に形成するこいとが好ましい。ステージ表面に吸着用溝を形成する場合も同様である。これら吸着用孔44や吸着用溝をパネル領域21から外れた位置に形成することで、表示パネルの表示品質に影響を及ぼすことがなくなる。
前述のように、本実施形態のレーザアニール装置では、ステージ41の表面に高反射部分42や低反射部分43を設け、ステージ41の表面の反射率を制御しているので、画素部分31と周辺回路部分32とで照射するレーザ光のエネルギーを変えることができ、1回のレーザ照射によってフルメルト法による結晶化とパーシャルメルト法による結晶化を行うことが可能である。
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
本実験で使用したステージを図10に示す。図10に示すステージ51は、ステンレス(SUS304)の板を鏡面仕上げしたものであり、反射率は約80%である。このステージ51表面に、パネル領域の画素部分に対応して黒鉛からなる低反射部分52を形成した。黒鉛からなる低反射部分52の反射率はほぼゼロである。
このような構成のステージ51を用い、この上にアモルファスシリコン薄膜を成膜した基板を支持、固定し、固体レーザアニールを行って結晶化を行った。固体レーザアニールに用いた固体レーザはYAGレーザであり、その二次高調波(532nm)を照射した。結晶化後、多結晶シリコン薄膜を用い、図5〜図6に示すプロセスにしたがって薄膜トランジスタを作製した。
その結果、画素部分においては、作製された薄膜トランジスタのしきい電圧のばらつきが0.1V(3σ)であり、均一性に優れた薄膜トランジスタの作製が可能であることが確認された。一方、周辺回路部分においては、作製された薄膜トランジスタの電界効果移動度が205cm2/Vs、しきい電圧1.2Vであり、高速動作が可能であることが確認された。
1 基板、2 アンダーコート膜、3 アモルファスシリコン薄膜、4 自然酸化シリコン層、5 パーティクル、6 酸化シリコン層、7 多結晶シリコン薄膜、8 ゲート絶縁膜、9 ゲート電極、10 低濃度ドナー領域、11 高濃度ドナー領域、12 高濃度アクセプタ領域、13 層間絶縁膜、14,15 配線、21 パネル領域、31 画素部分、32 周辺回路部分、41 ステージ、42 高反射部分、43 低反射部分、44 吸着用孔
Claims (8)
- 光透過性を有する基板上に形成された被結晶化薄膜に対してレーザ光を照射して結晶化を行うレーザアニール装置であって、
前記被結晶化薄膜が形成された基板を支持するステージを有し、
当該ステージ表面は、基板上に形成される回路のレイアウトに応じて前記レーザ光に対する反射率が変更されていることを特徴とするレーザアニール装置。 - 前記レーザ光は、固体レーザの高調波であることを特徴とする請求項1記載のレーザアニール装置。
- 前記被結晶化薄膜がアモルファスシリコン薄膜であることを特徴とする請求項2記載のレーザアニール装置。
- 前記基板は表示パネルとして用いられるパネル領域を有し、
前記ステージ表面の反射率は、前記パネル領域の画素部分と周辺回路部分とで異なることを特徴とする請求項1から3のいずれか1項記載のレーザアニール装置。 - 作製する表示パネルの品種に応じてステージ表面の反射率が変更されることを特徴とする請求項4記載のレーザアニール装置。
- ステージ表面部分を取り替えることで前記反射率が変更されることを特徴とする請求項5記載のレーザアニール装置。
- 前記ステージは、真空吸着により前記基板を支持することを特徴とする請求項4から6のいずれか1項記載のレーザアニール装置。
- 前記ステージの吸着溝または吸着孔は、前記パネル領域から外れた位置に設置されていることを特徴とする請求項7記載のレーザアニール装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008200066A JP2010040674A (ja) | 2008-08-01 | 2008-08-01 | レーザアニール装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008200066A JP2010040674A (ja) | 2008-08-01 | 2008-08-01 | レーザアニール装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040674A true JP2010040674A (ja) | 2010-02-18 |
Family
ID=42012926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008200066A Pending JP2010040674A (ja) | 2008-08-01 | 2008-08-01 | レーザアニール装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040674A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176241A (ja) * | 2010-02-25 | 2011-09-08 | Casio Computer Co Ltd | 基板吸着方法および基板吸着装置 |
-
2008
- 2008-08-01 JP JP2008200066A patent/JP2010040674A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176241A (ja) * | 2010-02-25 | 2011-09-08 | Casio Computer Co Ltd | 基板吸着方法および基板吸着装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850858B2 (ja) | 半導体装置の作製方法 | |
JP5393726B2 (ja) | 半導体装置の作製方法 | |
JP4577114B2 (ja) | 薄膜トランジスタの製造方法および表示装置の製造方法 | |
JP5500803B2 (ja) | 薄膜トランジスタの作製方法 | |
JP5395384B2 (ja) | 薄膜トランジスタの作製方法 | |
TWI272722B (en) | Semiconductor device and manufacturing method therefor | |
JP2003051446A (ja) | 半導体装置の作製方法 | |
JP4209638B2 (ja) | 半導体装置の作製方法 | |
JP4230160B2 (ja) | 半導体装置の作製方法 | |
JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
JP4860055B2 (ja) | 半導体装置の作製方法 | |
WO2011024510A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4907063B2 (ja) | 半導体装置の作製方法 | |
JP5394672B2 (ja) | 結晶化装置 | |
JP2010040674A (ja) | レーザアニール装置 | |
JP4712156B2 (ja) | 半導体装置の作製方法 | |
JP4761616B2 (ja) | 半導体装置の作製方法 | |
JP4256087B2 (ja) | 半導体装置の作製方法 | |
JP2009117709A (ja) | 半導体薄膜、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに、半導体薄膜の製造装置 | |
JP7438506B2 (ja) | フレキシブルディスプレイパネルの製造方法 | |
JP5253990B2 (ja) | 薄膜トランジスタ | |
JP2010034463A (ja) | レーザアニール装置 | |
JP4837871B2 (ja) | 半導体装置の作製方法 | |
JP2005243938A (ja) | 薄膜トランジスタおよびその製造方法 |