JP2010034976A - 誤り訂正符号化装置、誤り訂正復号装置及び誤り訂正符号化方法 - Google Patents

Abstract

【課題】短縮フレームの情報ビットの長さに応じてＲＳ符号のパリティビットの長さを変動させることにより符号化率を向上させた符号化、復号を実現できる誤り訂正符号化装置、誤り訂正復号装置、伝送システム及び誤り訂正符号化方法を提供する。
【解決手段】入力した情報系列を所定の情報長ごとに分割して複数のサブフレームを生成し、サブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが所定の情報長に満たないサブフレームに対し、当該サブフレームの情報長に応じて検査ビット長を変動させて誤り訂正符号化する。
【選択図】図２

Description

この発明は、光伝送システム等のデジタル通信装置に用いる誤り訂正符号化装置、誤り訂正復号装置及び誤り訂正符号化方法に関するものである。

ＩＥＥＥ ８０２．３ａｈにて規格化されたＧＥ−ＰＯＮ（Gigabit Ethernet-Passive Optical Network(Ethernetは登録商標）)では、誤り訂正符号化方式（FEC；Forward Error Correction）としてＲＳ（Reed-Solomon）符号を採用している。非特許文献１に記載される従来の技術では、図８に示すフレームフォーマットのように、メインフレームであるイーサネット（登録商標）フレームを情報系列として、ＲＳ符号による符号化処理（ＲＳ符号化）が行われる。

具体的には、メインフレームを、情報ビットの長さが２３９バイト、パリティビットの長さが１６バイトに固定された複数のサブフレームに分割し、これらサブフレーム毎にＲＳ符号化して符号語系列を生成する。このとき、最後に余ったサブフレーム（符号語）のみ、パリティ長は１６バイト固定としつつ、情報長を短縮して符号化する。この最後のサブフレームを短縮フレーム（Shortened frame）と呼ぶ。なお、図８において、制御用のオーバーヘッド（ＯＨ）等は記載を省略している。

ＩＥＥＥ Ｓｔｄ−８０２．３ａｈ−２００４（６５．２．３．１節）

上述したように、従来では、短縮フレームに対して、それ以外のサブフレームと同一長のパリティシンボルを付加するような符号化が行われるため、符号化率が低減するという課題があった。

この発明は、上記のような課題を解決するためになされたもので、短縮フレームの情報ビットの長さに応じてＲＳ符号のパリティビットの長さを変動させることにより符号化率を向上させた符号化、復号を実現できる誤り訂正符号化装置、誤り訂正復号装置及び誤り訂正符号化方法を得ることを目的とする。

この発明に係る誤り訂正符号化装置は、入力した情報系列を所定の情報長ごとに分割して複数のサブフレームを生成するフレーム生成手段と、フレーム生成手段で生成されたサブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが所定の情報長に満たないサブフレームに対し、当該サブフレームの情報長に応じて検査ビット長を変動させて誤り訂正符号化する符号化手段とを備えるものである。

この発明によれば、入力した情報系列を所定の情報長ごとに分割して複数のサブフレームを生成し、サブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが所定の情報長に満たないサブフレームに対し、当該サブフレームの情報長に応じて検査ビット長を変動させて誤り訂正符号化するので、符号化率を向上することができるという効果がある。

実施の形態１．
図１は、この発明の実施の形態１による誤り訂正符号化装置を用いたデジタル伝送システム（以下、単に伝送システムと呼ぶ）の構成を示すブロック図である。図１において、実施の形態１によるデジタル伝送システムＡは、誤り訂正符号化装置１、変調器２、通信路３、復調器４、アナログ／デジタル（Ａ／Ｄ）変換器５、及び誤り訂正復号装置６を備える。

誤り訂正符号化装置１は、情報源から情報系列を入力し、実施の形態１による誤り訂正符号化方法による符号化を施して符号語系列を生成する。変調器２は、誤り訂正符号化装置１により生成された符号語系列を変調してデジタル信号を生成し、送信信号として通信路３に出力する。

復調器４は、上記変調器２からの送信信号を通信路３を介して受信してアナログ受信系列に復調する。Ａ／Ｄ変換器５は、復調器４により復調されたアナログ受信系列をデジタル変換して量子化受信系列を生成する。誤り訂正復号装置６は、量子化受信系列に対し、上記誤り訂正符号化方法に対応した誤り訂正復号処理を施して推定情報系列を生成し受信者側へ出力する。なお、通信路３は、有線、無線を問わない。

（１）誤り訂正符号化装置の構成
図２は、図１中の誤り訂正符号化装置の構成を概略的に示すブロック図である。図２において、誤り訂正符号化装置１は、第１の多重分離回路７、フレーム生成回路８、ＦＥＣ符号化回路９、第１の多重化回路１０及び制御回路１１を備える。情報源に接続する第１の多重分離回路７からフレーム生成回路８、ＦＥＣ符号化回路９、第１の多重化回路１０の順で接続しており、第１の多重分離回路７から後段へ処理データが順次入力されて符号化処理が行われる。

第１の多重分離回路７は、情報源に接続する最上段に配置され、情報源から入力された第１の情報系列（直列）に基づいて、第２の情報系列（並列）を生成する。以降、説明の簡単のため、図２においては、第１の多重分離回路７が、情報源から直列の順序で入力された第１の情報系列（直列）を、ｑ並列の順序に多重分離を施して第２の情報系列（並列）へ変換する。

フレーム生成回路（フレーム生成手段）８は、第２の情報系列に基づいて、サブフレームとなる、第１の情報系列＋ＯＨ（オーバーヘッド）＋ダミー系列（並列）を生成する。また、制御回路１１の制御用のフレーム長信号を生成する。ＦＥＣ符号化回路（符号化手段）９は、制御回路１１からの制御信号に従って、第１の情報系列＋ＯＨ＋ダミー系列に基づき、第１の符号語系列（並列）を生成する。

第１の多重化回路１０は、誤り訂正符号化装置１内の最下段側に配置され、第１の符号語系列に基づいて、第２の符号語系列（直列）を生成する。制御回路１１は、フレーム生成回路８から入力した制御用のフレーム長信号に基づいて、ＦＥＣ符号化回路９の動作を制御するための制御信号を生成する。

（２）誤り訂正符号化装置の動作
次に、誤り訂正符号化装置１の動作について説明する。
第１の多重分離回路７は、情報源から入力した第１の情報系列を多重分離して、第２の情報系列に変換する。この変換方法は、情報源から入力された情報系列の態様に応じて異なる。つまり、入力した情報系列の並列数（直列若しくは所定の並列）及び動作周波数等の違いによって異なる。なお、情報系列の態様は、入力側の処理と出力側の処理とで整合していればよい。また、情報系列の態様の違い自体は、この発明の特徴となるものではない。

以降、説明の簡単のため、第１の多重分離回路７は、情報源から直列の順序で入力した第１の情報系列（直列）を、ｑ並列の順序に多重分離を施して第２の情報系列（並列）へ変換する。また、第１の多重分離回路７の出力側における処理として、ｑ並列信号、１クロック分のデータにあたるｑビットを、１シンボルとして扱うものとする。

フレーム生成回路８は、第１の多重分離回路７から入力したｑ並列の第１の情報系列に加え、同期用制御信号等を含むオーバーヘッド（以下、適宜ＯＨと記載する）を付加する領域、及び誤り訂正符号のパリティ系列を付加する領域を確保し、そこにダミー系列を付加する。これら冗長領域を付加した分だけ伝送速度を上昇させ、ＦＥＣ符号化回路９及び図３を用いて後述するＦＥＣ復号回路１４の処理単位となるサブフレームを生成する。

具体的に説明すると、フレーム生成回路８は、ｑ並列の第１の情報系列を、予め定めたシンボル長（ここでは、ｋとする）毎に分割し、分割した各情報系列に対して所定のＯＨ及び所定のシンボル長（ここでは、ｍとする）のダミー系列を付加する。これらを合わせてサブフレームとする。このようにして生成した複数個のサブフレームを連続してｑ並列で出力する。

なお、サブフレーム生成の際に問題となるのは、第１の情報系列をｋシンボル毎に分割して最後に余る情報ビットの長さがｋ’（ｋ’＜ｋ）のサブフレームの処理である。この最後に余る短縮フレーム（Shortened frame）に対して、後述する符号化率の変動処理により、割り当てるべきパリティ長ｍ’シンボルを定め、情報長ｋ’でパリティ長ｍ’のサブフレームを生成する。この短縮フレームの生成が、この発明に特有な処理である。

また、フレーム生成回路８は、生成したサブフレームのフレーム長に関する制御信号を制御回路１１に通知する。制御回路１１は、ＦＥＣ符号化回路９の動作を制御するための制御信号を出力する。なお、この実施の形態１では、フレーム長に関する制御信号を別に出力する形式にしているが、例えばＯＨにその信号を埋め込むことが可能であれば、この信号をあえて別に出力する必要はない。

ＦＥＣ符号化回路９では、フレーム生成回路８から入力したサブフレーム毎の情報系列に対して、ＲＳ（Reed-Solomon）符号等に代表される、ガロア体ＧＦ（２^q）上の要素を１シンボルとする（つまり、ｑビットを１シンボルとして利用する）ブロック符号による符号化を行う。なお、この発明では、ＢＣＨ符号等に代表される、ガロア体ＧＦ（２）上のビットを１シンボルとして（つまり、「０」及び「１」の２値を利用する）符号化する場合でも、その他のブロック符号により符号化する場合でも、効果がある。以降、説明の簡単のため、この発明の実施の形態として最も効果的である、ＲＳ符号による符号化を例に挙げて説明する。

ＲＳ符号による符号化の場合、ＦＥＣ符号化回路９は、フレーム生成回路８が生成したサブフレームの系列、及び制御回路１１からの制御信号を利用して、情報長ｋ、パリティ長ｍのブロック符号による符号化を実施し、符号長ｎ＝ｋ＋ｍの符号語系列を生成する。また、短縮フレームに対しては、情報長ｋ’、パリティ長ｍ’のブロック符号による符号化を実施し、符号長ｎ’＝ｋ’＋ｍ’の符号語系列を生成する。ＦＥＣ符号化回路９は、生成したサブフレーム毎の符号語系列をまとめて、ｑ並列の第１の符号語系列として出力する。

上述のように、この発明では、通常のサブフレームの他、短縮フレームのパリティ長を変動させるため、ＦＥＣ符号化回路９には、通常のサブフレームに対するＦＥＣ符号化処理部と、短縮フレームに対するＦＥＣ符号化処理部と、の２種類のＦＥＣ符号化処理部の実装が必要となる。但し、ブロック符号としてＲＳ符号を適用する場合、ＦＥＣ符号化回路としてＬＦＳＲ（Linear Feedback Shift Register）を実装し、レジスタの遅延段数及び生成多項式の係数を切り替える機能を追加することで、１種類のＦＥＣ符号化処理部の実装で、通常のサブフレームと短縮フレームの双方に対応可能に構成することができる。

第１の多重化回路１０は、ＦＥＣ符号化回路９で生成されたｑ並列の第１の符号語系列を、直列の第２の符号語系列に変換して、図１に示す変調器２に入力する。この変換方法は、変調器２への入力態様に応じて異なるが、この態様は第１の多重分離回路７と同様に入力側の処理と出力側の処理とで整合していればよい。また、その態様の違い自体は、本発明の特徴となるものではない。以降、説明の簡単のため、第１の多重化回路１０が、ｑ並列の順序で入力された第１の情報系列を、直列の順序に多重化処理を行うものとする。

なお、誤り訂正符号化装置１の各回路７〜１０間で伝達される情報（データ）が、各回路７〜１０間を接続するバスを経由する構成にしてもよく、隣接する前後の回路から参照可能な作業用記憶領域を介して受け渡されるように構成してもよい。以降では、理解を容易にするために、バスを経由するパイプライン方式で受け渡されるものとして説明する。

（３）誤り訂正復号装置の構成
図３は、図１中の誤り訂正復号装置の構成を概略的に示すブロック図である。図３において、誤り訂正復号装置６は、誤り訂正符号化装置１が符号化した誤り訂正符号を復号する機能を有し、第２の多重分離回路１２、フレーム同期回路１３、ＦＥＣ復号回路１４、フレーム分離回路１５、第２の多重化回路１６、及び制御回路１７を備える。図１中のＡ／Ｄ変換器５に接続する第２の多重分離回路１２からフレーム同期回路１３、ＦＥＣ復号回路１４、フレーム分離回路１５、第２の多重化回路１６の順で接続しており、第２の多重分離回路１２から後段へ処理データが順次入力されて復号処理が行われる。

第２の多重分離回路１２は、図１中のＡ／Ｄ変換器５に接続する最上段に配置され、Ａ／Ｄ変換器５から入力された第１の量子化受信系列（直列）に基づいて、第２の量子化受信系列（並列）を生成する。フレーム同期回路（フレーム同期手段）１３は、第２の量子化受信系列に基づいて、第２の量子化受信系列（並列）を生成する。また、第２の量子化受信系列を構成する各サブフレームにフレーム同期するための制御用のフレーム同期信号を生成する。ＦＥＣ復号回路（復号手段）１４は、第２の量子化受信系列に基づいて、推定符号語系列（並列）を生成する。

フレーム分離回路１５は、推定符号語系列に基づいて、第１の推定情報系列（並列）を生成する。第２の多重化回路１６は、誤り訂正復号装置６内の最下段側に配置され、第１の推定情報系列に基づいて、第２の推定情報系列（直列）を生成する。制御回路１７は、制御用のフレーム同期信号に基づいて、ＦＥＣ復号回路１４及びフレーム分離回路１５の動作を制御するための制御信号を生成する。

なお、誤り訂正復号装置６（受信側）において、復調器４及びＡ／Ｄ変換器５は、通信路３を通って雑音の混入した直列の順序の受信系列を、復調しＡ／Ｄ変換して量子化受信系列を生成する。

また、受信信号の１シンボルあたりｐビットに量子化することを想定し、ｐ＝１の場合を「硬判定」、ｐ＞１の場合を「軟判定」と称する。この発明では、軟判定の適用も可能であり、量子化ｐビットを誤り訂正復号装置６での１ビットと同様に扱って、ＦＥＣ復号回路１４で軟判定復号することはできる。ここでは、説明の簡単のため、硬判定を想定する。

（４）ＦＥＣ復号回路の構成
図４は、図３中のＦＥＣ復号回路の構成を概略的に示すブロック図であり、ＲＳ符号による符号化に対応した回路構成を示している。図４において、ＦＥＣ復号回路１４は、シンドローム演算回路１８、ユークリッド演算回路１９、チェンサーチ演算回路２０、復号結果演算回路２１、及び遅延バッファ２２を備える。

ここで、ＲＳ符号のパラメータとしては、様々なものを選択することが可能であるが、説明を簡単にするため、以下の定義に基づくものとする。
定義：１の原始２^q−１乗根αの連続するｍ個のベキαⁱ，ｉ＝０，・・・，ｍ−１を根に持つガロア体ＧＦ（２^q）上の多項式を生成多項式とする符号（ｍは偶数）。

シンドローム演算回路１８は、フレーム同期回路１３からｑ並列で入力した第２の量子化受信系列に基づいて、ｑ並列のシンドロームデータを生成する。ユークリッド演算回路１９は、シンドロームデータを利用してユークリッド演算を実施し、誤り位置多項式データを出力する。

チェンサーチ演算回路２０は、上記誤り位置多項式データを用いてチェンサーチ演算を行い、誤り位置データを算出する。また、復号結果演算回路２１は、誤り位置データ及び遅延バッファ２２に保持されていた第２の量子化受信系列を用いて推定符号語系列を算出する。遅延バッファ２２は、演算回路１８〜２０による演算遅延を吸収すため、フレーム同期回路１３からの第２の量子化受信系列を保持する。

上述した一連のＲＳ復号処理において、シンドローム演算回路１８は、第２の量子化受信系列を入力すると、下記式（１）に基づいて、シンドロームデータＳ_i（ｉ＝１，２，・・・，ｍ）を算出する。但し、αはガロア体ＧＦ（２^q）の原始元、Ｙ（ｘ）は受信系列を多項式形式で表現した受信多項式である。なお、シンドローム演算回路１８の実装としては、ｍ個のシンドロームデータＳ_i（ｉ＝１，２，・・・，ｍ）に対して、シフトレジスタをｍ並列に並べて演算するものとする。
Ｓ_i＝Ｙ（αⁱ）（ｉ＝１，２，・・・，ｍ） ・・・（１）

ユークリッド演算回路１９は、シンドローム演算回路１８により算出されたシンドロームデータに対して、ユークリッドアルゴリズムに基づいて、下記式（２）及び（３）で定義される誤り位置多項式σ（ｚ）及び誤り数値多項式ω（ｚ）を算出する。但し、σ（ｚ）は、誤り位置ｊ¹，ｊ²，・・・，ｊ^lに対して、α^-j1，α^-j2，・・・，α^-jlを根にもつ多項式である。また、ｅ_i，ｉ＝１，２，・・・，ｌは、誤り位置ｊ¹，ｊ²，・・・，ｊ^lに対する誤り数値である。誤り数ｌの最大値は、ｍ／２であるため、σ（ｚ）の最大次数は、ｍ／２となり、ω（ｚ）の最大次数は、（ｍ／２）−１となる。なお、ユークリッドアルゴリズムの詳細は、本願出願時に公知技術として開示されているものを用いてもよく、その詳細な説明は省略する。

チェンサーチ演算回路２０は、誤り位置多項式及び誤り数値多項式データを入力して、チェンサーチ演算に基づき、誤り位置ｊ¹，ｊ²，・・・，ｊ^l及び誤り数値ｅ_i（ｉ＝１，２，・・・，ｌ）を算出する。チェンサーチ演算回路２０の実装としては、σ（ｚ）の最大次数分のシフトレジスタをｍ並列に並べて、σ（ｚ）の根及び誤り数値を逐次的に演算するものとする。

復号結果演算回路２１は、チェンサーチ演算回路２０から誤り位置・誤り数値データを入力し、遅延バッファ２２から第２の量子化受信系列を入力して、推定符号語系列を算出する。

図４で示したＦＥＣ復号回路１４では、通常のサブフレーム（情報長ｋシンボル及びパリティ長ｍシンボルのＲＳ符号による符号化データ）の復号処理機能のみを実装することで、短縮フレーム、すなわち情報長ｋ’＜ｋ及びパリティ長ｍ’＜ｍのＲＳ符号による符号化データの復号処理機能を共存することができる。

シンドローム演算回路１８は、短縮フレームの処理において、ｍ並列のシフトレジスタのうち、図４中に点線枠ａに示すｍ−ｍ’個のシフトレジスタを停止して、入力タイミングを調整する。また、チェンサーチ演算回路２０も同様に、短縮フレームの処理において、ｍ並列のシフトレジスタのうち、図４中の点線枠ｂに示すｍ−ｍ’個のシフトレジスタを停止して、入力タイミングを調整する。なお、ユークリッド演算回路１９は、σ（ｚ）の最大次数ｍ／２のものを実装しておけば、σ（ｚ）の次数ｍ’／２＜ｍ／２のものを演算することができる。

（５）誤り訂正復号装置の動作
次に、誤り訂正復号装置６の動作について説明する。
誤り訂正復号装置６に直列の順序で入力された第１の量子化受信系列は、第２の多重分離回路１２によりｑ並列の順序に変換され、第２の量子化受信系列が生成される。なお、第２の多重分離回路１２で実施される多重分離処理は、第１の多重化回路１０の逆変換に対応するものとなる。

続いて、フレーム同期回路１３は、ｑ並列の第２の量子化受信系列に付加されているＯＨ情報（オーバーヘッド情報）を検出し各サブフレームの先頭位置を特定する。そして、フレーム同期信号を出力する。

次に、ＦＥＣ復号回路１４は、フレーム同期回路１３から出力された系列に対し、サブフレーム毎に、ＦＥＣ符号化回路９で符号化されたブロック符号に対応する復号処理を行う。なお、この発明では、ＦＥＣ符号化回路９で符号化されたブロック符号に対応するものであれば、様々な種類のブロック符号に対する復号処理であっても、適用可能である。しかし、以下の説明を簡単にするため、この発明の実施の形態として最も効果的である、ＲＳ符号により符号化されたデータの復号処理を説明する。また、前述のように硬判定復号の場合を説明する。

ＦＥＣ復号回路１４は、フレーム同期回路１３から入力した第２の量子化受信系列を用い、制御回路１７から入力した制御信号に従って、誤り訂正符号化装置１で符号化されたサブフレームに対応する、情報長ｋ及びパリティ長ｍの量子化受信系列に対する復号処理を実施し、符号長ｎ＝ｋ＋ｍの推定符号語系列を生成する。また、短縮フレームに対して、情報長ｋ’、パリティ長ｍ’の量子化受信系列に対する復号処理を実施し、符号長ｎ’＝ｋ’＋ｍ’の推定符号語系列を生成する。ＦＥＣ復号回路１４は、生成したサブフレーム毎の推定符号語系列をまとめて、ｑ並列の第１の推定符号語系列として出力する。

上述のように、この発明では、通常のサブフレームの他、短縮フレームのパリティ長を変動させるため、ＦＥＣ復号回路１４には、通常のサブフレームに対するＦＥＣ復号処理部と、短縮フレームに対するＦＥＣ復号処理部と、の２種類のＦＥＣ復号処理部の実装が必要となる。但し、ブロック符号としてＲＳ符号を適用する場合、ＦＥＣ復号回路として１種類のＦＥＣ復号処理部の実装で、通常のサブフレームと短縮フレームの双方に対応可能に構成することができる。

フレーム分離回路１５は、送信側のフレーム生成回路８に対応するものであり、推定符号語系列からＯＨに対応するビットを除去するとともに、送信側のフレーム生成回路８で実行した速度変換に基づいて、確保されたパリティ系列領域に対応するビットを分離及び除去し、ｑ並列の系列の逆速度変換を行い、ｑ並列の第１の推定情報系列を出力する。

第２の多重化回路１６では、フレーム分離回路１５から入力したｑ並列の第１の推定情報系列を、直列の第２の推定情報系列に変換する。なお、第２の多重化回路１６で実施される多重分離処理は、第１の多重分離回路７の逆変換に対応するものとなる。

なお、誤り訂正復号装置６を構成する各回路１２〜１６間で伝達される情報（データ）が、誤り訂正符号化装置１と同様に、各回路１２〜１６間を接続するバスを経由するパイプライン方式で受け渡される構成にしてもよく、隣接する前後の回路から参照可能な作業用記憶領域を介して受け渡されるように構成してもよい。以降では、理解を容易にするために、バスを経由するパイプライン方式で受け渡されるものとして説明する。

（６）符号化率を変動させた符号化処理
誤り訂正符号化装置１のＦＥＣ符号化回路９は、図５に示すように、通常のサブフレームの情報長をｋシンボルとし、パリティ長をｍシンボルと定めたとき、入力された情報系列の最後に対応する短縮フレームに対し、予め設定された条件でパリティ長ｍ’を変動させる。また、短縮フレームの情報長ｋ’は、入力された情報系列であるイーサネット（登録商標）フレームの長さ及び通常のサブフレームの情報長ｋに基づいて、一意に定まる。なお、ＦＥＣ符号化回路９による、情報長ｋ’に対するパリティ長ｍ’は、下記の算出基準１，２に基づいて設定する。

（Ａ）算出基準１
算出基準１として、復号後ビット誤り率を基準として、これが均一になるような条件を定める。具体的には、下記式（４）に基づいて算出する。但し、通常のサブフレームの符号語ｃ_k,mの復号後ビット誤り率をＢＥＲ（ｃ_k,m，ｓ）とし、短縮フレームの符号語ｃ_k',m'の復号後ビット誤り率をＢＥＲ（ｃ_k',m'，ｓ）と定義する。また、ｓは、通信路３の信号対雑音比、関数ＢＥＲは通信路モデルにより規定されるものである。

算出基準１の原理について述べる。
ＲＳ符号の復号後ビット誤り率は、パリティ長固定で情報長を短くすると、同一信号対雑音比に対して向上することが知られている。逆に言うと、従来の短縮フレームは、通常の符号語に比べて訂正能力が向上する一方、符号化率が劣る。このため、短縮フレームについてのみ、通常の符号語と同程度の復号後ビット誤り率ＢＥＲになるように、パリティ長さｍ’を短縮するように切り替える。これにより、従来より符号化率が向上する。

（Ｂ）算出基準２
算出基準２として、各サブフレームの分割された入力情報系列の情報長を基準として、予め設定する閾値の条件を定める。具体的には下記式（５）に基づいて算出する。但し、ｋ₁，ｋ₂，・・・は予め設定する閾値であり、伝送条件等により適宜定めるものである。この算出基準２では、短縮フレームのパリティ長ｍ’の算出基準を、短縮フレームの情報長ｋ’のみで規定する。このように算出基準２では、短縮フレームの情報長の場合分けによってパリティ長ｍ’を決定できるので、上記式（４）に基づく算出処理より演算を簡易化できる。

図５の例は、算出基準２に基づいて短縮フレームのパリティ長ｍ’を変動させる場合を説明するための図である。なお、図５において、制御用のオーバーヘッド（ＯＨ）等は記載を省略している。図５（ａ）に示すサブフレームＡは、短縮フレームの情報長ｋ’が、通常のサブフレームの情報長ｋ以下であり、かつ閾値ｋ₁よりも長いため、短縮フレームのパリティ長をｍ’＝ｍ（１６バイト）に設定し、通常のサブフレームと同一長とした場合を示している。

一方、図５（ｂ）に示すサブフレームＢは、短縮フレームの情報長ｋ’が閾値ｋ₁以下であるため、短縮フレームのパリティ長をｍ’＝ｍ−２（図５（ｂ）では１４バイト）に設定し、通常のサブフレームよりも短くしている。このように、短縮フレームの情報長に応じてパリティ長を変動させることで、通常の符号語と同程度の復号後ビット誤り率ＢＥＲにすることができる。

以上のように、この実施の形態１によれば、入力した情報系列を所定の情報長ごとに分割して複数のサブフレームを生成するフレーム生成回路８と、フレーム生成回路８で生成されたサブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが所定の情報長に満たない短縮フレームに対し、当該短縮フレームの情報長に応じてパリティ長を変動させて誤り訂正符号化するＦＥＣ符号化回路９とを備える。このように、短縮フレームの情報長に応じてブロック符号のパリティ長を変動させることで、符号化率を向上させることができる。

なお、この発明は、上記実施の形態１で示したパラメータに限定されるものではなく、誤り訂正符号化の方法、フレームフォーマットの長さ、入出力並列数、伝送速度などを、うまく当てはめられる組み合わせであれば、他の例として実現され得ることは言うまでもない。

また、上記実施の形態１では、光伝送システムに適用する例を示したが、この発明は、これに限定されるものではない。例えば、加入者系有線通信、モバイル無線通信、衛星通信など、様々な種類の伝送システムに適用可能である。

実施の形態２．
上記実施の形態１は、誤り訂正符号化装置１において、パリティ長ｍ’＜ｍの短縮フレームについて、情報長ｋ’及びパリティ長ｍ’のブロック符号として符号化する場合を示した。これに対し、この実施の形態２では、短縮フレームを情報長ｋ’及びパリティ長ｍのブロック符号として符号化し、差分ｍ−ｍ’については送信せずに棄却する処理を説明する。

この実施の形態２による誤り訂正符号化装置は、上記実施の形態１の図２と基本的な構成は同一であるが、ＦＥＣ符号化回路９による符号化処理において、短縮フレームを情報長ｋ’及びパリティ長ｍのブロック符号として符号化し、差分ｍ−ｍ’については送信せずに棄却する点で異なる。そこで、実施の形態２においても、図２を用いて誤り訂正符号化装置を説明する。

また、この実施の形態２による誤り訂正復号装置は、入力した量子化受信系列に含まれる長さｍ’のパリティに加えて、送信側で棄却された差分ｍ−ｍ’について、消失シンボルとみなし、情報長ｋ’及びパリティ長ｍ（うちｍ−ｍ’は消失シンボル）のブロック符号として復号処理する。

図６は、この発明の実施の形態２によるＦＥＣ復号回路の構成を概略的に示すブロック図である。図６において、修正シンドローム演算回路２３は、シンドローム演算回路１８で算出された送信側でパリティの一部が棄却されたシンドロームデータ及びその一部を消失シンボルとした場合のシンボル位置（消失位置）を入力し、上記消失シンボルに相当するパリティ長を考慮した修正シンドロームデータを算出する。なお、図６における他の構成要素は、図４に示したものと同様であるので説明を省略する。このように、フレーム同期回路１３によりオーバヘッド（ＯＨ）に記載の情報から消失位置を把握し、それを制御信号によって伝達する。消失位置を予め定義していれば、数ビットの制御信号でそれを特定することができる。

次に動作について説明する。
図７は、実施の形態２による訂正符号化を説明するための図であり、この図に沿って説明する。実施の形態２による誤り訂正符号化装置１のＦＥＣ符号化回路９は、図７（ａ）中のサブフレームＣに示すように、短縮フレームを情報長ｋ’及びパリティ長ｍのブロック符号として符号化処理する。また、差分ｍ−ｍ’（図７（ａ）の例では、２バイト分）については送信せずに棄却する。これにより、実施の形態２による誤り訂正符号化装置１から通信路３へは、図７（ｂ）中のサブフレームＤに示すような系列（短縮フレームのパリティ長がｍ’＝１４バイト）が送信される。

一方、受信側の誤り訂正復号装置６は、図７（ｂ）中のサブフレームＥに示すように、量子化受信系列に含まれる長さｍ’のパリティに加え、送信側で棄却された差分ｍ−ｍ’について消失シンボルとみなし、情報長ｋ’及びパリティ長ｍ（うちｍ−ｍ’は消失シンボル）のブロック符号として復号処理する。

具体的には、ＦＥＣ復号回路１４内の修正シンドローム演算回路２３が、シンドローム演算回路１８で算出された送信側でパリティの一部が棄却されたシンドロームデータＳ_i（ｉ＝１，２，・・・，ｍ）、及び、その一部を消失シンボルとした場合の消失位置ｊ^1'，ｊ^2'，・・・，ｊ^h'を入力し、下記式（６）に示すような、上記消失シンボルに相当するパリティ長を付加した修正シンドロームデータＳ’_i（ｉ＝１，２，・・・，ｍ）を出力する。ここで、λ（ｚ）は消失位置ｊ^1'，ｊ^2'，・・・，ｊ^h'に対して、α^-j1'，α^-j2'，・・・，α^-jh'を根にもつ下記式（７）に示す多項式である。
Ｓ’_i＝Ｙ（αⁱ）・λ（αⁱ）（ｉ＝１，２，・・・，ｍ） ・・・（６）
λ（ｚ）＝（１−α^j1'ｚ）（１−α^j2'ｚ）・・・（１−α^jh'ｚ）・・・（７）

ユークリッド演算回路１９は、修正シンドローム演算回路２３で算出された修正シンドロームデータを入力し、誤り位置多項式σ（ｚ）と、修正誤り数値多項式ψ（ｚ）とを算出する。ここで、ψ（ｚ）は下記式（８）で定義される（ｌ＋ｈ−１）次以下の多項式である。また、ｅ’_i，ｉ＝１，２，・・・，ｈは、消失位置ｊ^1'，ｊ^2'，・・・，ｊ^h'に対する誤り数値である。なお、消失を含むユークリッドアルゴリズムの詳細は、本願出願時に公知技術として開示されているものを用いてもよく、その詳細な説明は省略する。

チェンサーチ演算回路２０は、ユークリッド演算回路１９で算出された誤り位置多項式σ（ｚ）及び修正誤り数値多項式ψ（ｚ）を入力して、誤り位置・誤り数値データとともに、消失数値データを算出する。復号結果演算回路２１は、チェンサーチ演算回路２０から誤り位置・誤り数値データを入力し、遅延バッファ２２から第２の量子化受信系列を入力して、推定符号語系列を算出する。

なお、この実施の形態２では、短縮フレームを通常のサブフレームと同様に扱うことから、上記実施の形態１の図４で示したような、短縮フレームに対する制御を切り替えて、シンドローム演算回路１８が点線枠ａに示すｍ−ｍ’個のシフトレジスタを停止したり、チェンサーチ演算回路２０が点線枠ｂに示すｍ−ｍ’個のシフトレジスタを停止する処理を行う必要がない。

以上のように、この実施の形態２によれば、誤り訂正符号化装置１のＦＥＣ符号化回路９が、短縮フレームの情報長に応じてパリティビットの一部を棄却して誤り訂正符号化し、誤り訂正復号装置６のＦＥＣ復号回路１４が、誤り訂正符号化装置１で棄却されたパリティビットの一部を消失ビットとみなして復号する。このようにすることで、通常のサブフレームと短縮フレームとの制御切り替えを意識することなく、符号化率及び伝送効率を向上させることができる。

この発明の実施の形態１による誤り訂正符号化装置を用いたデジタル伝送システムの構成を示すブロック図である。 図１中の誤り訂正符号化装置の構成を概略的に示すブロック図である。 図１中の誤り訂正復号装置の構成を概略的に示すブロック図である。 図３中のＦＥＣ復号回路の構成を概略的に示すブロック図である。 短縮フレームのパリティ長の変動処理を説明するための図である。 この発明の実施の形態２によるＦＥＣ復号回路の構成を概略的に示すブロック図である。 実施の形態２による訂正符号化を説明するための図である。 従来の訂正符号化を説明するための図である。

符号の説明

１ 誤り訂正符号化装置、２ 変調器、３ 通信路、４ 復調器、５ アナログ／デジタル（Ａ／Ｄ）変換器、６ 誤り訂正復号装置、７ 第１の多重分離回路、８ フレーム生成回路（フレーム生成手段）、９ ＦＥＣ符号化回路（符号化手段）、１０ 第１の多重化回路、１１，１７ 制御回路、１２ 第２の多重分離回路、１３ フレーム同期回路（フレーム同期手段）、１４ ＦＥＣ復号回路（復号手段）、１５ フレーム分離回路、１６ 第２の多重化回路、１８ シンドローム演算回路、１９ ユークリッド演算回路、２０ チェンサーチ演算回路、２１ 復号結果演算回路、２２ 遅延バッファ、２３ 修正シンドローム演算回路、Ａ デジタル伝送システム。

Claims (9)

1. 入力した情報系列を所定の情報長ごとに分割して複数のサブフレームを生成するフレーム生成手段と、
   前記フレーム生成手段で生成されたサブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが前記所定の情報長に満たないサブフレームに対し、当該サブフレームの情報長に応じて検査ビット長を変動させて誤り訂正符号化する符号化手段とを備えた誤り訂正符号化装置。
2. 符号化手段は、所定の情報長を有するサブフレームとの間で、復号後のビット誤り率が均一になるように、前記所定の情報長に満たないサブフレームに付与する検査ビット長を設定することを特徴とする請求項１記載の誤り訂正符号化装置。
3. 符号化手段は、所定の情報長に満たないサブフレームの情報長と所定の閾値を比較し、この比較結果に応じて前記サブフレームに付与する検査ビット長を設定することを特徴とする請求項１記載の誤り訂正符号化装置。
4. 符号化手段は、所定の情報長に満たないサブフレームの情報長が所定の閾値よりも短い場合、前記サブフレームに付与する検査ビット長を、フレーム生成手段で生成された他のサブフレームの検査ビット長より短くすることを特徴とする請求項３記載の誤り訂正符号化装置。
5. 符号化手段は、フレーム生成手段で生成されたサブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが前記所定の情報長に満たない短縮されたサブフレームに対し、当該サブフレームの情報長に応じて検査ビットの一部を棄却して誤り訂正符号化することを特徴とする請求項１記載の誤り訂正符号化装置
6. 符号化手段は、ブロック符号としてリード−ソロモン符号を用いることを特徴とする請求項１から請求項５のうちのいずれか１項記載の誤り訂正符号化装置。
7. 請求項１から請求項６のうちのいずれか１項記載の誤り訂正符号化装置で生成された誤り訂正符号化データを受信し、当該誤り訂正符号化データを構成する各サブフレームに同期するためのフレーム同期信号を生成するフレーム同期手段と、
   前記フレーム同期手段で生成されたフレーム同期信号に基づいて、前記誤り訂正符号化データを、前記サブフレームごとに誤り訂正を行って復号するとともに、所定の情報長に満たないサブフレームに当該情報長に応じた長さの検査ビットを付与した符号化データを復号する復号手段とを備えた誤り訂正復号装置。
8. 符号化手段は、請求項５記載の誤り訂正符号化装置で棄却された検査ビットの一部を消失ビットとみなして復号することを特徴とする請求項７記載の誤り訂正復号装置。
9. 入力した情報系列を所定の情報長ごとに分割して複数のサブフレームを生成するステップと、
   前記ステップで生成されたサブフレームごとにブロック符号による誤り訂正符号化を行うとともに、情報ビットが前記所定の情報長に満たないサブフレームに対し、当該サブフレームの情報長に応じて検査ビット長を変動させて誤り訂正符号化するステップとを備えた誤り訂正符号化方法。

Images