JP2010034662A - 撮像装置 - Google Patents

Abstract

【課題】アーティファクトを低減させることができる撮像装置を提供することを目的とする。
【解決手段】蓄積・読み出し回路（検出素子用回路２）を駆動させる駆動周波数ＣＬＫ＿Ａ，電荷電圧変換回路３を駆動させる駆動周波数ＣＬＫ＿Ｂまたはアナログ／ディジタル変換回路４を駆動させる駆動周波数ＣＬＫ＿Ｃのうち、１つの駆動周波数ＣＬＫ＿Ｂを基準として、その基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃとが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定するので、回路２〜４のいずれかの回路に他の回路のノイズが重畳しても、駆動周波数の周期毎にノイズが一定量となり、一定量となったノイズについては除去すれば、アーティファクトを低減させることができる。
【選択図】図４

Description

この発明は、医療分野、工業分野、さらには原子力分野などに用いられる撮像装置に関する。

電荷情報に基づいて画像を得る撮像装置についてＸ線を入射して電荷情報に変換する場合を例に採って説明する。撮像装置は、Ｘ線感応型のＸ線変換層を備えており、Ｘ線の入射によりＸ線変換層はキャリア（電荷情報）に変換する。Ｘ線変換層としては非晶質のアモルファスセレン（ａ−Ｓｅ）膜が用いられる。

また、撮像装置は、Ｘ線変換層で変換されたキャリアを蓄積して読み出す回路を備えている。この回路は、図９に示すように、２次元状に配列した複数のゲートラインＧおよびデータラインＤで構成されているとともに、キャリアを蓄積するコンデンサＣａおよびそのコンデンサＣａに蓄積されたキャリアをＯＮ／ＯＦＦの切り換えで読み出す薄膜トランジスタ（ＴＦＴ）Ｔｒを２次元状に配列して構成されている。ゲートラインＧは、各々の薄膜トランジスタＴｒのＯＮ／ＯＦＦ切り換えを制御し、かつ各々の薄膜トランジスタＴｒのゲートに電気的に接続されている。データラインＤは、薄膜トランジスタＴｒの読み出し側に電気的に接続されている。

例えば、図９に示すように、ゲートラインＧが１０本のゲートラインＧ１〜Ｇ１０からなり、データラインＤが１０本のデータラインＤ１〜Ｄ１０からなるときの制御シーケンスは以下のようになる。先ず、Ｘ線の入射によってキャリアが生成されて、そのキャリアがキャリアとしてコンデンサＣａに蓄積される。ゲート駆動回路１０１からゲートラインＧ１を選択して、選択されたゲートラインＧ１に接続されている各薄膜トランジスタＴｒが選択指定される。その選択指定された各薄膜トランジスタＴｒに接続されているコンデンサＣａから蓄積されたキャリアが読み出されて、データラインＤ１〜Ｄ１０の順に読み出される。次に、ゲート駆動回路１０１からゲートラインＧ２を選択して、同様の手順で、選択されたゲートラインＧ１および各薄膜トランジスタＴｒに接続されているコンデンサＣａから蓄積されたキャリアが読み出されて、データラインＤ１〜Ｄ１０の順に読み出される。残りのゲートラインＧについても同様に順に選択することで、２次元状のキャリアを読み出す。読み出された各キャリアは電荷電圧変換アンプで電圧に変換された状態でそれぞれ増幅されて、Ａ／Ｄ変換器でアナログ値からディジタル値に変換される。このディジタル値に変換されたキャリアに基づいて２次元状の画像を得る。なお、電荷電圧変換アンプやＡ／Ｄ変換器は、図９に示すように回路基板１０２に搭載されている。

ゲートラインＧの１本分のキャリアを読み出す時間の間隔である読み出し間隔は、図１０（ｂ）に示すように、アンプリセットの時間、薄膜トランジスタのゲートＯＮの時間、アンプ出力ホールド（サンプルホールドがＯＮ）の時間、Ａ／Ｄ変換の変換時間などで決定される。なお、各フレームレートごとの読み出しの時間を「読み出し期間」とすると、図１０（ａ）に示すように、読み出し間隔×１０（ゲートラインＧ１〜Ｇ１０までの１０本のライン）となる。また、フレームレートは、フレーム同期信号間の時間間隔でもあり、このフレーム同期信号に同期して画像単位を表わすフレームの出力（すなわちフレームの読み出し）のタイミングが制御される。すなわち、一定周期のフレーム同期信号に対して同期信号から固定時間後（図１０では固定時間「０」）にキャリアの読み出しが開始される。図１０においては、上述した読み出し間隔は、電荷電圧変換アンプによる電荷電圧変換期間にも相当する。また、読み出し終了から次の読み出し開始までの期間を「ブランク期間」とすると、そのブランク期間の間でＸ線の照射が行われてＸ線がＸ線変換層に入射される。なお、Ｘ線照射（入射）終了から次のフレーム同期信号までの期間を、図１０に示すようにａとする。

次に、上述した回路基板中の各回路について説明する。回路基板には、図１１に示すように、上述した電荷電圧変換アンプを搭載した電荷電圧変換回路Ｂと、上述したＡ／Ｄ変換器を搭載したアナログ／ディジタル変換回路Ｃと、ディジタルデータ収集回路Ｄと、ディジタルデータ転送回路Ｅとを備えている。また、キャリアを蓄積して読み出す蓄積・読み出し回路Ａが電荷電圧変換回路Ｂの前段に配設されている。上述したこれらの回路をそれぞれ駆動させるには、各々の回路を駆動させる駆動周波数に同期して行われる（例えば、特許文献１、２参照）。

例えば、蓄積・読み出し回路Ａを駆動させる駆動周波数をＣＬＫ＿Ａとするとともに、電荷電圧変換回路Ｂを駆動させる駆動周波数をＣＬＫ＿Ｂとし、アナログ／ディジタル変換回路Ｃを駆動させる駆動周波数をＣＬＫ＿Ｃとし、ディジタルデータ収集回路Ｄを駆動させる駆動周波数をＣＬＫ＿Ｄとし、ディジタルデータ転送回路Ｅを駆動させる駆動周波数をＣＬＫ＿Ｅとする。これらの駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Eについては、それぞれの回路で最適な動作が可能な周波数のクロックが使用されている。また、ディジタルデータ収集回路Ｄの駆動周波数ＣＬＫ＿Ｄは特に高速であり、画像の演算を行う（画像処理を行う）ための集積回路(IC: Integrated Circuit) の駆動周波数や、画像バッファ（画像データを記憶するメモリ部）へのデータ保存のための駆動周波数とは異なる周波数のものを用いることが多い。また、ディジタルデータ転送回路ＥのＣＬＫ＿Ｅについては、データ転送規格に合わせた周波数のものが採用されることが多い。
特開２００５−１７７１１３号公報（第３，９，１０−１４頁、図４，８） 特開２００７−２１５７６０号公報（第１０，１２−１５，１８，２０−２２頁、図３，７，８，１４，２１，２２）

しかしながら、上述したような各々の回路で互いに独立して駆動周波数を用いる場合には、画像上にアーティファクトが生じるという問題がある。特に、電荷電圧変換アンプが駆動しているときに、アンプの制御信号（例えば図１０のアンプリセットなど）を生成しているクロックと周波数の異なるクロックを用いた他の回路のノイズがアンプに入ると、アンプに電気的に接続されたデータラインごとに異なる量のノイズが画像に重畳するので、画像上に縞状のアーティファクトが生じる。また、１ラインの中でも、アンプのリードクロック（読出しクロック）と周波数の異なるクロックを用いた他の回路のノイズがアンプに入ると、画像上に点々状のアーティファクトが生じる。

この発明は、このような事情に鑑みてなされたものであって、アーティファクトを低減させることができる撮像装置を提供することを目的とする。

この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、請求項1に記載の発明は、光または放射線の入射により前記光または放射線の情報を電荷情報に変換する変換層と、その変換層で変換された電荷情報を蓄積して読み出す蓄積・読み出し回路と、その蓄積・読み出し回路で読み出された電荷情報を電圧情報に変換して保持する電荷電圧変換回路と、その電荷電圧変換回路で保持された電圧情報のアナログ値からディジタル値に変換するアナログ／ディジタル変換回路と、そのアナログ／ディジタル変換回路で変換されたディジタル値に基づいて画像を得る撮像装置であって、前記蓄積・読み出し回路を駆動させる駆動周波数，前記電荷電圧変換回路を駆動させる駆動周波数または前記アナログ／ディジタル変換回路を駆動させる駆動周波数のうち、１つの駆動周波数を基準として、その基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定する駆動周波数設定手段を備えることを特徴とするものである。

［作用・効果］蓄積・読み出し回路，電荷電圧変換回路またはアナログ／ディジタル変換回路のいずれかの回路に他の回路のノイズがばらついて重畳しやすく、特に、電荷電圧変換回路に他の回路のノイズが重畳すると電荷電圧変換回路で増幅されたときにノイズまでがばらついて増幅されてしまう。そこで、請求項1に記載の発明によれば、駆動周波数設定手段を備え、その駆動周波数設定手段は、蓄積・読み出し回路を駆動させる駆動周波数，電荷電圧変換回路を駆動させる駆動周波数またはアナログ／ディジタル変換回路を駆動させる駆動周波数のうち、１つの駆動周波数を基準として、その基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定する。したがって、蓄積・読み出し回路，電荷電圧変換回路またはアナログ／ディジタル変換回路のいずれかの回路に他の回路のノイズが重畳しても、基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係であるので、駆動周波数の周期毎にノイズが一定量となる。したがって、一定量となったノイズについては除去すれば、アーティファクトを低減させることができる。

上述した発明において、ディジタル値に関するディジタルデータを収集するディジタルデータ収集回路をさらに備え、駆動周波数設定手段は、上述した基準とする駆動周波数と、ディジタルデータ収集回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定するのが好ましい（請求項２に記載の発明）。したがって、蓄積・読み出し回路，電荷電圧変換回路またはアナログ／ディジタル変換回路のいずれかの回路にディジタルデータ収集回路のノイズが重畳しても、逆に、ディジタルデータ収集回路に他の回路のノイズが重畳しても、基準とする駆動周波数と、ディジタルデータ収集回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係であるので、駆動周波数の周期毎にノイズが一定量となる。

また、上述したこれらの発明において、ディジタル値に関するディジタルデータを後段に転送するディジタルデータ転送回路をさらに備え、駆動周波数設定手段は、上述した基準とする駆動周波数と、ディジタルデータ転送回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定するのが好ましい（請求項３に記載の発明）。したがって、蓄積・読み出し回路，電荷電圧変換回路またはアナログ／ディジタル変換回路のいずれかの回路にディジタルデータ転送回路のノイズが重畳しても、逆に、ディジタルデータ転送回路に他の回路のノイズが重畳しても、基準とする駆動周波数と、ディジタルデータ転送回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係であるので、駆動周波数の周期毎にノイズが一定量となる。

なお、ｍ，ｎを自然数としたとき（ただしｍ≠ｎ）、これらの駆動周波数の中で最も低い駆動周波数を基準として、その基準とする駆動周波数と、残りの一方の回路の駆動周波数とが、ｍ倍の関係で、基準とする駆動周波数と、残りの他方の回路の駆動周波数とが、ｎ倍の関係でも、請求項１に記載の発明の関係（基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係）を当然満たし、アーティファクトを低減させることができる。逆に、これらの駆動周波数の中で最も高い駆動周波数を基準として、その基準とする駆動周波数と、残りの一方の回路の駆動周波数とが、ｍ分の一の関係で、基準とする駆動周波数と、残りの他方の回路の駆動周波数とが、ｎ分の一の関係でも、請求項１に記載の発明の関係（基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係）を当然満たし、アーティファクトを低減させることができる。しかし、上述した一方の回路と他方の回路とに着目すると、互いの駆動周波数はｎ／ｍ倍またはｍ／ｎ倍の関係で、最も低い駆動周波数を基準とした場合には、その基準とする駆動周波数の周期の（ｎ×ｍ）分割したときの周期のｍとｎの最小公倍数、最も高い駆動周波数を基準とした場合には、その基準とする駆動周波数の周期のｍとｎの最小公倍数で同期する。特に、ｍとｎが互いに素の関係（すなわち最大公約数が１である関係）では、最小公倍数がｍ×ｎの周期で同期する。

そこで、上述したこれらの発明において、ｎを自然数としたときに、駆動周波数設定手段は、上述した基準とする駆動周波数と、残りの回路の駆動周波数とが、ｎのべき乗倍またはｎのべき乗分の一の関係となるように各々の駆動周波数を設定する（請求項４に記載の発明）ことで、上述した一方の回路と他方の回路とに着目すると、互いの駆動周波数も、ｎのべき乗倍またはｎのべき乗分の一の関係で、周波数が低い方の周期のｎ倍、周波数が高い方の周期で同期するので、同期の制御が行いやすくなる。

上述したｎのべき乗倍またはｎのべき乗分の一の関係となるように各々の駆動周波数を設定する一例として下記のような手段が挙げられる。すなわち、これらの駆動周波数の中で最も高い駆動周波数に対して、あるいはその最も高い駆動周波数よりもさらに高い周波数に対してｎのべき乗分の一に分周する分周手段を備え、その分周手段で分周して得られた各々の駆動周波数を駆動周波数設定手段は設定する（請求項５に記載の発明）。このような分周手段を備えることで、ｎのべき乗倍またはｎのべき乗分の一の関係となるような各々の駆動周波数の設定を簡易に実現することができる。もちろん、分周せずに各々の駆動周波数を駆動周波数設定手段が設定してもよい。

上述したこれらの発明において、各々の駆動周波数の立ち上がりを揃える立ち上がり設定手段を備えるのがより好ましい（請求項６に記載の発明）。立ち上がりを揃えて立ち上がりの周期毎に同期をとることで、同期の制御が行いやすくなる。

この発明に係る撮像装置によれば、駆動周波数設定手段は、蓄積・読み出し回路を駆動させる駆動周波数，電荷電圧変換回路を駆動させる駆動周波数またはアナログ／ディジタル変換回路を駆動させる駆動周波数のうち、１つの駆動周波数を基準として、その基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定するので、蓄積・読み出し回路，電荷電圧変換回路またはアナログ／ディジタル変換回路のいずれかの回路に他の回路のノイズが重畳しても、駆動周波数の周期毎にノイズが一定量となり、一定量となったノイズについては除去すれば、アーティファクトを低減させることができる。

以下、図面を参照してこの発明の実施例を説明する。
図１は、実施例に係るＸ線撮影装置の概略ブロック図であり、図２は、Ｘ線撮影装置のＸ線変換層周辺の概略断面図であり、図３は、Ｘ線撮影装置の電荷電圧変換回路やアナログ／ディジタル変換回路の周辺回路図である。本実施例では、入射する放射線としてＸ線を例に採って説明するとともに、撮像装置としてＸ線撮影装置を例に採って説明する。

本実施例に係るＸ線撮影装置は、被検体にＸ線を照射して撮像を行う。具体的には、被検体を透過したＸ線像がＸ線変換層（本実施例ではアモルファスセレン膜）上に投影されて、像の濃淡に比例したキャリア（電荷情報）が層内に発生することでキャリアに変換される。

Ｘ線撮影装置は、図１に示すように、後述するゲートラインＧを選択するゲート駆動回路１と、Ｘ線変換層２３（図２を参照）で変換されたキャリアを蓄積して読み出すことでＸ線を検出する検出素子用回路２と、その検出素子用回路２で読み出されたキャリアを電圧に変換した状態で増幅する電荷電圧変換回路３と、その電荷電圧変換回路３で増幅された電圧のアナログ値からディジタル値に変換するアナログ／ディジタル変換回路４と、そのアナログ／ディジタル変換回路４でディジタル値に変換された電圧値をディジタルデータとして収集するディジタルデータ収集回路５と、ディジタルデータ収集回路５で収集されたディジタルデータを後段の画像処理部７に転送するディジタルデータ転送回路６と、転送されたディジタルデータに対して信号処理を行って画像を得る画像処理部７と、これらの回路１〜６や後述するメモリ部９やモニタ１１などを統括制御するコントローラ８と、処理された画像などを記憶するメモリ部９と、入力設定を行う入力部１０と、処理された画像などを表示するモニタ１１とを備えている。その他に、本実施例では、コントローラ８と各回路１〜６との間に位相同期回路（PLL: Phase Locked Loop）１２を介在させている。本明細書では、キャリアや画像などの情報を、画像に関する画像情報とする。Ｘ線変換層２３は、この発明における変換層に相当し、検出素子用回路２は、この発明における蓄積・読み出し回路に相当し、電荷電圧変換回路３は、電荷電圧変換回路に相当し、アナログ／ディジタル変換回路４は、アナログ／ディジタル変換回路に相当し、ディジタルデータ収集回路５は、ディジタルデータ収集回路に相当し、ディジタルデータ転送回路６は、ディジタルデータ転送回路に相当し、位相同期回路（ＰＬＬ）１２は、この発明における分周手段に相当する。

ゲート駆動回路１は複数のゲートラインＧに電気的に接続されている。ゲート駆動回路１から各ゲートラインＧに電圧を印加することで、後述する薄膜トランジスタ（ＴＦＴ）ＴｒをＯＮにして後述するコンデンサＣａに蓄積されたキャリアの読み出しを開放し、各ゲートラインＧへの電圧を停止する（電圧を−１０Ｖにする）ことで、薄膜トランジスタＴｒをＯＦＦにしてキャリアの読み出しを遮断する。なお、各ゲートラインＧに電圧を印加することでＯＦＦにしてキャリアの読み出しを遮断し、各ゲートラインＧへの電圧を停止することでＯＮにしてキャリアの読み出しを開放するように、薄膜トランジスタＴｒを構成してもよい。

検出素子用回路２は、２次元状に配列した複数のゲートラインＧおよびデータラインＤで構成されているとともに、キャリアを蓄積するコンデンサＣａおよびそのコンデンサＣａに蓄積されたキャリアをＯＮ／ＯＦＦの切り換えで読み出す薄膜トランジスタＴｒを２次元状に配列して構成されている。ゲートラインＧは、各々の薄膜トランジスタＴｒのＯＮ／ＯＦＦ切り換えを制御し、かつ各々の薄膜トランジスタＴｒのゲートに電気的に接続されている。データラインＤは、薄膜トランジスタＴｒの読み出し側に電気的に接続されている。

説明の便宜上、本実施例では、縦・横式２次元マトリックス状配列で10×10個の薄膜トランジスタＴｒおよびコンデンサＣａが形成されているとする。すなわち、ゲートラインＧは、１０本のゲートラインＧ１〜Ｇ１０からなり、データラインＤは、１０本のデータラインＤ１〜Ｄ１０からなる。各ゲートラインＧ１〜Ｇ１０は、図１中のＸ方向に並設された１０個の薄膜トランジスタＴｒのゲートにそれぞれ接続され、各データラインＤ１〜Ｄ１０は、図１中のＹ方向に並設された１０個の薄膜トランジスタＴｒの読み出し側にそれぞれ接続されている。薄膜トランジスタＴｒの読み出し側とは逆側にはコンデンサＣａが電気的に接続されており、薄膜トランジスタＴｒとコンデンサＣａとの個数が一対一に対応する。

また、検出素子用回路２は、図２に示すように、検出素子ＤＵが２次元マトリックス状配列で絶縁基板２１にパターン形成されている。すなわち、絶縁基板２１の表面に、各種真空蒸着法による薄膜形成技術やフォトリソグラフィ法によるパターン技術を利用して、上述したゲートラインＧ１〜Ｇ１０およびデータラインＤ１〜Ｄ１０を配線し、薄膜トランジスタＴｒ，コンデンサＣａ，キャリア収集電極２２，Ｘ線変換層２３および電圧印加電極２４を順に積層形成することで構成されている。

Ｘ線変換層２３は、Ｘ線感応型の半導体厚膜で形成されており、本実施例では、非晶質のアモルファスセレン（ａ−Ｓｅ）膜で形成されている。Ｘ線変換層２３は、Ｘ線の入射によりＸ線の情報を電荷情報であるキャリアに変換する。なお、Ｘ線変換層２３は、Ｘ放射線の入射によりキャリアが生成されるＸ線感応型の物質であれば、アモルファスセレンに限定されない。また、Ｘ線以外の放射線（γ線など）を入射して撮像を行う場合には、Ｘ線変換層２３の替わりに、放射線の入射によりキャリアが生成される放射線感応型の物質を用いてもよい。また、光を入射して撮像を行う場合には、Ｘ線変換層２３の替わりに、光の入射によりキャリアが生成される光感応型の物質を用いてもよい。

キャリア収集電極２２は、コンデンサＣａに電気的に接続されており、Ｘ線変換層２３で変換されたキャリアを収集してコンデンサＣａに蓄積する。このキャリア収集電極２２も、薄膜トランジスタＴｒおよびコンデンサＣａと同様に、縦・横式２次元マトリックス状配列で多数個（本実施例では10×10個）形成されている。それらキャリア収集電極２２，コンデンサＣａおよび薄膜トランジスタＴｒが各検出素子ＤＵとしてそれぞれ分離形成されている。また、電圧印加電極２４は、全検出素子ＤＵの共通電極として全面にわたって形成されている。

電荷電圧変換回路３は、図３に示すように、各々のデータラインＤ（図３ではＤ１〜Ｄ１０）に電気的に接続された電荷電圧変換アンプ３１と、各々のデータラインＤに電気的に接続されたアンプ用コンデンサ３２と、データラインＤ毎の電荷電圧変換アンプ３１およびアンプ用コンデンサ３２に電気的に並列に接続されたサンプルホールド３３と、データラインＤ毎のサンプルホールド３３に電気的に接続されたスイッチング素子３４とを備えている。その他に、電荷電圧変換回路３は、後述する図６のアンプのリードクロック（読出しクロック）やアンプリセットやサンプルホールドの制御信号を出力するアンプ制御回路３５（図３では図示省略、図４を参照）を備えている。また、電荷電圧変換アンプ３１と検出素子用回路２のデータラインＤの端部とは、スイッチング素子ＳＷを介して、データラインＤ毎に電気的に接続されている。データラインＤに読みだされたキャリアを、スイッチング素子ＳＷがＯＮにして電荷電圧変換回路３の電荷電圧変換アンプ３１およびアンプ用コンデンサ３２に送り込む。送り込まれたキャリアを、電荷電圧変換アンプ３１およびアンプ用コンデンサ３２が電圧に変換した状態で増幅し、増幅された電圧値をサンプルホールド３３は所定時間だけ一旦蓄積する。一旦蓄積された電圧値を、スイッチング素子３４をＯＮにしてアナログ／ディジタル変換回路４のＡ／Ｄ変換器４１（図３では図示省略、図４を参照）に送り込み、送り込まれた電圧のアナログ値からディジタル値にＡ／Ｄ変換器４１は変換する。

図２の説明に戻って、画像処理部７は、Ａ／Ｄ変換器４１でディジタル値に変換された電圧値に対して各種の信号処理を行って画像を求める。コントローラ８は、回路１〜６や画像処理部７や後述するメモリ部９やモニタ１１や位相同期回路（ＰＬＬ）１２（以下、「ＰＬＬ」と略記する）などを統括制御し、本実施例では電荷電圧変換回路３を駆動させる駆動周波数ＣＬＫ＿Ｂを基準として、その基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定する機能（駆動周波数設定の機能）および各々の駆動周波数の立ち上がりを揃える機能（立ち上がり設定の機能）をも備えている。画像処理部７およびコントローラ８は、中央演算処理装置（ＣＰＵ）などで構成されている。コントローラ８は、この発明における駆動周波数設定手段および立ち上がり設定手段に相当する。

メモリ部９は、画像情報などを書き込んで記憶し、コントローラ８からの読み出し指令に応じて画像情報などがメモリ部９から読み出される。メモリ部９は、ＲＯＭ（Read-only Memory）やＲＡＭ（Random-Access Memory）などに代表される記憶媒体などで構成されている。なお、画像情報の書き込みにはＲＡＭが用いられ、例えば制御シーケンスに関するプログラムの読み出しによって制御シーケンスをコントローラ８に実行させる場合には、制御シーケンスに関するプログラムの読み出し専用にはＲＯＭが用いられる。本実施例では、基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、整数倍または整数分の一の関係、より好ましくはｎを自然数としたときに、基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、ｎのべき乗倍またはｎのべき乗分の一の関係となるように各々の駆動周波数を設定する制御シーケンスに関するプログラムをメモリ部９に記憶させ、そのプログラムの読み出しによって制御シーケンスをコントローラ８に実行させる。

入力部１０は、マウスやキーボードやジョイスティックやトラックボールやタッチパネルなどに代表されるポインティングデバイス、あるいはボタンやスイッチやレバーなどの入力手段で構成されている。入力部１０に入力設定すると、入力設定データがコントローラ８に送り込まれ、入力設定データに基づいて回路１〜６や画像処理部７やメモリ部９やモニタ１１やＰＬＬ１２などが制御される。

続いて、本実施例のＸ線撮影装置の制御シーケンスについて説明する。電圧印加電極２４に高電圧（例えば数１００Ｖ〜数１０ｋＶ程度）のバイアス電圧Ｖ_Ａを印加した状態で、検出対象であるＸ線を入射させる。

Ｘ線の入射によってＸ線変換層２３でキャリアが生成されて、そのキャリアが電荷情報としてキャリア収集電極２２を介してコンデンサＣａに蓄積される。ゲート駆動回路１の信号（ここではキャリア）読み出し用の走査信号（すなわちゲート駆動信号）によって、対象となるゲートラインＧが選択される。本実施例では、ゲートラインＧ１，Ｇ２，Ｇ３，…，Ｇ９，Ｇ１０の順に１つずつ選択されるものとして説明する。また、ゲート駆動回路１からの信号読み出し用の走査信号は、ゲートラインＧに電圧（例えば１５Ｖ程度）を印加する信号である。

ゲート駆動回路１から対象となるゲートラインＧを選択して、選択されたゲートラインＧに接続されている各薄膜トランジスタＴｒが選択指定される。この選択指定で選択指定された薄膜トランジスタＴｒのゲートに電圧が印加されてＯＮ状態となる。その選択指定された各薄膜トランジスタＴｒに接続されているコンデンサＣａから蓄積されたキャリアが、選択指定されてＯＮ状態に移行した薄膜トランジスタＴｒを経由して、データラインＤに読み出される。すなわち、選択されたゲートラインＧに関する検出素子ＤＵが選択指定されて、その選択指定された検出素子ＤＵのコンデンサＣａに蓄積されたキャリアが、データラインＤに読み出される。

一方、選択指定された同一のゲートラインＧに関する各々の検出素子ＤＵからの読み出し順については、データラインＤ１〜Ｄ１０の順に１つずつ選択されて読み出されるものとして説明する。すなわち、データラインＤに接続されている電荷電圧変換回路３の電荷電圧変換アンプ３１がリセットされて、さらに薄膜トランジスタＴｒがＯＮ状態（すなわちゲートがＯＮ）に移行することで、キャリアがデータラインＤに読み出され、電荷電圧変換回路３の電荷電圧変換アンプ３１およびアンプ用コンデンサ３２にて電圧に変換された状態で増幅される。

つまり、各検出素子ＤＵのアドレス（番地）指定は、ゲート駆動回路１からの信号読み出し用の走査信号と、データラインＤに接続されている電荷電圧変換アンプ３１の選択とに基づいて行われる。

先ず、ゲート駆動回路１からゲートラインＧ１を選択して、選択されたゲートラインＧ１に関する検出素子ＤＵが選択指定されて、その選択指定された検出素子ＤＵのコンデンサＣａに蓄積されたキャリアが、データラインＤ１〜Ｄ１０の順に読み出される。次に、ゲート駆動回路１からゲートラインＧ２を選択して、同様の手順で、選択されたゲートラインＧ２に関する検出素子ＤＵが選択指定されて、その選択指定された検出素子ＤＵのコンデンサＣａに蓄積されたキャリアが、データラインＤ１〜Ｄ１０の順に読み出される。残りのゲートラインＧについても同様に順に選択することで、２次元状のキャリアを読み出す。

読みだされた各キャリアは電荷電圧変換アンプ３１およびアンプ用コンデンサ３２で電圧に変換された状態でそれぞれ増幅されて、サンプルホールド３３で一旦蓄積されて、アナログ／ディジタル変換回路４のＡ／Ｄ変換器４１でアナログ値からディジタル値に変換される。このディジタル値に変換された電圧値をディジタルデータとしてディジタルデータ収集回路５は収集して、収集されたディジタルデータをディジタルデータ転送回路６は後段の画像処理部７に転送する。転送されたディジタルデータに基づいて、画像処理部７は各種の信号処理を行って、２次元状の画像を得る。得られた２次元状の画像やキャリアなどに代表される画像情報は、コントローラ８を介してメモリ部９に書き込まれて記憶され、必要に応じてコントローラ８を介してメモリ部９から読み出される。また、画像情報は、コントローラ８を介してモニタ１１に表示される。

次に、整数倍または整数分の一の関係となるような各々の駆動周波数の設定について、図４〜図７を参照して説明する。図４は、図１のブロック図からメモリ部，入力部およびモニタを除いた、より詳細なブロック図であって、図５は、位相同期回路（ＰＬＬ）の概略ブロック図であって、図６（ａ）は、読み出し間隔のタイミングチャートであって、図６（ｂ）は、読み出し間隔を細分化したタイミングチャートであって、図７は、各々の駆動周波数のタイミングチャートである。

本実施例では、上述したように、電荷電圧変換回路３を駆動させる駆動周波数ＣＬＫ＿Ｂを基準として、その基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定する。より好ましくは、基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、ｎのべき乗倍またはｎのべき乗分の一の関係となるように各々の駆動周波数を設定する。図４に示すように、基準とする駆動周波数ＣＬＫ＿Ｂを４０ＭＨｚと設定したときに、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、２のべき乗倍または２のべき乗分の一の関係となるように各々の駆動周波数を設定する。駆動周波数ＣＬＫ＿Ａについては、同じ４０ＭＨｚに設定するとともに、駆動周波数ＣＬＫ＿Ｃについては、４分の一（すなわち１／２^２）の１０ＭＨｚに設定し、駆動周波数ＣＬＫ＿Ｄおよび駆動周波数ＣＬＫ＿Ｅについては、２倍の８０ＭＨｚに設定する。なお、図１、図４では、駆動周波数ＣＬＫ＿Ａについては、ゲート駆動回路１を介して、この発明における蓄積・読み出し回路に相当する検出素子用回路２に入力することで、検出素子用回路２を駆動させているが、ゲート駆動回路１を検出素子用回路２に組み込んで、検出素子用回路２内のゲート駆動回路１に駆動周波数ＣＬＫ＿Ａを入力することで、検出素子用回路２を駆動させてもよい。

上述のように設定するには、本実施例では発振閉回路として位相同期回路（ＰＬＬ）１２を用いる。すなわち、ＰＬＬ１２は、図５に示すように、位相比較器２１と、低域通過フィルタ（LPF: Low Pass Filter）２２と、電圧制御発信器（VCO: Voltage Controlled Oscillator）２３と、プログラマブルデバイダ２４とを備えている。位相比較器１１０は、基準（参照）周波数ｆ_ｒｅｆとそれぞれ掃引される各出力周波数ｆ_Oとの位相を比較して、比較して得られた位相差信号を低域通過フィルタ（ＬＰＦ）２２（以下、「ＬＰＦ」と略記する）に与える。ＬＰＦ２２は、位相差信号の低域側の周波数成分のみを通過させて電圧に変換させて、その電圧を電圧制御発信器（ＶＣＯ）２３（以下、「ＶＣＯ」と略記する）に与える。ＶＣＯ２３は、ＬＰＦ２２からの電圧の大きさに応じて周波数を出力し、その出力された周波数を各出力周波数ｆ_Ｏとして掃引する。

プログラマブルデバイダ２４は、ＶＣＯ２３から出力された出力周波数ｆ_Ｏに対してｎ倍（本実施例では２倍）して、ｎ倍された周波数ｎｆ_Ｏを位相比較器２１に与える。ＰＬＬ１２において、位相比較器２１，ＬＰＦ２２，ＶＣＯ２３，プログラマブルデバイダ２４および位相比較器１１０を一巡（ループ）するたびに、各出力周波数ｆ_Ｏがｆ_ｒｅｆ，ｆ_ｒｅｆ／２，ｆ_ｒｅｆ／２^２，…と順に掃引される。なお、べき乗を表わすｎについては、２に限定されない。したがって、２のべき乗に限定されず、例えば３や５のべき乗であってもよい。

ここでは、これらの駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｅの中で最も高い駆動周波数ＣＬＫ＿ＤまたはＣＬＫ＿Ｅに対して２のべき乗分の一に分周するために、基準周波数ｆ_ｒｅｆとして最も高い駆動周波数ＣＬＫ＿ＤまたはＣＬＫ＿Ｅを用いる。もちろん、最も高い駆動周波数ＣＬＫ＿ＤまたはＣＬＫ＿Ｅよりもさらに高い周波数（８０ＭＨｚの２のべき乗倍（例えば１６０ＭＨｚ，３２０ＭＨｚ，…））に対して２のべき乗分の一に分周してもよい。以下の説明では、基準周波数ｆ_ｒｅｆとして最も高い駆動周波数ＣＬＫ＿ＤまたはＣＬＫ＿Ｅを用いた場合を例に採って行う（ｆ_ｒｅｆ＝８０ＭＨｚ）。

例えば、コントローラ８からプログラマブルデバイダ２４に出力周波数ｆ_０に対して１倍するように制御した場合には、出力周波数は１倍であるｆ_ｒｅｆ（＝８０ＭＨｚ）となって、駆動周波数ＣＬＫ＿ＤまたはＣＬＫ＿Ｅとして用いられる。コントローラ８からプログラマブルデバイダ２４に出力周波数ｆ_０に対して２倍するように制御した場合には、出力周波数は１／２倍であるｆ_ｒｅｆ／２（＝４０ＭＨｚ）となって、駆動周波数ＣＬＫ＿ＡまたはＣＬＫ＿Ｂとして用いられる。コントローラ８からプログラマブルデバイダ２４に出力周波数ｆ_０に対して８倍するように制御した場合には、出力周波数は１／８倍であるｆ_ｒｅｆ／８（＝１０ＭＨｚ）となって、駆動周波数ＣＬＫ＿Ｃとして用いられる。

駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｃで駆動させたときの読み出し間隔のタイミングチャートは以下のようになる。すなわち、駆動周波数ＣＬＫ＿Ａによってゲート駆動回路１を駆動させて、ゲートラインＧを選択し、駆動周波数ＣＬＫ＿Ａに同期してフレーム同期信号を生成する。また、駆動周波数ＣＬＫ＿Ｂによってアンプ制御回路３５（図４を参照）はアンプのリードクロック（読出しクロック）（図４、図６では「アンプリードＣＬＫ」で表記）を生成するとともに、このリードクロックに基づいてアンプリセットおよびサンプルホールドの制御信号を生成する。また、駆動周波数ＣＬＫ＿Ｃによってアナログ／ディジタル変換回路４のＡ／Ｄ制御回路４２（図４を参照）はＡ／Ｄ変換器４１のクロック（図４、図６では「Ａ／Ｄ ＣＬＫ」で表記）を生成し、このクロックに基づいてＡ／Ｄ変換器４１でのディジタル化をＯＮにする。なお、各タイミングの開始、終了については、駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｃをさらに分周したクロック（例えばアンプのリードクロックやＡ／Ｄ変換器４１のクロック）に基づいて行われる。

読み出し間隔は、ゲートラインＧの１本分のキャリアを読み出す時間の間隔である。本明細書では、読み出し間隔は、図６（ｂ）に示すようなタイミングチャートに細分化され、選択の対象であるゲートラインＧにおける電荷電圧変換アンプ３１でのアンプリセット開始から、次に選択されるゲートラインＧにおける電圧変換アンプ３１でのアンプリセット開始までの間隔を示す。

具体的には、図６（ｂ）に示すように、アンプリセットが終了した後に、ゲートラインＧを選択して薄膜トランジスタＴｒのゲートがＯＮ状態に移行する。この移行によりゲートラインＧに関する各々の検出素子ＤＵからのキャリアの読み出しが行われる。薄膜トランジスタＴｒのゲートがＯＦＦ状態に移行した後に、アンプリセット開始から電荷電圧変換アンプ３１の出力が安定するまでの時間、より正確に述べると薄膜トランジスタＴｒのゲートがＯＦＦ状態に移行してから電荷電圧変換アンプ３１の出力が安定するまでの時間であるアンプ出力安定待ち時間が経過した後に、アンプ出力ホールドを示すサンプルホールド３３をＯＮにする。サンプルホールド３３をＯＦＦかつスイッチング素子３４をＯＮにした後にＡ／Ｄ変換器４１をＯＮにしてアナログ値からディジタル値に変換される。

駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｃとの関連で述べると、４０ＭＨｚの駆動周波数ＣＬＫ＿Ｂによって生成されたアンプのリードクロックに基づいてアンプリセットが終了した後に、４０ＭＨｚの駆動周波数ＣＬＫ＿Ａによってゲート駆動回路１を駆動させて、ゲートラインＧを選択して薄膜トランジスタＴｒのゲートがＯＮ状態に移行する。４０ＭＨｚの駆動周波数ＣＬＫ＿Ａによって薄膜トランジスタＴｒのゲートがＯＦＦ状態に移行した後で、アンプ出力安定待ち時間が経過した後に、４０ＭＨｚの駆動周波数ＣＬＫ＿Ｂによって生成されたアンプのリードクロックに基づくサンプルホールドの制御信号によってサンプルホールド３３をＯＮにする。４０ＭＨｚの駆動周波数ＣＬＫ＿Ａに同期して生成されたフレーム同期信号に同期してサンプルホールド３３をＯＦＦにするのと同時に、１０ＭＨｚの駆動周波数ＣＬＫ＿Ｃによって生成されたＡ／Ｄ変換器４１のクロックに基づいてＡ／Ｄ変換器４１をＯＮにしてアナログ値からディジタル値に変換される。このフレーム同期信号に同期して、かつ４０ＭＨｚの駆動周波数ＣＬＫ＿Ｂによって生成されたアンプのリードクロックに基づいて次のゲートラインＧにおいてアンプリセットを開始する。

上述した駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｃと、駆動周波数ＣＬＫ＿Ｄ，ＣＬＫ＿Ｅとのタイミングチャートは、図７に示す通りである。この図７から明らかなように、各々の駆動周波数の立ち上がりを揃えている。

この発明における蓄積・読み出し回路に相当する検出素子用回路２，電荷電圧変換回路３またはアナログ／ディジタル変換回路４のいずれかの回路に他の回路のノイズがばらついて重畳しやすく、特に、電荷電圧変換回路３に他の回路２，４のノイズが重畳すると電荷電圧変換回路３で増幅されたときにノイズまでがばらついて増幅されてしまう。そこで、上述した本実施例に係るＸ線撮影装置によれば、コントローラ８は、各々の駆動周波数を設定する駆動周波数設定の機能を備え、その駆動周波数設定の機能は、回路１〜６を駆動させる駆動周波数のうち、電荷電圧変換回路３を駆動させる駆動周波数ＣＬＫ＿Ｂを基準として、その基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、整数倍または整数分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）となるように各々の駆動周波数を設定する。したがって、検出素子用回路２，電荷電圧変換回路３またはアナログ／ディジタル変換回路４のいずれかの回路に他の回路のノイズが重畳しても、基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、整数倍または整数分の一の関係であるので、駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｅの周期毎にノイズが一定量となる。したがって、一定量となったノイズについては除去すれば、アーティファクトを低減させることができる。

本実施例では、ディジタル値に関するディジタルデータを収集するディジタルデータ収集回路５をさらに備え、好ましくは、基準とする駆動周波数と、ディジタルデータ収集回路５を駆動させる駆動周波数とが、整数倍または整数分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）となるように駆動周波数を設定している。したがって、検出素子用回路２，電荷電圧変換回路３またはアナログ／ディジタル変換回路４のいずれかの回路にディジタルデータ収集回路５のノイズが重畳しても、逆に、ディジタルデータ収集回路５に他の回路のノイズが重畳しても、基準とする駆動周波数と、ディジタルデータ収集回路５を駆動させる駆動周波数とが、整数倍または整数分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）であるので、駆動周波数の周期毎にノイズが一定量となる。

本実施例では、ディジタル値に関するディジタルデータを後段（の画像処理部７）に転送するディジタルデータ転送回路６をさらに備え、好ましくは、基準とする駆動周波数と、ディジタルデータ転送回路６を駆動させる駆動周波数とが、整数倍または整数分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）となるように駆動周波数を設定している。したがって、検出素子用回路２，電荷電圧変換回路３またはアナログ／ディジタル変換回路４のいずれかの回路にディジタルデータ転送回路６のノイズが重畳しても、逆に、ディジタルデータ転送回路６に他の回路のノイズが重畳しても、基準とする駆動周波数と、ディジタルデータ転送回路６を駆動させる駆動周波数とが、整数倍または整数分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）であるので、駆動周波数の周期毎にノイズが一定量となる。

本実施例では、電荷電圧変換回路３を駆動させる駆動周波数ＣＬＫ＿Ｂを基準として、その基準とする駆動周波数ＣＬＫ＿Ｂと、残りの回路１，２，４〜６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｃ〜ＣＬＫ＿Ｅとが、２のべき乗倍または２のべき乗分の一の関係となるように各々の駆動周波数を設定したが、一方、駆動周波数ＣＬＫ＿Ｂ以外の駆動周波数を基準とした場合でも、２のべき乗倍または２のべき乗分の一の関係が成立する。４０ＭＨｚの駆動周波数ＣＬＫ＿Ａを基準として、その基準とする駆動周波数ＣＬＫ＿Ａ（４０ＭＨｚ）と、残りの回路３〜６の駆動周波数ＣＬＫ＿Ｂ〜ＣＬＫ＿Ｅ（４０ＭＨｚ、１０ＭＨｚ、８０ＭＨｚ、８０ＭＨｚ）とも、２のべき乗倍または２のべき乗分の一の関係となる。最も低い１０ＭＨｚの駆動周波数ＣＬＫ＿Ｃを基準として、その基準とする駆動周波数ＣＬＫ＿Ｃ（１０ＭＨｚ）と、残りの回路１〜３，５，６の駆動周波数ＣＬＫ＿Ａ，ＣＬＫ＿Ｂ，ＣＬＫ＿Ｄ，ＣＬＫ＿Ｅ（４０ＭＨｚ、４０ＭＨｚ、８０ＭＨｚ、８０ＭＨｚ）とも、２のべき乗倍の関係となる。また、もっとも高い８０ＭＨｚの駆動周波数ＣＬＫ＿Ｄ，ＣＬＫ＿Ｅのいずれかを基準として、その基準とする駆動周波数ＣＬＫ＿Ｄ，ＣＬＫ＿Ｅ（８０ＭＨｚ）と、残りの回路１〜４の駆動周波数ＣＬＫ＿Ａ〜ＣＬＫ＿Ｃ（４０ＭＨｚ、４０ＭＨｚ、１０ＭＨｚ）とも、２のべき乗分の一の関係となる。したがって、基準とする駆動周波数については、特に限定されず、これらの駆動周波数の中から任意に選べばよい。また、基準とする駆動周波数と、残りの回路の駆動周波数とが、ｎのべき乗倍またはｎのべき乗分の一の関係となる場合には、基準とする駆動周波数も含めたこれらの駆動周波数の中から別の駆動周波数を選んで、その選ばれた駆動周波数を基準としても、ｎのべき乗倍またはｎのべき乗分の一の関係が常に成立する。

なお、ｍ，ｎを自然数としたとき（ただしｍ≠ｎ）、これらの駆動周波数の中で最も低い駆動周波数を基準として、その基準とする駆動周波数と、残りの一方の回路の駆動周波数とが、ｍ倍の関係で、基準とする駆動周波数と、残りの他方の回路の駆動周波数とが、ｎ倍の関係でも、この発明の関係（基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係）を当然満たし、アーティファクトを低減させることができる。逆に、これらの駆動周波数の中で最も高い駆動周波数を基準として、その基準とする駆動周波数と、残りの一方の回路の駆動周波数とが、ｍ分の一の関係で、基準とする駆動周波数と、残りの他方の回路の駆動周波数とが、ｎ分の一の関係でも、この発明の関係（基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係）を当然満たし、アーティファクトを低減させることができる。

しかし、上述した一方の回路と他方の回路とに着目すると、互いの駆動周波数はｎ／ｍ倍またはｍ／ｎ倍の関係で、最も低い駆動周波数を基準とした場合には、その基準とする駆動周波数の周期の（ｎ×ｍ）分割したときの周期のｍとｎの最小公倍数、最も高い駆動周波数を基準とした場合には、その基準とする駆動周波数の周期のｍとｎの最小公倍数で同期する。特に、ｍとｎが互いに素の関係（すなわち最大公約数が１である関係）では、最小公倍数がｍ×ｎの周期で同期する。

図８に示すように、ｍ＝２、ｎ＝５の場合で、基準とする駆動周波数がＣＬＫ＿Ａで、１０ＭＨｚの場合を例に採って説明する。図８（ａ）は、最も低い１０ＭＨｚの駆動周波数ＣＬＫ＿Ａを基準として、その基準とする駆動周波数ＣＬＫ＿Ａ（１０ＭＨｚ）と、残りの一方の回路の駆動周波数ＣＬＫ＿Ｂ（２０ＭＨｚ）とが、ｍ倍（ここでは２倍）の関係で、基準とする駆動周波数ＣＬＫ＿Ｃ（５０ＭＨｚ）とが、ｎ倍（ここでは５倍）の関係のタイミングチャートであり、図８（ｂ）は、もっとも高い１０ＭＨｚの駆動周波数ＣＬＫ＿Ａを基準として、その基準とする駆動周波数ＣＬＫ＿Ａ（１０ＭＨｚ）と、残りの一方の回路の駆動周波数ＣＬＫ＿Ｂ（５ＭＨｚ）とが、ｍ分の一（ここでは２分の一）の関係で、基準とする駆動周波数ＣＬＫ＿Ｃ（２ＭＨｚ）とが、ｎ分の一（ここでは５分の一）の関係のタイミングチャートである。

図８（ａ）に示す関係でも、基準とする駆動周波数ＣＬＫ＿Ａ（１０ＭＨｚ）と、残りの回路の駆動周波数ＣＬＫ＿Ｂ，ＣＬＫ＿Ｃ（２０ＭＨｚ、５０ＭＨｚ）とが、ｍ倍（ここでは２倍）、ｎ倍（ここでは５倍）を当然満たしている。逆に、図８（ｂ）に示す関係でも、基準とする駆動周波数ＣＬＫ＿Ａ（１０ＭＨｚ）と、残りの回路の駆動周波数ＣＬＫ＿Ｂ，ＣＬＫ＿Ｃ（５ＭＨｚ、２ＭＨｚ）とが、ｍ分の一（ここでは２分の一）、ｎ分の一（ここでは５分の一）の関係を当然満たしている。

しかし、上述した一方の回路と他方との回路に注目すると、互いの駆動周波数ＣＬＫ＿Ｂ，ＣＬＫ＿Ｃは、図８（ａ）の場合には、駆動周波数ＣＬＫ＿Ｂ（２０ＭＨｚ）に対してｎ／ｍ倍（ここでは５／２倍）、図８（ｂ）の場合には、駆動周波数ＣＬＫ＿Ｂ（５ＭＨｚ）に対してｍ／ｎ倍（ここでは２／５倍）の関係で、図８（ａ）に示すように、最も低い１０ＭＨｚの駆動周波数ＣＬＫ＿Ａを基準とした場合には、その基準とする駆動周波数の周期をＴとしたときに、その周期Ｔの（ｎ×ｍ）分割したときの周期Ｔ／（ｎ×ｍ）（図８では周期Ｔ／１０）のｍとｎの最小公倍数（ここでは“２”と“５”の最小公倍数の“１０”）の周期Ｔ（図８（ａ）の▲で示したタイミング）で同期する。また、図８（ｂ）に示すように、もっとも高い１０ＭＨｚの駆動周波数の駆動周波数ＣＬＫ＿Ａを基準とした場合には、その基準とする駆動周波数の周期をＴとしたときに、その周期Ｔのｍとｎの最小公倍数（ここでは“２”と“５”の最小公倍数の“１０”）である１０Ｔ（図８（ｂ）の▲で示したタイミング）で同期する。特に、ｍとｎが図８のように“２”と“５”で互いに素の関係（すなわち最大公約数が１である関係）では、最小公倍数がｍ×ｎ（ここでは２×５＝１０）の周期で同期する。

そこで、本実施例では、ｎを自然数としたときに、上述した基準とする駆動周波数と、残りの回路の駆動周波数とが、ｎのべき乗倍またはｎのべき乗分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）となるように各々の駆動周波数を設定することで、上述した一方の回路と他方の回路とに着目すると、互いの駆動周波数も、ｎのべき乗倍またはｎのべき乗分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）で、周波数が低い方の周期のｎ倍（ここでは２倍）、周波数が高い方の周期で同期するので、同期の制御が行いやすくなる。

本実施例では、上述したｎのべき乗倍またはｎのべき乗分の一の関係（本実施例では２のべき乗倍または２のべき乗分の一の関係）となるように各々の駆動周波数を設定するために、これらの駆動周波数の中で最も高い駆動周波数（本実施例ではＣＬＫ＿ＤまたはＣＬＫ＿Ｅ）に対して、あるいはその最も高い駆動周波数よりもさらに高い周波数に対してｎのべき乗分の一（本実施例では２のべき乗分の一）に分周する位相同期回路（ＰＬＬ）１２を備え、そのＰＬＬ１２で分周して得られた各々の駆動周波数を設定している。このようなＰＬＬ１２を備えることで、ｎのべき乗倍またはｎのべき乗分の一の関係となるような各々の駆動周波数の設定を簡易に実現することができる。もちろん、分周せずに各々の駆動周波数を設定してもよい。

また、本実施例では、コントローラ８は、好ましくは、各々の駆動周波数の立ち上がりを揃える立ち上がり設定の機能を備えている。図７に示すように、立ち上がりを揃えて立ち上がりの周期毎に同期をとることで、同期の制御が行いやすくなる。

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。

（１）上述した実施例では、図１に示すようなＸ線撮影装置を例に採って説明したが、この発明は、例えばＣ型アームに配設されたＸ線透視撮影装置にも適用してもよい。また、この発明は、Ｘ線ＣＴ装置にも適用してもよい。

（２）上述した実施例では、入射したＸ線に代表される放射線をＸ線変換層（変換層）によって電荷情報に直接に変換した、「直接変換型」の検出素子用回路をこの発明は適用したが、入射した放射線をシンチレータなどの変換層によって光に変換し、光感応型の物質で形成された変換層によってその光を電荷情報に変換する「間接変換型」の検出素子用回路をこの発明は適用してもよい。

（３）上述した実施例では、Ｘ線を検出するための検出素子用回路を例に採って説明したが、この発明は、ＥＣＴ（Emission Computed Tomography）装置のように放射性同位元素（ＲＩ）を投与された被検体から放射されるγ線を検出するための検出素子用回路に例示されるように、放射線を検出する検出素子用回路であれば特に限定されない。同様に、この発明は、上述したＥＣＴ装置に例示されるように、放射線の入射により撮像を行う装置であれば特に限定されない。

（４）上述した実施例では、Ｘ線などに代表される放射線撮像を例に採って説明したが、この発明は、光の入射により撮像を行う装置にも適用することができる。

（５）上述した実施例では、基準とする駆動周波数と、ディジタルデータ収集回路５やディジタル転送回路６を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定したが、必ずしも基準とする駆動周波数と、ディジタルデータ収集回路５やディジタル転送回路６を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定する必要はない。この発明における蓄積・読み出し回路に相当する検出素子用回路２，電荷電圧変換回路３またはアナログ／ディジタル変換回路４を駆動させる駆動周波数のうち、１つの駆動周波数を基準として、その基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定すれば、ディジタルデータ収集回路５やディジタル転送回路６を駆動させる駆動周波数までを設定する必要はない。逆に、基準とする駆動周波数と、ディジタルデータ収集回路５やディジタル転送回路６以外の回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定してもよい。

（６）上述した実施例では、基準とする駆動周波数と、残りの回路の駆動周波数とが、ｎのべき乗倍またはｎのべき乗分の一の関係となるように各々の駆動周波数を設定したが、図８でも述べたように、必ずしもｎのべき乗倍またはｎのべき乗分の一の関係となる必要はない。

（７）上述した実施例では、図７に示すように、各々の駆動周波数の立ち上がりを揃えたが、必ずしも揃える必要はない。立ち上がりを揃えなくとも、駆動周波数の周期毎にノイズは一定量となるが、同期の制御を行いやすくするために、上述した実施例のように、立ち上がりを揃えるのがより好ましい。

実施例に係るＸ線撮影装置の概略ブロック図である。 Ｘ線撮影装置のＸ線変換層周辺の概略断面図である。 Ｘ線撮影装置の電荷電圧変換回路やアナログ／ディジタル変換回路の周辺回路図である。 図１のブロック図からメモリ部，入力部およびモニタを除いた、より詳細なブロック図である。 位相同期回路（ＰＬＬ）の概略ブロック図である。 （ａ）は、実施例に係る読み出し間隔のタイミングチャートであって、（ｂ）は、読み出し間隔を細分化したタイミングチャートである。 各々の駆動周波数のタイミングチャートである。 （ａ）、（ｂ）は、変形例に係る各々の駆動周波数のタイミングチャートである。 従来のＸ線撮影装置の概略ブロック図である。 （ａ）は、従来の読み出し間隔のタイミングチャートであって、（ｂ）は、読み出し間隔を細分化したタイミングチャートである。 従来の各々の回路の概略ブロック図である。

符号の説明

２ … 検出素子用回路
３ … 電荷電圧変換回路
４ … アナログ／ディジタル変換回路
５ … ディジタルデータ収集回路
６ … ディジタルデータ転送回路
８ … コントローラ
１２ … 位相同期回路（ＰＬＬ）
２３ … Ｘ線変換層
ＣＬＫ＿Ａ〜ＣＬＫ＿Ｅ … 駆動周波数

Claims (6)

1. 光または放射線の入射により前記光または放射線の情報を電荷情報に変換する変換層と、その変換層で変換された電荷情報を蓄積して読み出す蓄積・読み出し回路と、その蓄積・読み出し回路で読み出された電荷情報を電圧情報に変換して保持する電荷電圧変換回路と、その電荷電圧変換回路で保持された電圧情報のアナログ値からディジタル値に変換するアナログ／ディジタル変換回路と、そのアナログ／ディジタル変換回路で変換されたディジタル値に基づいて画像を得る撮像装置であって、前記蓄積・読み出し回路を駆動させる駆動周波数，前記電荷電圧変換回路を駆動させる駆動周波数または前記アナログ／ディジタル変換回路を駆動させる駆動周波数のうち、１つの駆動周波数を基準として、その基準とする駆動周波数と、残りの回路の駆動周波数とが、整数倍または整数分の一の関係となるように各々の駆動周波数を設定する駆動周波数設定手段を備えることを特徴とする撮像装置。
2. 請求項１に記載の撮像装置において、前記ディジタル値に関するディジタルデータを収集するディジタルデータ収集回路をさらに備え、前記駆動周波数設定手段は、前記基準とする駆動周波数と、前記ディジタルデータ収集回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定することを特徴とする撮像装置。
3. 請求項１または請求項２に記載の撮像装置において、前記ディジタル値に関するディジタルデータを後段に転送するディジタルデータ転送回路をさらに備え、前記駆動周波数設定手段は、前記基準とする駆動周波数と、前記ディジタルデータ転送回路を駆動させる駆動周波数とが、整数倍または整数分の一の関係となるように駆動周波数を設定することを特徴とする撮像装置。
4. 請求項１から請求項３のいずれかに記載の撮像装置において、ｎを自然数としたときに、前記駆動周波数設定手段は、前記基準とする駆動周波数と、残りの回路の駆動周波数とが、ｎのべき乗倍またはｎのべき乗分の一の関係となるように各々の駆動周波数を設定することを特徴とする撮像装置。
5. 請求項４に記載の撮像装置において、前記これらの駆動周波数の中で最も高い駆動周波数に対して、あるいはその最も高い駆動周波数よりもさらに高い周波数に対してｎのべき乗分の一に分周する分周手段を備え、その分周手段で分周して得られた各々の駆動周波数を前記駆動周波数設定手段は設定することを特徴とする撮像装置。
6. 請求項１から請求項５のいずれかに記載の撮像装置において、前記各々の駆動周波数の立ち上がりを揃える立ち上がり設定手段を備えることを特徴とする撮像装置。

Images