JP2010034526A - 配線基板、及び配線基板の製造方法 - Google Patents
配線基板、及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2010034526A JP2010034526A JP2009142725A JP2009142725A JP2010034526A JP 2010034526 A JP2010034526 A JP 2010034526A JP 2009142725 A JP2009142725 A JP 2009142725A JP 2009142725 A JP2009142725 A JP 2009142725A JP 2010034526 A JP2010034526 A JP 2010034526A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring pattern
- porous film
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1208—Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】複数層の配線基板であって、導電性ナノ粒子を主たる材料として含み、いずれか1つの層の可溶性の多孔膜部材6´に形成されたインクジェット配線パターン7と、導電性ナノ粒子を主たる材料として含まない転写配線パターン4とを備え、複数層のうちの1層は、電気絶縁性の基材2であり、複数層のうちの他の1層は、他の1層の領域の一部に多孔膜部材6´を含む多孔膜処理部材層6であり、インクジェット配線パターン7は多孔膜処理部材層6に形成され、転写配線パターン4は、基材2に形成されている、配線基板である。
【選択図】図1
Description
単層又は複数層の配線基板であって、
導電性ナノ粒子を主たる材料として含み、いずれか1つの層の可溶性の多孔膜部材に形成された第1の配線パターンと、
前記導電性ナノ粒子を主たる材料として含まない第2の配線パターンとを備えた、配線基板である。
前記複数層のうちの1層は、電気絶縁性の基材であり、
前記複数層のうちの他の1層は、前記他の1層の領域の全部又は一部に前記多孔膜部材を含む多孔膜部材層であり、
前記第1の配線パターンは前記多孔膜部材層に形成されており、
前記第2の配線パターンは、前記基材の少なくともいずれか一方の面に形成されている、第1の本発明の配線基板である。
前記多孔膜部材層は、前記第2の配線パターンが形成されていない、前記基材の面又は前記複数層のうちの別の他の1層の面に配置されている、第2の本発明の配線基板である。
前記多孔膜部材層は、前記第2の配線パターンが形成されている、前記基材の面に配置されている、第2の本発明の配線基板である。
前記多孔膜部材層は、前記第2の配線パターンが形成されていない、前記複数層のうちの別の他の1層の面に配置されており、
前記複数層のうちの別の他の1層は、有機フィルムで形成されたフィルム基材によって形成されており、
前記多孔膜部材層は、前記フィルム基材の一方の面に配置されており、
前記基材は、前記フィルム基材の他方の面に配置されており、
前記第2の配線パターンは、前記フィルム基材と反対側の、前記基材の面に形成されている、第3の本発明の配線基板である。
前記複数層のうちの別の他の1層が、前記基材と隣接して、又は前記基材と1つ若しくは複数の層を挟んで設けられた電気絶縁性の基材であり、
前記複数層のうちの更に別の他の1層が、前記更に別の他の1層の領域の全部又は一部の多孔膜部材を含む多孔膜部材層であり、
前記更に別の他の1層である多孔膜部材層に形成された第1の配線パターンと、
前記別の他の1層である基材に形成された第2の配線パターンを更に備え、
前記2つの多孔膜部材層は、前記2つの基材を挟むように配置されている、
る、第4の本発明の配線基板である。
温度変動による反りを抑制するように、前記2つの多孔膜部材層は、熱膨張率が異なる多孔膜部材を含んでいる、第6の本発明の配線基板である。
屈曲部を中心にして屈曲され、
前記多孔膜部材層は、前記屈曲部の近傍を除いて部分的に設けられた前記多孔膜部材を用いて形成されている、第2の本発明の配線基板である。
前記第2の配線パターンは、前記第1の配線パターンと同一層に形成されており、
前記同一層は、前記多孔膜部材によって形成されている、第1の本発明の配線基板である。
前記第2の配線パターンは、前記第1の配線パターンと同一層に形成されており、
前記同一層は、電気絶縁性の基材によって形成され、
前記第2の配線パターンは、その表面と前記基材の表面が実質上同一面上に位置するように前記基材に設けられ、
前記第1の配線パターンは、前記基材の表面に設けられた凹部に配置された前記多孔膜部材に形成されている、第1の本発明の配線基板である。
前記複数層のうちの別の他の1層が、紫外線硬化型樹脂によって形成されている、第2の本発明の配線基板である。
前記第1の配線パターンの全部又は一部は、前記多孔膜部材層を挟む2つの層に形成された配線パターン間を電気的に接続する層間接続用のビアとして用いられる、第2の本発明の配線基板である。
前記複数層のうち隣接して配置された所定数の層が、前記多孔膜部材層である、第2の本発明の配線基板である。
前記隣接して配置された所定数の多孔膜部材層における第1の配線パターンの少なくとも一部の配線部分は、それらの幅方向の中心が実質上同一直線上に位置するように形成されている、第13の本発明の配線基板である。
各々の前記多孔膜部材層に形成されている前記配線部分の幅が実質上同じである、第14の本発明の配線基板である。
前記所定数の多孔膜部材層のうちの第1の所定の多孔膜部材層から第2の所定の多孔膜部材層に向けて、隣接する前記多孔膜部材層間における前記配線部分の幅は、実質上同じ、又は大きくなるように形成されており、
前記第2の所定の多孔膜部材層の、前記第1の所定の多孔膜部材層側の反対面に隣接して配置されている第3の所定の多孔膜部材層に形成されている前記配線部分の幅は、前記第1の所定の多孔膜部材層に形成されている前記配線部分の幅以下であり、
前記第3の所定の多孔膜部材層から、前記第2の所定の多孔膜部材層の反対側に配置されている第4の所定の多孔膜部材層に向けて、隣接する前記多孔膜部材層間における前記配線部分の幅は、実質上同じ、又は大きくなるように形成されている、第14の本発明の配線基板である。
前記所定数の多孔膜部材層のうち、少なくともいずれかの多孔膜部材層に空洞が形成されている、第13の本発明の配線基板である。
前記空洞は、前記第1の配線パターンの一部の配線部分に隣接して形成されている、第17の本発明の配線基板である。
前記隣接して配置された所定数の多孔膜部材層における第1の配線パターンの少なくとも一部の配線部分は、それらの幅方向の中心が実質上同一直線上に位置するように形成されており、
前記空洞が隣接している前記第1の配線パターンの前記一部の配線部分は、前記幅方向の中心が実質上同一直線上に位置するように形成されている前記第1の配線パターンの一部の配線部分であり、
前記空洞が隣接している前記配線部分の幅は、前記空洞が形成されている多孔膜部材層に隣接する少なくとも一方の多孔膜部材層に形成されている前記配線部分の幅よりも小さく、
前記空洞は、前記隣接するすくなくとも一方の多孔膜部材層に形成されている前記配線部分にも隣接している、第18の本発明の配線基板である。
前記第2の配線パターンは、その表面と前記第2の配線パターンが形成されている層の表面と実質上同一面上に位置するように前記層に形成されている、第1〜19のいずれかの本発明の配線基板である。
前記第2の配線パターンは、その表面が前記第2の配線パターンが形成されている層の表面から突出して形成されている、第1〜19の本発明の配線基板である。
前記多孔膜部材は、ポリアミドイミド、又はポリエーテルイミドを主成分として含んでいる、第1〜19のいずれかの本発明の配線基板である。
前記導電性ナノ粒子は、金、銀、及び銅からなる群から選択された材料のナノ粒子である、第1〜19のいずれかの本発明の配線基板である。
前記第1の配線パターンは、少なくとも第1の導電性ナノ粒子層と第2の導電性ナノ粒子層を有し、
前記第1の導電性ナノ粒子層は、前記多孔膜部材の厚み方向の全部又は一部を占めており、
前記第2の導電性ナノ粒子層は、前記多孔膜部材の上に位置している、第1〜8、10、及び11のいずれかの本発明の配線基板である。
単層又は複数層の配線基板の製造方法であって、
インクジェット法を用いて、導電性ナノ粒子を主たる材料として含む材料を可溶性の多孔膜部材に吐出して、いずれか1つの層に第1の配線パターンを形成する第1の配線パターン形成工程と、
前記導電性ナノ粒子を主たる材料として含まない材料を用いて第2の配線パターンを形成する第2の配線パターン形成工程とを備えた、配線基板の製造方法である。
前記複数層のうちの1層は、電気絶縁性の基材であり、
前記第2の配線パターン形成工程は、前記第2の配線パターンを有する転写材を用いて前記基材に前記第2の配線パターンを転写する転写工程であり、
前記第2の配線パターンの表面は、前記基材の表面と実質上同一面上となる、第25の本発明の配線基板の製造方法である。
前記第1の配線パターンを形成した後に、前記多孔膜部材を所定の溶液で処理し、前記多孔膜部材の厚みを減らす処理工程を備えた、第25又は26の本発明の配線基板の製造方法である。
前記多孔膜部材は、ポリアミドイミド、又はポリエーテルイミドを主成分として含んでおり、
前記所定の溶液とは、N−メチル−2−ピロリドンである、第27の本発明の配線基板の製造方法である。
以下に、本発明にかかる実施の形態1における配線基板について説明する。尚、本実施の形態1では、インクジェット法以外の方法(例えば、転写法)による配線パターンが形成されていない、基材の面又は他の層の面にインクジェット配線パターンが形成されている配線基板の構成について説明する。
次に、本発明にかかる実施の形態2における配線基板について説明する。
以下に、本発明にかかる実施の形態3における配線基板の構成について説明する。
又、2つの基材によって挟まれている、本発明の複数の層の一例は、本実施の形態の基材303dを除く多層基板301、基材311、フィルム基材3、基材2、及び基材302aを除く多層基板301に相当する。
次に、本発明にかかる実施の形態4における配線基板について説明する。
次に、本発明にかかる実施の形態5における配線基板について説明する。
以下に、本発明にかかる実施の形態6における配線基板について説明する。
2、211、201 基材
3 フィルム基材
4、214、202 転写配線パターン
5 ビア
6´、37 多孔膜部材
6、121、331、332、353、363 多孔膜処理部材
7、333、354、364、403a、403b、403c、403d、403e、403f、403g、403h、503e、503g インクジェット配線パターン
7a、7a´、7b 配線部分
8 キャリアシート
15 ドライフィルムレジスト
16 マスク
141 屈曲部
201、202、421、422 多層基板
352 配線パターン
361 凹部
401、423、601 多層多孔膜基板
402a、402b、402c、402d、402e、402f、402g、402h、602e、602f 多孔膜部材層
404、411、412 ビア
404a、404b、404c、404d、404e、404f、404g、404h
配線部分
405 基板
501 多層基板
502e、502g 紫外線硬化型樹脂層
604、605、606、607 空洞
Claims (28)
- 単層又は複数層の配線基板であって、
導電性ナノ粒子を主たる材料として含み、いずれか1つの層の可溶性の多孔膜部材に形成された第1の配線パターンと、
前記導電性ナノ粒子を主たる材料として含まない第2の配線パターンとを備えた、配線基板。 - 前記複数層のうちの1層は、電気絶縁性の基材であり、
前記複数層のうちの他の1層は、前記他の1層の領域の全部又は一部に前記多孔膜部材を含む多孔膜部材層であり、
前記第1の配線パターンは前記多孔膜部材層に形成されており、
前記第2の配線パターンは、前記基材の少なくともいずれか一方の面に形成されている、請求項1記載の配線基板。 - 前記多孔膜部材層は、前記第2の配線パターンが形成されていない、前記基材の面又は前記複数層のうちの別の他の1層の面に配置されている、請求項2記載の配線基板。
- 前記多孔膜部材層は、前記第2の配線パターンが形成されている、前記基材の面に配置されている、請求項2記載の配線基板。
- 前記多孔膜部材層は、前記第2の配線パターンが形成されていない、前記複数層のうちの別の他の1層の面に配置されており、
前記複数層のうちの別の他の1層は、有機フィルムで形成されたフィルム基材によって形成されており、
前記多孔膜部材層は、前記フィルム基材の一方の面に配置されており、
前記基材は、前記フィルム基材の他方の面に配置されており、
前記第2の配線パターンは、前記フィルム基材と反対側の、前記基材の面に形成されている、請求項3記載の配線基板。 - 前記複数層のうちの別の他の1層が、前記基材と隣接して、又は前記基材と1つ若しくは複数の層を挟んで設けられた電気絶縁性の基材であり、
前記複数層のうちの更に別の他の1層が、前記更に別の他の1層の領域の全部又は一部の多孔膜部材を含む多孔膜部材層であり、
前記更に別の他の1層である多孔膜部材層に形成された第1の配線パターンと、
前記別の他の1層である基材に形成された第2の配線パターンを更に備え、
前記2つの多孔膜部材層は、前記2つの基材を挟むように配置されている、請求項4記載の配線基板。 - 温度変動による反りを抑制するように、前記2つの多孔膜部材層は、熱膨張率が異なる多孔膜部材を含んでいる、請求項6記載の配線基板。
- 屈曲部を中心にして屈曲され、
前記多孔膜部材層は、前記屈曲部の近傍を除いて部分的に設けられた前記多孔膜部材を用いて形成されている、請求項2記載の配線基板。 - 前記第2の配線パターンは、前記第1の配線パターンと同一層に形成されており、
前記同一層は、前記多孔膜部材によって形成されている、請求項1記載の配線基板。 - 前記第2の配線パターンは、前記第1の配線パターンと同一層に形成されており、
前記同一層は、電気絶縁性の基材によって形成され、
前記第2の配線パターンは、その表面と前記基材の表面が実質上同一面上に位置するように前記基材に設けられ、
前記第1の配線パターンは、前記基材の表面に設けられた凹部に配置された前記多孔膜部材に形成されている、請求項1記載の配線基板。 - 前記複数層のうちの別の他の1層が、紫外線硬化型樹脂によって形成されている、請求項2記載の配線基板。
- 前記第1の配線パターンの全部又は一部は、前記多孔膜部材層を挟む2つの層に形成された配線パターン間を電気的に接続する層間接続用のビアとして用いられる、請求項2記載の配線基板。
- 前記複数層のうち隣接して配置された所定数の層が、前記多孔膜部材層である、請求項2記載の配線基板。
- 前記隣接して配置された所定数の多孔膜部材層における第1の配線パターンの少なくとも一部の配線部分は、それらの幅方向の中心が実質上同一直線上に位置するように形成されている、請求項13記載の配線基板。
- 各々の前記多孔膜部材層に形成されている前記配線部分の幅が実質上同じである、請求項14記載の配線基板。
- 前記所定数の多孔膜部材層のうちの第1の所定の多孔膜部材層から第2の所定の多孔膜部材層に向けて、隣接する前記多孔膜部材層間における前記配線部分の幅は、実質上同じ、又は大きくなるように形成されており、
前記第2の所定の多孔膜部材層の、前記第1の所定の多孔膜部材層側の反対面に隣接して配置されている第3の所定の多孔膜部材層に形成されている前記配線部分の幅は、前記第1の所定の多孔膜部材層に形成されている前記配線部分の幅以下であり、
前記第3の所定の多孔膜部材層から、前記第2の所定の多孔膜部材層の反対側に配置されている第4の所定の多孔膜部材層に向けて、隣接する前記多孔膜部材層間における前記配線部分の幅は、実質上同じ、又は大きくなるように形成されている、請求項14記載の配線基板。 - 前記所定数の多孔膜部材層のうち、少なくともいずれかの多孔膜部材層に空洞が形成されている、請求項13記載の配線基板。
- 前記空洞は、前記第1の配線パターンの一部の配線部分に隣接して形成されている、請求項17記載の配線基板。
- 前記隣接して配置された所定数の多孔膜部材層における第1の配線パターンの少なくとも一部の配線部分は、それらの幅方向の中心が実質上同一直線上に位置するように形成されており、
前記空洞が隣接している前記第1の配線パターンの前記一部の配線部分は、前記幅方向の中心が実質上同一直線上に位置するように形成されている前記第1の配線パターンの一部の配線部分であり、
前記空洞が隣接している前記配線部分の幅は、前記空洞が形成されている多孔膜部材層に隣接する少なくとも一方の多孔膜部材層に形成されている前記配線部分の幅よりも小さく、
前記空洞は、前記隣接するすくなくとも一方の多孔膜部材層に形成されている前記配線部分にも隣接している、請求項18記載の配線基板。 - 前記第2の配線パターンは、その表面と前記第2の配線パターンが形成されている層の表面が実質上同一面上に位置するように前記層に形成されている、請求項1〜19のいずれかに記載の配線基板。
- 前記第2の配線パターンは、その表面が前記第2の配線パターンが形成されている層の表面から突出して形成されている、請求項1〜19のいずれかに記載の配線基板。
- 前記多孔膜部材は、ポリアミドイミド、又はポリエーテルイミドを主成分として含んでいる、請求項1〜19のいずれかに記載の配線基板。
- 前記導電性ナノ粒子は、金、銀、及び銅からなる群から選択された材料のナノ粒子である、請求項1〜19のいずれかに記載の配線基板。
- 前記第1の配線パターンは、少なくとも第1の導電性ナノ粒子層と第2の導電性ナノ粒子層を有し、
前記第1の導電性ナノ粒子層は、前記多孔膜部材の厚み方向の全部又は一部を占めており、
前記第2の導電性ナノ粒子層は、前記多孔膜部材の上に位置している、請求項1〜8、10、及び11のいずれかに記載の配線基板。 - 単層又は複数層の配線基板の製造方法であって、
インクジェット法を用いて、導電性ナノ粒子を主たる材料として含む材料を可溶性の多孔膜部材に吐出して、いずれか1つの層に第1の配線パターンを形成する第1の配線パターン形成工程と、
前記導電性ナノ粒子を主たる材料として含まない材料を用いて第2の配線パターンを形成する第2の配線パターン形成工程とを備えた、配線基板の製造方法。 - 前記複数層のうちの1層は、電気絶縁性の基材であり、
前記第2の配線パターン形成工程は、前記第2の配線パターンを有する転写材を用いて前記基材に前記第2の配線パターンを転写する転写工程であり、
前記第2の配線パターンの表面は、前記基材の表面と実質上同一面上となる、請求項25記載の配線基板の製造方法。 - 前記第1の配線パターンを形成した後に、前記多孔膜部材を所定の溶液で処理し、前記多孔膜部材の厚みを減らす処理工程を備えた、請求項25又は26に記載の配線基板の製造方法。
- 前記多孔膜部材は、ポリアミドイミド、又はポリエーテルイミドを主成分として含んでおり、
前記所定の溶液とは、N−メチル−2−ピロリドンである、請求項27記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009142725A JP5497347B2 (ja) | 2008-06-24 | 2009-06-15 | 配線基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008165055 | 2008-06-24 | ||
JP2008165055 | 2008-06-24 | ||
JP2009142725A JP5497347B2 (ja) | 2008-06-24 | 2009-06-15 | 配線基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010034526A true JP2010034526A (ja) | 2010-02-12 |
JP2010034526A5 JP2010034526A5 (ja) | 2012-06-07 |
JP5497347B2 JP5497347B2 (ja) | 2014-05-21 |
Family
ID=41430077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009142725A Expired - Fee Related JP5497347B2 (ja) | 2008-06-24 | 2009-06-15 | 配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8237057B2 (ja) |
JP (1) | JP5497347B2 (ja) |
CN (1) | CN101616535B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016075823A1 (ja) * | 2014-11-14 | 2016-05-19 | 富士機械製造株式会社 | 配線基板作製方法および配線基板作製装置 |
JP2019220570A (ja) * | 2018-06-20 | 2019-12-26 | コニカミノルタ株式会社 | パターン形成方法、パターン形成物およびパターン形成装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8919428B2 (en) | 2007-10-17 | 2014-12-30 | Purdue Research Foundation | Methods for attaching carbon nanotubes to a carbon substrate |
US8262835B2 (en) | 2007-12-19 | 2012-09-11 | Purdue Research Foundation | Method of bonding carbon nanotubes |
JP5615002B2 (ja) * | 2010-03-02 | 2014-10-29 | 株式会社ミマキエンジニアリング | プリンタ装置およびその印刷方法 |
KR101100110B1 (ko) * | 2010-03-15 | 2011-12-29 | 한국철강 주식회사 | 기판 또는 플렉서블 기판을 포함하는 광기전력 장치 및 그 제조 방법 |
JP2013016633A (ja) * | 2011-07-04 | 2013-01-24 | Alps Electric Co Ltd | 配線基板の製造方法 |
CN103249243A (zh) * | 2012-02-03 | 2013-08-14 | 景硕科技股份有限公司 | 线路积层板的线路结构 |
CN104735917B (zh) * | 2015-03-30 | 2018-02-02 | 中国科学院化学研究所 | 一种柱状嵌入式柔性电路的制备方法及应用 |
CN112088582A (zh) * | 2018-05-08 | 2020-12-15 | W.L.戈尔及同仁股份有限公司 | 可拉伸基材上的柔性且可拉伸印刷电路 |
JP2021125521A (ja) * | 2020-02-04 | 2021-08-30 | 矢崎総業株式会社 | プリント配線板、プリント回路板、及びプリント配線板の製造方法 |
CN113709997B (zh) * | 2021-09-28 | 2023-08-25 | 廖勇志 | 一种柔性导电膜及电路板的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006578A (ja) * | 2002-04-15 | 2004-01-08 | Seiko Epson Corp | 導電膜パターンとその形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体 |
JP2004084556A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 排ガス浄化用触媒担体、それを用いた排ガス浄化体及びその製造方法 |
JP2006026522A (ja) * | 2004-07-15 | 2006-02-02 | Seiko Epson Corp | 薄膜パターンの形成方法、デバイスおよびその製造方法 |
JP2006147646A (ja) * | 2004-11-16 | 2006-06-08 | Seiko Epson Corp | 配線形成方法、配線形成システム、並びに電子機器 |
JPWO2007097249A1 (ja) * | 2006-02-20 | 2009-07-09 | ダイセル化学工業株式会社 | 多孔性フィルム及び多孔性フィルムを用いた積層体 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3980801B2 (ja) * | 1999-09-16 | 2007-09-26 | 株式会社東芝 | 三次元構造体およびその製造方法 |
JP2002329974A (ja) * | 2001-05-01 | 2002-11-15 | Nitto Denko Corp | 配線基板及びその製造方法 |
JP3887337B2 (ja) * | 2003-03-25 | 2007-02-28 | 株式会社東芝 | 配線部材およびその製造方法 |
US7732349B2 (en) * | 2004-11-30 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of insulating film and semiconductor device |
US7985677B2 (en) * | 2004-11-30 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP2007123507A (ja) | 2005-10-27 | 2007-05-17 | Kyocera Corp | セラミック多層配線基板の製造方法 |
JP2009088460A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro-Mechanics Co Ltd | 回路パターン形成方法 |
-
2009
- 2009-06-15 JP JP2009142725A patent/JP5497347B2/ja not_active Expired - Fee Related
- 2009-06-17 US US12/486,000 patent/US8237057B2/en not_active Expired - Fee Related
- 2009-06-23 CN CN200910149848.XA patent/CN101616535B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006578A (ja) * | 2002-04-15 | 2004-01-08 | Seiko Epson Corp | 導電膜パターンとその形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体 |
JP2004084556A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 排ガス浄化用触媒担体、それを用いた排ガス浄化体及びその製造方法 |
JP2006026522A (ja) * | 2004-07-15 | 2006-02-02 | Seiko Epson Corp | 薄膜パターンの形成方法、デバイスおよびその製造方法 |
JP2006147646A (ja) * | 2004-11-16 | 2006-06-08 | Seiko Epson Corp | 配線形成方法、配線形成システム、並びに電子機器 |
JPWO2007097249A1 (ja) * | 2006-02-20 | 2009-07-09 | ダイセル化学工業株式会社 | 多孔性フィルム及び多孔性フィルムを用いた積層体 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016075823A1 (ja) * | 2014-11-14 | 2016-05-19 | 富士機械製造株式会社 | 配線基板作製方法および配線基板作製装置 |
JPWO2016075823A1 (ja) * | 2014-11-14 | 2017-08-17 | 富士機械製造株式会社 | 配線基板作製方法および配線基板作製装置 |
US10462909B2 (en) * | 2014-11-14 | 2019-10-29 | Fuji Corporation | Wiring board manufacturing method and wiring board manufacturing device |
JP2019220570A (ja) * | 2018-06-20 | 2019-12-26 | コニカミノルタ株式会社 | パターン形成方法、パターン形成物およびパターン形成装置 |
JP7263703B2 (ja) | 2018-06-20 | 2023-04-25 | コニカミノルタ株式会社 | パターン形成方法、パターン形成物およびパターン形成装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101616535A (zh) | 2009-12-30 |
CN101616535B (zh) | 2011-10-05 |
US20090314528A1 (en) | 2009-12-24 |
US8237057B2 (en) | 2012-08-07 |
JP5497347B2 (ja) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5497347B2 (ja) | 配線基板 | |
EP1720389B1 (en) | Method for forming pattern and a wired board | |
US6700071B2 (en) | Multi-layer circuit board having at least two or more circuit patterns connected | |
US6374733B1 (en) | Method of manufacturing ceramic substrate | |
JP4801189B2 (ja) | 印刷回路基板及びその製造方法 | |
US20060191133A1 (en) | Multilayer board and its manufacturing method | |
US7728234B2 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
JP4742485B2 (ja) | 多層プリント配線板及びその製造方法 | |
CN111669906B (zh) | 多层电路板的制作方法 | |
JP2006313932A (ja) | 多層回路基板とその製造方法 | |
KR101685289B1 (ko) | 다층 배선 기판 및 그 제조 방법 | |
JP2007251084A (ja) | 電極配線構造体及びその製造方法 | |
TWI573509B (zh) | 製造多層電路板之方法以及使用此方法所製造的多層電路板 | |
JP4212887B2 (ja) | 多層回路基板の製造方法 | |
KR100734582B1 (ko) | 고밀도 배선을 가능하게 하는 다층배선기판 및 그 제조방법 | |
JP3682500B2 (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
US10905013B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2004276384A (ja) | スクリーン印刷版及びその製造方法 | |
JPH0714628A (ja) | インターコネクターおよび配線板 | |
KR100729939B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JP4209459B1 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
KR102241371B1 (ko) | 직접 회로 인쇄를 이용한 내장 트레이스 기판 형성 방법 | |
JP2000244086A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4395959B2 (ja) | プリント配線板の製造方法 | |
JPH11284342A (ja) | パッケージとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
LAPS | Cancellation because of no payment of annual fees |