JP2010034347A

JP2010034347A - 回路装置

Info

Publication number: JP2010034347A
Application number: JP2008195783A
Authority: JP
Inventors: Kiyoaki Kudo; 清昭工藤; Akira Iwabuchi; 明岩渕; Yuki Inagaki; 裕紀稲垣
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2008-07-30
Filing date: 2008-07-30
Publication date: 2010-02-12
Anticipated expiration: 2028-07-30
Also published as: JP5285348B2

Abstract

【課題】導電パターンによる電力損失が低減された回路装置を提供する。
【解決手段】本発明の混成集積回路装置１０は、導電パターン２６および第１パワー素子１８から成る混成集積回路が上面に組み込まれた回路基板１２と、回路基板１２を被覆して混成集積回路を封止する封止樹脂３０と、導電パターン２６から成るパッドに固着されて外部に延在するリード１４とを有する構成となっている。そして、第１パワー素子１８と接続される経路の途中には、厚い導電プレート１６が配置されている。
【選択図】図１

Description

本発明は回路装置に関し、特に、パターン抵抗を低減させる回路装置に関するものである。

図３を参照して、従来型の回路装置の一例として混成集積回路装置１００の構成を説明する。先ず、矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａとチップ素子１０５Ｂが採用されている。半導体素子１０５Ａは、例えばトランジスタまたはダイオードであり、上面の電極が金属細線１０７を経由して所定の導電パターン１０３と接続され、裏面の電極は導電パターン１０３Ａに接続されている。一方、コンデンサまたは抵抗器であるチップ素子１０５Ｂは、両端の電極が半田等の接合材１０６を介して接合されている。また、封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
特開２００７−０３６０１４号公報

しかしながら、上記した構成の混成集積回路装置１００では、導電パターン１０３による電力損失（パターンロス）が大きくなる問題があった。

具体的には、基板１０１の上面に形成される導電パターン１０３は、厚さが数十μｍの導電箔を選択的にウェットエッチングすることにより形成されるので、極めて薄く形成される。従って、微細化の為に導電パターン１０３を細長く形成すると、導電パターン１０３の断面積が極めて小さくなり、抵抗値が増大して電力損失が大きくなる問題がある。例えば、半導体素子１０５Ａとしてパワー系のバイポーラトランジスタが採用されると、導電パターン１０３Ａは、大電流が通過するバイポーラトランジスタのコレクタ電極と接続されることとなり、導電パターン１０３Ａによる電力損失が特に大きくなる。

また、導電パターン１０３Ａを幅広に形成して断面積を大きくすると、電力損失を小さくすることは可能となるが、幅広に形成された導電パターン１０３Ａにより広い面積が専有されることとなり、導電パターン１０３の微細化および装置全体の小型化が阻害される。

更にまた、半導体素子１０５Ａがリード１０９と離間して配置され、両者を接続させる導電パターン１０３Ａの経路が長くなると、上記した問題が顕在化する恐れがある。

本発明は上記した問題を鑑みて成されたものであり、本発明の主たる目的は、導電パターンによる電力損失を低減させる回路装置を提供することにある。

本発明の回路装置は、回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンと電気的に接続されたパワー素子と、前記導電パターンを経由して前記パワー素子と接続されて入出力端子として機能するリードと、を備え、前記パワー素子と接続される経路の一部分は、前記導電パターンよりも厚い導電プレートから構成されることを特徴とする。

本発明によれば、回路素子と導電パターンとの間の経路の一部を、導電パターンよりも厚い導電プレートから構成している。従って、厚い導電プレートを採用することにより、この経路の電力損失が低減されるので、回路装置から所定の出力が得られる。

図１を参照して、本発明の回路装置の一例として混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を示す斜視図であり、図１（Ｂ）および図１（Ｃ）は混成集積回路装置１０の断面図であり、図１（Ｄ）−図１（Ｆ）は導電プレート１６の断面を示す断面図である。

図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、導電パターン２６および第１パワー素子１８等（回路素子）から成る混成集積回路が上面に組み込まれた回路基板１２と、回路基板１２を被覆して混成集積回路を封止する封止樹脂３０と、導電パターン２６から成るパッドに固着されて外部に延在するリード１４とを主要に有する構成となっている。

具体的には、回路基板１２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする金属基板である。回路基板１２の具体的な大きさは、例えば、縦×横＝６１ｍｍ×８８ｍｍ程度であり、厚みは１．５ｍｍ〜２．０ｍｍ程度である。回路基板１２としてアルミニウムより成る基板を採用した場合は、回路基板１２の両主面は陽極酸化膜により被覆される。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板１２が構成されても良い。また、回路基板１２は、絶縁層２８を部分的に開口させて導電パターン２６と接続されることにより、固定電位（接地電位や電源電位）と接続されてもよい。

絶縁層２８は、回路基板１２の上面全域を覆うように形成されている。絶縁層２８は、ＡＬ_２Ｏ_３等のフィラーが例えば６０重量％〜８０重量％程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層２８の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層２８および回路基板１２を経由して良好に外部に放出することができる。絶縁層２８の具体的な厚みは、例えば５０μｍ程度である。

導電パターン２６は厚みが３５μｍ〜７０μｍ程度の銅等の金属から成り、所定の電気回路が形成されるように絶縁層２８の表面に形成される。また、リード１４が固着される部分に、導電パターン２６からなるパッドが設けられる。ここでは単層の導電パターン２６が図示されているが、絶縁層を介して積層された多層の導電パターン２６が回路基板１２の上面に形成されても良い。

導電パターン２６に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン２６に固着することができる。図１（Ａ）を参照すると、回路基板１２の上面には、第１パワー素子１８、第２パワー素子２０、制御素子２２（ＩＣチップ）、チップ素子２４が実装されて導電パターン２６と接続されている。また、発熱量が大きい第１パワー素子１８および第２パワー素子２０は、銅等の金属片から成るヒートシンクを介して、アイランド状の導電パターンの上面に実装される。

上記した第１パワー素子１８および第２パワー素子２０としては、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ等が採用される。例えば、第１パワー素子１８および第２パワー素子２０としてＭＯＳＦＥＴが採用されると、上面のゲート電極およびソース電極は金属細線を経由して導電パターン２６と接続され、下面のドレイン電極は半田等の接合材を介してアイランド状の導電パターン２６に接続される。

封止樹脂３０は、回路基板１２に構築された混成集積回路を封止する機能を有し、具体的には、回路基板１２の上面に形成された導電パターン２６、回路素子、リード１４およびその接合箇所を封止している。封止樹脂３０の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用される。更に、封止樹脂３０には、熱伝導性の向上等を目的として、酸化シリコン等の粒状のフィラーが例えば１０重量％〜２０重量％程度混入されても良い。また、ここでは回路基板１２の上面、側面、及び下面が封止樹脂３０により被覆されているが、放熱性を向上させるために回路基板１２の下面を封止樹脂３０から露出させても良い。更には、封止樹脂３０による封止の他にもケース材による封止が行われても良い。

リード１４は、回路基板１２の対向する側辺に沿って、パッドに固着されており、混成集積回路装置１０の入出力端子として機能している。図１（Ａ）を参照すると、紙面上にて右側の回路基板１２の側辺に多数個のリード１４が設けられているが、対向する２つの側辺に沿ってリード１４が固着されても良い。これらのリード１４は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。

本実施の形態では、パワー系の半導体素子とリード１４との経路の途中に、導電プレート１６を配置することにより、この経路の電気抵抗を低減して電力の損失を抑えている。

具体的には、上記したように、回路基板１２の上面に形成される導電パターン２６は、厚みが数十μｍ程度の銅箔を、選択的にエッチングして形成されている。これは、導電パターン２６を微細に形成して、回路基板１２全体の実装密度を高めるためである。しかしながら、例えば２０Ａ以上の大電流のスイッチングを行うパワー素子が回路基板１２の上面に固着された場合、導電パターン２６の断面積が小さいので損失が大きくなってしまう。本実施形態では、導電パターン２６よりも厚い導電プレート１６を、導電パターン２６の経路の途中に配置することで、この電力損失（パターンロス）を低減させている。

導電プレート１６は、例えば直方体形状を呈した銅等から成る金属片であり、縦×横＝１．０〜２．０ｍｍ×３．０ｍｍ〜１０．０ｍｍ程度の四角形状の断面形状を有する。従って、導電プレート１６は、断面積が大きい分導電パターン２６よりも抵抗値が小さくなっている。このことから、第１パワー素子１８からリード１４に到る経路の途中を、導電プレート１６とすることにより、この経路の電気抵抗を引き下げて損失が少なくなる。また、ここでは、直方体形状の導電プレート１６が図示されているが、導電プレート１６の形状としては、直線的または曲線的に湾曲する形状でも良い。

また、回路基板１２の上面に複数のパワー素子が配置された場合、全てのパワー素子を、導電プレート１６を経由してリード１４と接続しても良いし、一部のパワー素子のみ導電プレート１６を介してリード１４と接続しても良い。この場合は、リード１４に離間するパワー素子のみ導電プレートを介して接続される。

具体的には、図１（Ａ）を参照して、回路基板１２の上面には、第１パワー素子１８および第２パワー素子２０が実装されている。そして、第１パワー素子１８はリード１４に対して離間して配置されており、第２パワー素子２０は第１パワー素子１８よりもリード１４に接近して配置されている。そして、第１パワー素子１８は導電パターン２６Ａを経由してリード１４Ａと接続され、第２パワー素子２０は導電パターン２６Ｂを経由してリード１４Ｂと接続されている。この場合は、第１パワー素子１８のみが導電プレート１６を介してリード１４Ａ接続され、第２パワー素子２０は導電プレート１６を介さずにリード１４Ｂと接続される。

図１（Ｂ）を参照して、第２パワー素子２０の裏面電極（例えばコレクタ電極やドレイン電極）は、導電パターン２６Ｂを経由してリード１４Ａと接続されている。ここで、第２パワー素子２０はリード１４Ａに接近して配置されており、両者が離間する距離は例えば数ｍｍ〜１ｃｍ程度である。従って、薄い導電パターン２６Ｂの断面積が小さくても、両者を接続する経路が短いので、電力の損失は小さいものとなっている。またここでは、第２パワー素子２０の裏面電極が、リード１４Ａと接続されているが、第２パワー素子２０の上面の電極（例えばエミッタ電極やソース電極）が金属細線を経由して導電パターン２６Ｂに接続されても良い。このことは、第１パワー素子１８に関しても同様である。

図１（Ｃ）を参照して、リード１４Ｂから離間して配置される第１パワー素子１８は、導電プレート１６を経由してリード１４Ｂと接続される。具体的には、第１パワー素子１８の下面電極と接続された導電パターン２６Ａは、中間部が部分的に切断されて、この切断された部分に導電プレート１６が配置されている。導電プレート１６の両端部は、導電パターン２６Ａをパッド状に形成した部分に、半田や導電性ペーストから成る接合材３２を介して固着されている。この様に導電プレート１６を配置することで、この部分の抵抗値が低くなり、その分電力の損失が抑制される。

また、導電プレート１６が配置される部分では、導電パターン２６Ａは分断されており連続していない。これは、導電プレート１６を電流の経路として有効的に活用するためである。具体的には、導電プレート１６の下方に位置する導電パターン２６Ａを除去せずにそのまま残存させておくことも可能ではある。しかしながら、この部分の導電パターン２６Ａを残存させると、接合材３２の電気抵抗が導電パターン２６Ａよりも高いので、導電パターン２６Ａに優先的に電流が流れてしまい、導電プレート１６には電流が十分には流れなくなり、導電プレート１６による抵抗値低減の効果が小さくなってしまう恐れがある。このようなことを防止するために、本実施の形態では、導電プレート１６が設けられた箇所では、導電パターン２６Ａを除去して分断している。この様にすることで、導電プレート１６を設けた箇所では、断面積が広い導電プレート１６のみを大電流が通過することになり、電力損失が少なくなる効果が大きくなる。

上記した導電プレート１６の好適な断面形状は、流れる電流の種類により異なる。流れる電流が直流電流又は低周波の交流電流（１０ｋＨｚ未満）の場合は、断面全体を電流が流れるので、導電プレート１６の断面形状は四角形形状が好適である（図１（Ｄ）参照）。

一方、流れる電流が高周波の交流電流（例えば１０ｋＨｚ以上）の場合は、表皮効果により、導電プレート１６の表面付近のみを電流が通過するようになる。従って、導電プレート１６の断面形状としては、表面積が小さい四角形形状よりも、表面積が大きくなる異形形状が良い。この異形形状とは、四角形形状の断面を部分的に内側に窪ませた形状である。例えば、導電プレート１６の断面としては、図１（Ｅ）に示すように、カタカナの「コ」の様な形状でも良いし、図１（Ｆ）に示すように、櫛刃状の形状でも良い。また、回路基板１２の上面に安定して実装するためには、下面が平坦面となる断面の形状が好適である。

また、回路基板１２の上面に直流の大電流が通過する導電パターン２６と、交流の大電流が通過する導電パターン２６とが混在する場合は、直流の導電パターン２６に対して断面が四角形形状の導電プレート１６を適用し、交流の導電パターン２６に対して断面が異形形状の導電プレート１６を適用しても良い。

更に上記の説明では、１つの経路の導電パターン２６Ａに対して１つの導電プレート１６が配置されているが、複数の導電プレート１６が直列で接続されても良い。この様にすることで、電力損失が更に低減される。

更には、導電プレート１６は、回路素子とリード１４との間の経路だけではなく、回路素子（パワー素子）同士の間の経路に配置されても良い。

次に、図２および図１（Ａ）を参照して、回路基板１２の上面にモーターを制御するインバーター回路が構成された場合を説明する。

図２（Ａ）には、回路基板１２の上面に形成される電気回路の一例として、外部から入力される交流電力を直流電力に変換する整流回路３４と、直流電力を所定の周波数の交流電圧に変換するインバータ回路３６とが示されている。

整流回路３４は、ブリッジ接続された４つのダイオードから成り、外部から入力された交流電力を直流電力に変換する。また、コンデンサＣは、変換後の直流電力を安定化させるためのものである。整流回路３４にて変換された直流電力は、インバータ回路３６に出力される。

インバータ回路３６は、６個のスイッチング素子（トランジスタ）Ｑ１−Ｑ６とから構成され、Ｑ１−Ｑ３がハイサイド側のトランジスタであり、Ｑ４−Ｑ６がローサイド側のトランジスタである。ここではスイッチング素子としてＩＧＢＴが採用されているが、ＭＯＳＦＥＴ等の他の種類のトランジスタが採用されても良い。また、スイッチング素子Ｑ１とスイッチング素子Ｑ４とは直列に接続されており、排他的にオン／オフ制御されて両素子の中間点からＵ相の交流電力がリードを経由して外部に出力される。また、スイッチング素子Ｑ２とスイッチング素子Ｑ５とは直列に接続されており、排他的にオン／オフする両素子の中間点からＶ相の交流電力が外部に出力される。更に、直列接続されるスイッチング素子Ｑ３とスイッチング素子Ｑ６は排他的にオン／オフし、両者の中間点からＷ相の交流電力が外部に出力される。そして、各相の出力は、リード１４を経由してモータＭの励磁巻線へ供給されて、モータＭが駆動される。各スイッチング素子のスイッチングは、不図示の制御素子により制御されている。

また、上記した各スイッチング素子やモータは、図１（Ａ）に示す導電パターン２６により電気的に接続されるが、この導電パターン２６による抵抗が発生する。インバータ回路３６とモータＭとを接続する経路を考えると、Ｕ相、Ｖ相、Ｗ相の経路の構成する導電パターン２６の抵抗として、Ｒ１、Ｒ２、Ｒ３が発生する。これらの経路は、モータＭを駆動させるための大電流が通過するので、経路の途中に本実施形態の導電プレート１６を使用すると、抵抗値が低下して電力損失を小さくすることができる。また、例えば、Ｕ相の経路が、Ｖ相やＷ相の経路と比較して長い場合には、Ｕ相の経路のみに導電プレート１６を使用しても良い。また、これらの経路にはインバータ回路３６により変換された高周波の交流電力が通過するので、使用される導電プレート１６の断面形状としては、図１（Ｅ）や図１（Ｆ）に示すような異形形状が好適である。

また、整流回路３４にて変換された直流電流が通過する経路（導電パターン２６）にも、本実施形態の導電プレート１６を用いても良い。これらの経路の抵抗Ｒ４、Ｒ５が大きいと電力損失が大きくなる問題が考えられるが、導電プレート１６をこの経路に介在させることにより、損失を抑えることができる。また、この経路を流れる電流は、整流回路３４にて変換された直流電流であるので、採用される導電プレート１６としては図１（Ｄ）に示すような四角形形状が好適である。

図２（Ｂ）は、図２（Ａ）に示すインバータ回路が組み込まれた混成集積回路装置の平面図である。この図では、パワー系のトランジスタであるスイッチング素子（Ｑ１−Ｑ６）が実装されるパターンを主に示し、制御素子やチップ形素子が接続されるパターンの図示は省略されている。

ここでは、回路基板１２の長手方向の側辺（紙面上では上側側辺および下側側辺）に沿って設けられたパッドにリード１４が固着されている。回路基板１２の上側の側辺に沿って制御信号の授受が行われるリード１４が配置される。一方、入力される直流の電力およびＵＶＷ各層の出力は、下側の側辺に沿って配置されたリード１４を通過する。具体的には、下型のリード１４Ｃは直流電源のプラス側に接続され、リード１４Ｄは直流電源のマイナス側に接続される。リード１４Ｅ、１４Ｆおよび１４Ｇからは、Ｕ相、Ｖ相およびＷ相の３相の交流電力が出力される。

また、ここでは各スイッチング素子は、導電パターンに固着されたヒートシンクの上面に配置されている。

ハイサイド側のスイッチング素子Ｑ１−Ｑ３は、導電パターン２６Ｃ上にヒートシンクを介して固着されている。即ち、スイッチング素子Ｑ１−Ｑ３の裏面に設けられたコレクタ電極は、導電パターン２６Ｃに共通に接続されている。そして、スイッチング素子Ｑ１−Ｑ３のゲート電極は、金属細線を経由して個別に、回路基板１２の上側側辺に設けたリード１４に接続している。また、スイッチング素子Ｑ１の上面に設けたエミッタ電極は金属細線を経由して導電パターン２６Ｄに接続されている。同様に、スイッチング素子Ｑ２のエミッタ電極は導電パターン２６Ｅに接続されており、スイッチング素子Ｑ３のエミッタ電極は導電パターン２６Ｆに接続されている。

インバータ回路のローサイドを構成するスイッチング素子Ｑ４−Ｑ６裏面のコレクタ電極は、各相の出力を個別に取り出すために、各々が異なる導電パターン２６Ｄ、２６Ｅ、２６Ｆに接続されている。導電パターン２６Ｄと導電パターン２６Ｅとは同様の形状を備え、導電パターン２６Ｆはこれらとは異なる形状を呈している。また、図では、スイッチング素子Ｑ４ーＱ６の制御電極が接続される経路は図示されていないが、これらの素子は不図示の金属細線および導電パターンを経由して、回路基板１２の上側側辺に配置されたリード１４に接続されている。

スイッチング素子Ｑ４、Ｑ５、Ｑ６の上面に設けられたエミッタ電極は、金属細線を経由して、同一の導電パターン２６Ｇに接続されている。

スイッチング素子Ｑ４−Ｑ６が接続される導電パターン２６Ｄ、２６Ｅ、２６Ｆを比較すると、金属細線が接続される箇所から素子までの距離が異なる。即ち、導電パターン２６Ｄと２６Ｅとは、実装されるスイッチング素子と金属細線の接続箇所までの距離が短い。一方、導電パターン２６Ｆでは、実装される素子Ｑ６と金属細線の接続箇所までの距離が長いので電流が流れる経路が長くなり、損失が大きくなる。

この様に導電パターン２６Ｆにて電流の流れる経路が長くなる理由は、例えば、リード１４の位置が固定されていること、制御素子等の信号ブロックにより回路基板１２の一部分が占有されること、パワー素子同士の配置の兼ね合い等による。更には、他の回路素子が配置される領域を、導電パターン２６Ｇが迂回することも理由の一つである。

導電パターン２６Ｆの経路が長くなることによる電力損失を低減させるために、導電パターン２６Ｆの一部分に、図１（Ｃ）に示したような導電プレート１６を配置している。ここでは、導電プレート１６が配置される部分を点線で囲まれる領域Ａ１にて示している。この様に、領域Ａ１に導電プレート１６を配置することにより、導電パターン２６Ｆの経路が他よりも長くなることによる電力損失の増大を抑制している。

また、この図では、ローサイドのスイッチング素子Ｑ６が実装される導電パターン２６Ｆの途中に導電プレートを設けているが、他のスイッチング素子が実装される導電パターンに導電プレートを設けても良い。

本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は断面図であり、（Ｄ）−（Ｆ）は導電プレートの断面図である。である。（Ａ）は本発明の回路装置に組み込まれる回路の一例を示す回路図であり、（Ｂ）はこの回路が組み込まれた装置の一例を示す平面図である。従来の混成集積回路装置を示す断面図である。

符号の説明

１０回路装置
１２回路基板
１４，１４Ａ，１４Ｂ、１４Ｃ、１４Ｄ、１４Ｅ、１４Ｆ、１４Ｇリード
１６導電プレート
１８第１パワー素子
２０第２パワー素子
２２制御素子
２４チップ素子
２６、２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ、２６Ｅ、２６Ｆ、２６Ｇ導電パターン
２８絶縁層
３０封止樹脂
３２接合材
３４整流回路
３６インバータ回路

Claims

回路基板と、
前記回路基板の上面に形成された導電パターンと、
前記導電パターンと電気的に接続されたパワー素子と、
前記導電パターンを経由して前記パワー素子と接続されて入出力端子として機能するリードと、を備え、
前記パワー素子と接続される経路の一部分は、前記導電パターンよりも厚い導電プレートから構成されることを特徴とする回路装置。
前記リードは、前記回路基板の一側辺に沿って複数個が配置され、
前記パワー素子には、第１パワー素子と、前記第１パワー素子よりも前記リードに接近して配置された第２パワー素子とが含まれ、
前記第１パワー素子は、前記導電プレートおよび前記導電パターンを経由して前記リードと接続され、
前記第２パワー素子は、前記導電プレートを経由せずに前記導電パターンを経由して前記リードと接続されることを特徴とする請求項１記載の回路装置。
前記第１パワー素子と前記リードとを接続する経路に於いて、前記導電プレートが配置される領域では、前記導電パターンは分断されることを特徴とする請求項２記載の回路装置。
前記回路基板には、前記パワー素子を含むインバータ回路が組み込まれ、
前記パワー素子には、前記インバータ回路のハイサイド側の３つのトランジスタと、ローサイド側の３つのトランジスタとが含まれ、
前記第１パワー素子は、前記インバータ回路を構成する前記トランジスタのいずれかであることを特徴とする請求項３に記載の回路装置。
前記導電プレートの断面形状は四角形形状であることを特徴とする請求項４記載の回路装置。
前記導電プレートの断面形状は、異形形状であることを特徴とする請求項４記載の回路装置。