JP2010032310A - Circuit board inspection device and circuit board inspection method - Google Patents

Circuit board inspection device and circuit board inspection method Download PDF

Info

Publication number
JP2010032310A
JP2010032310A JP2008193697A JP2008193697A JP2010032310A JP 2010032310 A JP2010032310 A JP 2010032310A JP 2008193697 A JP2008193697 A JP 2008193697A JP 2008193697 A JP2008193697 A JP 2008193697A JP 2010032310 A JP2010032310 A JP 2010032310A
Authority
JP
Japan
Prior art keywords
conductor pattern
inspection
pattern group
circuit board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008193697A
Other languages
Japanese (ja)
Other versions
JP5160332B2 (en
Inventor
Homare Shimodaira
誉 下平
Takahiro Shimizu
隆弘 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2008193697A priority Critical patent/JP5160332B2/en
Publication of JP2010032310A publication Critical patent/JP2010032310A/en
Application granted granted Critical
Publication of JP5160332B2 publication Critical patent/JP5160332B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve inspection accuracy of insulation inspection of an electronic component mounting type circuit board, or a circuit board with a built-in component as an inspection object. <P>SOLUTION: This device executes: the first signal supply processing for supplying a high-voltage signal, while each conductor pattern in a primary conductor pattern group (Gf1-Gf3) constituted of each conductor pattern (P1-P18) connected via electronic components (E1-E6) is mutually set to have the same potential; the second signal supply processing for supplying a low-voltage signal, while each conductor pattern (P7-P14) in a secondary conductor pattern group Gs, constituted of each conductor pattern connected through each electronic component having resistance value below a prescribed value is mutually set to have the same potential. The device also executes the first inspection for inspecting an insulation state between each conductor pattern to which the high-voltage signal is supplied during execution of the first signal supply processing, and the second inspection for inspecting an insulation state between each conductor pattern to which the low-voltage signal is supplied during execution of the second signal supply processing. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数の導体パターン、および導体パターンに接続された電子部品を有する回路基板における各導体パターン間の絶縁状態を検査する回路基板検査装置および回路基板検査方法に関するものである。   The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for inspecting an insulation state between conductor patterns in a circuit board having a plurality of conductor patterns and electronic components connected to the conductor patterns.

この種の回路基板検査装置として、特開2001−66351号公報に開示された回路基板検査装置が知られている。この回路基板検査装置は、フィクスチャおよび接続計測部を備えて、回路基板における各導体パターン(ランドパターン)の導通検査や各導体パターン間の絶縁検査を実行可能に構成されている。この場合、フィクスチャは、回路基板の各導体パターンに対応する複数のプローブピンがその上面に突出形成された下側フィクスチャと、回路基板の他面に実装された各電子部品間の隙間に対応して複数の当接ピンがその下面に形成されると共に昇降機構によって上下方向に移動させられる上側フィクスチャとで構成されている。この回路基板検査装置では、下側フィクスチャと上側フィクスチャとの間に回路基板を挟み込むことによって下側フィクスチャのプローブピンを各導体パターンに接触させて所定のプローブピンに信号を供給した状態で、接続計測部がプローブピンを介して入力する信号に基づいて各導体パターンの導通検査や各導体パターン間の絶縁検査を行う。   As this type of circuit board inspection apparatus, a circuit board inspection apparatus disclosed in Japanese Patent Laid-Open No. 2001-66351 is known. The circuit board inspection apparatus includes a fixture and a connection measurement unit, and is configured to be able to perform a conduction inspection of each conductor pattern (land pattern) on the circuit board and an insulation inspection between the conductor patterns. In this case, the fixture is a gap between a lower fixture in which a plurality of probe pins corresponding to each conductor pattern of the circuit board are formed to protrude on the upper surface and each electronic component mounted on the other surface of the circuit board. Correspondingly, a plurality of contact pins are formed on the lower surface of the contact pin, and the upper fixture is moved up and down by an elevating mechanism. In this circuit board inspection apparatus, the circuit board is sandwiched between the lower fixture and the upper fixture so that the probe pin of the lower fixture is brought into contact with each conductor pattern and a signal is supplied to a predetermined probe pin. Thus, the continuity inspection of each conductor pattern and the insulation inspection between the conductor patterns are performed based on the signal input by the connection measuring unit via the probe pin.

この場合、各導体パターン間の絶縁検査を行う際には、各導体パターンに高電圧を供給(印加)する必要があるため、電子部品が実装された回路基板や基板内に電子部品が内蔵された部品内蔵型の回路基板に対してこの絶縁検査を行う際には、高電圧の印加によって電子部品が損傷するおそれがある。このため、発明者らは、電子部品の損傷を回避しつつ導体パターン間の絶縁検査を行うことが可能な回路基板検査装置を開発している。この回路基板検査装置では、電子部品によって互いに接続されている導体パターンを1つの導体パターン群として規定して、この導体パターン群内の各導体パターンを互いに同電位としつつ導体パターン群外の導体パターンとの間に検査用信号を供給(印加)して、検査用信号が供給されている導体パターン間の絶縁検査が行われる。このため、この回路基板検査装置では、同一導体パターン群内における各導体パターン間に電位差が生じることに起因しての、導体パターン間に配設された電子部品が損傷する事態を回避することが可能となっている。
特開2001−66351号公報(第3−5頁、第1図)
In this case, when conducting an insulation inspection between the conductor patterns, it is necessary to supply (apply) a high voltage to each conductor pattern, so that the electronic component is embedded in the circuit board on which the electronic component is mounted or the board. When this insulation test is performed on a circuit board with a built-in component, there is a risk that the electronic component may be damaged by the application of a high voltage. For this reason, the inventors have developed a circuit board inspection apparatus capable of performing an insulation inspection between conductor patterns while avoiding damage to electronic components. In this circuit board inspection apparatus, conductor patterns connected to each other by electronic components are defined as one conductor pattern group, and the conductor patterns outside the conductor pattern group are set to have the same potential as each conductor pattern in the conductor pattern group. An inspection signal is supplied (applied) between the conductor patterns, and an insulation inspection is performed between conductor patterns to which the inspection signal is supplied. For this reason, in this circuit board inspection apparatus, it is possible to avoid a situation where an electronic component disposed between conductor patterns is damaged due to a potential difference between the conductor patterns in the same conductor pattern group. It is possible.
JP 2001-66351 A (page 3-5, FIG. 1)

ところが、発明者が既に開発している上記の回路基板検査装置にも、改善すべき以下の課題がある。すなわち、この回路基板検査装置では、導体パターン群内の各導体パターンを互いに同電位とすることで、電子部品の損傷を回避している。しかしながら、この回路基板検査装置では、導体パターン群内の導体パターンと導体パターン群外の導体パターンとの間の絶縁検査を行うことが可能なものの、電子部品を介して接続されている導体パターン群内の各導体パターン間の絶縁検査を行うことが困難である。このため、この回路基板検査装置では、電子部品が実装された回路基板や部品内蔵型の回路基板を検査対象とする絶縁検査の検査精度を向上させるのが困難であり、この点の改善が望まれている。   However, the circuit board inspection apparatus already developed by the inventor also has the following problems to be improved. In other words, in this circuit board inspection apparatus, each conductor pattern in the conductor pattern group is set to the same potential to avoid damage to electronic components. However, in this circuit board inspection apparatus, although it is possible to perform an insulation inspection between the conductor pattern in the conductor pattern group and the conductor pattern outside the conductor pattern group, the conductor pattern group connected via the electronic component It is difficult to perform an insulation test between the respective conductor patterns. For this reason, in this circuit board inspection apparatus, it is difficult to improve the inspection accuracy of the insulation inspection on the circuit board on which the electronic component is mounted or the circuit board with a built-in component, and this point should be improved. It is rare.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、電子部品が実装された回路基板や部品内蔵型の回路基板を検査対象とする絶縁検査の検査精度を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。   The present invention has been made in view of the problems to be improved, and circuit board inspection capable of improving the inspection accuracy of an insulation inspection on a circuit board on which an electronic component is mounted or a circuit board with a built-in component. A main object is to provide an apparatus and a circuit board inspection method.

上記目的を達成すべく請求項1記載の回路基板検査装置は、複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板の当該各導体パターンに対して検査用信号を供給する検査用信号供給部と、前記検査用信号の供給に伴って生じる物理量に基づいて前記導体パターン間の絶縁状態を検査する検査部とを備えた回路基板検査装置であって、前記検査用信号供給部は、前記電子部品を介して接続されている前記各導体パターンで構成される一次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該一次導体パターン群外の前記導体パターンとの間に前記検査用信号としての高電圧信号を供給する第1信号供給処理と、前記一次導体パターン群内の前記導体パターンであってかつ抵抗値が所定値以下の前記電子部品を介して接続されている当該導体パターンで構成される二次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該二次導体パターン群が属する前記一次導体パターン群内における当該二次導体パターン群外の前記導体パターンとの間に前記検査用信号としての低電圧信号を供給する第2信号供給処理とを実行し、前記検査部は、前記第1信号供給処理が実行されている状態において、前記高電圧信号が供給されている前記導体パターン間の絶縁状態を検査する第1検査を実行すると共に、前記第2信号供給処理が実行されている状態において、前記低電圧信号が供給されている前記導体パターン間の絶縁状態を検査する第2検査を実行する。   To achieve the above object, a circuit board inspection apparatus according to claim 1, wherein an inspection signal is supplied to each conductor pattern of a circuit board having a plurality of conductor patterns and electronic parts connected to the conductor patterns. A circuit board inspection apparatus comprising: an inspection signal supply unit; and an inspection unit that inspects an insulation state between the conductor patterns based on a physical quantity that is generated when the inspection signal is supplied. Is between the conductor patterns outside the primary conductor pattern group, with the conductor patterns in the primary conductor pattern group composed of the conductor patterns connected via the electronic component having the same potential. A first signal supply process for supplying a high-voltage signal as the inspection signal; and the conductor pattern in the primary conductor pattern group before the resistance value is a predetermined value or less. The secondary conductor pattern group in the primary conductor pattern group to which the secondary conductor pattern group belongs, while the respective conductor patterns in the secondary conductor pattern group configured by the conductor patterns connected via the electronic component have the same potential. A second signal supply process for supplying a low voltage signal as the inspection signal between the conductor patterns outside the next conductor pattern group, and the inspection unit performs the first signal supply process. In the state where the high voltage signal is supplied, the first inspection for inspecting the insulation state between the conductor patterns is executed, and in the state where the second signal supply process is executed, the low voltage signal is A second inspection for inspecting an insulation state between the supplied conductor patterns is performed.

また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記検査部は、前記第1検査において絶縁状態が良好と判別したときに前記第2検査を実行する。   The circuit board inspection apparatus according to claim 2 is the circuit board inspection apparatus according to claim 1, wherein the inspection unit performs the second inspection when it is determined that the insulation state is good in the first inspection. .

また、請求項3記載の回路基板検査装置は、請求項1または2記載の回路基板検査装置において、前記電子部品が接続されている導体パターンを特定可能な接続データ、および前記電子部品の抵抗値を示す電子部品データを記憶する記憶部と、前記接続データに基づいて前記一次導体パターン群を特定すると共に、前記接続データおよび前記電子部品データに基づいて前記二次導体パターン群を特定する特定処理を実行する処理部とを備えている。   The circuit board inspection apparatus according to claim 3 is the circuit board inspection apparatus according to claim 1 or 2, wherein the connection data that can identify the conductor pattern to which the electronic component is connected, and the resistance value of the electronic component A storage unit that stores electronic component data indicating the primary conductor pattern group based on the connection data, and a specifying process for specifying the secondary conductor pattern group based on the connection data and the electronic component data And a processing unit for executing

さらに、請求項4記載の回路基板検査装置は、請求項1から3のいずれかに記載の回路基板検査装置において、前記検査用信号供給部は、前記電子部品に接続されていない単独の前記導体パターンが複数存在するときに、前記第1信号供給処理において、全ての前記単独の導体パターンで構成される単独導体パターン群内の当該各導体パターンを互いに同電位としつつ前記一次導体パターン群内の前記導体パターンとの間に前記高電圧信号を供給する。   Furthermore, the circuit board inspection apparatus according to claim 4 is the circuit board inspection apparatus according to any one of claims 1 to 3, wherein the inspection signal supply unit is a single conductor that is not connected to the electronic component. When there are a plurality of patterns, in the first signal supply process, the conductor patterns in the single conductor pattern group composed of all the single conductor patterns are set to the same potential in the primary conductor pattern group. The high voltage signal is supplied between the conductor pattern.

また、請求項5記載の回路基板検査方法は、複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板の当該各導体パターンに対して検査用信号を供給し、前記検査用信号の供給に伴って生じる物理量に基づいて前記導体パターン間の絶縁状態を検査する回路基板検査方法であって、前記電子部品を介して接続されている前記各導体パターンで構成される一次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該一次導体パターン群外の前記導体パターンとの間に前記検査用信号としての高電圧信号を供給する第1信号供給処理と、前記一次導体パターン群内の前記導体パターンであってかつ抵抗値が所定値以下の前記電子部品を介して接続されている当該導体パターンで構成される二次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該二次導体パターン群が属する前記一次導体パターン群内における当該二次導体パターン群外の前記導体パターンとの間に前記検査用信号としての低電圧信号を供給する第2信号供給処理とを実行し、前記第1信号供給処理を実行している状態において、前記高電圧信号を供給している前記導体パターン間の絶縁状態を検査する第1検査を実行すると共に、前記第2信号供給処理を実行している状態において、前記低電圧信号を供給している前記導体パターン間の絶縁状態を検査する第2検査を実行する。   The circuit board inspection method according to claim 5 supplies an inspection signal to each of the conductor patterns of the circuit board having a plurality of conductor patterns and electronic components connected to the conductor patterns, and the inspection signal A circuit board inspection method for inspecting an insulation state between the conductor patterns on the basis of a physical quantity generated with supply of a primary conductor pattern group composed of the conductor patterns connected via the electronic component A first signal supply process for supplying a high voltage signal as the inspection signal between the conductor patterns outside the primary conductor pattern group while keeping the respective conductor patterns in the same potential, and the primary conductor pattern group Secondary conductor pattern comprising the conductor pattern and the conductor pattern connected through the electronic component having a resistance value of a predetermined value or less While the respective conductor patterns in the group are set to the same potential as each other, a low signal as the inspection signal is provided between the conductor pattern outside the secondary conductor pattern group in the primary conductor pattern group to which the secondary conductor pattern group belongs. Performing a second signal supply process for supplying a voltage signal, and inspecting an insulation state between the conductor patterns supplying the high voltage signal in a state in which the first signal supply process is performed. In addition to executing the inspection, a second inspection for inspecting an insulation state between the conductor patterns supplying the low voltage signal is performed in a state where the second signal supply process is being performed.

請求項1記載の回路基板検査装置、および請求項5記載の回路基板検査方法では、一次導体パターン群内の各導体パターンを互いに同電位としつつ高電圧信号を供給する第1信号供給処理と、二次導体パターン群内の各導体パターンを互いに同電位としつつ低電圧信号を供給する第2信号供給処理とを実行し、第1信号供給処理を実行している状態において高電圧信号を供給している導体パターン間の絶縁状態を検査する第1検査を実行すると共に、第2信号供給処理を実行している状態において低電圧信号を供給している導体パターン間の絶縁状態を検査する第2検査を実行する。このため、この回路基板検査装置および回路基板検査方法によれば、第1検査を実行することで、2つの一次導体パターン群間の絶縁の良否や一次導体パターン群と単独の導体パターンとの間の絶縁の良否を、電子部品を破損させることなく行うことができるのに加えて、第2検査を実行することで、従来の回路基板検査装置および回路基板検査方法では困難であった一次導体パターン群内における導体パターン間の絶縁の良否を、電子部品を破損させることなく確実かつ容易に行うことができる。したがって、この回路基板検査装置および回路基板検査方法によれば、絶縁検査の検査精度を十分に向上することができる。   In the circuit board inspection apparatus according to claim 1, and the circuit board inspection method according to claim 5, a first signal supply process for supplying a high voltage signal while keeping the conductor patterns in the primary conductor pattern group at the same potential; A second signal supply process for supplying a low voltage signal while maintaining the same potential of each conductor pattern in the secondary conductor pattern group, and a high voltage signal is supplied in a state in which the first signal supply process is being executed. A second inspection for inspecting an insulation state between conductor patterns supplying a low voltage signal in a state in which a second signal supply process is being executed. Perform inspection. Therefore, according to the circuit board inspection apparatus and the circuit board inspection method, by performing the first inspection, the quality of the insulation between the two primary conductor pattern groups or between the primary conductor pattern group and the single conductor pattern is determined. In addition to being able to perform the quality of the insulation without damaging the electronic components, the primary conductor pattern, which was difficult with the conventional circuit board inspection apparatus and circuit board inspection method, by executing the second inspection Insulation between the conductor patterns in the group can be reliably and easily performed without damaging the electronic components. Therefore, according to the circuit board inspection apparatus and the circuit board inspection method, the inspection accuracy of the insulation inspection can be sufficiently improved.

また、請求項2記載の回路基板検査装置では、第1検査において絶縁状態が良好と判別したときに第2検査を実行する。このため、この回路基板検査装置によれば、第1検査において絶縁状態が不良であると判別したときにおいても第2検査を実行する構成と比較して、検査時間を短縮することができる結果、その分検査効率を向上させることができる。   The circuit board inspection apparatus according to claim 2 executes the second inspection when it is determined that the insulation state is good in the first inspection. Therefore, according to this circuit board inspection apparatus, the inspection time can be shortened as compared with the configuration in which the second inspection is performed even when the insulation state is determined to be defective in the first inspection. The inspection efficiency can be improved accordingly.

また、請求項3記載の回路基板検査装置では、処理部が接続データおよび電子部品データに基づいて一次導体パターン群および二次導体パターン群を特定する特定処理を実行する。このため、この回路基板検査装置によれば、どの導体パターンが電子部品によって接続されているかを調査して一次導体パターン群および二次導体パターン群を人手によって特定する作業を不要とすることができる結果、その分、検査効率を向上させることができる。   In the circuit board inspection apparatus according to the third aspect, the processing unit executes a specifying process for specifying the primary conductor pattern group and the secondary conductor pattern group based on the connection data and the electronic component data. For this reason, according to this circuit board inspection apparatus, it is possible to eliminate the work of manually identifying the primary conductor pattern group and the secondary conductor pattern group by investigating which conductor pattern is connected by the electronic component. As a result, the inspection efficiency can be improved accordingly.

さらに、請求項4記載の回路基板検査装置では、第1信号供給処理において全ての単独の導体パターンで構成される単独導体パターン群内の各導体パターンを互いに同電位としつつ一次導体パターン群内の導体パターンとの間に高電圧信号を供給し、その状態において、高電圧信号が供給されている導体パターン間の絶縁状態を検査する。このため、この回路基板検査装置によれば、単独の導体パターンが数多くの存在したとしても、これらの単独の導体パターンをひとまとめにした(1つにグループ化した)単独導体パターン群と一次導体パターン群との間の絶縁状態を検査することができるため、検査時間を十分に短縮することができる。   Furthermore, in the circuit board inspection apparatus according to claim 4, each conductor pattern in the single conductor pattern group constituted by all the single conductor patterns in the first signal supply process is set to have the same potential as each other in the primary conductor pattern group. A high voltage signal is supplied between the conductor patterns, and in this state, an insulation state between the conductor patterns to which the high voltage signal is supplied is inspected. Therefore, according to this circuit board inspection apparatus, even if there are a large number of single conductor patterns, these single conductor patterns are grouped together (grouped into a single conductor pattern group and a primary conductor pattern). Since the insulation state between the groups can be inspected, the inspection time can be sufficiently shortened.

以下、本発明に係る回路基板検査装置および回路基板検査方法の最良の形態について、添付図面を参照して説明する。   The best mode of a circuit board inspection apparatus and a circuit board inspection method according to the present invention will be described below with reference to the accompanying drawings.

最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、本発明に係る回路基板検査装置の一例であって、例えば、複数の導体パターンP1〜P19(図2参照:以下、区別しないときには「導体パターンP」ともいう)および導体パターンPに接続された電子部品E1〜E6(同図参照:以下、区別しないときには「電子部品E」ともいう)を有する回路基板100における各導体パターンP間の絶縁検査を本発明に係る回路基板検査方法に従って実行可能に構成されている。具体的には、回路基板検査装置1は、図1に示すように、基板保持部11、プローブユニット12、移動機構13、スキャナ部14、検査用信号生成部15、測定部16、記憶部17および制御部18を備えて構成されている。   First, the configuration of the circuit board inspection apparatus 1 will be described. A circuit board inspection apparatus 1 shown in FIG. 1 is an example of a circuit board inspection apparatus according to the present invention. For example, a plurality of conductor patterns P1 to P19 (see FIG. 2; hereinafter referred to as “conductor pattern P” unless otherwise distinguished). Insulation inspection between the conductor patterns P in the circuit board 100 having the electronic components E1 to E6 (refer to the same figure: hereinafter, also referred to as “electronic component E” if not distinguished) connected to the conductor pattern P. The circuit board inspection method according to the present invention is executable. Specifically, as shown in FIG. 1, the circuit board inspection apparatus 1 includes a substrate holding unit 11, a probe unit 12, a moving mechanism 13, a scanner unit 14, an inspection signal generation unit 15, a measurement unit 16, and a storage unit 17. And a control unit 18.

基板保持部11は、保持板と、保持板に取り付けられて回路基板100の端部を挟み込んで固定するクランプ機構(いずれも図示せず)とを備えて、回路基板100を保持可能に構成されている。プローブユニット12は、複数のプローブピン21を備えて治具型に構成されている。この場合、プローブユニット12は、回路基板100の各導体パターンPの形状や配設位置などに応じて、プローブピン21の数や配列パターンが規定されている。移動機構13は、制御部18の制御に従い、上下方向にプローブユニット12を移動させることによってプロービングを実行する。   The substrate holding unit 11 includes a holding plate and a clamp mechanism (none of which is shown) that is attached to the holding plate and sandwiches and fixes the end portion of the circuit substrate 100, and is configured to hold the circuit substrate 100. ing. The probe unit 12 includes a plurality of probe pins 21 and is configured as a jig. In this case, the number of probe pins 21 and the arrangement pattern of the probe unit 12 are defined according to the shape and arrangement position of each conductor pattern P of the circuit board 100. The moving mechanism 13 performs probing by moving the probe unit 12 in the vertical direction under the control of the control unit 18.

スキャナ部14は、複数のスイッチ(図示せず)を備えて構成され、制御部18の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、プローブユニット12におけるプローブピン21と検査用信号生成部15との接断(接続および切断)、およびプローブピン21と測定部16との接断を行う。検査用信号生成部15は、検査用信号としての高電圧信号S1および低電圧信号S2(以下、区別しないときには「電圧信号S」ともいう)を生成する。この場合、この回路基板検査装置1では、高電圧信号S1が、一例として、10V〜1000V程度に規定されている。一方、低電圧信号S2は、電子部品Eに印加しても破損しない程度の電圧(一例として、0.1V〜0.5V程度)に規定されている。測定部16は、電圧信号Sを供給した際にプローブピン21,21(導体パターンP間)に流れる(生じる)電流(本発明における物理量の一例)を測定する。   The scanner unit 14 includes a plurality of switches (not shown), and switches each switch to an on state or an off state according to the control of the control unit 18, whereby the probe pin 21 and the inspection signal in the probe unit 12 are switched. Connection / disconnection (connection and disconnection) with the generation unit 15 and connection / disconnection between the probe pin 21 and the measurement unit 16 are performed. The inspection signal generator 15 generates a high voltage signal S1 and a low voltage signal S2 (hereinafter also referred to as “voltage signal S” when not distinguished) as inspection signals. In this case, in this circuit board inspection apparatus 1, the high voltage signal S1 is regulated to about 10V to 1000V as an example. On the other hand, the low voltage signal S2 is regulated to a voltage that does not break even when applied to the electronic component E (as an example, about 0.1 V to 0.5 V). The measurement unit 16 measures a current (an example of a physical quantity in the present invention) flowing (generated) through the probe pins 21 and 21 (between the conductor patterns P) when the voltage signal S is supplied.

記憶部17は、制御部18によって実行される検査処理50(図5参照)において用いられる接続データD1および電子部品データD2を記憶する。この場合、接続データD1は、本発明における接続データの一例であって、図3に概念的に示すように、回路基板100に実装されている各電子部品E1〜E6が接続されている導体パターンPを特定可能な情報を含んで構成されている。また、電子部品データD2は、図4に概念的に示すように、各電子部品E1〜E4の抵抗値を示す情報を含んで構成されている。また、記憶部17は、制御部18によって生成される一次導体パターン群データD3(図6参照)および二次導体パターン群データD4(図7参照)を記憶する。   The storage unit 17 stores connection data D1 and electronic component data D2 used in the inspection process 50 (see FIG. 5) executed by the control unit 18. In this case, the connection data D1 is an example of connection data in the present invention, and, as conceptually shown in FIG. 3, a conductor pattern to which the respective electronic components E1 to E6 mounted on the circuit board 100 are connected. It includes information that can identify P. The electronic component data D2 includes information indicating resistance values of the electronic components E1 to E4 as conceptually shown in FIG. The storage unit 17 stores primary conductor pattern group data D3 (see FIG. 6) and secondary conductor pattern group data D4 (see FIG. 7) generated by the control unit 18.

制御部18は、図外の操作部から出力される操作信号に従って回路基板検査装置1を構成する各構成要素を制御する。具体的には、制御部18は、移動機構13によるプローブユニット12の移動を制御する。また、制御部18は、本発明における処理部として機能し、回路基板100における各導体パターンPの中から、電子部品Eを介して接続されている複数の導体パターンPで構成される一次導体パターン群Gf1〜Gf3(図2参照:以下、区別しないときには「一次導体パターン群Gf」ともいう)を接続データD1に基づいて特定して一次導体パターン群データD3を生成して、生成した一次導体パターン群データD3を記憶部17に記憶させる。また、制御部18は、一次導体パターン群Gf内の導体パターンPであってかつ抵抗値が所定値(一例として、1KΩ)以下の電子部品Eを介して接続されている導体パターンPで構成される二次導体パターン群Gs(同図参照)を接続データD1および電子部品データD2に基づいて特定して二次導体パターン群データD4を生成して、生成した二次導体パターン群データD4を記憶部17に記憶させる。なお、一次導体パターン群Gfを特定する処理、および二次導体パターン群Gsを特定する処理が本発明における特定処理に相当する。   The control unit 18 controls each component constituting the circuit board inspection apparatus 1 according to an operation signal output from an operation unit (not shown). Specifically, the control unit 18 controls the movement of the probe unit 12 by the moving mechanism 13. Further, the control unit 18 functions as a processing unit in the present invention, and is a primary conductor pattern composed of a plurality of conductor patterns P connected via electronic components E from among the conductor patterns P in the circuit board 100. The groups Gf1 to Gf3 (see FIG. 2; hereinafter, also referred to as “primary conductor pattern group Gf” when not distinguished) are identified based on the connection data D1 to generate primary conductor pattern group data D3, and the generated primary conductor pattern The group data D3 is stored in the storage unit 17. Further, the control unit 18 is composed of a conductor pattern P that is a conductor pattern P in the primary conductor pattern group Gf and that is connected via an electronic component E having a resistance value of a predetermined value (for example, 1 KΩ) or less. Secondary conductor pattern group Gs (see the figure) is specified based on connection data D1 and electronic component data D2, and secondary conductor pattern group data D4 is generated, and the generated secondary conductor pattern group data D4 is stored. Store in the unit 17. The process for specifying the primary conductor pattern group Gf and the process for specifying the secondary conductor pattern group Gs correspond to the specifying process in the present invention.

また、制御部18は、検査用信号生成部15およびスキャナ部14と共に本発明における検査用信号供給部を構成し、スキャナ部14による接断処理を制御することによって回路基板100の導体パターンPに対する電圧信号Sの供給を行う。この場合、制御部18は、一次導体パターン群Gf内の各導体パターンPを互いに同電位としつつ一次導体パターン群Gf外の導体パターンPとの間に高電圧信号S1を供給する第1信号供給処理を実行する。また、制御部18は、二次導体パターン群Gs内の各導体パターンPを互いに同電位としつつ二次導体パターン群Gs群が属する一次導体パターン群Gf内における二次導体パターン群Gs外の導体パターンPとの間に低電圧信号S2を供給する第2信号供給処理を実行する。   The control unit 18 constitutes an inspection signal supply unit in the present invention together with the inspection signal generation unit 15 and the scanner unit 14, and controls the connection / disconnection processing by the scanner unit 14, thereby controlling the conductor pattern P of the circuit board 100. The voltage signal S is supplied. In this case, the control unit 18 supplies the high voltage signal S1 between the conductor patterns P in the primary conductor pattern group Gf and the conductor patterns P outside the primary conductor pattern group Gf while keeping the respective conductor patterns P in the same potential. Execute the process. In addition, the control unit 18 controls the conductors outside the secondary conductor pattern group Gs in the primary conductor pattern group Gf to which the secondary conductor pattern group Gs belongs while keeping the conductor patterns P in the secondary conductor pattern group Gs at the same potential. A second signal supply process for supplying the low voltage signal S2 to the pattern P is executed.

また、制御部18は、測定部16と共に本発明における検査部を構成し、測定部16によって測定された物理量(この例では電流)に基づいて導体パターンP間の絶縁状態を検査する。この場合、制御部18は、上記した第1信号供給処理を実行している状態において、一次導体パターン群Gf内の導体パターンPと、他の一次導体パターン群Gf内の導体パターンPとの間(高電圧信号S1を供給している導体パターンP間)の絶縁状態、および一次導体パターン群Gf内の導体パターンPと、電子部品Eに接続されていない単独の導体パターンP(一次導体パターン群Gf外の導体パターンP)との間(高電圧信号S1を供給している導体パターンP間)の絶縁状態を検査する第1検査を実行する。また、制御部18は、上記した第2信号供給処理を実行している状態において、二次導体パターン群Gs内の導体パターンPと、その二次導体パターン群Gsが属する一次導体パターン群Gf内における二次導体パターン群Gs外の(二次導体パターン群Gsに属さない)導体パターンPとの間(低電圧信号S2を供給している導体パターンP間)の絶縁状態を検査する第2検査を実行する。   Moreover, the control part 18 comprises the test | inspection part in this invention with the measurement part 16, and test | inspects the insulation state between the conductor patterns P based on the physical quantity (in this example, electric current) measured by the measurement part 16. FIG. In this case, in the state in which the first signal supply process is being performed, the control unit 18 is between the conductor pattern P in the primary conductor pattern group Gf and the conductor pattern P in the other primary conductor pattern group Gf. Insulation state (between the conductor patterns P supplying the high voltage signal S1), the conductor pattern P in the primary conductor pattern group Gf, and a single conductor pattern P (primary conductor pattern group not connected to the electronic component E) A first inspection for inspecting the insulation state between the conductor pattern P) and the conductor pattern P that supplies the high voltage signal S1 is performed. Further, in the state where the second signal supply process is being executed, the control unit 18 includes the conductor pattern P in the secondary conductor pattern group Gs and the primary conductor pattern group Gf to which the secondary conductor pattern group Gs belongs. 2nd inspection which inspects the insulation state between the conductor patterns P outside the secondary conductor pattern group Gs (not belonging to the secondary conductor pattern group Gs) (between the conductor patterns P supplying the low voltage signal S2) Execute.

次に、回路基板検査装置1を用いて本発明に係る回路基板検査方法に従い、回路基板100における各導体パターンP間の絶縁状態を検査する方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。なお、回路基板100は、図2に示すように、一例として、19個の導体パターンP1〜P19が一面に形成されると共に、6個の電子部品が実装されて構成されているものとする。   Next, according to the circuit board inspection method according to the present invention using the circuit board inspection apparatus 1, a method for inspecting the insulation state between the conductor patterns P in the circuit board 100, and the operation of the circuit board inspection apparatus 1 at that time This will be described with reference to the drawings. In addition, as shown in FIG. 2, the circuit board 100 is assumed to include, for example, 19 conductor patterns P1 to P19 formed on one surface and 6 electronic components mounted thereon.

まず、検査対象の回路基板100を基板保持部11における保持板(図示せず)に載置し、次いで、基板保持部11のクランプ機構(図示せず)で回路基板100の端部を挟み込んで固定することにより、回路基板100を基板保持部11に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部18が、操作部から出力された操作信号に従い、移動機構13を制御してプローブユニット12を下向きに移動させる。これにより、プローブユニット12の各プローブピン21の先端部が各導体パターンP1〜P19に接触(プロービング)させられる。   First, the circuit board 100 to be inspected is placed on a holding plate (not shown) in the board holding part 11, and then the end part of the circuit board 100 is sandwiched by a clamping mechanism (not shown) of the board holding part 11. By fixing, the circuit board 100 is held by the board holding part 11. Subsequently, an inspection start operation is performed using an operation unit (not shown). At this time, the control unit 18 controls the moving mechanism 13 to move the probe unit 12 downward in accordance with the operation signal output from the operation unit. Thereby, the front-end | tip part of each probe pin 21 of the probe unit 12 is made to contact (probing) each conductor pattern P1-P19.

次いで、制御部18は、図5に示す検査処理50を実行する。この検査処理50では、制御部18は、記憶部17から接続データD1および電子部品データD2を読み出す(ステップ51)。続いて、制御部18は、接続データD1に基づいて一次導体パターン群Gfを特定する(ステップ52)。この場合、制御部18は、図6に示すように、電子部品E1,E2を介して接続されている導体パターンP1,P2で構成される一次導体パターン群Gf1、電子部品E3を介して接続されている導体パターンP3,P4で構成される一次導体パターン群Gf2、および電子部品E4〜E6を介して接続されている導体パターンP5〜P18で構成される一次導体パターン群Gf3を特定する。次いで、制御部18は、特定した各一次導体パターン群Gf1〜Gf3を識別する番号(同図に示す同電位番号「1〜3」)と各導体パターンPとを関連付けた一次導体パターン群データD3を生成して、記憶部17に記憶させる。   Next, the control unit 18 executes the inspection process 50 shown in FIG. In this inspection process 50, the control unit 18 reads the connection data D1 and the electronic component data D2 from the storage unit 17 (step 51). Subsequently, the control unit 18 specifies the primary conductor pattern group Gf based on the connection data D1 (step 52). In this case, as shown in FIG. 6, the control unit 18 is connected via the primary conductor pattern group Gf1 composed of the conductor patterns P1 and P2 connected via the electronic components E1 and E2 and the electronic component E3. The primary conductor pattern group Gf2 composed of the conductive patterns P3 and P4 and the primary conductor pattern group Gf3 composed of the conductor patterns P5 to P18 connected via the electronic components E4 to E6 are specified. Next, the control unit 18 associates each conductor pattern P with a number (the same potential number “1 to 3” shown in the figure) for identifying each identified primary conductor pattern group Gf1 to Gf3 and primary conductor pattern group data D3. Is generated and stored in the storage unit 17.

続いて、制御部18は、接続データD1および電子部品データD2に基づいて二次導体パターン群Gsを特定する(ステップ53)。この場合、制御部18は、所定値(例えば1KΩ)以下の抵抗値の電子部品E(この例では、電子部品E4(図4参照))を電子部品データD2に基づいて特定し、図7に示すように、その電子部品E4を介して接続されている導体パターンP7,P14で構成される二次導体パターン群Gsを接続データD1に基づいて特定する。次いで、制御部18は、特定した二次導体パターン群Gsを識別する番号(同図に示す同電位番号「11」)と各導体パターンPとを関連付けた二次導体パターン群データD4を生成して、記憶部17に記憶させる。   Subsequently, the control unit 18 specifies the secondary conductor pattern group Gs based on the connection data D1 and the electronic component data D2 (step 53). In this case, the control unit 18 specifies the electronic component E (in this example, the electronic component E4 (see FIG. 4)) having a resistance value equal to or less than a predetermined value (for example, 1 KΩ) based on the electronic component data D2, and As shown, a secondary conductor pattern group Gs composed of conductor patterns P7 and P14 connected via the electronic component E4 is specified based on the connection data D1. Next, the control unit 18 generates secondary conductor pattern group data D4 that associates each conductor pattern P with a number (the same potential number “11” shown in the figure) that identifies the identified secondary conductor pattern group Gs. And stored in the storage unit 17.

この場合、上記したように、この回路基板検査装置1では、制御部18が接続データD1および電子部品データD2に基づいて一次導体パターン群Gfおよび二次導体パターン群Gsを特定して、一次導体パターン群データD3および二次導体パターン群データD4として記憶部17に記憶させる。このため、この回路基板検査装置1では、どの導体パターンPが電子部品Eによって接続されているかを調査して一次導体パターン群Gfおよび二次導体パターン群Gsを特定する作業や、作成した一次導体パターン群データD3および二次導体パターン群データD4を入力する作業が不要なため、その分、検査効率を向上させることが可能となっている。   In this case, as described above, in the circuit board inspection apparatus 1, the control unit 18 specifies the primary conductor pattern group Gf and the secondary conductor pattern group Gs based on the connection data D1 and the electronic component data D2, and the primary conductor The data is stored in the storage unit 17 as pattern group data D3 and secondary conductor pattern group data D4. For this reason, in this circuit board inspection apparatus 1, work to identify which conductor pattern P is connected by the electronic component E to identify the primary conductor pattern group Gf and the secondary conductor pattern group Gs, or the created primary conductor Since it is not necessary to input the pattern group data D3 and the secondary conductor pattern group data D4, the inspection efficiency can be improved accordingly.

続いて、制御部18は、高電圧信号S1を用いて各導体パターンP間の絶縁状態を検査する高電圧検査を実行する(ステップ54)。この高電圧検査では、制御部18は、第1信号供給処理を実行する。この場合、制御部18は、第1信号供給処理において、検査用信号生成部15を制御して高電圧信号S1を生成させる。また、制御部18は、図6に示す一次導体パターン群データD3に基づいて各一次導体パターン群Gfを特定し、次いで、スキャナ部14を制御して、そのうちの1つの一次導体パターン群Gf(例えば、一次導体パターン群Gf1:図2参照)内の各導体パターンP(この例では、導体パターンP1,P2:同図参照)に接触しているプローブピン21と検査用信号生成部15とを接続する。また、制御部18は、スキャナ部14を制御して、上記した1つの一次導体パターン群Gf1とは異なる他の一次導体パターン群Gf(例えば、一次導体パターン群Gf2)内の各導体パターンP(この例では、導体パターンP3,P4:同図参照)に接触しているプローブピン21をグランド電位に接続する。   Subsequently, the control unit 18 performs a high voltage inspection for inspecting the insulation state between the conductor patterns P using the high voltage signal S1 (step 54). In this high voltage inspection, the control unit 18 executes a first signal supply process. In this case, the control unit 18 controls the inspection signal generation unit 15 to generate the high voltage signal S1 in the first signal supply process. Further, the control unit 18 specifies each primary conductor pattern group Gf based on the primary conductor pattern group data D3 shown in FIG. 6, and then controls the scanner unit 14 to control one of the primary conductor pattern groups Gf ( For example, the probe pin 21 and the inspection signal generator 15 that are in contact with each conductor pattern P (in this example, the conductor patterns P1, P2: see FIG. 2) in the primary conductor pattern group Gf1: see FIG. Connecting. In addition, the control unit 18 controls the scanner unit 14 so that each conductor pattern P (in the primary conductor pattern group Gf (for example, the primary conductor pattern group Gf2) different from the one primary conductor pattern group Gf1 described above is included. In this example, the probe pin 21 that is in contact with the conductor patterns P3 and P4 (see the same figure) is connected to the ground potential.

これにより、高電圧信号S1が、一次導体パターン群Gf1内の各導体パターンPと、一次導体パターン群Gf2内の各導体パターンPとの間に各プローブピン21を介して供給(印加)される。なお、この例では、一次導体パターン群Gf1内の各導体パターンPが、一次導体パターン群Gf2側から見たときの一次導体パターン群Gf外の導体パターンPに相当し、一次導体パターン群Gf2内の各導体パターンPが、一次導体パターン群Gf1側から見たときの一次導体パターン群Gf外の導体パターンPに相当する。   Thereby, the high voltage signal S1 is supplied (applied) via the probe pins 21 between the conductor patterns P in the primary conductor pattern group Gf1 and the conductor patterns P in the primary conductor pattern group Gf2. . In this example, each conductor pattern P in the primary conductor pattern group Gf1 corresponds to a conductor pattern P outside the primary conductor pattern group Gf when viewed from the primary conductor pattern group Gf2 side, and in the primary conductor pattern group Gf2. Each of the conductor patterns P corresponds to the conductor pattern P outside the primary conductor pattern group Gf when viewed from the primary conductor pattern group Gf1 side.

この場合、上記したように、一次導体パターン群Gf1内の各導体パターンPがプローブピン21を介して検査用信号生成部15に接続されて各導体パターンPが同電位(この例では、高電圧信号S1の電位)に維持され、一次導体パターン群Gf2内の各導体パターンPがプローブピン21を介してグランド電位に接続されて各導体パターンPが同電位(この例では、グランド電位)に維持されている。このため、同じ一次導体パターン群Gf内の各導体パターンP間に大きな電位差が生じることに起因しての、各導体パターンP間に接続されている電子部品Eが破損する事態が確実に防止される。   In this case, as described above, each conductor pattern P in the primary conductor pattern group Gf1 is connected to the inspection signal generation unit 15 via the probe pin 21 so that each conductor pattern P has the same potential (in this example, a high voltage Is maintained at the potential of the signal S1, and each conductor pattern P in the primary conductor pattern group Gf2 is connected to the ground potential via the probe pin 21 so that each conductor pattern P is maintained at the same potential (in this example, the ground potential). Has been. For this reason, the situation where the electronic component E connected between the conductor patterns P is damaged due to a large potential difference between the conductor patterns P in the same primary conductor pattern group Gf is reliably prevented. The

続いて、制御部18は、第1信号供給処理を実行している状態において、第1検査を実行する。この場合、制御部18は、第1検査において、測定部16に対して、高電圧信号S1の供給に伴って一次導体パターン群Gf1と一次導体パターン群Gf2との間に流れる電流を測定させる。次いで、制御部18は、測定部16によって測定された電流の測定値および高電圧信号S1の電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して一次導体パターン群Gf1内の導体パターンPと一次導体パターン群Gf2内の導体パターンPとの間(高電圧信号S1を供給している導体パターンP間)の絶縁状態(の良否)を検査する。   Subsequently, the control unit 18 performs the first inspection in a state where the first signal supply process is being performed. In this case, in the first inspection, the control unit 18 causes the measurement unit 16 to measure the current flowing between the primary conductor pattern group Gf1 and the primary conductor pattern group Gf2 as the high voltage signal S1 is supplied. Next, the control unit 18 calculates a resistance value based on the measured current value measured by the measuring unit 16 and the voltage value of the high voltage signal S1, and compares the resistance value with a predetermined reference value to compare the primary conductor. The insulation state (good / bad) between the conductor pattern P in the pattern group Gf1 and the conductor pattern P in the primary conductor pattern group Gf2 (between the conductor patterns P supplying the high voltage signal S1) is inspected.

続いて、制御部18は、上記した第1信号供給処理および第1検査を実行して、一次導体パターン群Gf1内の導体パターンPと一次導体パターン群Gf3内の導体パターンPとの間、一次導体パターン群Gf2内の導体パターンPと一次導体パターン群Gf3内の導体パターンPとの間、電子部品Eに接続されていない単独の導体パターンP19と一次導体パターン群Gf1内の導体パターンPとの間、導体パターンP19と一次導体パターン群Gf2内の導体パターンPとの間、および導体パターンP19と一次導体パターン群Gf3内の導体パターンPとの間の絶縁状態の検査を順次行う。   Subsequently, the control unit 18 performs the first signal supply process and the first inspection described above, and performs a primary operation between the conductor pattern P in the primary conductor pattern group Gf1 and the conductor pattern P in the primary conductor pattern group Gf3. Between the conductor pattern P in the conductor pattern group Gf2 and the conductor pattern P in the primary conductor pattern group Gf3, between the single conductor pattern P19 not connected to the electronic component E and the conductor pattern P in the primary conductor pattern group Gf1 Insulating states between the conductor pattern P19 and the conductor pattern P in the primary conductor pattern group Gf2 and between the conductor pattern P19 and the conductor pattern P in the primary conductor pattern group Gf3 are sequentially examined.

続いて、制御部18は、第1検査において検査した絶縁状態の良否を判別する(ステップ55)。この場合、制御部18は、第1検査において、いずれかの導体パターンP間の絶縁状態が不良であると判別したときには、その旨を図外の表示部に表示させて検査処理50を終了する。   Subsequently, the control unit 18 determines whether the insulation state inspected in the first inspection is good (step 55). In this case, when the control unit 18 determines in the first inspection that the insulation state between any of the conductor patterns P is defective, the control unit 18 displays that fact on the display unit outside the drawing and ends the inspection process 50. .

一方、ステップ55において、各導体パターン間の絶縁状態が良好であると判別したときには、制御部18は、低電圧信号S2を用いて各一次導体パターン群Gf内における各導体パターンP間の絶縁状態を検査する低電圧検査を実行する(ステップ56)。この低電圧検査では、制御部18は、第2信号供給処理を実行する。この場合、制御部18は、第2信号供給処理において、検査用信号生成部15を制御して低電圧信号S2を生成させる。また、制御部18は、図7に示す二次導体パターン群データD4に基づいて二次導体パターン群Gsを特定し、次いで、スキャナ部14を制御して、二次導体パターン群Gs内の各導体パターンP(この例では、導体パターンP7,P14)に接触しているプローブピン21と検査用信号生成部15とを接続する。また、制御部18は、二次導体パターン群データD4に基づいて二次導体パターン群Gsが所属する一次導体パターン群Gf(この例では、一次導体パターン群Gf3:図2参照)を特定し、続いて、スキャナ部14を制御して、一次導体パターン群Gf3内における二次導体パターン群Gs外の導体パターンP(この例では、導体パターンP5,P6,P8〜P13,P15〜P18:同図参照)に接触しているプローブピン21の内の1つ(導体パターンP5に接触しているプローブピン21とする)をグランド電位に接続する。これにより、低電圧信号S2が、二次導体パターン群Gs内の各導体パターンPと、一次導体パターン群Gf3内における二次導体パターン群Gs外の導体パターンP5との間に各プローブピン21を介して供給(印加)される。   On the other hand, when it is determined in step 55 that the insulation state between the conductor patterns is good, the control unit 18 uses the low voltage signal S2 to insulate the conductor patterns P in the primary conductor pattern group Gf. A low voltage test is performed (step 56). In this low voltage test, the control unit 18 executes the second signal supply process. In this case, in the second signal supply process, the control unit 18 controls the inspection signal generation unit 15 to generate the low voltage signal S2. Further, the control unit 18 specifies the secondary conductor pattern group Gs based on the secondary conductor pattern group data D4 shown in FIG. 7, and then controls the scanner unit 14 to control each of the secondary conductor pattern group Gs. The probe pin 21 that is in contact with the conductor pattern P (in this example, the conductor patterns P7 and P14) and the inspection signal generator 15 are connected. Further, the control unit 18 specifies the primary conductor pattern group Gf to which the secondary conductor pattern group Gs belongs based on the secondary conductor pattern group data D4 (in this example, the primary conductor pattern group Gf3: see FIG. 2), Subsequently, the scanner unit 14 is controlled so that the conductor pattern P outside the secondary conductor pattern group Gs in the primary conductor pattern group Gf3 (in this example, conductor patterns P5, P6, P8 to P13, P15 to P18: FIG. One of the probe pins 21 in contact with the reference (refer to the probe pin 21 in contact with the conductor pattern P5) is connected to the ground potential. As a result, the low voltage signal S2 causes each probe pin 21 to pass between each conductor pattern P in the secondary conductor pattern group Gs and a conductor pattern P5 outside the secondary conductor pattern group Gs in the primary conductor pattern group Gf3. Supplied (applied).

この場合、上記したように、二次導体パターン群Gs内の各導体パターンPがプローブピン21を介して検査用信号生成部15に接続されて各導体パターンPが同電位(この例では、低電圧信号S2の電位)に維持されている。このため、同じ二次導体パターン群Gs内の各導体パターンP間に大きな電位差が生じることに起因しての、各導体パターンP間に接続されている電子部品Eが破損する事態が確実に防止されている。   In this case, as described above, each conductor pattern P in the secondary conductor pattern group Gs is connected to the inspection signal generation unit 15 via the probe pin 21 so that each conductor pattern P has the same potential (in this example, low potential). The potential of the voltage signal S2 is maintained. Therefore, it is possible to reliably prevent the electronic component E connected between the conductor patterns P from being damaged due to a large potential difference between the conductor patterns P in the same secondary conductor pattern group Gs. Has been.

次いで、制御部18は、第2信号供給処理を実行している状態において、第2検査を実行する。この場合、制御部18は、第2検査において、測定部16に対して、低電圧信号S2の供給に伴って二次導体パターン群Gs内の各導体パターンPと二次導体パターン群Gs外の各導体パターンP(この例では導体パターンP5)との間に流れる電流を測定させる。続いて、制御部18は、測定部16によって測定された電流の測定値および低電圧信号S2の電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して二次導体パターン群Gs内の各導体パターンPと二次導体パターン群Gs外の導体パターンPとの間(低電圧信号S2を供給している導体パターンP間)の絶縁状態(の良否)を検査する。続いて、制御部18は、上記した第2信号供給処理および第2検査を実行して、二次導体パターン群Gs内の各導体パターンPと二次導体パターン群Gs外の各導体パターンP(導体パターンP6,P8〜P13,P15〜P18)との間の絶縁状態の検査を順次行う(いわゆる総当たり方式で行う)。次いで、制御部18は、一次導体パターン群Gf3内における二次導体パターン群Gs外の各導体パターンPのうちの2つに対して低電圧信号S2を供給させた状態での両導体パターンP間の絶縁状態の検査を総当たり方式で行う。   Next, the control unit 18 performs the second inspection while the second signal supply process is being performed. In this case, in the second inspection, the control unit 18 causes each of the conductor patterns P in the secondary conductor pattern group Gs and outside the secondary conductor pattern group Gs to accompany the supply of the low voltage signal S2 to the measurement unit 16. The current flowing between each conductor pattern P (conductor pattern P5 in this example) is measured. Subsequently, the control unit 18 calculates a resistance value based on the measured value of the current measured by the measuring unit 16 and the voltage value of the low voltage signal S2, and compares the resistance value with a predetermined reference value. Inspect the insulation state between each conductor pattern P in the secondary conductor pattern group Gs and the conductor pattern P outside the secondary conductor pattern group Gs (between the conductor patterns P supplying the low voltage signal S2). To do. Subsequently, the control unit 18 executes the second signal supply process and the second inspection described above, and each conductor pattern P in the secondary conductor pattern group Gs and each conductor pattern P (outside the secondary conductor pattern group Gs) Inspection of the insulation state between the conductor patterns P6, P8 to P13, and P15 to P18) is sequentially performed (so-called brute force method is performed). Next, the control unit 18 is configured to supply the low voltage signal S2 to two of the conductor patterns P outside the secondary conductor pattern group Gs in the primary conductor pattern group Gf3. Insulation state inspection is performed by brute force method.

続いて、制御部18は、他の一次導体パターン群Gf内の導体パターンPに対しても、上記した低電圧検査を実行する。次いで、制御部18は、第2検査において検査した絶縁状態の良否を判別して、その結果を図外の表示部に表示させて検査処理50を終了する。   Subsequently, the control unit 18 performs the above-described low voltage inspection on the conductor patterns P in the other primary conductor pattern group Gf. Next, the control unit 18 determines whether the insulation state inspected in the second inspection is good or not, displays the result on a display unit outside the drawing, and ends the inspection process 50.

この場合、この回路基板検査装置1では、第1検査において絶縁状態が不良であると判別したときには検査処理50を終了し、絶縁状態が良好であると判別したときにのみ第2検査を実行する。このため、この回路基板検査装置1では、第1検査において絶縁状態が不良であると判別したときにおいても第2検査を実行する構成と比較して、検査時間が短縮されるため、その分検査効率を向上させることが可能となっている。   In this case, the circuit board inspection apparatus 1 ends the inspection process 50 when it is determined that the insulation state is defective in the first inspection, and executes the second inspection only when it is determined that the insulation state is good. . For this reason, in this circuit board inspection apparatus 1, the inspection time is shortened compared with the configuration in which the second inspection is performed even when the insulation state is determined to be defective in the first inspection. Efficiency can be improved.

なお、上記した低電圧検査では、2つの導体パターンP間の絶縁状態の検査を総当たり方式で行ったが、いわゆるマルチプル方式やバルクショート方式で絶縁状態を検査することができ、これらの方式を組み合わせて絶縁状態を検査することもできる。ここで、マルチプル方式では、一次導体パターン群Gf内の各導体パターンP(この方式では、二次導体パターン群Gs内の各導体パターンPを1つの導体パターンPとして取り扱う)を2つのグループ(Aグループ、Bグループ)にグループ分けし、各グループ内において各導体パターンPを互いに同電位としつつ各導体パターンPに低電圧信号S2を供給して、各導体パターンP間の絶縁状態が良好であるか否かを検査する。そして、この検査を、グループ分けの内容(各グループに所属させる導体パターンPやその数)を所定の規則に従って変更しつつ所定の回数行う。この場合、1つの一次導体パターン群Gfにおける全ての導体パターンP間の絶縁状態が良好であるか否かを検査するのに必要な検査回数(グループ分けの回数)は、一次導体パターン群Gf内の導体パターンPの数をNとしたときに、logN以上であってlogNに最も近い整数で規定される(例えば、N=20のときには5回)。このため、このマルチプル方式では、各導体パターンP間の絶縁状態が良好であるか否かを少ない回数で検査することができる。 In the above-described low voltage inspection, the insulation state between the two conductor patterns P is inspected by the round-robin method. However, the insulation state can be inspected by a so-called multiple method or a bulk short method. The insulation state can be inspected in combination. Here, in the multiple method, each conductor pattern P in the primary conductor pattern group Gf (in this method, each conductor pattern P in the secondary conductor pattern group Gs is treated as one conductor pattern P) is divided into two groups (A Group, group B), and the low voltage signal S2 is supplied to each conductor pattern P while each conductor pattern P is set to the same potential in each group, and the insulation state between each conductor pattern P is good. Inspect whether or not. Then, this inspection is performed a predetermined number of times while changing the contents of grouping (conductor patterns P belonging to each group and the number thereof) according to a predetermined rule. In this case, the number of inspections (number of groupings) required to inspect whether the insulation state between all the conductor patterns P in one primary conductor pattern group Gf is good is the number in the primary conductor pattern group Gf. of the number of conductive pattern P is taken as N, a is log 2 N or more defined by the integer closest to log 2 N (e.g., 5 times when the N = 20). For this reason, in this multiple system, it can be inspected with a small number of times whether or not the insulation state between the conductor patterns P is good.

また、バルクショート方式の絶縁検査方法では、一次導体パターン群Gf内の各導体パターンP(この方式では、二次導体パターン群Gs内の各導体パターンPを1つの導体パターンPとして取り扱う)の中から1つの導体パターンPを選択し、その1つを除く他の導体パターンPをグループ化し、そのグループにおける各導体パターンを互いに同電位としつつ各導体パターンPに低電圧信号S2を供給して、選択した1つの導体パターンPと他の導体パターンPとの間の絶縁状態が良好であるか否かを検査する。そして、この検査を、上記1つの導体パターンPを変更して所定の回数行う。この場合、1つの一次導体パターン群Gfにおける全ての導体パターンP間の絶縁状態が良好であるか否かを検査するのに必要な検査回数(上記1つの導体パターンPの変更回数)は、一次導体パターン群Gf内の導体パターンPの数をNとしたときに、N−1で規定される(例えば、N=20のときには19回)。このため、このバルクショート方式では、各導体パターンP間の絶縁状態が良好であるか否かを上記したマルチプル方式の絶縁検査に次いで少ない回数で検査することができる。   Further, in the insulation inspection method of the bulk short method, each conductor pattern P in the primary conductor pattern group Gf (in this method, each conductor pattern P in the secondary conductor pattern group Gs is handled as one conductor pattern P). One conductor pattern P is selected from the other, and the other conductor patterns P other than the one are grouped, and each conductor pattern P in the group is supplied with the low voltage signal S2 to each conductor pattern P while having the same potential, It is inspected whether or not the insulation state between one selected conductor pattern P and another conductor pattern P is good. Then, this inspection is performed a predetermined number of times by changing the one conductor pattern P. In this case, the number of inspections necessary to inspect whether the insulation state between all the conductor patterns P in one primary conductor pattern group Gf is good (the number of changes of the one conductor pattern P) is the primary number. When N is the number of conductor patterns P in the conductor pattern group Gf, it is defined by N−1 (for example, 19 times when N = 20). For this reason, in this bulk short system, it is possible to inspect whether the insulation state between the conductor patterns P is good or not in a small number of times following the above-described multiple system insulation inspection.

このように、この回路基板検査装置1および回路基板検査方法では、一次導体パターン群Gf内の各導体パターンPを互いに同電位としつつ高電圧信号S1を供給する第1信号供給処理と、二次導体パターン群Gs内の各導体パターンPを互いに同電位としつつ低電圧信号S2を供給する第2信号供給処理を実行し、第1信号供給処理を実行している状態において、高電圧信号S1を供給している導体パターンP間の絶縁状態を検査する第1検査を実行すると共に、第2信号供給処理を実行している状態において、低電圧信号S2を供給している導体パターンP間の絶縁状態を検査する第2検査を実行する。このため、この回路基板検査装置1および回路基板検査方法によれば、第1検査を実行することで、2つの一次導体パターン群Gf間の絶縁の良否や一次導体パターン群Gfと単独の導体パターンPとの間の絶縁の良否を、電子部品Eを破損させることなく行うことができるのに加えて、第2検査を実行することで、従来の回路基板検査装置および回路基板検査方法では困難であった一次導体パターン群Gf内における導体パターンP間の絶縁の良否を、電子部品Eを破損させることなく確実かつ容易に行うことができる。したがって、この回路基板検査装置1および回路基板検査方法によれば、絶縁検査の検査精度を十分に向上することができる。   As described above, in the circuit board inspection apparatus 1 and the circuit board inspection method, the first signal supply process for supplying the high voltage signal S1 while the conductor patterns P in the primary conductor pattern group Gf have the same potential, and the secondary In a state where the second signal supply process for supplying the low voltage signal S2 is performed while the conductor patterns P in the conductor pattern group Gs are set to the same potential, the high voltage signal S1 is Insulating between the conductor patterns P supplying the low voltage signal S2 while performing the first inspection for inspecting the insulation state between the supplied conductor patterns P and executing the second signal supply process A second test is performed to check the state. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, by performing the first inspection, the quality of insulation between the two primary conductor pattern groups Gf and the primary conductor pattern group Gf and the single conductor pattern are separated. In addition to being able to perform insulation quality with P without damaging the electronic component E, it is difficult to perform the second inspection, which is difficult with the conventional circuit board inspection apparatus and circuit board inspection method. The quality of the insulation between the conductor patterns P in the primary conductor pattern group Gf can be reliably and easily performed without damaging the electronic component E. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, the inspection accuracy of the insulation inspection can be sufficiently improved.

また、この回路基板検査装置1および回路基板検査方法では、第1検査において絶縁状態が良好と判別したときに第2検査を実行する。このため、この回路基板検査装置1および回路基板検査方法によれば、第1検査において絶縁状態が不良であると判別したときにおいても第2検査を実行する構成および方法と比較して、検査時間を短縮することができる結果、その分検査効率を向上させることができる。   In the circuit board inspection apparatus 1 and the circuit board inspection method, the second inspection is performed when it is determined that the insulation state is good in the first inspection. For this reason, according to the circuit board inspection apparatus 1 and the circuit board inspection method, the inspection time is compared with the configuration and method for executing the second inspection even when the insulation state is determined to be defective in the first inspection. As a result, the inspection efficiency can be improved accordingly.

また、この回路基板検査装置1および回路基板検査方法では、接続データD1および電子部品データD2に基づいて一次導体パターン群Gfおよび二次導体パターン群Gsを特定して一次導体パターン群データD3および二次導体パターン群データD4を生成する。このため、この回路基板検査装置1および回路基板検査方法によれば、どの導体パターンPが電子部品Eによって接続されているかを調査して一次導体パターン群Gfおよび二次導体パターン群Gsを特定する作業や、作成した一次導体パターン群データD3および二次導体パターン群データD4を入力する作業を不要とすることができる結果、その分、検査効率を向上させることができる。   In the circuit board inspection apparatus 1 and the circuit board inspection method, the primary conductor pattern group Gf and the secondary conductor pattern group Gs are identified based on the connection data D1 and the electronic component data D2, and the primary conductor pattern group data D3 and the second Next conductor pattern group data D4 is generated. For this reason, according to the circuit board inspection apparatus 1 and the circuit board inspection method, it is investigated which conductor pattern P is connected by the electronic component E, and the primary conductor pattern group Gf and the secondary conductor pattern group Gs are specified. As a result of eliminating the work and the work of inputting the created primary conductor pattern group data D3 and secondary conductor pattern group data D4, the inspection efficiency can be improved accordingly.

なお、本発明は、上記した構成および方法に限定されない。例えば、一次導体パターン群Gfが3つ存在すると共に、電子部品Eに接続されていない単独の導体パターンPが1つ存在する回路基板100に対して絶縁検査を実行する例について上記したが、一次導体パターン群Gfの数や単独の導体パターンPの数が回路基板100とは異なる各種の回路基板に対して絶縁検査を実行する際にも、上記と同様の効果を実現することができる。   The present invention is not limited to the configuration and method described above. For example, the example in which the insulation inspection is performed on the circuit board 100 in which the three primary conductor pattern groups Gf exist and the single conductor pattern P that is not connected to the electronic component E exists has been described above. The same effect as described above can be realized when performing an insulation test on various circuit boards in which the number of conductor pattern groups Gf and the number of single conductor patterns P are different from the circuit board 100.

この場合、例えば、図8に示すように、複数(この例では、5つ)の単独の導体パターンP19〜P23が存在する回路基板200に対して絶縁検査を実行する際には、次のような構成および方法を採用することができる。具体的には、この構成および方法では、制御部18が上記した検査処理50において、全ての単独の導体パターンPで構成される単独導体パターン群Giを接続データD1に基づいて特定する。また、制御部18は、第1信号供給処理において、単独導体パターン群Gi内の各導体パターンPに接触しているプローブピン21と検査用信号生成部15とを接続すると共に、一次導体パターン群Gfの各導体パターンPに接触しているプローブピン21をグランド電位に接続することにより、単独導体パターン群Gi内の各導体パターンPを互いに同電位としつつ一次導体パターン群Gf内の導体パターンPとの間に高電圧信号S1を供給(印加)する。   In this case, for example, as shown in FIG. 8, when an insulation test is performed on a circuit board 200 on which a plurality of (in this example, five) single conductor patterns P19 to P23 exist, the following is performed. Various configurations and methods can be employed. Specifically, in this configuration and method, the control unit 18 specifies the single conductor pattern group Gi composed of all the single conductor patterns P based on the connection data D1 in the inspection process 50 described above. Further, in the first signal supply process, the control unit 18 connects the probe pin 21 that is in contact with each conductor pattern P in the single conductor pattern group Gi and the inspection signal generation unit 15 and also the primary conductor pattern group. By connecting the probe pin 21 that is in contact with each conductor pattern P of Gf to the ground potential, the conductor patterns P in the primary conductor pattern group Gf are made to have the same potential in each conductor pattern P in the single conductor pattern group Gi. The high voltage signal S1 is supplied (applied) between the two.

また、制御部18は、この状態で実行する第1検査において、単独導体パターン群Giと一次導体パターン群Gfとの間(高電圧信号S1を供給している導体パターンP間)の絶縁状態を検査する。この構成および方法では、単独の導体パターンPが数多くの存在したとしても、これらの単独の導体パターンPをひとまとめにした(1つにグループ化した)単独導体パターン群Giと一次導体パターン群Gfとの間の絶縁状態を検査することができるため、検査時間を十分に短縮することができる。   Further, in the first inspection executed in this state, the control unit 18 determines the insulation state between the single conductor pattern group Gi and the primary conductor pattern group Gf (between the conductor patterns P supplying the high voltage signal S1). inspect. In this configuration and method, even if there are a large number of single conductor patterns P, the single conductor pattern group Gi and the primary conductor pattern group Gf are grouped (grouped together) into the single conductor pattern P. Since the insulation state between the two can be inspected, the inspection time can be sufficiently shortened.

また、一面に導体パターンPが形成された回路基板100に対する検査を実行可能に構成した回路基板検査装置1を例に挙げて説明したが、一対のプローブユニット12を備えて、両面に導体パターンPが形成された回路基板に対する上記の検査を実行可能に構成した回路基板検査装置に適用することもできる。また、多層の回路基板や、基板内部に電子部品が内蔵された部品内蔵型の回路基板を検査可能に構成された回路基板検査装置に適用することもできる。さらに、プローブユニット12を備えて各導体パターンPにプローブピン21を一度に接触させる構成例について上記したが、一対(または複数対)のプローブピンを移動させて、電圧信号Sを供給すべき導体パターンPにのみプローブピンを接触させるフライングプローブタイプの回路基板検査装置に適用することもできる。   Further, the circuit board inspection apparatus 1 configured to be able to perform inspection on the circuit board 100 having the conductor pattern P formed on one surface has been described as an example. However, the circuit board inspection apparatus 1 includes a pair of probe units 12 and the conductor pattern P on both surfaces. It is also possible to apply the present invention to a circuit board inspection apparatus configured to execute the above-described inspection on a circuit board on which is formed. Also, the present invention can be applied to a circuit board inspection apparatus configured to be able to inspect a multilayer circuit board or a component-embedded circuit board in which an electronic component is embedded. Further, the configuration example in which the probe unit 12 is provided and the probe pin 21 is brought into contact with each conductor pattern P at the same time has been described above. The present invention can also be applied to a flying probe type circuit board inspection apparatus in which probe pins are brought into contact only with the pattern P.

また、第1検査において全ての一次導体パターン群Gfについての絶縁状態が良好であると判別したときにのみ第2検査を実行する例について上記したが、第1検査において絶縁状態が不良であると判別したときにも第2検査を実行する構成および方法を採用することもできる。また、導体パターンP間の絶縁検査を行う回路基板検査装置1に適用した例について上記したが、絶縁検査に加えて導体パターンPの導通検査や電子部品Eの良否検査を行う回路基板検査装置に適用することもできる。   Further, the example in which the second inspection is performed only when it is determined that the insulation state for all the primary conductor pattern groups Gf is good in the first inspection is described above. However, the insulation state is poor in the first inspection. It is also possible to adopt a configuration and method for executing the second inspection even when the determination is made. Moreover, although it described above about the example applied to the circuit board test | inspection apparatus 1 which performs the insulation test between the conductor patterns P, in addition to the insulation test, the circuit board test | inspection apparatus which performs the continuity test of the conductor pattern P and the quality test of the electronic component E is applied. It can also be applied.

回路基板検査装置1の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board inspection device 1. FIG. 回路基板100の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board 100. FIG. 接続データD1の構成を概念的に示すデータ構成図である。It is a data block diagram which shows notionally the structure of the connection data D1. 電子部品データD2の構成を概念的に示すデータ構成図である。It is a data block diagram which shows notionally the structure of the electronic component data D2. 検査処理50のフローチャートである。5 is a flowchart of an inspection process 50. 一次導体パターン群データD3の構成を概念的に示すデータ構成図である。It is a data block diagram which shows notionally the structure of the primary conductor pattern group data D3. 二次導体パターン群データD4の構成を概念的に示すデータ構成図である。It is a data block diagram which shows notionally the structure of the secondary conductor pattern group data D4. 回路基板200の構成を示す構成図である。2 is a configuration diagram showing a configuration of a circuit board 200. FIG.

符号の説明Explanation of symbols

1 回路基板検査装置
12 プローブユニット
14 スキャナ部
15 検査用信号生成部
16 測定部
17 記憶部
18 制御部
50 検査処理
100,200 回路基板
D1 接続データ
D2 電子部品データ
D3 一次導体パターン群データ
D4 二次導体パターン群データ
E1〜E6 電子部品
Gf 一次導体パターン群
Gi 単独導体パターン群
Gs 二次導体パターン群
P1〜P23 導体パターン
S1 高電圧信号
S2 低電圧信号
DESCRIPTION OF SYMBOLS 1 Circuit board inspection apparatus 12 Probe unit 14 Scanner part 15 Inspection signal generation part 16 Measurement part 17 Memory | storage part 18 Control part 50 Inspection processing 100,200 Circuit board D1 Connection data D2 Electronic component data D3 Primary conductor pattern group data D4 Secondary Conductor pattern group data E1 to E6 Electronic component Gf Primary conductor pattern group Gi Single conductor pattern group Gs Secondary conductor pattern group P1 to P23 Conductor pattern S1 High voltage signal S2 Low voltage signal

Claims (5)

複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板の当該各導体パターンに対して検査用信号を供給する検査用信号供給部と、前記検査用信号の供給に伴って生じる物理量に基づいて前記導体パターン間の絶縁状態を検査する検査部とを備えた回路基板検査装置であって、
前記検査用信号供給部は、前記電子部品を介して接続されている前記各導体パターンで構成される一次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該一次導体パターン群外の前記導体パターンとの間に前記検査用信号としての高電圧信号を供給する第1信号供給処理と、前記一次導体パターン群内の前記導体パターンであってかつ抵抗値が所定値以下の前記電子部品を介して接続されている当該導体パターンで構成される二次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該二次導体パターン群が属する前記一次導体パターン群内における当該二次導体パターン群外の前記導体パターンとの間に前記検査用信号としての低電圧信号を供給する第2信号供給処理とを実行し、
前記検査部は、前記第1信号供給処理が実行されている状態において、前記高電圧信号が供給されている前記導体パターン間の絶縁状態を検査する第1検査を実行すると共に、前記第2信号供給処理が実行されている状態において、前記低電圧信号が供給されている前記導体パターン間の絶縁状態を検査する第2検査を実行する回路基板検査装置。
An inspection signal supply unit for supplying an inspection signal to each conductor pattern of the circuit board having a plurality of conductor patterns and electronic components connected to the conductor pattern, and a physical quantity generated by supplying the inspection signal A circuit board inspection apparatus comprising an inspection unit for inspecting an insulation state between the conductor patterns based on
The inspection signal supply unit is configured so that the conductor patterns in the primary conductor pattern group constituted by the conductor patterns connected via the electronic component have the same potential as each other, and the outside of the primary conductor pattern group. A first signal supply process for supplying a high voltage signal as the inspection signal to a conductor pattern; and the electronic component that is the conductor pattern in the primary conductor pattern group and has a resistance value of a predetermined value or less. The secondary conductor pattern in the primary conductor pattern group to which the secondary conductor pattern group belongs while the conductor patterns in the secondary conductor pattern group constituted by the conductor patterns connected via Performing a second signal supply process for supplying a low voltage signal as the inspection signal between the conductor patterns outside the group;
The inspection unit performs a first inspection for inspecting an insulation state between the conductor patterns to which the high voltage signal is supplied in a state in which the first signal supply process is being performed, and the second signal A circuit board inspection apparatus that performs a second inspection for inspecting an insulation state between the conductor patterns to which the low voltage signal is supplied in a state where a supply process is being performed.
前記検査部は、前記第1検査において絶縁状態が良好と判別したときに前記第2検査を実行する請求項1記載の回路基板検査装置。   The circuit board inspection apparatus according to claim 1, wherein the inspection unit performs the second inspection when it is determined that the insulation state is good in the first inspection. 前記電子部品が接続されている導体パターンを特定可能な接続データ、および前記電子部品の抵抗値を示す電子部品データを記憶する記憶部と、前記接続データに基づいて前記一次導体パターン群を特定すると共に、前記接続データおよび前記電子部品データに基づいて前記二次導体パターン群を特定する特定処理を実行する処理部とを備えている請求項1または2記載の回路基板検査装置。   A storage unit for storing connection data capable of specifying a conductor pattern to which the electronic component is connected, and electronic component data indicating a resistance value of the electronic component, and specifying the primary conductor pattern group based on the connection data The circuit board inspection apparatus according to claim 1, further comprising: a processing unit that executes a specifying process for specifying the secondary conductor pattern group based on the connection data and the electronic component data. 前記検査用信号供給部は、前記電子部品に接続されていない単独の前記導体パターンが複数存在するときに、前記第1信号供給処理において、全ての前記単独の導体パターンで構成される単独導体パターン群内の当該各導体パターンを互いに同電位としつつ前記一次導体パターン群内の前記導体パターンとの間に前記高電圧信号を供給する請求項1から3のいずれかに記載の回路基板検査装置。   The inspection signal supply unit includes a single conductor pattern configured by all the single conductor patterns in the first signal supply process when there are a plurality of single conductor patterns that are not connected to the electronic component. 4. The circuit board inspection apparatus according to claim 1, wherein the high voltage signal is supplied between the conductor patterns in the primary conductor pattern group while the conductor patterns in the group have the same potential. 複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板の当該各導体パターンに対して検査用信号を供給し、前記検査用信号の供給に伴って生じる物理量に基づいて前記導体パターン間の絶縁状態を検査する回路基板検査方法であって、
前記電子部品を介して接続されている前記各導体パターンで構成される一次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該一次導体パターン群外の前記導体パターンとの間に前記検査用信号としての高電圧信号を供給する第1信号供給処理と、前記一次導体パターン群内の前記導体パターンであってかつ抵抗値が所定値以下の前記電子部品を介して接続されている当該導体パターンで構成される二次導体パターン群内の当該各導体パターンを互いに同電位としつつ当該二次導体パターン群が属する前記一次導体パターン群内における当該二次導体パターン群外の前記導体パターンとの間に前記検査用信号としての低電圧信号を供給する第2信号供給処理とを実行し、
前記第1信号供給処理を実行している状態において、前記高電圧信号を供給している前記導体パターン間の絶縁状態を検査する第1検査を実行すると共に、前記第2信号供給処理を実行している状態において、前記低電圧信号を供給している前記導体パターン間の絶縁状態を検査する第2検査を実行する回路基板検査方法。
An inspection signal is supplied to each conductor pattern of a circuit board having a plurality of conductor patterns and an electronic component connected to the conductor pattern, and the conductor pattern is based on a physical quantity generated by the supply of the inspection signal. A circuit board inspection method for inspecting an insulation state between
The inspection between the conductor patterns outside the primary conductor pattern group while making the conductor patterns in the primary conductor pattern group composed of the conductor patterns connected via the electronic component have the same potential. A first signal supply process for supplying a high voltage signal as a signal for use, and the conductor connected to the conductor pattern in the primary conductor pattern group via the electronic component having a resistance value of a predetermined value or less. The respective conductor patterns in the secondary conductor pattern group constituted by the patterns have the same potential as each other and the conductor pattern outside the secondary conductor pattern group in the primary conductor pattern group to which the secondary conductor pattern group belongs A second signal supply process for supplying a low voltage signal as the inspection signal in between,
In a state where the first signal supply process is being performed, a first inspection for inspecting an insulation state between the conductor patterns supplying the high voltage signal is performed, and the second signal supply process is performed. A circuit board inspection method for executing a second inspection for inspecting an insulation state between the conductor patterns that supply the low voltage signal in a state where the low voltage signal is supplied.
JP2008193697A 2008-07-28 2008-07-28 Circuit board inspection apparatus and circuit board inspection method Active JP5160332B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008193697A JP5160332B2 (en) 2008-07-28 2008-07-28 Circuit board inspection apparatus and circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008193697A JP5160332B2 (en) 2008-07-28 2008-07-28 Circuit board inspection apparatus and circuit board inspection method

Publications (2)

Publication Number Publication Date
JP2010032310A true JP2010032310A (en) 2010-02-12
JP5160332B2 JP5160332B2 (en) 2013-03-13

Family

ID=41736968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008193697A Active JP5160332B2 (en) 2008-07-28 2008-07-28 Circuit board inspection apparatus and circuit board inspection method

Country Status (1)

Country Link
JP (1) JP5160332B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247788A (en) * 2010-05-28 2011-12-08 Hioki Ee Corp Insulation inspection device and insulation inspection method
JP2014074714A (en) * 2012-09-12 2014-04-24 Hioki Ee Corp Circuit board testing device
JP2015064290A (en) * 2013-09-25 2015-04-09 日置電機株式会社 Circuit board inspection device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180276A (en) * 1986-02-05 1987-08-07 Ibiden Co Ltd Method and device for inspecting printed wiring board
JPH06230058A (en) * 1993-02-04 1994-08-19 Hitachi Ltd Electric inspection method for printed wiring board
JPH10170585A (en) * 1996-12-05 1998-06-26 Hioki Ee Corp Inspection method for circuit board
JP2006105795A (en) * 2004-10-06 2006-04-20 Hioki Ee Corp Insulation inspection method and insulation inspection device
JP2007198757A (en) * 2006-01-24 2007-08-09 Hioki Ee Corp Apparatus and method for inspection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180276A (en) * 1986-02-05 1987-08-07 Ibiden Co Ltd Method and device for inspecting printed wiring board
JPH06230058A (en) * 1993-02-04 1994-08-19 Hitachi Ltd Electric inspection method for printed wiring board
JPH10170585A (en) * 1996-12-05 1998-06-26 Hioki Ee Corp Inspection method for circuit board
JP2006105795A (en) * 2004-10-06 2006-04-20 Hioki Ee Corp Insulation inspection method and insulation inspection device
JP2007198757A (en) * 2006-01-24 2007-08-09 Hioki Ee Corp Apparatus and method for inspection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247788A (en) * 2010-05-28 2011-12-08 Hioki Ee Corp Insulation inspection device and insulation inspection method
JP2014074714A (en) * 2012-09-12 2014-04-24 Hioki Ee Corp Circuit board testing device
JP2015064290A (en) * 2013-09-25 2015-04-09 日置電機株式会社 Circuit board inspection device

Also Published As

Publication number Publication date
JP5160332B2 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
JP4532570B2 (en) Circuit board inspection apparatus and circuit board inspection method
KR20090027610A (en) Substrate inspecting apparatus and substrate inspecting method
JP5215072B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5215149B2 (en) Insulation inspection method and insulation inspection apparatus
JP5215148B2 (en) Insulation inspection device and insulation inspection method
JP5160332B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5208787B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2007322127A (en) Method for inspecting substrate and substrate inspection system
JP2009288115A (en) Inspection device and inspection method
WO2008001651A1 (en) Board inspecting method and board inspecting device
JP5160331B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5844096B2 (en) Circuit board inspection apparatus and circuit board inspection method
KR101471802B1 (en) Method of inspecting test jig
JP5474392B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5430892B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5485012B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5208701B2 (en) Insulation inspection method and insulation inspection apparatus
JP5329160B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5828697B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP4999143B2 (en) Board inspection equipment
JP6222966B2 (en) Substrate inspection apparatus and substrate inspection method
JP5972763B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5773744B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2013061260A (en) Circuit board inspection device and circuit board inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250