JP5208787B2 - Circuit board inspection apparatus and circuit board inspection method - Google Patents

Circuit board inspection apparatus and circuit board inspection method Download PDF

Info

Publication number
JP5208787B2
JP5208787B2 JP2009021070A JP2009021070A JP5208787B2 JP 5208787 B2 JP5208787 B2 JP 5208787B2 JP 2009021070 A JP2009021070 A JP 2009021070A JP 2009021070 A JP2009021070 A JP 2009021070A JP 5208787 B2 JP5208787 B2 JP 5208787B2
Authority
JP
Japan
Prior art keywords
conductor pattern
insulation
conductor
circuit board
pattern group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009021070A
Other languages
Japanese (ja)
Other versions
JP2010175489A (en
Inventor
隆弘 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009021070A priority Critical patent/JP5208787B2/en
Publication of JP2010175489A publication Critical patent/JP2010175489A/en
Application granted granted Critical
Publication of JP5208787B2 publication Critical patent/JP5208787B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複数の導体パターン、および導体パターンに接続された電子部品を有する回路基板における各導体パターン間の絶縁状態および各導体パターンの導通状態を検査する回路基板検査装置および回路基板検査方法に関するものである。   The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for inspecting an insulation state between conductor patterns and a conduction state of each conductor pattern in a circuit board having a plurality of conductor patterns and electronic components connected to the conductor patterns. Is.

この種の回路基板検査装置として、特開2001−66351号公報に開示された回路基板検査装置が知られている。この回路基板検査装置は、フィクスチャおよび接続計測部を備えて、回路基板における各導体パターン(ランドパターン)の導通検査や各導体パターンの間の絶縁検査を実行可能に構成されている。この場合、フィクスチャは、回路基板の各導体パターンに対応する複数のプローブピンがその上面に突出形成された下側フィクスチャと、回路基板の他面に実装された各電子部品間の隙間に対応して複数の当接ピンがその下面に形成されると共に昇降機構によって上下方向に移動させられる上側フィクスチャとで構成されている。この回路基板検査装置では、下側フィクスチャと上側フィクスチャとの間に回路基板を挟み込むことによって下側フィクスチャのプローブピンを各導体パターンに接触させて所定のプローブピンに信号を供給した状態で、接続計測部がプローブピンを介して入力する信号に基づいて各導体パターンの間の絶縁検査や各導体パターンの導通検査を行う。この場合、この種の回路基板検査装置では、絶縁検査および導通検査のいずれか一方を行い、その後に両検査の他方が行われる。   As this type of circuit board inspection apparatus, a circuit board inspection apparatus disclosed in Japanese Patent Laid-Open No. 2001-66351 is known. This circuit board inspection apparatus includes a fixture and a connection measurement unit, and is configured to be able to perform a continuity inspection of each conductor pattern (land pattern) on the circuit board and an insulation inspection between the conductor patterns. In this case, the fixture is a gap between a lower fixture in which a plurality of probe pins corresponding to each conductor pattern of the circuit board are formed to protrude on the upper surface and each electronic component mounted on the other surface of the circuit board. Correspondingly, a plurality of contact pins are formed on the lower surface of the contact pin, and the upper fixture is moved up and down by an elevating mechanism. In this circuit board inspection apparatus, the circuit board is sandwiched between the lower fixture and the upper fixture so that the probe pin of the lower fixture is brought into contact with each conductor pattern and a signal is supplied to a predetermined probe pin. Thus, based on a signal input by the connection measuring unit via the probe pin, an insulation inspection between the conductor patterns and a conduction inspection of each conductor pattern are performed. In this case, in this type of circuit board inspection apparatus, one of the insulation inspection and the continuity inspection is performed, and then the other of the both inspections is performed.

特開2001−66351号公報(第3−5頁、第1図)JP 2001-66351 A (page 3-5, FIG. 1)

ところが、上記した回路基板検査装置を含む従来の回路基板検査装置には、以下の問題点がある。すなわち、従来の回路基板検査装置では、絶縁検査および導通検査の一方を行った後に両検査の他方を行っている。このため、従来の回路基板検査装置には、数多くの導体パターンを有する回路基板に対する検査を行う際には、導通検査および絶縁検査のそれぞれに多くの時間を要する結果、検査効率の向上が困難であるという問題点が存在する。   However, the conventional circuit board inspection apparatus including the circuit board inspection apparatus described above has the following problems. That is, in the conventional circuit board inspection apparatus, after performing one of the insulation inspection and the continuity inspection, the other of the two inspections is performed. For this reason, in the conventional circuit board inspection apparatus, when inspecting a circuit board having a large number of conductor patterns, it takes a lot of time for each of the continuity inspection and the insulation inspection, and it is difficult to improve the inspection efficiency. There is a problem that there is.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、数多くの導体パターン、および導体パターンに接続された電子部品を有する回路基板に対する検査の効率を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。   The present invention has been made in view of the problems to be improved, and a circuit board inspection apparatus and circuit capable of improving the inspection efficiency for a circuit board having a large number of conductor patterns and electronic components connected to the conductor patterns. The main purpose is to provide a substrate inspection method.

上記目的を達成すべく請求項1記載の回路基板検査装置は、複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する検査部を備えた回路基板検査装置であって、前記検査部は、前記電子部品が接続されている前記導体パターンで構成される第1導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第2導体パターン群内の当該導体パターンを互いに同電位としつつ当該第1導体パターン群内の当該導体パターンと当該第2導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第1絶縁検査を実行し、当該第1絶縁検査において当該絶縁状態が良好と判別したときに、前記第1導体パターン群内の前記導体パターン間の絶縁状態を検査する第2絶縁検査、および前記第2導体パターン群内の前記導体パターン間の絶縁状態を検査する第3絶縁検査を実行すると共に、前記第2絶縁検査および前記第3絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する。   In order to achieve the above object, a circuit board inspection apparatus according to claim 1, wherein the circuit board having a plurality of conductor patterns and electronic components connected to the conductor patterns has an insulation state between the conductor patterns and the conductor patterns. It is a circuit board inspection apparatus provided with the test | inspection part which test | inspects a continuity state, Comprising: The said test | inspection part mutually connects the said conductor pattern in the 1st conductor pattern group comprised with the said conductor pattern to which the said electronic component is connected. The conductor pattern in the first conductor pattern group and the second conductor pattern group in the second conductor pattern group composed of the conductor patterns that are not connected to the electronic component are set to the same potential. Performing a first insulation test for inspecting an insulation state between the conductor patterns in the two conductor pattern group; A second insulation test for inspecting an insulation state between the conductor patterns in the first conductor pattern group, and an insulation state between the conductor patterns in the second conductor pattern group when the edge state is determined to be good. Conducting a third insulation test to be inspected, and conducting a continuity test for inspecting a continuity state of the conductor pattern in which neither the second insulation test nor the third insulation test is performed with at least one of the two insulation tests Run in parallel.

また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記検査部は、前記第2絶縁検査において、前記第1導体パターン群内の前記各導体パターンのうちの前記電子部品を介して互いに接続されている導体パターンで構成される第3導体パターン群内の当該導体パターンを互いに同電位としつつ、当該第3導体パターン群内の当該導体パターンと、当該第1導体パターン群内であってかつ当該第3導体パターン群外の前記導体パターンとの間の絶縁状態を検査する。   The circuit board inspection apparatus according to claim 2 is the circuit board inspection apparatus according to claim 1, wherein the inspection unit includes the conductor patterns in the first conductor pattern group in the second insulation inspection. The conductor patterns in the third conductor pattern group constituted by the conductor patterns connected to each other through the electronic components are set to the same potential, and the conductor patterns in the third conductor pattern group The insulation state between the conductor pattern within one conductor pattern group and outside the third conductor pattern group is inspected.

また、請求項3記載の回路基板検査装置は、請求項1または2記載の回路基板検査装置において、前記電子部品が接続されている前記導体パターンを特定可能な接続データを記憶する記憶部と、前記接続データに基づいて前記各導体パターン群を特定する特定処理を実行する処理部とを備えている。   According to a third aspect of the present invention, there is provided the circuit board inspection apparatus according to the first or second aspect, wherein the storage unit stores connection data that can identify the conductor pattern to which the electronic component is connected; And a processing unit that executes a specifying process for specifying each conductor pattern group based on the connection data.

また、請求項4記載の回路基板検査方法は、複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する回路基板検査方法であって、前記電子部品が接続されている前記導体パターンで構成される第1導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第2導体パターン群内の当該導体パターンを互いに同電位としつつ当該第1導体パターン群内の当該導体パターンと当該第2導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第1絶縁検査を実行し、当該第1絶縁検査において当該絶縁状態が良好と判別したときに、前記第1導体パターン群内の前記導体パターン間の絶縁状態を検査する第2絶縁検査、および前記第2導体パターン群内の前記導体パターン間の絶縁状態を検査する第3絶縁検査を実行すると共に、前記第2絶縁検査および前記第3絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する。   The circuit board inspection method according to claim 4 inspects an insulation state between the conductor patterns and a conduction state of the conductor patterns in a circuit board having a plurality of conductor patterns and electronic components connected to the conductor patterns. A method for inspecting a circuit board, wherein the conductor patterns in the first conductor pattern group composed of the conductor patterns to which the electronic components are connected are set to the same potential and the electronic components are not connected. Insulation between the conductor pattern in the first conductor pattern group and the conductor pattern in the second conductor pattern group while making the conductor patterns in the second conductor pattern group composed of conductor patterns have the same potential. When a first insulation test for inspecting the state is performed and it is determined that the insulation state is good in the first insulation test, the first conductive test is performed. A second insulation test for inspecting an insulation state between the conductor patterns in the pattern group, and a third insulation test for inspecting an insulation state between the conductor patterns in the second conductor pattern group; A continuity test for inspecting the continuity state of the conductor pattern in which neither the insulation test nor the third insulation test is performed is performed in parallel with at least one of the both insulation tests.

請求項1記載の回路基板検査装置、および請求項4記載の回路基板検査方法では、第1絶縁検査において絶縁状態が良好と判別したときに、第2絶縁検査および第3絶縁検査を実行すると共に、第2絶縁検査および第3絶縁検査のいずれもが実行されていない導体パターンの導通状態を検査する導通検査を第2絶縁検査および第3絶縁検査の少なくとも一方と並行して実行する。このため、この回路基板検査装置および回路基板検査方法によれば、絶縁検査および導通検査のいずれか一方を実行した後に両検査の他方を実行する従来の回路基板検査装置と比較して、第絶縁検査および第絶縁検査の少なくとも一方と導通検査とを並行して行う時間の分だけ、全体としての検査時間を短縮することができる。したがって、この回路基板検査装置および回路基板検査方法によれば、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。 In the circuit board inspection apparatus according to claim 1 and the circuit board inspection method according to claim 4, when the insulation state is determined to be good in the first insulation inspection, the second insulation inspection and the third insulation inspection are executed. The continuity test for inspecting the continuity state of the conductor pattern for which neither the second insulation test nor the third insulation test is performed is performed in parallel with at least one of the second insulation test and the third insulation test. Therefore, according to the circuit board inspection apparatus and the circuit board inspection method, as compared with the conventional circuit board inspection apparatus for performing the other of the two test after performing either of insulation test and continuity test, second The inspection time as a whole can be reduced by the amount of time for performing at least one of the insulation inspection and the third insulation inspection and the continuity inspection in parallel. Therefore, according to this circuit board inspection apparatus and circuit board inspection method, it is possible to sufficiently improve the inspection efficiency when inspecting a circuit board having a large number of conductor patterns.

また、請求項2記載の回路基板検査装置では、検査部が第2絶縁検査において、第1導体パターン群内の各導体パターンのうちの電子部品を介して互いに接続されている導体パターンで構成される第3導体パターン群内の導体パターンを互いに同電位としつつ、その第3導体パターン群内の導体パターンと、第1導体パターン群内であってかつその第3導体パターン群外の導体パターンとの間の絶縁状態を検査する。このため、この回路基板検査装置によれば、同一の第3導体パターン群内における各導体パターンの間に電位差が生じることに起因する電子部品の損傷を確実に回避することができる。   In the circuit board inspection apparatus according to claim 2, the inspection unit is configured by conductor patterns connected to each other through electronic components among the conductor patterns in the first conductor pattern group in the second insulation inspection. A conductor pattern in the third conductor pattern group, a conductor pattern in the third conductor pattern group, and a conductor pattern in the first conductor pattern group and outside the third conductor pattern group. Check the insulation state between. For this reason, according to this circuit board inspection apparatus, it is possible to reliably avoid damage to electronic components due to potential differences occurring between the conductor patterns in the same third conductor pattern group.

また、請求項3記載の回路基板検査装置によれば、処理部が、記憶部に記憶されている接続データに基づいて各導体パターン群を特定することにより、どの導体パターンが電子部品によって接続されているかを調査して各導体パターン群を特定する作業を不要とすることができる結果、その分、検査効率を向上させることができる。   According to the circuit board inspection apparatus of claim 3, the processing unit identifies each conductor pattern group based on the connection data stored in the storage unit, so that which conductor pattern is connected by the electronic component. As a result, it is possible to eliminate the work of investigating whether or not each conductor pattern group is specified, and as a result, the inspection efficiency can be improved accordingly.

回路基板検査装置1の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board inspection device 1. FIG. 回路基板100の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board 100. FIG. 接続データDcの構成を概念的に示すデータ構成図である。It is a data block diagram which shows notionally the structure of the connection data Dc. 導体パターン群データDgの構成を概念的に示すデータ構成図である。It is a data block diagram which shows notionally the structure of the conductor pattern group data Dg. 検査処理50のフローチャートである。5 is a flowchart of an inspection process 50.

以下、本発明に係る回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。   Embodiments of a circuit board inspection apparatus and a circuit board inspection method according to the present invention will be described below with reference to the accompanying drawings.

最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、本発明に係る回路基板検査装置の一例であって、例えば、複数の導体パターンP1〜P24(図2参照:以下、区別しないときには「導体パターンP」ともいう)、および導体パターンPに接続された電子部品E1〜E4(同図参照:以下、区別しないときには「電子部品E」ともいう)を有する回路基板100における各導体パターンPの間の絶縁状態および各導体パターンPの導通状態を、本発明に係る回路基板検査方法に従って検査可能に構成されている。具体的には、回路基板検査装置1は、図1に示すように、基板保持部2、プローブユニット3、移動機構4および検査部5を備えて構成されている。   First, the configuration of the circuit board inspection apparatus 1 will be described. A circuit board inspection apparatus 1 shown in FIG. 1 is an example of a circuit board inspection apparatus according to the present invention. For example, a plurality of conductor patterns P1 to P24 (see FIG. 2; hereinafter referred to as “conductor pattern P” unless otherwise distinguished). And the insulation state between the conductor patterns P in the circuit board 100 having the electronic components E1 to E4 connected to the conductor pattern P (refer to the same figure: hereinafter, also referred to as “electronic component E”). The conductive state of each conductor pattern P is configured to be inspected according to the circuit board inspection method according to the present invention. Specifically, as shown in FIG. 1, the circuit board inspection apparatus 1 includes a substrate holding unit 2, a probe unit 3, a moving mechanism 4, and an inspection unit 5.

基板保持部2は、保持板と、保持板に取り付けられて回路基板100の端部を挟み込んで固定するクランプ機構(いずれも図示せず)とを備えて、回路基板100を保持可能に構成されている。プローブユニット3は、複数のプローブピン21を備えて治具型に構成されている。この場合、プローブユニット3は、回路基板100の各導体パターンPに設けられている電気部品接続用の接続点H(図2参照)の位置に応じて、プローブピン21の数や配列パターンが規定されている。移動機構4は、制御部15の制御に従い、上下方向にプローブユニット3を移動させることによってプロービングを実行する。   The substrate holding unit 2 includes a holding plate and a clamp mechanism (not shown) that is attached to the holding plate and sandwiches and fixes the end portion of the circuit board 100 so as to hold the circuit board 100. ing. The probe unit 3 includes a plurality of probe pins 21 and is configured as a jig. In this case, the probe unit 3 defines the number and arrangement pattern of the probe pins 21 according to the position of the connection point H (see FIG. 2) for connecting the electrical parts provided on each conductor pattern P of the circuit board 100. Has been. The moving mechanism 4 executes probing by moving the probe unit 3 in the vertical direction under the control of the control unit 15.

検査部5は、図1に示すように、スキャナ部11、検査用信号生成部12、測定部13、記憶部14および制御部15を備えて構成されている。スキャナ部11は、複数のスイッチ(図示せず)を備えて構成され、制御部15の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、プローブユニット3におけるプローブピン21と検査用信号生成部12との接断(接続および切断)、およびプローブピン21と測定部13との接断を行う。   As shown in FIG. 1, the inspection unit 5 includes a scanner unit 11, an inspection signal generation unit 12, a measurement unit 13, a storage unit 14, and a control unit 15. The scanner unit 11 includes a plurality of switches (not shown), and switches each switch to an on state or an off state according to the control of the control unit 15, whereby the probe pin 21 and the inspection signal in the probe unit 3 are switched. Connection / disconnection (connection and disconnection) with the generation unit 12 and connection / disconnection between the probe pin 21 and the measurement unit 13 are performed.

検査用信号生成部12は、電圧信号生成回路31および電流信号生成回路32を備えて構成されている。電圧信号生成回路31は、制御部15の制御に従い、電圧信号Sv(本発明における絶縁検査用信号)を生成する。電流信号生成回路32は、制御部15の制御に従い、電流信号Si(本発明における導通検査用信号)を生成する。測定部13は、電圧信号Svの供給に伴って導体パターンP間に流れる電流(本発明における物理量の一例)を測定する。また、測定部13は、電流信号Siの供給に伴って導体パターンPの両端部間(両接続点H,H間)に生じる電圧(本発明における物理量の他の一例)を測定する。   The inspection signal generation unit 12 includes a voltage signal generation circuit 31 and a current signal generation circuit 32. The voltage signal generation circuit 31 generates a voltage signal Sv (insulation inspection signal in the present invention) under the control of the control unit 15. The current signal generation circuit 32 generates a current signal Si (conduction test signal in the present invention) under the control of the control unit 15. The measuring unit 13 measures a current (an example of a physical quantity in the present invention) that flows between the conductor patterns P with the supply of the voltage signal Sv. Further, the measurement unit 13 measures a voltage (another example of the physical quantity in the present invention) generated between both ends of the conductor pattern P (between both connection points H and H) with the supply of the current signal Si.

記憶部14は、制御部15によって実行される検査処理50(図5参照)において用いられる接続データDcを記憶する。この場合、接続データDcは、本発明における接続データの一例であって、図3に概念的に示すように、回路基板100に実装されている各電子部品E1〜E4が接続されている導体パターンPを特定可能な情報を含んで構成されている。また、記憶部14は、制御部15によって生成される導体パターン群データDg(図4参照)を記憶する。   The storage unit 14 stores connection data Dc used in the inspection process 50 (see FIG. 5) executed by the control unit 15. In this case, the connection data Dc is an example of connection data in the present invention, and, as conceptually shown in FIG. 3, a conductor pattern to which the respective electronic components E1 to E4 mounted on the circuit board 100 are connected. It includes information that can identify P. The storage unit 14 stores conductor pattern group data Dg (see FIG. 4) generated by the control unit 15.

制御部15は、図外の操作部から出力される操作信号に従って移動機構4および検査部5を構成する各構成要素を制御する。具体的には、制御部15は、移動機構4によるプローブユニット3の移動を制御する。また、制御部15は、検査用信号生成部12による電圧信号Svおよび電流信号Siの生成を制御すると共にスキャナ部11による接断処理を制御することにより、回路基板100の導体パターンPに対して電圧信号Svおよび電流信号Siを供給させる。また、制御部15は、検査処理50において、後にそれぞれ詳述する、第1絶縁検査、第2絶縁検査、第3絶縁検査および導通検査を実行する。   The control unit 15 controls each component constituting the moving mechanism 4 and the inspection unit 5 according to an operation signal output from an operation unit (not shown). Specifically, the control unit 15 controls the movement of the probe unit 3 by the moving mechanism 4. Further, the control unit 15 controls the generation of the voltage signal Sv and the current signal Si by the inspection signal generation unit 12 and also controls the connection / disconnection processing by the scanner unit 11, so that the conductor pattern P of the circuit board 100 is controlled. The voltage signal Sv and the current signal Si are supplied. In the inspection process 50, the control unit 15 performs a first insulation inspection, a second insulation inspection, a third insulation inspection, and a continuity inspection, which will be described in detail later.

また、制御部15は、本発明における処理部として機能し、回路基板100における各導体パターンPの中から、電子部品Eが接続されている全ての導体パターンPで構成される第1導体パターン群Gf(図2参照)を接続データDcに基づいて特定する。また、制御部15は、電子部品Eが接続されていない全ての導体パターンPで構成される第2導体パターン群Gs(同図参照)を接続データDcに基づいて特定する。さらに、制御部15は、電子部品Eを介して互いに接続されている導体パターンPで構成される第3導体パターン群Gt1〜Gt3(同図参照:以下、区別しないときには「第3導体パターン群Gt」ともいう)を接続データDcに基づいて特定する。また、制御部15は、各導体パターン群Gf,Gs,Gtをそれぞれ構成する導体パターンPを示す情報を含んだ導体パターン群データDg(図4参照)を生成して記憶部14に記憶させる。なお、各導体パターン群Gf,Gs,Gtを特定する処理が本発明における特定処理に相当する。   In addition, the control unit 15 functions as a processing unit in the present invention, and is a first conductor pattern group composed of all the conductor patterns P to which the electronic component E is connected from among the conductor patterns P in the circuit board 100. Gf (see FIG. 2) is specified based on the connection data Dc. Moreover, the control part 15 specifies 2nd conductor pattern group Gs (refer the same figure) comprised by all the conductor patterns P to which the electronic component E is not connected based on the connection data Dc. Further, the control unit 15 uses the third conductor pattern groups Gt1 to Gt3 configured by the conductor patterns P connected to each other via the electronic component E (see the same figure: hereinafter, the “third conductor pattern group Gt Is also specified based on the connection data Dc. In addition, the control unit 15 generates conductor pattern group data Dg (see FIG. 4) including information indicating the conductor patterns P constituting the respective conductor pattern groups Gf, Gs, and Gt, and stores them in the storage unit 14. The process of specifying each conductor pattern group Gf, Gs, Gt corresponds to the specifying process in the present invention.

次に、回路基板検査装置1を用いて本発明に係る回路基板検査方法に従い、回路基板100における各導体パターンPの間の絶縁状態および各導体パターンPの導通状態を検査する方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。   Next, in accordance with the circuit board inspection method according to the present invention using the circuit board inspection apparatus 1, a method for inspecting the insulation state between the conductor patterns P and the conduction state of each conductor pattern P in the circuit board 100, and at that time The operation of the circuit board inspection apparatus 1 will be described with reference to the drawings.

まず、検査対象の回路基板100を基板保持部2における保持板(図示せず)に載置し、次いで、基板保持部2のクランプ機構(図示せず)で回路基板100の端部を挟み込んで固定することにより、回路基板100を基板保持部2に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部15が、操作部から出力された操作信号に従い、移動機構4を制御してプローブユニット3を下向きに移動させる。これにより、プローブユニット3の各プローブピン21の先端部が各導体パターンPの各接続点Hに接触(プロービング)させられる。   First, the circuit board 100 to be inspected is placed on a holding plate (not shown) in the board holding unit 2, and then the end of the circuit board 100 is sandwiched by a clamp mechanism (not shown) of the board holding unit 2. By fixing, the circuit board 100 is held by the board holding part 2. Subsequently, an inspection start operation is performed using an operation unit (not shown). At this time, the control unit 15 controls the moving mechanism 4 according to the operation signal output from the operation unit to move the probe unit 3 downward. Thereby, the tip of each probe pin 21 of the probe unit 3 is brought into contact (probing) with each connection point H of each conductor pattern P.

次いで、制御部15は、図5に示す検査処理50を実行する。この検査処理50では、制御部15は、記憶部14から接続データDcを読み出す(ステップ51)。続いて、制御部15は、接続データDcに基づいて各導体パターン群Gf,Gs,Gtを特定する特定処理を実行する(ステップ52)。この特定処理では、制御部15は、図2に示すように、いずれかの電子部品Eが接続されている導体パターンP1〜P12で構成される第1導体パターン群Gfを特定すると共に、電子部品Eが接続されていない導体パターンP13〜P24で構成される第2導体パターン群Gsを特定する。また、制御部15は、同図に示すように、電子部品E1を介して接続されている導体パターンP1〜P8で構成される第3導体パターン群Gt1、電子部品E2,E3を介して接続されている導体パターンP9,P10で構成される第3導体パターン群Gt2、および電子部品E4を介して接続されている導体パターンP11,P12で構成される第3導体パターン群Gt3を特定する。次いで、制御部15は、各導体パターン群Gf,Gs,Gtをそれぞれ構成する導体パターンPを示す情報を含んだ導体パターン群データDg(図4参照)を生成して記憶部14に記憶させる(ステップ53:導体パターン群データDgの生成および記録)。   Next, the control unit 15 executes an inspection process 50 shown in FIG. In this inspection process 50, the control unit 15 reads the connection data Dc from the storage unit 14 (step 51). Subsequently, the control unit 15 executes a specifying process for specifying each conductor pattern group Gf, Gs, Gt based on the connection data Dc (step 52). In this specifying process, the control unit 15 specifies the first conductor pattern group Gf composed of the conductor patterns P1 to P12 to which any one of the electronic components E is connected, as shown in FIG. A second conductor pattern group Gs composed of conductor patterns P13 to P24 to which E is not connected is specified. Further, as shown in the figure, the control unit 15 is connected via a third conductor pattern group Gt1 composed of conductor patterns P1 to P8 connected via an electronic component E1, and electronic components E2 and E3. The third conductor pattern group Gt2 composed of the conductor patterns P9 and P10 and the third conductor pattern group Gt3 composed of the conductor patterns P11 and P12 connected via the electronic component E4 are specified. Next, the control unit 15 generates conductor pattern group data Dg (see FIG. 4) including information indicating the conductor patterns P constituting the conductor pattern groups Gf, Gs, and Gt, and stores them in the storage unit 14 (see FIG. 4). Step 53: Generation and recording of conductor pattern group data Dg).

この場合、上記したように、この回路基板検査装置1では、制御部15が接続データDcに基づいて第1導体パターン群Gf、第2導体パターン群Gsおよび第3導体パターン群Gtを特定する。このため、この回路基板検査装置1では、どの導体パターンPが電子部品Eによって接続されているかを調査して各導体パターン群Gf,Gs,Gtを特定する作業が不要なため、その分、検査効率を向上させることが可能となっている。   In this case, as described above, in the circuit board inspection apparatus 1, the control unit 15 specifies the first conductor pattern group Gf, the second conductor pattern group Gs, and the third conductor pattern group Gt based on the connection data Dc. For this reason, in this circuit board inspection apparatus 1, it is unnecessary to investigate which conductor pattern P is connected by the electronic component E and specify each conductor pattern group Gf, Gs, Gt. Efficiency can be improved.

続いて、制御部15は、第1絶縁検査を実行する(ステップ54)。この第1絶縁検査では、制御部15は、検査用信号生成部12の電圧信号生成回路31を制御して電圧信号Sv(一例として、10V〜1000V程度の高い直流電圧)を生成させる。次いで、制御部15は、記憶部14から導体パターン群データDgを読み出して、その導体パターン群データDgに基づいて第1導体パターン群Gfを構成する導体パターンP1〜P12、および第2導体パターン群Gsを構成する導体パターンPを特定する。   Subsequently, the control unit 15 performs a first insulation test (step 54). In the first insulation test, the control unit 15 controls the voltage signal generation circuit 31 of the test signal generation unit 12 to generate a voltage signal Sv (for example, a high DC voltage of about 10V to 1000V). Next, the control unit 15 reads the conductor pattern group data Dg from the storage unit 14, and based on the conductor pattern group data Dg, the conductor patterns P1 to P12 and the second conductor pattern group constituting the first conductor pattern group Gf. The conductor pattern P constituting Gs is specified.

続いて、制御部15は、スキャナ部11を制御して、第1導体パターン群Gf内の(第1導体パターン群Gfを構成する)全ての導体パターンP1〜P12の各接続点Hに接触しているプローブピン21を電圧信号生成回路31に接続すると共に、第2導体パターン群Gs内(第2導体パターン群Gsを構成する)の全ての導体パターンP13〜P24の各接続点Hに接触しているプローブピン21をグランド電位に接続する。これにより、電圧信号Svが各プローブピン21を介して、第1導体パターン群Gf内の各導体パターンPと第2導体パターン群Gs内の各導体パターンPとの間に供給(印加)される。   Subsequently, the control unit 15 controls the scanner unit 11 to contact each connection point H of all the conductor patterns P1 to P12 in the first conductor pattern group Gf (which constitutes the first conductor pattern group Gf). The probe pin 21 connected to the voltage signal generation circuit 31 is in contact with the connection points H of all the conductor patterns P13 to P24 in the second conductor pattern group Gs (which constitutes the second conductor pattern group Gs). The probe pin 21 is connected to the ground potential. Thus, the voltage signal Sv is supplied (applied) between each conductor pattern P in the first conductor pattern group Gf and each conductor pattern P in the second conductor pattern group Gs via each probe pin 21. .

この場合、上記したように、第1導体パターン群Gf内の全ての導体パターンPがプローブピン21を介して検査用信号生成部12に接続されて各導体パターンPが同電位(この例では、電圧信号Svの電位)に維持され、第2導体パターン群Gs内の全ての導体パターンPがプローブピン21を介してグランド電位に接続されて各導体パターンPが同電位(この例では、グランド電位)に維持されている。このため、第1導体パターン群Gf内の各導体パターンPの間に大きな電位差が生じることに起因する電子部品E破損確実に防止される。 In this case, as described above, all the conductor patterns P in the first conductor pattern group Gf are connected to the inspection signal generation unit 12 via the probe pins 21 so that each conductor pattern P has the same potential (in this example, Is maintained at the potential of the voltage signal Sv), and all the conductor patterns P in the second conductor pattern group Gs are connected to the ground potential via the probe pins 21 so that each conductor pattern P has the same potential (in this example, the ground potential). ) Is maintained. Therefore, a large potential difference is caused by electronic components E to occur breakage is reliably prevented between the conductor patterns P in the first conductive pattern group Gf.

次いで、制御部15は、測定部13に対して、電圧信号Svの供給に伴って第1導体パターン群Gfと第2導体パターン群Gsとの間に流れる電流を測定させる。続いて、制御部15は、測定部13によって測定された電流の測定値および電圧信号Svの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して第1導体パターン群Gf内の導体パターンPと第2導体パターン群Gs内の導体パターンPとの間の絶縁状態の良否を検査する。この場合、制御部15は、算出した抵抗値が基準値未満のときには、絶縁状態が不良と判別して、その旨を図外の表示部に表示させて検査処理50を終了する。   Next, the control unit 15 causes the measurement unit 13 to measure the current flowing between the first conductor pattern group Gf and the second conductor pattern group Gs as the voltage signal Sv is supplied. Subsequently, the control unit 15 calculates a resistance value based on the current measurement value measured by the measurement unit 13 and the voltage value of the voltage signal Sv, and compares the resistance value with a predetermined reference value to determine the first value. The quality of the insulation state between the conductor pattern P in the conductor pattern group Gf and the conductor pattern P in the second conductor pattern group Gs is inspected. In this case, when the calculated resistance value is less than the reference value, the control unit 15 determines that the insulation state is defective, displays that fact on a display unit outside the figure, and ends the inspection process 50.

一方、上記の第1絶縁検査において、算出した抵抗値が基準値以上のときには、制御部15は、絶縁状態が良好と判別して、次いで、第2絶縁検査を実行する(ステップ55)。この第2絶縁検査では、制御部15は、検査用信号生成部12の電圧信号生成回路31を制御して電圧信号Svを生成させる。続いて、制御部15は、記憶部14から導体パターン群データDgを読み出して、その導体パターン群データDgに基づき、各第3導体パターン群Gtのうちの1つの第3導体パターン群Gt(例えば、第3導体パターン群Gt1:図2参照)を構成する導体パターンP(この例では、導体パターンP1〜P8:同図参照)を特定すると共に、他の第3導体パターン群Gt(例えば、第3導体パターン群Gt2:同図参照)を構成する導体パターンP(この例では、導体パターンP9,P10:同図参照)を特定する。次いで、制御部15は、スキャナ部11を制御して、第3導体パターン群Gt1内の全ての導体パターンP1〜P8の各接続点Hに接触しているプローブピン21を電圧信号生成回路31に接続すると共に、第3導体パターン群Gt1以外の他の第3導体パターン群Gt2内の全ての導体パターンP9,P10の各接続点Hに接触しているプローブピン21をグランド電位に接続する。   On the other hand, when the calculated resistance value is equal to or greater than the reference value in the first insulation test, the control unit 15 determines that the insulation state is good, and then executes the second insulation test (step 55). In the second insulation test, the control unit 15 controls the voltage signal generation circuit 31 of the test signal generation unit 12 to generate the voltage signal Sv. Subsequently, the control unit 15 reads the conductor pattern group data Dg from the storage unit 14, and based on the conductor pattern group data Dg, one third conductor pattern group Gt (for example, among the third conductor pattern groups Gt) , A conductor pattern P (in this example, conductor patterns P1 to P8: see the same figure) constituting the third conductor pattern group Gt1: see FIG. 2, and another third conductor pattern group Gt (for example, A conductor pattern P (in this example, conductor patterns P9, P10: see the figure) constituting the three conductor pattern group Gt2: see the figure) is specified. Next, the control unit 15 controls the scanner unit 11 so that the probe pin 21 in contact with each connection point H of all the conductor patterns P1 to P8 in the third conductor pattern group Gt1 is supplied to the voltage signal generation circuit 31. The probe pins 21 that are in contact with the connection points H of all the conductor patterns P9 and P10 in the third conductor pattern group Gt2 other than the third conductor pattern group Gt1 are connected to the ground potential.

これにより、電圧信号Svが、第3導体パターン群Gt1内の各導体パターンPと、第3導体パターン群Gt2内の各導体パターンPとの間に各プローブピン21を介して供給(印加)される。なお、この例では、第3導体パターン群Gt1側から見たときの第3導体パターン群Gt2内の各導体パターンP、および第3導体パターン群Gtf2側から見たときの第3導体パターン群Gt1内の各導体パターンPが、本発明における「第1導体パターン群内であってかつ第3導体パターン群外の導体パターン」にそれぞれ相当する。   As a result, the voltage signal Sv is supplied (applied) via the probe pins 21 between the conductor patterns P in the third conductor pattern group Gt1 and the conductor patterns P in the third conductor pattern group Gt2. The In this example, each conductor pattern P in the third conductor pattern group Gt2 when viewed from the third conductor pattern group Gt1 side, and the third conductor pattern group Gt1 when viewed from the third conductor pattern group Gtf2 side. Each of the conductor patterns P corresponds to “a conductor pattern in the first conductor pattern group and outside the third conductor pattern group” in the present invention.

この場合、この第2絶縁検査においても、第3導体パターン群Gt1内の全ての各導体パターンPが同電位に維持され、第3導体パターン群Gt2内の全ての各導体パターンPが同電位に維持されているため、上記した第1絶縁検査と同様にして、同じ第3導体パターン群Gt内の各導体パターンP間に接続されている電子部品Eが破損する事態が確実に防止される。   In this case, also in the second insulation inspection, all the conductor patterns P in the third conductor pattern group Gt1 are maintained at the same potential, and all the conductor patterns P in the third conductor pattern group Gt2 are maintained at the same potential. Therefore, the electronic component E connected between the conductor patterns P in the same third conductor pattern group Gt is surely prevented from being damaged in the same manner as the first insulation inspection described above.

続いて、制御部15は、測定部13に対して、電圧信号Svの供給に伴って第3導体パターン群Gt1と第3導体パターン群Gt2との間に流れる電流を測定させる。次いで、制御部15は、測定部13によって測定された電流の測定値および電圧信号Svの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して第3導体パターン群Gt1内の導体パターンPと第3導体パターン群Gt2内の導体パターンPとの間(電圧信号Svを供給している導体パターンPの間)の絶縁状態の良否を検査する。   Subsequently, the control unit 15 causes the measurement unit 13 to measure the current that flows between the third conductor pattern group Gt1 and the third conductor pattern group Gt2 as the voltage signal Sv is supplied. Next, the control unit 15 calculates a resistance value based on the measured current value measured by the measuring unit 13 and the voltage value of the voltage signal Sv, compares the resistance value with a predetermined reference value, and compares the resistance value with a predetermined reference value. The quality of the insulation state between the conductor pattern P in the pattern group Gt1 and the conductor pattern P in the third conductor pattern group Gt2 (between the conductor patterns P supplying the voltage signal Sv) is inspected.

続いて、制御部15は、上記と同様にして、第3導体パターン群Gt1内の導体パターンPと第3導体パターン群Gt3内の導体パターンPとの間、および第3導体パターン群Gt2内の導体パターンPと第3導体パターン群Gt3内の導体パターンPとの間の絶縁状態の良否検査を順次行う。   Subsequently, in the same manner as described above, the control unit 15 is configured between the conductor pattern P in the third conductor pattern group Gt1 and the conductor pattern P in the third conductor pattern group Gt3, and in the third conductor pattern group Gt2. The quality inspection of the insulation state between the conductor pattern P and the conductor pattern P in the third conductor pattern group Gt3 is sequentially performed.

次いで、制御部15は、全ての第3導体パターン群Gt間についての絶縁状態の良否検査が終了したときには、各第3導体パターン群Gt内の各導体パターンPの間の絶縁状態の良否を検査する。この場合、制御部15は、電圧信号生成回路31を制御して、電子部品Eに印加しても破損しない程度の低電圧の電圧信号Sv(一例として、0.1V〜0.5V程度の直流電圧)を生成させる。続いて、各第3導体パターン群Gtの1つ(例えば第3導体パターン群Gt1)内の各導体パターンPの中から2つの導体パターンPを選択して、一方の導体パターンPの接続点Hに接触しているプローブピン21を電圧信号生成回路31に接続すると共に、他方の導体パターンPの接続点Hに接触しているプローブピン21をグランド電位に接続する。これにより、低電圧の電圧信号Svが各プローブピン21を介して、両導体パターンPの間に供給(印加)される。   Next, when the quality check of the insulation state between all the third conductor pattern groups Gt is completed, the control unit 15 checks the quality of the insulation state between the conductor patterns P in each third conductor pattern group Gt. To do. In this case, the control unit 15 controls the voltage signal generation circuit 31 so that the voltage signal Sv is a low voltage that does not break even when applied to the electronic component E (for example, a direct current of about 0.1 V to 0.5 V). Voltage). Subsequently, two conductor patterns P are selected from the conductor patterns P in one of the third conductor pattern groups Gt (for example, the third conductor pattern group Gt1), and the connection point H of one conductor pattern P is selected. Is connected to the voltage signal generation circuit 31, and the probe pin 21 in contact with the connection point H of the other conductor pattern P is connected to the ground potential. As a result, a low voltage signal Sv is supplied (applied) between the conductor patterns P via the probe pins 21.

次いで、制御部15は、測定部13に対して、電圧信号Svの供給に伴って両導体パターンPの間に流れる電流を測定させる。続いて、制御部15は、測定部13によって測定された電流の測定値および電圧信号Svの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して両導体パターンPの間の絶縁状態の良否を検査する。次いで、制御部15は、第3導体パターン群Gt1内の各導体パターンPの中から2つを選択する全ての組み合わせについての絶縁状態の良否検査を順次行う。続いて、制御部15は、同様にして、他の第3導体パターン群Gt内における導体パターンPの間の絶縁状態の良否検査を行い、全ての第3導体パターン群Gtについての良否検査を終了したときには、検査結果を図外の表示部に表示させる。   Next, the control unit 15 causes the measurement unit 13 to measure the current flowing between the two conductor patterns P as the voltage signal Sv is supplied. Subsequently, the control unit 15 calculates a resistance value based on the measured current value measured by the measuring unit 13 and the voltage value of the voltage signal Sv, compares the resistance value with a predetermined reference value, and compares both the conductors. The quality of the insulation state between the patterns P is inspected. Next, the control unit 15 sequentially performs the quality check of the insulation state for all combinations that select two of the conductor patterns P in the third conductor pattern group Gt1. Subsequently, the control unit 15 similarly performs a quality test of the insulation state between the conductor patterns P in the other third conductor pattern group Gt, and ends the quality test for all the third conductor pattern groups Gt. When it is done, the inspection result is displayed on a display unit outside the figure.

この場合、2つの導体パターンPに電圧信号Svを供給して行う絶縁状態の良否検査を、第3導体パターン群Gt内の各導体パターンPの中から2つを選択する全ての組み合わせについて行う上記の方式(総当たり方式)の検査に代えて、バルクショート方式で検査を行うこともできる。このバルクショート方式の検査では、第3導体パターン群Gt内の各導体パターンPの中から1つの導体パターンPを選択し、その1つを除く他の全ての導体パターンPを互いに接続した状態で、上記1つの導体パターンPと互いに接続した他の各導体パターンPとの間に電圧信号Svを供給して、その1つの導体パターンと他の各導体パターンPとの間の抵抗値を測定し、その抵抗値と基準値とを比較して絶縁状態を検査する。このバルクショート方式の検査では、(第3導体パターン群Gt内の全ての導体パターンPの数−1)回の検査を行うことで、第3導体パターン群Gt内の全ての導体パターンPについての絶縁状態の良否検査を行うことができるため、第3絶縁検査の検査効率の向上が可能となる。   In this case, the insulation state pass / fail inspection performed by supplying the voltage signal Sv to the two conductor patterns P is performed for all combinations of selecting two of the conductor patterns P in the third conductor pattern group Gt. In place of this method (brute force method) inspection, the bulk short method can also be used for inspection. In this bulk short test, one conductor pattern P is selected from each conductor pattern P in the third conductor pattern group Gt, and all other conductor patterns P except for the one are connected to each other. The voltage signal Sv is supplied between the one conductor pattern P and the other conductor patterns P connected to each other, and the resistance value between the one conductor pattern P and the other conductor patterns P is measured. Then, the insulation value is inspected by comparing the resistance value with the reference value. In this bulk short test, (number of all the conductor patterns P in the third conductor pattern group Gt-1) times of inspection is performed, so that all the conductor patterns P in the third conductor pattern group Gt are tested. Since the quality inspection of the insulation state can be performed, the inspection efficiency of the third insulation inspection can be improved.

また、上記した総当たり方式の検査やバルクショート方式の検査に代えて、いわゆるマルチプル方式で検査を行うこともできる。このマルチプル方式の検査では、第3導体パターン群Gt内の各導体パターンPを2つのグループ(Aグループ、Bグループ)にグループ分けし、各グループ内において各導体パターンPを互いに同電位としつつ各導体パターンPに電圧信号Svを供給して、各導体パターンP間の絶縁状態が良好であるか否かを検査する。そして、この検査を、グループ分けの内容(各グループに所属させる導体パターンPやその数)を所定の規則に従って変更しつつ所定の回数だけ行う。この場合、全ての導体パターンP間の絶縁状態が良好であるか否かを検査するのに必要な検査回数(グループ分けの回数)は、全ての導体パターンPの数をNとしたときに、logN以上であってlogNに最も近い整数で規定される(例えば、N=8のときには3回)。このため、このマルチプル方式の検査では、上記した総当たり方式の検査やバルクショート方式の検査よりもさらに少ない検査回数で第3導体パターン群Gt内の全ての導体パターンPについての絶縁状態の良否検査を行うことができる。 Further, in place of the round-robin inspection and the bulk short inspection described above, the so-called multiple inspection can be performed. In this multiple inspection, each conductor pattern P in the third conductor pattern group Gt is divided into two groups (group A and group B), and each conductor pattern P is set to the same potential in each group. A voltage signal Sv is supplied to the conductor pattern P to inspect whether or not the insulation state between the conductor patterns P is good. Then, this inspection is performed a predetermined number of times while changing the contents of grouping (conductor patterns P belonging to each group and the number thereof) according to a predetermined rule. In this case, the number of inspections (number of groupings) required for inspecting whether the insulation state between all the conductor patterns P is good is as follows: a is log 2 N or more defined by the integer closest to log 2 N (e.g., 3 times at the time of N = 8). For this reason, in this multiple method inspection, the insulation state pass / fail inspection for all conductor patterns P in the third conductor pattern group Gt is performed with a smaller number of inspections than the brute force inspection and bulk short inspection. It can be performed.

次いで、制御部15は、第3絶縁検査を実行する(ステップ56)。この第3絶縁検査では、制御部15は、検査用信号生成部12の電圧信号生成回路31を制御して電圧信号Svを生成させる。続いて、制御部15は、記憶部14から導体パターン群データDgを読み出して、その導体パターン群データDgに基づいて第2導体パターン群Gsを構成する導体パターンP13〜P24を特定する。   Next, the control unit 15 performs a third insulation test (step 56). In the third insulation test, the control unit 15 controls the voltage signal generation circuit 31 of the test signal generation unit 12 to generate the voltage signal Sv. Subsequently, the control unit 15 reads the conductor pattern group data Dg from the storage unit 14, and specifies the conductor patterns P13 to P24 constituting the second conductor pattern group Gs based on the conductor pattern group data Dg.

次いで、制御部15は、スキャナ部11を制御して、第2導体パターン群Gs内の(第2導体パターン群Gsを構成する)各導体パターンPの中から2つの導体パターンPを選択して、一方の導体パターンPの接続点Hに接触しているプローブピン21を電圧信号生成回路31に接続すると共に、他方の導体パターンPの接続点Hに接触しているプローブピン21をグランド電位に接続する。これにより、電圧信号Svが各プローブピン21を介して、両導体パターンPの間に供給(印加)される。   Next, the control unit 15 controls the scanner unit 11 to select two conductor patterns P from each conductor pattern P in the second conductor pattern group Gs (which constitutes the second conductor pattern group Gs). The probe pin 21 in contact with the connection point H of one conductor pattern P is connected to the voltage signal generation circuit 31, and the probe pin 21 in contact with the connection point H of the other conductor pattern P is set to the ground potential. Connecting. As a result, the voltage signal Sv is supplied (applied) between the conductor patterns P via the probe pins 21.

続いて、制御部15は、測定部13に対して、電圧信号Svの供給に伴って両導体パターンPの間に流れる電流を測定させる。次いで、制御部15は、測定部13によって測定された電流の測定値および電圧信号Svの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して両導体パターンPの間の絶縁状態の良否を検査する。続いて、制御部15は、第2導体パターン群Gs内の各導体パターンPの中から2つを選択する全ての組み合わせについての絶縁状態の良否検査を順次行う。次いで、制御部15は、全ての導体パターンPの間についての絶縁状態の良否検査を終了したときには、検査結果を図外の表示部に表示させる。この場合、第2絶縁検査と同様にして、総当たり方式の検査に代えて、上記したバルクショート方式やマルチプル方式で検査を行うこともできる。   Subsequently, the control unit 15 causes the measurement unit 13 to measure the current flowing between the two conductor patterns P as the voltage signal Sv is supplied. Next, the control unit 15 calculates a resistance value based on the measured current value measured by the measuring unit 13 and the voltage value of the voltage signal Sv, compares the resistance value with a predetermined reference value, and forms both conductor patterns. The insulation state between P is checked for quality. Subsequently, the control unit 15 sequentially performs the quality check of the insulation state for all combinations that select two of the conductor patterns P in the second conductor pattern group Gs. Next, the control unit 15 displays the inspection result on a display unit (not shown) when the inspection of the insulation state between all the conductor patterns P is completed. In this case, in the same manner as in the second insulation inspection, the bulk short method or the multiple method can be used instead of the round-robin method.

また、制御部15は、上記した第2絶縁検査および第3絶縁検査の少なくとも一方(いずれかまたは双方)に並行して導通検査を実行する(ステップ57)。この導通検査では、制御部15は、検査用信号生成部12の電流信号生成回路32を制御して電流信号Siを生成させる。続いて、制御部15は、各導体パターンPの中から、第2絶縁検査および第3絶縁検査のいずれもが行われていない導体パターンP(両絶縁検査の対象となっていない導体パターンP)を導通検査対象の導体パターンPとして選択する。次いで、制御部15は、スキャナ部11を制御して、選択した導体パターンPの一端部の接続点Hに接触しているプローブピン21を電流信号生成回路32に接続すると共に、その導体パターンPの他端部の接続点Hに接触しているプローブピン21をグランド電位に接続する。これにより、その導体パターンPに電流信号Siが供給される。   In addition, the control unit 15 performs a continuity test in parallel with at least one (either or both) of the second insulation test and the third insulation test described above (step 57). In this continuity test, the control unit 15 controls the current signal generation circuit 32 of the test signal generation unit 12 to generate the current signal Si. Subsequently, the control unit 15 performs a conductor pattern P in which neither the second insulation inspection nor the third insulation inspection is performed from among the respective conductor patterns P (conductor pattern P not subjected to both insulation inspections). Is selected as the conductor pattern P to be inspected. Next, the control unit 15 controls the scanner unit 11 to connect the probe pin 21 that is in contact with the connection point H at one end of the selected conductor pattern P to the current signal generation circuit 32 and also to the conductor pattern P. The probe pin 21 that is in contact with the connection point H at the other end is connected to the ground potential. Thereby, the current signal Si is supplied to the conductor pattern P.

続いて、制御部15は、測定部13に対して、電流信号Siの供給に伴って導通検査対象の導体パターンPの両端部間(両接続点H,H間)に生じる電圧を測定させる。次いで、制御部15は、測定部13によって測定された電圧の測定値および電流信号Siの電流値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較してその導体パターンPの導電状態を検査する。続いて、制御部15は、導通検査対象の導体パターンPを他の導体パターンPに変更して導通検査を順次実行する。   Subsequently, the control unit 15 causes the measurement unit 13 to measure a voltage generated between both end portions (between both connection points H and H) of the conductor pattern P to be inspected for continuity as the current signal Si is supplied. Next, the control unit 15 calculates a resistance value based on the measured voltage value measured by the measuring unit 13 and the current value of the current signal Si, compares the resistance value with a predetermined reference value, and compares the resistance value with the conductor pattern. Check the conductive state of P. Subsequently, the control unit 15 changes the conductor pattern P to be a continuity test to another conductor pattern P and sequentially executes the continuity test.

次いで、制御部15は、第2絶縁検査、第3絶縁検査および導通検査の全てが完了したときには、検査処理50を終了する。この場合、この回路基板検査装置1および回路基板検査方法では、上記したように第絶縁検査および第絶縁検査の少なくとも一方と導通検査とを並行して実行している。このため、この回路基板検査装置1および回路基板検査方法では、絶縁検査および導通検査のいずれか一方を行い、その後に両検査の他方を行う従来の回路基板検査装置と比較して、第絶縁検査および第絶縁検査の少なくとも一方と導通検査とを並行して行う時間の分だけ、全体としての検査時間を短縮することが可能となっている。 Next, the control unit 15 ends the inspection process 50 when all of the second insulation test, the third insulation test, and the continuity test are completed. In this case, in the circuit board inspection apparatus 1 and the circuit board inspection method, as described above, at least one of the second insulation inspection and the third insulation inspection and the continuity inspection are performed in parallel. Therefore, in the circuit board inspection apparatus 1 and the circuit board inspection method, the second insulation is compared with the conventional circuit board inspection apparatus that performs either one of the insulation inspection and the continuity inspection and then performs the other of the two inspections. The inspection time as a whole can be shortened by the time required to perform at least one of the inspection and the third insulation inspection in parallel with the continuity inspection.

このように、この回路基板検査装置1および回路基板検査方法では、第1絶縁検査において絶縁状態が良好と判別したときに、第2絶縁検査および第3絶縁検査を実行すると共に、第2絶縁検査および第3絶縁検査のいずれもが実行されていない導体パターンPの導通状態を検査する導通検査を第2絶縁検査および第3絶縁検査の少なくとも一方と並行して実行する。このため、この回路基板検査装置1および回路基板検査方法によれば、絶縁検査および導通検査のいずれか一方を実行した後に両検査の他方を実行する従来の回路基板検査装置と比較して、第絶縁検査および第絶縁検査の少なくとも一方と導通検査とを並行して行う時間の分だけ、全体としての検査時間を短縮することができる。したがって、この回路基板検査装置1および回路基板検査方法によれば、数多くの導体パターンPを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。 As described above, in the circuit board inspection apparatus 1 and the circuit board inspection method, when the insulation state is determined to be good in the first insulation inspection, the second insulation inspection and the third insulation inspection are performed, and the second insulation inspection is performed. The continuity test for inspecting the continuity state of the conductor pattern P on which neither of the third insulation test is performed is performed in parallel with at least one of the second insulation test and the third insulation test. For this reason, according to the circuit board inspection apparatus 1 and the circuit board inspection method, compared with the conventional circuit board inspection apparatus that executes the other of the two inspections after performing one of the insulation inspection and the continuity inspection, The inspection time as a whole can be reduced by the amount of time for performing at least one of the 2 insulation inspection and the third insulation inspection and the continuity inspection in parallel. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, it is possible to sufficiently improve the inspection efficiency when inspecting a circuit board having a large number of conductor patterns P.

また、この回路基板検査装置1および回路基板検査方法では、第2絶縁検査において、第1導体パターン群Gf内の各導体パターンPのうちの電子部品Eを介して互いに接続されている導体パターンPで構成される第3導体パターン群Gt内の導体パターンPを互いに同電位としつつ第1導体パターン群Gf内であってかつその第3導体パターン群Gt外の他の導体パターンPとの間に電圧信号Svを供給したときに生じる電流値に基づいて電圧信号Svが供給されている導体パターンPの間の絶縁状態を検査する。このため、この回路基板検査装置1および回路基板検査方法によれば、同一の第3導体パターン群Gt内における各導体パターンPの間に電位差が生じることに起因する電子部品Eの損傷を確実に回避することができる。   In the circuit board inspection apparatus 1 and the circuit board inspection method, the conductor patterns P connected to each other via the electronic component E among the conductor patterns P in the first conductor pattern group Gf in the second insulation inspection. The conductor patterns P in the third conductor pattern group Gt configured by the same electric potential as each other while being in the first conductor pattern group Gf and between the other conductor patterns P outside the third conductor pattern group Gt The insulation state between the conductor patterns P to which the voltage signal Sv is supplied is inspected based on the current value generated when the voltage signal Sv is supplied. For this reason, according to the circuit board inspection apparatus 1 and the circuit board inspection method, it is possible to reliably damage the electronic component E due to potential difference occurring between the conductor patterns P in the same third conductor pattern group Gt. It can be avoided.

また、この回路基板検査装置1および回路基板検査方法によれば、記憶部14に記憶されている接続データDcに基づいて各導体パターン群Gf,Gs,Gtを特定することにより、どの導体パターンPが電子部品Eによって接続されているかを調査して各導体パターン群Gf,Gs,Gtを特定する作業を不要とすることができる結果、その分、検査効率を向上させることができる。   Further, according to the circuit board inspection apparatus 1 and the circuit board inspection method, it is possible to identify which conductor pattern P by specifying each conductor pattern group Gf, Gs, Gt based on the connection data Dc stored in the storage unit 14. As a result, it is possible to eliminate the work of specifying the conductor pattern groups Gf, Gs, and Gt by checking whether they are connected by the electronic component E. As a result, the inspection efficiency can be improved accordingly.

なお、本発明は、上記した構成および方法に限定されない。例えば、第2絶縁検査を実行した後に第3絶縁検査を実行し、これらの両絶縁検査の少なくとも一方と並行して導通検査を実行する例について上記したが、第3絶縁検査を実行した後に第2絶縁検査を実行し、これらの両絶縁検査の少なくとも一方と並行して導通検査を実行する構成および方法を採用することもできる。また、第2絶縁検査と第3絶縁検査とを並行して実行し、さらに両絶縁検査と並行して導通検査を実行する構成および方法を採用することもできる。また、上記した第1絶縁検査、第2絶縁検査、第3絶縁検査および導通検査に加えて電子部品Eの良否検査を行う回路基板検査装置および回路基板検査方法に適用することもできる。   The present invention is not limited to the configuration and method described above. For example, the third insulation test is performed after the second insulation test is performed, and the continuity test is performed in parallel with at least one of these two insulation tests. However, after the third insulation test is performed, the second insulation test is performed. It is also possible to adopt a configuration and a method for performing two insulation tests and performing a continuity test in parallel with at least one of these two insulation tests. It is also possible to employ a configuration and method in which the second insulation test and the third insulation test are executed in parallel, and further, the continuity test is executed in parallel with both insulation tests. Further, in addition to the first insulation test, the second insulation test, the third insulation test, and the continuity test described above, the present invention can be applied to a circuit board inspection apparatus and a circuit board inspection method that perform a quality inspection of the electronic component E.

また、第2絶縁検査において、各第3導体パターン群Gt内の各導体パターンPを同電位として高電圧の電圧信号Sv(上記の例では、10V〜1000V程度の直流電圧)を用いて絶縁状態の良否検査を行った後に、低電圧の電圧信号Sv(上記の例では、0.1V〜0.5V程度の直流電圧)を用いて各第3導体パターン群Gt内の各導体パターンPの間の絶縁状態の良否検査を行う例について上記したが、第1導体パターン群Gf内の全ての導体パターンP(つまり、全ての第3導体パターン群Gt内の全ての導体パターンP)を対象として、低電圧の電圧信号Svを用いて、総当たり方式、バルクショート方式およびマルチプル方式のいずれかの方式で絶縁状態の良否検査を行う構成および方法を採用することもできる。   Further, in the second insulation inspection, each conductor pattern P in each third conductor pattern group Gt has the same potential and is insulated using a high voltage signal Sv (in the above example, a DC voltage of about 10V to 1000V). Between the conductor patterns P in each third conductor pattern group Gt using a low voltage signal Sv (in the above example, a DC voltage of about 0.1 V to 0.5 V). As described above with respect to the example of performing the pass / fail inspection of the insulation state, for all the conductor patterns P in the first conductor pattern group Gf (that is, all the conductor patterns P in all the third conductor pattern groups Gt), It is also possible to adopt a configuration and a method for performing a quality inspection of an insulation state by any one of a round-robin method, a bulk short method, and a multiple method using a low voltage signal Sv.

さらに、一面に導体パターンPが形成された回路基板100に対する検査を実行する構成および方法について上記したが、一対のプローブユニット3を備えて、両面に導体パターンPが形成された回路基板に対して検査を実行する構成および方法に適用することもできる。また、多層の回路基板や、基板内部に電子部品が内蔵された部品内蔵型の回路基板を検査する構成および方法に適用することもできる。さらに、プローブユニット3を備えて各導体パターンPにプローブピン21を一度に接触させる構成例について上記したが、一対(または複数対)のプローブピンを移動させて、電圧信号Svを供給すべき導体パターンPにのみプローブピンを接触させるフライングプローブタイプの回路基板検査装置に適用することもできる。また、3個の第3導体パターン群Gt、および12個の単独の導体パターンPを有する回路基板100に対して検査を実行する例について上記したが、第3導体パターン群Gtの数や単独の導体パターンPの数が回路基板100とは異なる各種の回路基板に対して検査を実行する際にも上記と同様の効果を実現することができるのは勿論である。   Further, the configuration and the method for executing the inspection on the circuit board 100 having the conductor pattern P formed on one surface have been described above, but the circuit board having the pair of probe units 3 and having the conductor pattern P formed on both surfaces is described above. It can also be applied to configurations and methods for performing inspections. Further, the present invention can also be applied to a configuration and method for inspecting a multilayer circuit board or a component-embedded circuit board in which an electronic component is built in the board. Further, the configuration example in which the probe unit 3 is provided and the probe pin 21 is brought into contact with each conductor pattern P at the same time has been described above. The present invention can also be applied to a flying probe type circuit board inspection apparatus in which probe pins are brought into contact only with the pattern P. In addition, the example in which the inspection is performed on the circuit board 100 having the three third conductor pattern groups Gt and the twelve individual conductor patterns P has been described above. Needless to say, the same effect as described above can be realized when the inspection is performed on various circuit boards in which the number of the conductor patterns P is different from that of the circuit board 100.

1 回路基板検査装置
5 検査部
14 記憶部
15 制御部
100 回路基板
Dc 接続データ
E1〜E4 電子部品
Gf 第1導体パターン群
Gs 第2導体パターン群
Gt1〜Gt3 第3導体パターン群
P1〜P24 導体パターン
Si 電流信号
Sv 電圧信号
DESCRIPTION OF SYMBOLS 1 Circuit board inspection apparatus 5 Inspection part 14 Memory | storage part 15 Control part 100 Circuit board Dc Connection data E1-E4 Electronic component Gf 1st conductor pattern group Gs 2nd conductor pattern group Gt1-Gt3 3rd conductor pattern group P1-P24 Conductor pattern Si current signal Sv voltage signal

Claims (4)

複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する検査部を備えた回路基板検査装置であって、
前記検査部は、前記電子部品が接続されている前記導体パターンで構成される第1導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第2導体パターン群内の当該導体パターンを互いに同電位としつつ当該第1導体パターン群内の当該導体パターンと当該第2導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第1絶縁検査を実行し、当該第1絶縁検査において当該絶縁状態が良好と判別したときに、
前記第1導体パターン群内の前記導体パターン間の絶縁状態を検査する第2絶縁検査、および前記第2導体パターン群内の前記導体パターン間の絶縁状態を検査する第3絶縁検査を実行すると共に、前記第2絶縁検査および前記第3絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する回路基板検査装置。
A circuit board inspection apparatus provided with an inspection unit for inspecting an insulation state between each conductor pattern and a conduction state of each conductor pattern in a circuit board having a plurality of conductor patterns and an electronic component connected to the conductor pattern. ,
The inspection unit is configured by the conductor pattern in which the conductor patterns in the first conductor pattern group configured by the conductor pattern to which the electronic component is connected are set to the same potential and the electronic component is not connected. Insulating state between the conductor pattern in the first conductor pattern group and the conductor pattern in the second conductor pattern group is inspected while keeping the conductor patterns in the second conductor pattern group to have the same potential. When the first insulation inspection is performed and the insulation state is determined to be good in the first insulation inspection,
While performing the 2nd insulation test which test | inspects the insulation state between the said conductor patterns in the said 1st conductor pattern group, and the 3rd insulation test which test | inspects the insulation state between the said conductor patterns in the said 2nd conductor pattern group, A circuit board inspection apparatus that performs a continuity test for inspecting a continuity state of the conductor pattern in which neither the second insulation test nor the third insulation test is performed in parallel with at least one of the both insulation tests.
前記検査部は、前記第2絶縁検査において、前記第1導体パターン群内の前記各導体パターンのうちの前記電子部品を介して互いに接続されている導体パターンで構成される第3導体パターン群内の当該導体パターンを互いに同電位としつつ、当該第3導体パターン群内の当該導体パターンと、当該第1導体パターン群内であってかつ当該第3導体パターン群外の前記導体パターンとの間の絶縁状態を検査する請求項1記載の回路基板検査装置。   In the second insulation inspection, the inspection unit includes a conductor pattern connected to each other via the electronic component among the conductor patterns in the first conductor pattern group. Between the conductor pattern in the third conductor pattern group and the conductor pattern in the first conductor pattern group and outside the third conductor pattern group. The circuit board inspection apparatus according to claim 1, wherein the circuit board inspection apparatus inspects an insulation state. 前記電子部品が接続されている前記導体パターンを特定可能な接続データを記憶する記憶部と、前記接続データに基づいて前記各導体パターン群を特定する特定処理を実行する処理部とを備えている請求項1または2記載の回路基板検査装置。   A storage unit that stores connection data capable of specifying the conductor pattern to which the electronic component is connected; and a processing unit that executes a specifying process of specifying each conductor pattern group based on the connection data. The circuit board inspection apparatus according to claim 1 or 2. 複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する回路基板検査方法であって、
前記電子部品が接続されている前記導体パターンで構成される第1導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第2導体パターン群内の当該導体パターンを互いに同電位としつつ当該第1導体パターン群内の当該導体パターンと当該第2導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第1絶縁検査を実行し、当該第1絶縁検査において当該絶縁状態が良好と判別したときに、
前記第1導体パターン群内の前記導体パターン間の絶縁状態を検査する第2絶縁検査、および前記第2導体パターン群内の前記導体パターン間の絶縁状態を検査する第3絶縁検査を実行すると共に、前記第2絶縁検査および前記第3絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する回路基板検査方法。
A circuit board inspection method for inspecting an insulation state between each conductor pattern and a conduction state of each conductor pattern in a circuit board having a plurality of conductor patterns and an electronic component connected to the conductor pattern,
The conductor pattern in the first conductor pattern group composed of the conductor pattern to which the electronic component is connected has the same potential as each other, and the second conductor is composed of the conductor pattern to which the electronic component is not connected. A first insulation test for inspecting an insulation state between the conductor pattern in the first conductor pattern group and the conductor pattern in the second conductor pattern group while keeping the conductor patterns in the pattern group at the same potential. And when the insulation state is determined to be good in the first insulation inspection,
While performing the 2nd insulation test which test | inspects the insulation state between the said conductor patterns in the said 1st conductor pattern group, and the 3rd insulation test which test | inspects the insulation state between the said conductor patterns in the said 2nd conductor pattern group, A circuit board inspection method for executing a continuity test for inspecting a continuity state of the conductor pattern in which neither the second insulation test nor the third insulation test is performed in parallel with at least one of the both insulation tests.
JP2009021070A 2009-02-02 2009-02-02 Circuit board inspection apparatus and circuit board inspection method Expired - Fee Related JP5208787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009021070A JP5208787B2 (en) 2009-02-02 2009-02-02 Circuit board inspection apparatus and circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009021070A JP5208787B2 (en) 2009-02-02 2009-02-02 Circuit board inspection apparatus and circuit board inspection method

Publications (2)

Publication Number Publication Date
JP2010175489A JP2010175489A (en) 2010-08-12
JP5208787B2 true JP5208787B2 (en) 2013-06-12

Family

ID=42706594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009021070A Expired - Fee Related JP5208787B2 (en) 2009-02-02 2009-02-02 Circuit board inspection apparatus and circuit board inspection method

Country Status (1)

Country Link
JP (1) JP5208787B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6143617B2 (en) * 2012-09-12 2017-06-07 日置電機株式会社 Circuit board inspection equipment
JP6169435B2 (en) * 2013-08-06 2017-07-26 日置電機株式会社 Substrate inspection apparatus and substrate inspection method
JP6143295B2 (en) * 2013-09-25 2017-06-07 日置電機株式会社 Circuit board inspection equipment
KR102382569B1 (en) * 2020-10-28 2022-04-01 주식회사 에머릭스 Method for inspecting printed assembly circuit board assembly using printed circuit board assembly inspection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56114771A (en) * 1980-02-14 1981-09-09 Hitachi Ltd Insulation testing method for electromagnetic package
WO1999042850A1 (en) * 1998-02-18 1999-08-26 Luther & Maelzer Gmbh Method and device for testing printed circuit boards
JP2001066351A (en) * 1999-08-30 2001-03-16 Sony Corp Circuit board-inspecting device and connector
JP2005017221A (en) * 2003-06-27 2005-01-20 Nidec-Read Corp Substrate inspecting method and device therefor
JP2007198758A (en) * 2006-01-24 2007-08-09 Hioki Ee Corp Apparatus and method for inspection

Also Published As

Publication number Publication date
JP2010175489A (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP4532570B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5208787B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5215072B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5160332B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5191805B2 (en) Inspection apparatus and inspection method
JP5875815B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6618826B2 (en) Circuit board inspection equipment
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
KR20090031663A (en) Board inspecting method and board inspecting device
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
JP5844096B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5485012B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6918659B2 (en) Circuit board inspection equipment
JP5430892B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5160331B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5329160B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2014020815A (en) Substrate inspection device and substrate inspection method
KR101471802B1 (en) Method of inspecting test jig
JP2007322127A (en) Method for inspecting substrate and substrate inspection system
JP5988557B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5474392B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2010014597A (en) Mobile contact inspection apparatus
JP6076034B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6222966B2 (en) Substrate inspection apparatus and substrate inspection method
JP5828697B2 (en) Circuit board inspection apparatus and circuit board inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5208787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees