JP5474392B2 - Circuit board inspection apparatus and circuit board inspection method - Google Patents

Circuit board inspection apparatus and circuit board inspection method Download PDF

Info

Publication number
JP5474392B2
JP5474392B2 JP2009082331A JP2009082331A JP5474392B2 JP 5474392 B2 JP5474392 B2 JP 5474392B2 JP 2009082331 A JP2009082331 A JP 2009082331A JP 2009082331 A JP2009082331 A JP 2009082331A JP 5474392 B2 JP5474392 B2 JP 5474392B2
Authority
JP
Japan
Prior art keywords
circuit board
conductor patterns
inspection
voltage signal
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009082331A
Other languages
Japanese (ja)
Other versions
JP2010236889A (en
Inventor
浩 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009082331A priority Critical patent/JP5474392B2/en
Publication of JP2010236889A publication Critical patent/JP2010236889A/en
Application granted granted Critical
Publication of JP5474392B2 publication Critical patent/JP5474392B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、回路基板における各導体パターンの導通状態および各導体パターンの間の絶縁状態を検査する回路基板検査装置および回路基板検査方法に関するものである。   The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for inspecting the conduction state of each conductor pattern and the insulation state between each conductor pattern on a circuit board.

この種の回路基板検査装置として、特開2001−66351号公報に開示された回路基板検査装置が知られている。この回路基板検査装置は、フィクスチャおよび接続計測部を備えて、回路基板における各導体パターン(ランドパターン)の導通検査や各導体パターンの間の絶縁検査を実行可能に構成されている。この場合、フィクスチャは、回路基板の各導体パターンに対応する複数のプローブピンがその上面に突出形成された下側フィクスチャと、回路基板の他面に実装された各電子部品間の隙間に対応して複数の当接ピンがその下面に形成されると共に昇降機構によって上下方向に移動させられる上側フィクスチャとで構成されている。この回路基板検査装置では、下側フィクスチャと上側フィクスチャとの間に回路基板を挟み込むことによって下側フィクスチャのプローブピンを各導体パターンに接触させて所定のプローブピンに対して信号源から信号を供給した状態で、接続計測部がプローブピンを介して入力する信号に基づいて各導体パターンの導通検査や各導体パターンの間の絶縁検査を行う。この場合、この種の回路基板検査装置では、一般的に、信号源や接続計測部とプローブピンとを接続する接続処理を実行して1つの導体パターンに信号を供給し、その状態でその1つの導体パターンに対する導通検査を行う。その際に、導体パターンの数の分だけ接続処理を繰り返して実行して、全ての導体パターンに対する導通検査を行っている。また、この種の回路基板検査装置では、一般的に、上記の接続処理を実行して一対の導体パターンの間に信号を供給し、その状態でその一対の導体パターンに対する導通検査を行う。そして、一対の導体パターンの組み合わせの数の分だけ接続処理を繰り返して実行して、全ての組み合わせに対する絶縁検査を行っている。   As this type of circuit board inspection apparatus, a circuit board inspection apparatus disclosed in Japanese Patent Laid-Open No. 2001-66351 is known. This circuit board inspection apparatus includes a fixture and a connection measurement unit, and is configured to be able to perform a continuity inspection of each conductor pattern (land pattern) on the circuit board and an insulation inspection between the conductor patterns. In this case, the fixture is a gap between a lower fixture in which a plurality of probe pins corresponding to each conductor pattern of the circuit board are formed to protrude on the upper surface and each electronic component mounted on the other surface of the circuit board. Correspondingly, a plurality of contact pins are formed on the lower surface of the contact pin, and the upper fixture is moved up and down by an elevating mechanism. In this circuit board inspection apparatus, the probe board of the lower fixture is brought into contact with each conductor pattern by sandwiching the circuit board between the lower fixture and the upper fixture, and a predetermined probe pin from the signal source. In a state where the signal is supplied, a continuity test of each conductor pattern and an insulation test between the conductor patterns are performed based on a signal input by the connection measuring unit via the probe pin. In this case, in this type of circuit board inspection apparatus, generally, a connection process for connecting a signal source or a connection measuring unit and a probe pin is executed to supply a signal to one conductor pattern, and in that state, Conduct a continuity test on the conductor pattern. At that time, the connection process is repeatedly executed by the number of the conductor patterns, and the continuity inspection is performed on all the conductor patterns. Further, in this type of circuit board inspection apparatus, generally, the above connection process is executed to supply a signal between a pair of conductor patterns, and in that state, a continuity inspection is performed on the pair of conductor patterns. Then, the connection process is repeated for the number of combinations of the pair of conductor patterns, and the insulation inspection is performed for all combinations.

特開2001−66351号公報(第3−5頁、第1図)JP 2001-66351 A (page 3-5, FIG. 1)

ところが、上記した回路基板検査装置を含む従来の回路基板検査装置には、以下の問題点がある。すなわち、従来の回路基板検査装置では、導体パターンの数の分だけ接続処理を繰り返して実行して全ての導体パターンに対する導通検査を行い、一対の導体パターンの組み合わせの数の分だけ接続処理を繰り返して実行して全ての組み合わせに対する絶縁検査を行っている。一方、上記の接続処理には、一般的に、複数のスイッチを備えたスキャナ装置が用いられる。この場合、このスキャナを用いた接続処理では、スイッチを動作させるための所定の時間が必要となる。したがって、導体パターンの数および一対の導体パターンの組み合わせの数の分だけ接続処理を実行する従来の回路基板検査装置では、数多くの導体パターンを有する回路基板に対する検査を行う際の接続処理に要する時間が長くなる結果、検査効率の向上が困難であるという問題点が存在する。   However, the conventional circuit board inspection apparatus including the circuit board inspection apparatus described above has the following problems. That is, in the conventional circuit board inspection apparatus, the connection process is repeatedly executed for the number of conductor patterns to perform continuity inspection for all the conductor patterns, and the connection process is repeated for the number of combinations of a pair of conductor patterns. Insulation inspection is performed for all combinations. On the other hand, a scanner device having a plurality of switches is generally used for the connection process. In this case, the connection processing using this scanner requires a predetermined time for operating the switch. Therefore, in the conventional circuit board inspection apparatus that executes the connection processing by the number of conductor patterns and the number of combinations of a pair of conductor patterns, the time required for the connection processing when inspecting a circuit board having a large number of conductor patterns. As a result, there is a problem that it is difficult to improve inspection efficiency.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、数多くの導体パターンを有する回路基板に対する検査の効率を向上させ得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。   The present invention has been made in view of the problems to be improved, and a main object of the present invention is to provide a circuit board inspection apparatus and a circuit board inspection method capable of improving the inspection efficiency for a circuit board having a large number of conductor patterns. And

上記目的を達成すべく請求項1記載の回路基板検査装置は、複数の導体パターンを有する回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する検査部を備えた回路基板検査装置であって、検査用の第1電圧信号を出力する第1電源部と、前記第1電圧信号とは電圧値の異なる第2電圧信号を出力する第2電源部とを備え、前記検査部は、前記回路基板における前記各導体パターンの中から選択した一対の当該導体パターンに対する前記導通状態の検査および前記絶縁状態の検査を、当該一対の導体パターンの組み合わせを変更しつつ順次実行する際に、当該一対の導体パターンの一方における一端部に対して前記第1電圧信号が供給されると共に当該一対の導体パターンの他方における一端部に対して前記第2電圧信号が供給されている状態において、前記一方の導体パターンにおける他端部の電圧値と前記第1電圧信号の電圧値とに基づいて当該一方の導体パターンの導通状態を検査する第1導通検査と、前記他方の導体パターンにおける他端部の電圧値と前記第2電圧信号の電圧値とに基づいて当該他方の導体パターンの導通状態を検査する第2導通検査と、前記一対の導体パターンの間に流れる電流の電流値に基づいて当該一対の導体パターンの間の絶縁状態を検査する絶縁検査とを並行するIn order to achieve the above object, a circuit board inspection apparatus according to claim 1, further comprising an inspection unit for inspecting a conduction state of each conductor pattern and an insulation state between the conductor patterns in a circuit board having a plurality of conductor patterns. A circuit board inspection apparatus comprising: a first power supply unit that outputs a first voltage signal for inspection; and a second power supply unit that outputs a second voltage signal having a voltage value different from that of the first voltage signal. The inspection unit sequentially performs the conduction state inspection and the insulation state inspection on the pair of conductor patterns selected from the conductor patterns on the circuit board while changing the combination of the pair of conductor patterns. When executing, the first voltage signal is supplied to one end of one of the pair of conductor patterns and one end of the other of the pair of conductor patterns On the other hand, in a state where the second voltage signal is supplied, the conduction state of the one conductor pattern is inspected based on the voltage value of the other end of the one conductor pattern and the voltage value of the first voltage signal. A second continuity test for inspecting a continuity state of the other conductor pattern based on a voltage value of the other end of the other conductor pattern and a voltage value of the second voltage signal , Insulation inspection for inspecting the insulation state between the pair of conductor patterns based on the current value of the current flowing between the pair of conductor patterns is performed in parallel .

また、請求項2記載の回路基板検査方法は、複数の導体パターンを有する回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する回路基板検査方法であって、前記回路基板における前記各導体パターンの中から選択した一対の当該導体パターンに対する前記導通状態の検査および前記絶縁状態の検査を、当該一対の導体パターンの組み合わせを変更しつつ順次実行する際に、当該一対の導体パターンの一方における一端部に対して第1電圧信号を供給すると共に当該一対の導体パターンの他方における一端部に対して当該第1電圧信号とは電圧値の異なる第2電圧信号を供給している状態において、前記一方の導体パターンにおける他端部の電圧値と前記第1電圧信号の電圧値とに基づいて当該一方の導体パターンの導通状態を検査する第1導通検査と、前記他方の導体パターンにおける他端部の電圧値と前記第2電圧信号の電圧値とに基づいて当該他方の導体パターンの導通状態を検査する第2導通検査と、前記一対の導体パターンの間に流れる電流の電流値に基づいて当該一対の導体パターンの間の絶縁状態を検査する絶縁検査とを並行して実行する。 The circuit board inspection method according to claim 2 is a circuit board inspection method for inspecting a conduction state of each conductor pattern and an insulation state between each conductor pattern in a circuit board having a plurality of conductor patterns, When sequentially performing the inspection of the conduction state and the inspection of the insulation state for a pair of the conductor patterns selected from the conductor patterns on the circuit board while changing the combination of the pair of conductor patterns, A first voltage signal is supplied to one end of one of the pair of conductor patterns, and a second voltage signal having a voltage value different from that of the first voltage signal is supplied to one end of the other of the pair of conductor patterns. In this state, based on the voltage value of the other end of the one conductor pattern and the voltage value of the first voltage signal A first continuity test for checking the conduction state of square conductor pattern, the conductive state of the other conductor patterns on the basis of the voltage value of the voltage value and the second voltage signal of the other end of the other conductor pattern The second continuity test to be inspected and the insulation test to inspect the insulation state between the pair of conductor patterns based on the value of the current flowing between the pair of conductor patterns are executed in parallel.

請求項1記載の回路基板検査装置、および請求項2記載の回路基板検査方法によれば、一対の導体パターンの一方における一端部に対して第1電圧信号を供給すると共に一対の導体パターンの他方における一端部に対して第2電圧信号を供給している状態において、両導体パターンの導通状態を検査する第1導通検査および第2導通検査と、両導体パターンの間の絶縁状態を検査する絶縁検査とを並行して実行することにより、例えば、電源部や測定部とプローブとを接続する接続処理を1回実行した状態において3つの検査(2つの導通状態の検査、および1つの絶縁状態の検査)を実行することができる。したがって、この回路基板検査装置および回路基板検査方法によれば、導体パターンの数および一対の導体パターンの組み合わせの数の分だけ接続処理を実行する必要のある従来の回路基板検査装置と比較して、全ての導体パターンおよび全ての組み合わせに対して各検査を行うのに必要な接続処理の回数を少なくすることができる結果、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。 According to the circuit board inspection apparatus according to claim 1 and the circuit board inspection method according to claim 2, the first voltage signal is supplied to one end of one of the pair of conductor patterns and the other of the pair of conductor patterns. in the state that supplies a second voltage signal to one end portion, to inspect the first and continuity test and a second continuity test to check the continuity of both the conductor pattern, an insulating state between the two conductor patterns insulation in By performing the inspection in parallel , for example, in the state where the connection process for connecting the power supply unit or the measurement unit and the probe is performed once, three inspections (two continuity state inspections and one insulation state state) Inspection) can be performed. Therefore, according to the circuit board inspection apparatus and the circuit board inspection method, compared to the conventional circuit board inspection apparatus that needs to execute the connection process by the number of the conductor patterns and the number of combinations of the pair of conductor patterns. As a result, it is possible to reduce the number of connection processes required to perform each inspection on all conductor patterns and all combinations, and as a result, the inspection efficiency when inspecting a circuit board having many conductor patterns is sufficient. Can be improved.

た、回路基板における各導体パターンの中から選択した一対の導体パターンに対する導通状態の検査および絶縁状態の検査を、一対の導体パターンの組み合わせを変更しつつ順次実行することにより、全ての導体パターンおよび全ての組み合わせに対する各検査を、例えば、3つの測定部を備えた簡易な構成で確実に実行することができるため、回路基板検査装置のコストの上昇を低く抑えることができる。 Also, the inspection of the inspection and insulated conductive state for a pair of conductor pattern selected from among the conductor pattern in the circuitry substrate by sequentially executed while changing the combination of a pair of conductor patterns, all conductors Since each inspection for the pattern and all combinations can be performed with a simple configuration including, for example, three measurement units, an increase in cost of the circuit board inspection apparatus can be suppressed to a low level.

回路基板検査装置1の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board inspection device 1. FIG. 回路基板100の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board 100. FIG. 回路基板検査装置1を用いた回路基板検査方法を説明する説明図である。It is explanatory drawing explaining the circuit board inspection method using the circuit board inspection apparatus. 検査処理50のフローチャートである。5 is a flowchart of an inspection process 50.

以下、本発明に係る回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。   Embodiments of a circuit board inspection apparatus and a circuit board inspection method according to the present invention will be described below with reference to the accompanying drawings.

最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、例えば、複数の導体パターンP1〜P12(図2参照:以下、区別しないときには「導体パターンP」ともいう)を有する回路基板100における各導体パターンPの導通状態および各導体パターンPの間の絶縁状態を検査可能に構成されている。具体的には、回路基板検査装置1は、図1に示すように、基板保持部2、プローブユニット3、移動機構4および本体部5を備えて構成されている。   First, the configuration of the circuit board inspection apparatus 1 will be described. The circuit board inspection apparatus 1 shown in FIG. 1 has, for example, continuity of each conductor pattern P in the circuit board 100 having a plurality of conductor patterns P1 to P12 (see FIG. 2; hereinafter, also referred to as “conductor pattern P” when not distinguished). The state and the insulation state between each conductor pattern P are configured to be inspectable. Specifically, as shown in FIG. 1, the circuit board inspection apparatus 1 includes a substrate holding unit 2, a probe unit 3, a moving mechanism 4, and a main body unit 5.

基板保持部2は、保持板と、保持板に取り付けられて回路基板100の端部を挟み込んで固定するクランプ機構(いずれも図示せず)とを備えて、回路基板100を保持可能に構成されている。プローブユニット3は、複数のプローブピン41を備えて治具型に構成されている。この場合、プローブユニット3は、回路基板100の各導体パターンPの端部H(図2参照)の位置に応じて、プローブピン41の数や配列パターンが規定されている。移動機構4は、制御部15の制御に従ってプローブユニット3を移動させることにより、プローブピン41のプロービングを実行する。   The substrate holding unit 2 includes a holding plate and a clamp mechanism (not shown) that is attached to the holding plate and sandwiches and fixes the end portion of the circuit board 100 so as to hold the circuit board 100. ing. The probe unit 3 includes a plurality of probe pins 41 and is configured as a jig. In this case, in the probe unit 3, the number of probe pins 41 and the arrangement pattern are defined according to the position of the end H (see FIG. 2) of each conductor pattern P of the circuit board 100. The moving mechanism 4 performs probing of the probe pin 41 by moving the probe unit 3 according to the control of the control unit 15.

本体部5は、図1に示すように、スキャナ部11、第1電源部12a、第2電源部12b、第1測定部13a、第2測定部13b、第3測定部13c、記憶部14および制御部15を備えて構成されている。スキャナ部11は、複数のスイッチ(図示せず)を備えて構成され、制御部15の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、プローブユニット3におけるプローブピン41と、第1電源部12a、第2電源部12b、第1測定部13a、第2測定部13bおよび第3測定部13cとを接断(接続および切断)する接断処理を行う。   As shown in FIG. 1, the main unit 5 includes a scanner unit 11, a first power supply unit 12a, a second power supply unit 12b, a first measurement unit 13a, a second measurement unit 13b, a third measurement unit 13c, a storage unit 14, and A control unit 15 is provided. The scanner unit 11 includes a plurality of switches (not shown), and switches each switch to an on state or an off state according to the control of the control unit 15, whereby the probe pin 41 in the probe unit 3 and the first A connection / disconnection process for connecting / disconnecting the power supply unit 12a, the second power supply unit 12b, the first measurement unit 13a, the second measurement unit 13b, and the third measurement unit 13c is performed.

第1電源部12aは、図1に示すように、制御部15の制御に従って第1電圧信号Sv1(一例として、電圧値が既知の直流電圧)を出力する。この場合、第1電源部12aの低電位側(マイナス電極側)は、基準電位(グランド電位)に接続され、第1電源部12aの高電位側(プラス電極側)は、スキャナ部11を介してプローブピン41に接続される(図3参照)。第2電源部12bは、同図に示すように、制御部15の制御に従って第2電圧信号Sv2(一例として、電圧値が既知の直流電圧)を出力する。この場合、第2電源部12bの低電位側(マイナス電極側)は、基準電位(グランド電位)に接続され、第2電源部12bの高電位側(プラス電極側)は、スキャナ部11を介して第3測定部13cに接続される(同図参照)。また、この回路基板検査装置1では、第2電圧信号Sv2の電圧値が第1電圧信号Sv1の電圧値よりも低い値(つまり、第1電圧信号Sv1および第2電圧信号Sv2の電圧値が互いに異なる値)に規定されている。なお、以下の説明において第1電圧信号Sv1および第2電圧信号Sv2を区別しないときには「電圧信号Sv」ともいう。   As shown in FIG. 1, the first power supply unit 12 a outputs a first voltage signal Sv <b> 1 (for example, a DC voltage whose voltage value is known) according to the control of the control unit 15. In this case, the low potential side (minus electrode side) of the first power supply unit 12 a is connected to the reference potential (ground potential), and the high potential side (plus electrode side) of the first power supply unit 12 a is connected via the scanner unit 11. To the probe pin 41 (see FIG. 3). As shown in the figure, the second power supply unit 12b outputs a second voltage signal Sv2 (for example, a DC voltage whose voltage value is known) under the control of the control unit 15. In this case, the low potential side (minus electrode side) of the second power supply unit 12 b is connected to the reference potential (ground potential), and the high potential side (plus electrode side) of the second power supply unit 12 b is connected via the scanner unit 11. Connected to the third measuring unit 13c (see FIG. 4). In the circuit board inspection apparatus 1, the voltage value of the second voltage signal Sv2 is lower than the voltage value of the first voltage signal Sv1 (that is, the voltage values of the first voltage signal Sv1 and the second voltage signal Sv2 are mutually different). Different values). In the following description, when the first voltage signal Sv1 and the second voltage signal Sv2 are not distinguished, they are also referred to as “voltage signal Sv”.

第1測定部13aおよび第2測定部13bは、制御部15によって実行される検査処理50(図4参照)において、図3に示すように、導体パターンPにおける1つの端部H(他端部に相当する:以下「端部H2」ともいう)にプローブユニット3のプローブピン41を介して接続されて、その導体パターンPにおける他の1つの端部H(一端部に相当する:以下「端部H1」ともいう)に対して電圧信号Svが供給されているときの端部H2の電圧値を測定する。第3測定部13cは、検査処理50において、図3に示すように、スキャナ部11を介してプローブピン41および第2電源部12bに接続されて、一対の導体パターンPの各端部H1に第1電圧信号Sv1および第2電圧信号Sv2がそれぞれ供給されているときの両導体パターンPの間に流れる電流の電流値を測定する。   In the inspection process 50 (see FIG. 4) executed by the control unit 15, the first measurement unit 13a and the second measurement unit 13b are configured to have one end H (the other end) in the conductor pattern P as shown in FIG. The other end H (corresponding to one end) of the conductor pattern P is connected to the probe unit 3 via the probe pin 41 (hereinafter also referred to as “end H2”). The voltage value of the end portion H2 when the voltage signal Sv is supplied to the portion H1) is also measured. As shown in FIG. 3, the third measurement unit 13 c is connected to the probe pin 41 and the second power supply unit 12 b via the scanner unit 11 and connected to each end H <b> 1 of the pair of conductor patterns P in the inspection process 50. The current value of the current flowing between the two conductor patterns P when the first voltage signal Sv1 and the second voltage signal Sv2 are supplied is measured.

記憶部14は、検査処理50において用いられる導体パターンデータDcや基準値データDsを記憶する。この場合、導体パターンデータDcは、回路基板100の各導体パターンPの数や配設位置などを特定可能な情報を含んで構成されている。また、基準値データDsは、検査処理50において、導体パターンPの導通状態の良否判定に用いる基準値Vsを示す情報、および各導体パターンの間の絶縁状態の良否判定に用いる基準値Rsを示す情報を含んで構成されている。   The storage unit 14 stores conductor pattern data Dc and reference value data Ds used in the inspection process 50. In this case, the conductor pattern data Dc includes information that can specify the number and arrangement position of each conductor pattern P of the circuit board 100. In addition, the reference value data Ds indicates information indicating the reference value Vs used for determining the quality of the conductive state of the conductor pattern P and the reference value Rs used for determining the quality of the insulation state between the conductor patterns in the inspection process 50. It contains information.

制御部15は、図外の操作部から出力される操作信号に従って移動機構4および本体部5を構成する各構成要素を制御する。具体的には、制御部15は、移動機構4によるプローブユニット3の移動(プロービング)を制御する。また、制御部15は、第1電源部12aおよび第2電源部12bによる電圧信号Svの出力を制御すると共にスキャナ部11による接断処理を制御することにより、回路基板100の導体パターンPに対して電圧信号Svを供給させる。また、制御部15は、検査部として機能し、検査処理50において、後にそれぞれ詳述する第1導通検査、第2導通検査および絶縁検査を実行する。   The control unit 15 controls each component constituting the moving mechanism 4 and the main body unit 5 in accordance with an operation signal output from an operation unit (not shown). Specifically, the control unit 15 controls the movement (probing) of the probe unit 3 by the moving mechanism 4. Further, the control unit 15 controls the output of the voltage signal Sv by the first power supply unit 12a and the second power supply unit 12b and also controls the connection / disconnection processing by the scanner unit 11, thereby the conductor pattern P of the circuit board 100 is controlled. To supply the voltage signal Sv. In addition, the control unit 15 functions as an inspection unit, and in the inspection process 50, performs a first continuity test, a second continuity test, and an insulation test, which will be described in detail later.

次に、回路基板100における各導体パターンPの導通状態および各導体パターンPの間の絶縁状態を回路基板検査装置1を用いて検査する回路基板検査方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。   Next, a circuit board inspection method for inspecting the conduction state of each conductor pattern P and the insulation state between each conductor pattern P on the circuit board 100 using the circuit board inspection apparatus 1, and the circuit board inspection apparatus 1 at that time The operation will be described with reference to the drawings.

まず、検査対象の回路基板100を基板保持部2における保持板(図示せず)に載置し、次いで、基板保持部2のクランプ機構(図示せず)で回路基板100の端部を挟み込んで固定することにより、回路基板100を基板保持部2に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部15が、操作部から出力された操作信号に従い、移動機構4を制御してプローブユニット3を下向きに移動させる。これにより、プローブユニット3の各プローブピン41の先端部が各導体パターンPの各端部Hに接触(プロービング)させられる。   First, the circuit board 100 to be inspected is placed on a holding plate (not shown) in the board holding unit 2, and then the end of the circuit board 100 is sandwiched by a clamp mechanism (not shown) of the board holding unit 2. By fixing, the circuit board 100 is held by the board holding part 2. Subsequently, an inspection start operation is performed using an operation unit (not shown). At this time, the control unit 15 controls the moving mechanism 4 according to the operation signal output from the operation unit to move the probe unit 3 downward. Thereby, the tip of each probe pin 41 of the probe unit 3 is brought into contact (probing) with each end H of each conductor pattern P.

次いで、制御部15は、図4に示す検査処理50を実行する。この検査処理50では、制御部15は、第1電源部12aおよび第2電源部12bに対して電圧信号Svの出力を開始させる(ステップ51)。この際に、第1電源部12aが、電圧信号Sv1(一例として、100V程度の直流電圧信号)の出力を開始し、第2電源部12bが、第1電圧信号Sv1の電圧値よりも低い電圧値の電圧信号Sv2(一例として、1V程度の直流電圧信号)の出力を開始する。   Next, the control unit 15 executes the inspection process 50 shown in FIG. In this inspection process 50, the control unit 15 causes the first power supply unit 12a and the second power supply unit 12b to start outputting the voltage signal Sv (step 51). At this time, the first power supply unit 12a starts outputting the voltage signal Sv1 (for example, a DC voltage signal of about 100V), and the second power supply unit 12b has a voltage lower than the voltage value of the first voltage signal Sv1. The output of the value voltage signal Sv2 (for example, a DC voltage signal of about 1 V) is started.

続いて、制御部15は、記憶部14から導体パターンデータDcを読み出す(ステップ52)。次いで、制御部15は、導体パターンデータDcに基づいて回路基板100の導体パターンP(その位置や数など)を特定し、続いて、特定した各導体パターンPの中から一対の導体パターンP(例えば、図3に示す導体パターンP1,P2)を選択する(ステップ53)。   Subsequently, the control unit 15 reads the conductor pattern data Dc from the storage unit 14 (step 52). Next, the control unit 15 specifies the conductor pattern P (position, number, etc.) of the circuit board 100 based on the conductor pattern data Dc, and then, a pair of conductor patterns P ( For example, the conductor patterns P1 and P2) shown in FIG. 3 are selected (step 53).

次いで、制御部15は、接続処理を実行する(ステップ54)。この接続処理では、制御部15は、スキャナ部11を制御して、図3に示すように、導体パターンP1の端部H1に接触しているプローブピン41を第1電源部12aに接続させると共に、導体パターンP1の端部H2に接触しているプローブピン41を第1測定部13aに接続させ、かつ導体パターンP2の端部H1に接触しているプローブピン41を第3測定部13cを経由して第2電源部12bに接続させると共に、導体パターンP2の端部H2に接触しているプローブピン41を第2測定部13bに接続させる。   Next, the control unit 15 executes a connection process (step 54). In this connection process, the control unit 15 controls the scanner unit 11 to connect the probe pin 41 in contact with the end H1 of the conductor pattern P1 to the first power supply unit 12a as shown in FIG. The probe pin 41 that is in contact with the end H2 of the conductor pattern P1 is connected to the first measurement unit 13a, and the probe pin 41 that is in contact with the end H1 of the conductor pattern P2 is routed through the third measurement unit 13c. Then, the probe pin 41 in contact with the end H2 of the conductor pattern P2 is connected to the second measurement unit 13b while being connected to the second power supply unit 12b.

この際に、第1電源部12aから出力されている第1電圧信号Sv1がプローブピン41を介して導体パターンP1の端部H1に供給され、第2電源部12bから出力されている第2電圧信号Sv2がプローブピン41を介して導体パターンP2の端部H1に供給される。また、この状態(接続処理を実行した状態)において、第1測定部13aが、導体パターンP1の端部H2の電圧値を測定し、第2測定部13bが、導体パターンP2の端部H2の電圧値を測定する。また、第3測定部13cが、導体パターンP1,P2の各端部H1に対する第1電圧信号Sv1および第2電圧信号Sv2の供給に伴って導体パターンP1,P2の間に流れる電流の電流値を測定する。   At this time, the first voltage signal Sv1 output from the first power supply unit 12a is supplied to the end H1 of the conductor pattern P1 via the probe pin 41, and the second voltage output from the second power supply unit 12b. The signal Sv2 is supplied to the end H1 of the conductor pattern P2 via the probe pin 41. Further, in this state (a state where the connection process is executed), the first measurement unit 13a measures the voltage value of the end H2 of the conductor pattern P1, and the second measurement unit 13b detects the voltage of the end H2 of the conductor pattern P2. Measure the voltage value. In addition, the third measurement unit 13c calculates the current value of the current flowing between the conductor patterns P1 and P2 when the first voltage signal Sv1 and the second voltage signal Sv2 are supplied to the end portions H1 of the conductor patterns P1 and P2. taking measurement.

続いて、制御部15は、接続処理を実行した状態(導体パターンP1の端部H1に第1電圧信号Sv1が供給され、導体パターンP2の端部H1に第2電圧信号Sv2が供給されている状態)において、導体パターンP1に対する第1導通検査、導体パターンP2に対する第2導通検査、および両導体パターンP1,P2に対する絶縁検査を並行して実行する(ステップ55)。具体的には、制御部15は、まず、記憶部14から基準値データDsを読み出して、その基準値データDsに基づき、導体パターンP1,P2の導通状態の良否判定に用いる基準値Vs、および導体パターンP1,P2の間の絶縁状態の良否判定に用いる基準値Rsを特定する。次いで、制御部15は、第1導通検査において、第1測定部13aによって測定された導体パターンP1の端部H2の電圧値(以下、「電圧値Vm1」ともいう)と、第1電圧信号Sv1の既知の電圧値(以下、「電圧値Vk1」ともいう)とに基づいて導体パターンP1の導通状態の良否判定を行う。この場合、導体パターンP1の導通状態が良好のときには、電圧値Vk1と電圧値Vm1とが等しくなるため、制御部15は、一例として、電圧値Vk1から電圧値Vm1を差し引いた差分値が基準値Vs以下のときに導体パターンP1の導通状態が良好と判定し、差分値が基準値Vsを超えるときに導体パターンP1の導通状態が不良と判定する。   Subsequently, the control unit 15 performs the connection process (the first voltage signal Sv1 is supplied to the end H1 of the conductor pattern P1, and the second voltage signal Sv2 is supplied to the end H1 of the conductor pattern P2. In the state), the first continuity test for the conductor pattern P1, the second continuity test for the conductor pattern P2, and the insulation test for both conductor patterns P1 and P2 are executed in parallel (step 55). Specifically, the control unit 15 first reads the reference value data Ds from the storage unit 14, and based on the reference value data Ds, the reference value Vs used for determining the quality of the conductive state of the conductor patterns P1 and P2, and A reference value Rs used for determining whether the insulation state between the conductor patterns P1 and P2 is acceptable is specified. Next, in the first continuity test, the control unit 15 determines the voltage value (hereinafter also referred to as “voltage value Vm1”) of the end H2 of the conductor pattern P1 measured by the first measurement unit 13a and the first voltage signal Sv1. On the basis of the known voltage value (hereinafter also referred to as “voltage value Vk1”), the quality determination of the conductive state of the conductor pattern P1 is performed. In this case, when the conductive state of the conductor pattern P1 is good, the voltage value Vk1 and the voltage value Vm1 are equal. Therefore, as an example, the control unit 15 obtains a difference value obtained by subtracting the voltage value Vm1 from the voltage value Vk1. The conductive state of the conductor pattern P1 is determined to be good when Vs or less, and the conductive state of the conductor pattern P1 is determined to be defective when the difference value exceeds the reference value Vs.

また、制御部15は、第2導通検査において、第2測定部13bによって測定された導体パターンP2の端部H2の電圧値(以下、「電圧値Vm2」ともいう)と、第2電圧信号Sv2の既知の電圧値(以下、「電圧値Vk2」ともいう)とに基づいて導体パターンP2の導通状態の良否判定を行う。この場合、導体パターンP2の導通状態が良好のときには、電圧値Vk2と電圧値Vm2とが等しくなるため、制御部15は、一例として、電圧値Vk2から上記した電圧値Vm2を差し引いた差分値が基準値Vs以下のときに導体パターンP2の導通状態が良好と判定し、差分値が基準値Vsを超えるときに導体パターンP2の導通状態が不良と判定する。   Further, in the second continuity test, the control unit 15 determines the voltage value (hereinafter also referred to as “voltage value Vm2”) of the end H2 of the conductor pattern P2 measured by the second measurement unit 13b and the second voltage signal Sv2. On the basis of the known voltage value (hereinafter also referred to as “voltage value Vk2”), the quality determination of the conductive state of the conductor pattern P2 is performed. In this case, when the conductive state of the conductor pattern P2 is good, the voltage value Vk2 and the voltage value Vm2 are equal. Therefore, as an example, the control unit 15 obtains a difference value obtained by subtracting the voltage value Vm2 from the voltage value Vk2. When the reference value Vs or less, the conductive state of the conductor pattern P2 is determined to be good, and when the difference value exceeds the reference value Vs, the conductive state of the conductor pattern P2 is determined to be defective.

また、制御部15は、絶縁検査において、第3測定部13cによって測定された導体パターンP1,P2の間に流れる電流の電流値(以下、「電流値Im」ともいう)と、上記した電圧値Vm1,Vm2とに基づいて導体パターンP1,P2の間の絶縁状態の良否判定を行う。この場合、制御部15は、一例として、次の式(1)によって導体パターンP1,P2の間の抵抗値Rmを算出する。
Rm=(Vm1−Vm2)/Im・・・式(1)
In addition, in the insulation test, the control unit 15 determines the current value of the current flowing between the conductor patterns P1 and P2 measured by the third measurement unit 13c (hereinafter also referred to as “current value Im”) and the voltage value described above. Based on Vm1 and Vm2, the quality of the insulation state between the conductor patterns P1 and P2 is determined. In this case, as an example, the control unit 15 calculates the resistance value Rm between the conductor patterns P1 and P2 by the following equation (1).
Rm = (Vm1-Vm2) / Im (1)

続いて、制御部15は、算出した抵抗値Rmが上記した基準値Rs以上のときに導体パターンP1,P2の間の絶縁状態が良好と判定し、差分値が基準値Rs未満のときに導体パターンP1,P2の間の絶縁状態が不良と判定する。以上により、導体パターンP1,P2に対する第1導通検査、第2導通検査および絶縁検査が終了する。なお、この例では、電圧値Vk1,Vk2が既知のため、上記した式(1)に代えて、次の式(2)によって抵抗値Rmを算出することができる。
Rm=(Vk1−Vk2)/Im・・・式(2)
Subsequently, the control unit 15 determines that the insulation state between the conductor patterns P1 and P2 is good when the calculated resistance value Rm is equal to or greater than the reference value Rs described above, and the conductor when the difference value is less than the reference value Rs. The insulation state between the patterns P1 and P2 is determined to be defective. Thus, the first continuity test, the second continuity test, and the insulation test for the conductor patterns P1, P2 are completed. In this example, since the voltage values Vk1 and Vk2 are known, the resistance value Rm can be calculated by the following equation (2) instead of the above equation (1).
Rm = (Vk1-Vk2) / Im (2)

次いで、制御部15は、上記の検査結果(判定結果)を記憶部14に記憶(記録)させる(ステップ56)。続いて、制御部15は、回路基板100における全ての導体パターンPに対する第1導通検査および第2導通検査、並びに回路基板100における全ての導体パターンPの中から選択した全ての一対の組み合わせについての各導体パターンPの間の絶縁検査が終了したか否かを判別する(ステップ57)。この場合、全ての導体パターンPおよび全ての組み合わせに対する上記各検査が終了していないと判別したときには、制御部15は、上記したステップ53〜ステップ57を繰り返して実行する。この場合、制御部15は、ステップ53において、その時点において選択している一対の導体パターンの組み合わせ(上記例では導体パターンP1,P2)とは異なる組み合わせの一対の導体パターンP(例えば、導体パターンP3,P4)を選択する。つまり、制御部15は、ステップ53〜ステップ57を繰り返して実行することにより、回路基板100における各導体パターンPの中から選択した一対の導体パターンに対して第1導通検査、第2導通検査および絶縁検査を並行して実行する処理を、一対の導体パターンPの組み合わせを変更しつつ順次実行する。   Next, the control unit 15 stores (records) the inspection result (determination result) in the storage unit 14 (step 56). Subsequently, the control unit 15 performs the first continuity test and the second continuity test on all the conductor patterns P on the circuit board 100, and all the combinations selected from all the conductor patterns P on the circuit board 100. It is determined whether or not the insulation inspection between the conductor patterns P has been completed (step 57). In this case, when it is determined that the above inspections for all the conductor patterns P and all the combinations have not been completed, the control unit 15 repeatedly executes the above-described Step 53 to Step 57. In this case, in step 53, the control unit 15 selects a pair of conductor patterns P (for example, conductor patterns) different from the combination of the pair of conductor patterns currently selected (conductor patterns P1 and P2 in the above example). Select P3, P4). That is, the control unit 15 repeatedly executes Step 53 to Step 57 to perform the first continuity test, the second continuity test, and the pair of conductor patterns selected from the conductor patterns P on the circuit board 100. The process of executing the insulation inspection in parallel is sequentially executed while changing the combination of the pair of conductor patterns P.

次いで、制御部15は、上記したステップ57において、全ての導体パターンPおよび全ての組み合わせに対する上記各検査が終了したと判別したときには、記憶部14に記録した検査結果を図外の表示部に表示させて検査処理50を終了する。この場合、この回路基板検査装置1では、上記したように、1回の接続処理を実行した状態において一対の導体パターンP1,P2に対する導通状態の検査、および両導体パターンP1,P2に対する絶縁状態の検査(つまり、3つの検査)を実行することができる。このため、この回路基板検査装置1では、導体パターンPの数および一対の導体パターンPの組み合わせの数の分だけ接続処理を実行する必要のある従来の回路基板検査装置と比較して、全ての導体パターンPおよび全ての組み合わせに対して上記各検査を行うのに必要な接続処理の回数を少なくすることができる結果、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることが可能となっている。   Next, when the control unit 15 determines in the above step 57 that the respective inspections for all the conductor patterns P and all the combinations have been completed, the inspection result recorded in the storage unit 14 is displayed on a display unit outside the figure. Then, the inspection process 50 is completed. In this case, in the circuit board inspection apparatus 1, as described above, in a state where one connection process is performed, the conduction state inspection for the pair of conductor patterns P1 and P2 and the insulation state for both the conductor patterns P1 and P2 are performed. Inspection (ie, three inspections) can be performed. For this reason, in this circuit board inspection apparatus 1, compared with the conventional circuit board inspection apparatus which needs to perform connection processing by the number of the conductor patterns P and the number of combinations of the pair of conductor patterns P, As a result of reducing the number of connection processes necessary for performing each of the above-mentioned inspections on the conductor pattern P and all combinations, the inspection efficiency when performing inspection on a circuit board having a large number of conductor patterns is sufficiently obtained. It is possible to improve.

このように、この回路基板検査装置1および回路基板検査方法では、1つの導体パターンPの端部H1に対して第1電圧信号Sv1を供給すると共に他の1つの導体パターンPの端部H1に対して第2電圧信号Sv2を供給している状態において、両導体パターンPの導通状態を検査すると共に両導体パターンの間の絶縁状態を検査する。このため、この回路基板検査装置1および回路基板検査方法によれば、1回の接続処理を実行した状態において3つの検査(2つの導通状態の検査、および1つの絶縁状態の検査)を実行することができる。したがって、この回路基板検査装置1および回路基板検査方法によれば、導体パターンPの数および一対の導体パターンPの組み合わせの数の分だけ接続処理を実行する必要のある従来の回路基板検査装置と比較して、全ての導体パターンPおよび全ての組み合わせに対して各検査を行うのに必要な接続処理の回数を少なくすることができる結果、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。   As described above, in the circuit board inspection apparatus 1 and the circuit board inspection method, the first voltage signal Sv1 is supplied to the end H1 of one conductor pattern P and the end H1 of the other conductor pattern P is supplied to the end H1. On the other hand, in a state where the second voltage signal Sv2 is being supplied, the conduction state of both the conductor patterns P is inspected and the insulation state between the two conductor patterns is inspected. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, three inspections (two conduction state inspections and one insulation state inspection) are performed in a state where one connection process is performed. be able to. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, the conventional circuit board inspection apparatus that needs to perform connection processing by the number of the conductor patterns P and the number of combinations of the pair of conductor patterns P In comparison, the number of connection processes required to perform each inspection on all conductor patterns P and all combinations can be reduced. As a result, when a circuit board having a large number of conductor patterns is inspected. Inspection efficiency can be improved sufficiently.

また、この回路基板検査装置1および回路基板検査方法では、回路基板100における各導体パターンPの中から選択した一対の導体パターンに対する第1導通検査、第2導通検査および絶縁検査を、一対の導体パターンPの組み合わせを変更しつつ順次実行する。このため、この回路基板検査装置1および回路基板検査方法によれば、全ての導体パターンPおよび一対の導体パターンPの全ての組み合わせに対する各検査を3つの測定部13a〜13cを備えた簡易な構成で確実に実行することができる結果、回路基板検査装置1のコストの上昇を低く抑えることができる。   In the circuit board inspection apparatus 1 and the circuit board inspection method, the first continuity test, the second continuity test, and the insulation test are performed on the pair of conductor patterns selected from the conductor patterns P on the circuit board 100. Execute sequentially while changing the combination of patterns P. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, each inspection for all combinations of all the conductor patterns P and the pair of conductor patterns P includes a simple configuration including the three measurement units 13a to 13c. As a result, the increase in the cost of the circuit board inspection apparatus 1 can be kept low.

なお、本発明は、上記した構成および方法に限定されない。例えば、電圧値が既知の直流電圧信号を電圧信号Svとして用いる例について上記したが、電圧値が既知の交流電圧信号を電圧信号Svとして用いることもできる。また、電圧信号Svの電圧を測定する電圧計を備えることで、電圧値が既知ではない(未知の)直流電圧信号や交流電圧信号を電圧信号Svとして用いることもできる。   The present invention is not limited to the configuration and method described above. For example, although an example in which a DC voltage signal with a known voltage value is used as the voltage signal Sv has been described above, an AC voltage signal with a known voltage value can also be used as the voltage signal Sv. Further, by providing a voltmeter for measuring the voltage of the voltage signal Sv, a DC voltage signal or an AC voltage signal whose voltage value is not known (unknown) can be used as the voltage signal Sv.

また、第1測定部13a、第2測定部13bおよび第3測定部13cをそれぞれ1つ備えた構成例について上記したが、これらをそれぞれ複数(2つ以上)備えた構成を採用することもできる。この構成では、複数対(2対以上)の導体パターンPに対する第1導通検査、第2導通検査および絶縁検査を並行して実行することができるため、数多くの導体パターンPを有する回路基板に対する検査を行う際の検査効率をさらに向上させることができる。   In addition, the configuration example including one each of the first measurement unit 13a, the second measurement unit 13b, and the third measurement unit 13c has been described above, but a configuration including a plurality (two or more) of these may be employed. . In this configuration, the first continuity test, the second continuity test, and the insulation test for a plurality of pairs (two or more pairs) of the conductor patterns P can be performed in parallel, so that the circuit board having many conductor patterns P is inspected. The inspection efficiency when performing can be further improved.

さらに、一面に導体パターンPが形成された回路基板100に対する検査を実行する構成および方法について上記したが、一対のプローブユニット3を備えて、両面に導体パターンPが形成された回路基板に対して検査を実行する構成および方法に適用することもできる。さらに、プローブユニット3における複数のプローブピン41を各導体パターンPの各端部Hに一度に接触させる構成例について上記したが、少なくとも4つのプローブピンを個別に移動させて、各電源部12a,12bや各測定部13a〜13cを接続させるべき導体パターンPの端部Hにのみプローブピンを接触させるフライングプローブタイプの回路基板検査装置に適用することもできる。   Further, the configuration and the method for executing the inspection on the circuit board 100 having the conductor pattern P formed on one surface have been described above, but the circuit board having the pair of probe units 3 and having the conductor pattern P formed on both surfaces is described above. It can also be applied to configurations and methods for performing inspections. Further, the configuration example in which the plurality of probe pins 41 in the probe unit 3 are brought into contact with each end H of each conductor pattern P at the same time has been described above, but at least four probe pins are individually moved to each power supply unit 12a, It can also be applied to a flying probe type circuit board inspection apparatus in which a probe pin is brought into contact only with an end H of a conductor pattern P to which 12b and each of the measurement units 13a to 13c are to be connected.

また、端部Hが2つだけの導体パターンP(つまり、直線状の導体パターンP)を有する回路基板100に対して各検査を実行する例について上記したが、端部Hが3つ以上の導体パターンP(つまり、導体パターンPが分岐している導体パターンP)を有する回路基板100に対して検査を実行する際にも上記と同様の効果を実現することができる。また、12個の導体パターンPを有する回路基板100に対して検査を実行する例について上記したが、導体パターンPの数や形状が回路基板100とは異なる各種の回路基板に対して検査を実行する際にも上記と同様の効果を実現することができるのは勿論である。   Moreover, although the example which performs each test | inspection with respect to the circuit board 100 which has the conductor pattern P (namely, linear conductor pattern P) with only the two edge parts H was mentioned above, the edge part H has three or more. The same effect as described above can be realized when the inspection is performed on the circuit board 100 having the conductor pattern P (that is, the conductor pattern P in which the conductor pattern P is branched). In addition, the example in which the inspection is performed on the circuit board 100 having the twelve conductor patterns P has been described above, but the inspection is performed on various circuit boards in which the number and shape of the conductor patterns P are different from the circuit board 100. Of course, the same effects as described above can be realized.

1 回路基板検査装置
5 本体部
12a 第1電源部
12b 第2電源部
13a 第1測定部
13b 第2測定部
13c 第3測定部
50 検査処理
100 回路基板
Dc 導体パターンデータ
Ds 基準値データ
H1,H2 端部
Im 電流値
P1〜P12 導体パターン
Rm 抵抗値
Rs,Vs 基準値
Sv1 第1電圧信号
Sv2 第2電圧信号
Vk1,Vk2 電圧値
Vm1,Vm2 電圧値
DESCRIPTION OF SYMBOLS 1 Circuit board inspection apparatus 5 Main-body part 12a 1st power supply part 12b 2nd power supply part 13a 1st measurement part 13b 2nd measurement part 13c 3rd measurement part 50 Inspection process 100 Circuit board Dc Conductor pattern data Ds Reference value data H1, H2 End Im Current value P1 to P12 Conductor pattern Rm Resistance value Rs, Vs Reference value Sv1 First voltage signal Sv2 Second voltage signal Vk1, Vk2 Voltage value Vm1, Vm2 Voltage value

Claims (2)

複数の導体パターンを有する回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する検査部を備えた回路基板検査装置であって、
検査用の第1電圧信号を出力する第1電源部と、前記第1電圧信号とは電圧値の異なる第2電圧信号を出力する第2電源部とを備え、
前記検査部は、前記回路基板における前記各導体パターンの中から選択した一対の当該導体パターンに対する前記導通状態の検査および前記絶縁状態の検査を、当該一対の導体パターンの組み合わせを変更しつつ順次実行する際に、当該一対の導体パターンの一方における一端部に対して前記第1電圧信号が供給されると共に当該一対の導体パターンの他方における一端部に対して前記第2電圧信号が供給されている状態において、前記一方の導体パターンにおける他端部の電圧値と前記第1電圧信号の電圧値とに基づいて当該一方の導体パターンの導通状態を検査する第1導通検査と、前記他方の導体パターンにおける他端部の電圧値と前記第2電圧信号の電圧値とに基づいて当該他方の導体パターンの導通状態を検査する第2導通検査と、前記一対の導体パターンの間に流れる電流の電流値に基づいて当該一対の導体パターンの間の絶縁状態を検査する絶縁検査とを並行して実行する回路基板検査装置。
A circuit board inspection apparatus comprising an inspection unit for inspecting a conduction state of each conductor pattern and an insulation state between the conductor patterns in a circuit board having a plurality of conductor patterns,
A first power supply unit that outputs a first voltage signal for inspection; and a second power supply unit that outputs a second voltage signal having a voltage value different from that of the first voltage signal;
The inspection unit sequentially performs the conduction state inspection and the insulation state inspection on a pair of conductor patterns selected from the conductor patterns on the circuit board while changing the combination of the pair of conductor patterns. In doing so, the first voltage signal is supplied to one end of one of the pair of conductor patterns and the second voltage signal is supplied to one end of the other of the pair of conductor patterns. A first continuity test for inspecting a continuity state of the one conductor pattern based on a voltage value of the other end of the one conductor pattern and a voltage value of the first voltage signal in the state; and the other conductor pattern second continuity test for checking the conduction state of the other conductor patterns on the basis of the voltage value of the other end and the voltage value of the second voltage signal and the The pair of parallel circuit board inspection apparatus for performing an insulation test to inspect an insulation state between the conductor patterns on the basis of the current value of the current flowing between the pair of conductor patterns.
複数の導体パターンを有する回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する回路基板検査方法であって、
前記回路基板における前記各導体パターンの中から選択した一対の当該導体パターンに対する前記導通状態の検査および前記絶縁状態の検査を、当該一対の導体パターンの組み合わせを変更しつつ順次実行する際に、当該一対の導体パターンの一方における一端部に対して第1電圧信号を供給すると共に当該一対の導体パターンの他方における一端部に対して当該第1電圧信号とは電圧値の異なる第2電圧信号を供給している状態において、前記一方の導体パターンにおける他端部の電圧値と前記第1電圧信号の電圧値とに基づいて当該一方の導体パターンの導通状態を検査する第1導通検査と、前記他方の導体パターンにおける他端部の電圧値と前記第2電圧信号の電圧値とに基づいて当該他方の導体パターンの導通状態を検査する第2導通検査と、前記一対の導体パターンの間に流れる電流の電流値に基づいて当該一対の導体パターンの間の絶縁状態を検査する絶縁検査とを並行して実行する回路基板検査方法。
A circuit board inspection method for inspecting a conduction state of each conductor pattern and an insulation state between each conductor pattern in a circuit board having a plurality of conductor patterns,
When sequentially performing the inspection of the conduction state and the inspection of the insulation state for a pair of the conductor patterns selected from the conductor patterns on the circuit board while changing the combination of the pair of conductor patterns, A first voltage signal is supplied to one end of one of the pair of conductor patterns, and a second voltage signal having a voltage value different from that of the first voltage signal is supplied to one end of the other of the pair of conductor patterns. A first continuity test for inspecting a continuity state of the one conductor pattern based on a voltage value of the other end portion of the one conductor pattern and a voltage value of the first voltage signal, and the other second electrically inspecting the conductive state of the other conductor patterns on the basis of the voltage value of the other end of the conductor pattern on the voltage value of the second voltage signal And testing, circuit board inspection method for executing in parallel and insulated inspection for inspecting an insulation state between the pair of conductive patterns on the basis of the current value of the current flowing between the pair of conductor patterns.
JP2009082331A 2009-03-30 2009-03-30 Circuit board inspection apparatus and circuit board inspection method Expired - Fee Related JP5474392B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009082331A JP5474392B2 (en) 2009-03-30 2009-03-30 Circuit board inspection apparatus and circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009082331A JP5474392B2 (en) 2009-03-30 2009-03-30 Circuit board inspection apparatus and circuit board inspection method

Publications (2)

Publication Number Publication Date
JP2010236889A JP2010236889A (en) 2010-10-21
JP5474392B2 true JP5474392B2 (en) 2014-04-16

Family

ID=43091356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009082331A Expired - Fee Related JP5474392B2 (en) 2009-03-30 2009-03-30 Circuit board inspection apparatus and circuit board inspection method

Country Status (1)

Country Link
JP (1) JP5474392B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398097B2 (en) 2019-12-26 2023-12-14 三星ダイヤモンド工業株式会社 Solar cell inspection device and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163265B2 (en) * 1997-03-03 2001-05-08 ソニーケミカル株式会社 Inspection apparatus and inspection method for flat cable and multilayer board
JP2006105795A (en) * 2004-10-06 2006-04-20 Hioki Ee Corp Insulation inspection method and insulation inspection device
JP4059291B2 (en) * 2005-10-18 2008-03-12 日本電産リード株式会社 Insulation inspection apparatus and insulation inspection method

Also Published As

Publication number Publication date
JP2010236889A (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP4532570B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5215072B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5208787B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5507363B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6918659B2 (en) Circuit board inspection equipment
JP5474392B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5160332B2 (en) Circuit board inspection apparatus and circuit board inspection method
KR102158640B1 (en) Circuit board inspection apparatus and circuit board inspection method
JP2010014508A (en) Measuring apparatus and method
JP2010014603A (en) Measuring apparatus and method
JP5844096B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2013076633A (en) Circuit board inspection device and circuit board inspection method
KR101471802B1 (en) Method of inspecting test jig
JP5430892B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP6008493B2 (en) Substrate inspection apparatus and substrate inspection method
JP5485012B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2017150911A (en) Circuit board inspection device
JP5160331B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5329160B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2013205026A (en) Substrate inspection device and substrate inspection method
JP5988557B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2014020815A (en) Substrate inspection device and substrate inspection method
JP2010014597A (en) Mobile contact inspection apparatus
JP4999143B2 (en) Board inspection equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140205

R150 Certificate of patent or registration of utility model

Ref document number: 5474392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees