JP2010028601A - 表面実装型の発振器およびこの発振器を搭載した電子機器 - Google Patents
表面実装型の発振器およびこの発振器を搭載した電子機器 Download PDFInfo
- Publication number
- JP2010028601A JP2010028601A JP2008189358A JP2008189358A JP2010028601A JP 2010028601 A JP2010028601 A JP 2010028601A JP 2008189358 A JP2008189358 A JP 2008189358A JP 2008189358 A JP2008189358 A JP 2008189358A JP 2010028601 A JP2010028601 A JP 2010028601A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- terminals
- mounting
- terminal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【解決手段】水晶振動子3、発振回路を構成するICチップ5を搭載するセラミック基板1と封止蓋2で構成され、セラミック基板1の背面に複数の面実装端子10(10a,10b,10c,10d)を有する発振器に設ける複数の面実装端子10として、セラミック基板1の背面内で複数の連続環状導体をそれらの同心点に関して多重に配置した。
【選択図】図1
Description
2・・・封止蓋
3・・・水晶振動子
4・・・ホルダ
5・・・ICチップ
6・・・バンプ
7・・・封止蓋固着剤
8・・・ホルダ固着剤
9・・・ビアホール
10・・・面実装端子
20・・・多層プリント回路基板
21・・・端子パッド
22・・・内層プリント配線
23・・・回路パターン
24・・・絶縁層
25・・・半田膜
26・・・プリント配線
27・・・切り欠き部
29・・・単層プリント回路基板。
Claims (16)
- 発振回路を収容する筐体と、該筐体の背面に複数の面実装端子を有する表面実装型発振器であって、
前記複数の面実装端子は、前記背面内で同心状に設けられていることを特徴とする表面実装型の発振器。 - 請求項1において、
前記複数の面実装端子は、連続環状導体をそれらの同心点に関して多重に配置してなることを特徴とする表面実装型の発振器。 - 請求項1において、
前記複数の面実装端子のそれぞれは、不連続導体をそれらの同心点から等距離で環状に沿って配置して形成されていることを特徴とする表面実装型の発振器。 - 請求項3において、
前記筐体の前記実装面の平面形状は矩形であり、
前記同心点から等距離で配置された前記複数の不連続導体の各々は、その不連続部の中央部が前記同心点を通って、前記矩形の辺の何れかに平行な直線に対して45度の直線の上に位置することを特徴とする表面実装型の発振器。 - 請求項3において、
前記筐体の前記実装面の平面形状は矩形であり、
前記同心点から等距離で配置された前記複数の不連続導体の各々は、その不連続部の中央部が前記同心点を通って、前記矩形の辺の何れかに並行な直線に対して90度の直線の上に位置することを特徴とする表面実装型の発振器。 - 請求項1から5の何れかにおいて、
前記発振器に有する前記複数の面実装端子のうちの最外側は接地端子であることを特徴とする表面実装型の発振器。 - 請求項1から5の何れかにおいて、
前記発振器に有する前記複数の面実装端子のうちの最内側は発振出力端子であることを特徴とする表面実装型の発振器。 - 発振回路を収容する筐体と、該筐体の背面に複数の面実装端子を有する表面実装型の発振器と、前記発振器の前記複数の端子のそれぞれに対応した端子パッドを形成したプリント回路基板とを有し、前記プリント回路基板に有する前記端子パッドに前記発振器の前記複数の面実装端子を面接続して搭載した電子機器であって、
前記発振器の前記複数の面実装端子は、前記実装面内で同心状に設けられており、
前記プリント回路基板に有する前記端子パッドは、前記発振器の姿勢がその実装面内での回転に対して等方性を有して配置されていることを特徴とする電子機器。 - 請求項8において、
前記発振器に有する前記複数の端子のそれぞれは、連続環状導体をそれらの同心点に関して多重に配置してなることを特徴とする電子機器。 - 請求項8において、
前記複数の面実装端子のそれぞれは、不連続導体をそれらの同心点から等距離で環状に沿って配置して形成されていることを特徴とする電子機器。 - 請求項10において、
前記筐体の前記実装面の平面形状は矩形であり、
前記同心点から等距離で配置された前記複数の不連続導体の各々は、その不連続部の中央部が前記同心点を通って、前記矩形の辺の何れかに平行な直線に対して45度の直線の上に位置することを特徴とする電子機器。 - 請求項10において、
前記筐体の前記実装面の平面形状は矩形であり、
前記同心点から等距離で配置された前記複数の不連続導体の各々は、その不連続部の中央部が前記同心点を通って、前記矩形の辺の何れかに並行な直線に対して90度の直線の上に位置することを特徴とする電子機器。 - 請求項8において、
前記プリント回路基板は多層のプリント回路基板であり、前記端子パッドの一つ以上は前記多層のプリント回路基板の内層配線パターンにスルーホールを通して接続されていることを特徴とする電子機器。 - 請求項8において、
前記プリント回路基板は単層のプリント回路基板であり、前記端子パッドにつながる配線パターンは当該端子パッドと同一面に形成され、各対応する端子パッドに接続する配線パターンを除く配線パターンには前記面実装端子間の短絡を防止する絶縁膜が被覆されていることを特徴とする電子機器。 - 請求項8から14の何れかにおいて、
前記発振器に有する前記複数の面実装端子のうちの最外側は接地端子であることを特徴とする電子機器。 - 請求項8から14の何れかにおいて、
前記発振器に有する前記複数の面実装端子のうちの最内側は発振出力端子であることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189358A JP5183340B2 (ja) | 2008-07-23 | 2008-07-23 | 表面実装型の発振器およびこの発振器を搭載した電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189358A JP5183340B2 (ja) | 2008-07-23 | 2008-07-23 | 表面実装型の発振器およびこの発振器を搭載した電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010028601A true JP2010028601A (ja) | 2010-02-04 |
JP2010028601A5 JP2010028601A5 (ja) | 2012-07-12 |
JP5183340B2 JP5183340B2 (ja) | 2013-04-17 |
Family
ID=41733978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008189358A Expired - Fee Related JP5183340B2 (ja) | 2008-07-23 | 2008-07-23 | 表面実装型の発振器およびこの発振器を搭載した電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5183340B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8432045B2 (en) | 2010-11-15 | 2013-04-30 | Tessera, Inc. | Conductive pads defined by embedded traces |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151627A (ja) * | 2000-11-09 | 2002-05-24 | Hitachi Ltd | 半導体装置、その製造方法および実装方法 |
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007067173A (ja) * | 2005-08-31 | 2007-03-15 | Kyocera Kinseki Corp | 電子部品 |
JP2008072321A (ja) * | 2006-09-13 | 2008-03-27 | Tdk Corp | 電子部品 |
JP2008124698A (ja) * | 2006-11-10 | 2008-05-29 | Hosiden Corp | マイクロホン及びその実装構造 |
-
2008
- 2008-07-23 JP JP2008189358A patent/JP5183340B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151627A (ja) * | 2000-11-09 | 2002-05-24 | Hitachi Ltd | 半導体装置、その製造方法および実装方法 |
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007067173A (ja) * | 2005-08-31 | 2007-03-15 | Kyocera Kinseki Corp | 電子部品 |
JP2008072321A (ja) * | 2006-09-13 | 2008-03-27 | Tdk Corp | 電子部品 |
JP2008124698A (ja) * | 2006-11-10 | 2008-05-29 | Hosiden Corp | マイクロホン及びその実装構造 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
US9070678B2 (en) | 2006-11-22 | 2015-06-30 | Tessera, Inc. | Packaged semiconductor chips with array |
US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
US8405196B2 (en) | 2007-03-05 | 2013-03-26 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US9355948B2 (en) | 2010-09-17 | 2016-05-31 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8432045B2 (en) | 2010-11-15 | 2013-04-30 | Tessera, Inc. | Conductive pads defined by embedded traces |
US8772908B2 (en) | 2010-11-15 | 2014-07-08 | Tessera, Inc. | Conductive pads defined by embedded traces |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US9224649B2 (en) | 2010-12-08 | 2015-12-29 | Tessera, Inc. | Compliant interconnects in wafers |
US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
Also Published As
Publication number | Publication date |
---|---|
JP5183340B2 (ja) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5183340B2 (ja) | 表面実装型の発振器およびこの発振器を搭載した電子機器 | |
JP5179014B2 (ja) | デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ | |
US8063846B2 (en) | Semiconductor module and mobile apparatus | |
JP6408540B2 (ja) | 無線モジュール及び無線モジュールの製造方法 | |
JP2005019568A (ja) | 積層型半導体装置 | |
JP2010067989A (ja) | モジュール部品 | |
JP2007158918A (ja) | 表面実装用の水晶発振器 | |
WO2018101382A1 (ja) | 高周波モジュール | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
JP2002176318A (ja) | 圧電発振器及びその実装構造 | |
JP2008301105A (ja) | アンテナ装置及び情報端末装置 | |
JP2018201248A (ja) | 無線モジュール | |
JP2017092291A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
US20080061415A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and electric equipment system | |
KR101741648B1 (ko) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 | |
JP2008098251A (ja) | 配線基板 | |
JP2002164479A (ja) | 半導体装置およびその製造方法 | |
JP3760622B2 (ja) | 圧電デバイス | |
JP2007036086A (ja) | 半導体装置及び液晶モジュール | |
JPH11274363A (ja) | 電子部品の実装構造 | |
JP2013110299A (ja) | 複合モジュール | |
JP2009123781A (ja) | 回路モジュール | |
US20220199499A1 (en) | Package for housing electronic component, electronic device, and electronic module | |
JP2010141421A (ja) | 表面実装用の水晶発振器 | |
JP2008053393A (ja) | 電子モジュールおよび電子モジュールの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |