JP2010028146A - セラミック基板 - Google Patents

セラミック基板 Download PDF

Info

Publication number
JP2010028146A
JP2010028146A JP2009252854A JP2009252854A JP2010028146A JP 2010028146 A JP2010028146 A JP 2010028146A JP 2009252854 A JP2009252854 A JP 2009252854A JP 2009252854 A JP2009252854 A JP 2009252854A JP 2010028146 A JP2010028146 A JP 2010028146A
Authority
JP
Japan
Prior art keywords
layer
silver
nickel
metal
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009252854A
Other languages
English (en)
Other versions
JP5133963B2 (ja
JP2010028146A5 (ja
Inventor
Hisashi Wakako
久 若子
Makoto Nagai
誠 永井
Atsushi Uchida
敦士 内田
Masahito Morita
雅仁 森田
Kazuo Kimura
賀津雄 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2009252854A priority Critical patent/JP5133963B2/ja
Publication of JP2010028146A publication Critical patent/JP2010028146A/ja
Publication of JP2010028146A5 publication Critical patent/JP2010028146A5/ja
Application granted granted Critical
Publication of JP5133963B2 publication Critical patent/JP5133963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

【課題】 セラミック表面に多層の金属層を設け、その最外層を銀メッキ層とした場合の密着強度を高める。
【解決手段】 発光素子収納用セラミックパッケージ10は、キャビティ22に発光素子12を収納し、キャビティ22の周囲傾斜面に金属層30を備える。この金属層30は、傾斜面表面側から、タングステン・モリブデンを用いたW・Moメタライズ層31と、ニッケルメッキ層32と、金メッキ層33と、最外表層の銀メッキ層34の多層の金属膜層構造を有する。W・Moメタライズ層31は、キャビティ22の傾斜面表面へのW・Moの金属粉末含有の活性金属ペースト塗布、高温・高真空下で処理するメタライズ手法を用いて形成され、ニッケルメッキ層32と金メッキ層33および銀メッキ層34は、電解メッキ法等のメッキ手法により順次形成される。
【選択図】 図2

Description

本発明は、その表面に金属層を備えたセラミック基板、および、発光素子などの半導体素子を収納するためのセラミック基板に関する。
近年、セラミックスは、絶縁性や誘電的性質等の電気的特性を有していることから、セラミックパッケージ等の電子部品の材料として用いられている。こうした電子部品は、セラミック製のパッケージ(以下、パッケージという)に、半導体素子(例えば、発光素子としてのダイオードやサイリスタ、トランジスタ等)を収納し、パッケージ本体に半導体素子に接続される回路を配設することによって構成される。こうした回路の配設に際しては、パッケージ本体の表面に、回路パターンとして機能する金属層を、銅や銀等の導体を用いて形成することが必要となる場合がある。加えて、上記の回路が発光素子を含んでいる場合には、発光素子からの光を効率よく反射させるために、発光素子の周囲におけるパッケージ本体の表面に、上記光の反射膜として機能する金属層を、反射特性の良好な導体(例えば、銀)を用いて形成することが必要となる場合がある。
このようにパッケージ本体の表面に金属層が形成された場合には、金属層とセラミックとの熱膨張率が異なるため、セラミックパッケージが温度変化を受けた際に、パッケージと金属層との界面付近で歪みが生じる場合がある。また、金属層が複数の層から構成され、各層に用いられている金属材料の熱膨張率が異なる場合には、温度変化によって、金属層を構成する各層の界面付近で歪みが生じることがある。このような事態を回避すべく、従来、セラミックにタングステンおよびモリブデンを含む膜層をメタライズ法にて形成し、この金属膜層上にニッケルメッキ層,銀メッキ層をこの順に付着することにより、熱応力に起因した各層(メタライズ層,ニッケルメッキ層,銀メッキ層)の剥がれを防止するセラミックパッケージが提案されている(例えば、特許文献1、特許文献2を参照)。
特開2004−207258号公報 特開2004−207672号公報
しかし、上記従来の構造では、ニッケルメッキ層と銀メッキ層との密着強度については、更なる改善の余地が指摘されるに到った。例えば、キャビティ内に封止用樹脂が充填される場合には、熱による封止用樹脂の膨張や収縮によって、キャビティ壁面表面に形成された金属層における最外層となる銀メッキ層の表面に局所的な熱応力がかかるため、銀メッキ層の剥がれに対する対策の必要性が指摘されるに到った。
そこで本発明は、上記した課題を踏まえ、セラミック基板本体の表面に形成される金属層の最外層の剥がれ防止の確実性を高めることを目的として、以下の構成を採った。
本発明のセラミック基板は、
表面に金属層を備えたセラミック基板であって、
前記金属層は、
最外層の側に位置し銀からなる銀層と、前記セラミック基板の側に位置しニッケルからなるニッケル層と、該ニッケル層と前記銀層との間に位置する中間層とで構成され、
前記中間層は、
ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属からなる層とされていることを要旨としている。
上記発明のセラミック基板では、セラミック基板表面に金属層を備え、この金属層は、異種金属材料からなる異種金属層を多層に備えており、最外層の側から順に、銀からなる銀層と、中間層と、ニッケルからなるニッケル層とで構成し、ニッケル層と銀層との層間に介在する中間層については、ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属からなる層とした。このように中間層の金属を選定したため、ニッケル層と中間層との密着強度,中間層と銀層との密着強度は、いずれも、従来技術であるニッケル層と銀層との密着強度よりも高まる。従って、熱応力等に起因したニッケル層上に配置される各層(中間層や最外層である銀層)の剥離を、より確実に防止することができる。こうした密着強度の向上は、本発明での中間層と銀層の界面における中間層への銀原子の入り込みによるアンカー効果と、ニッケル層と中間層の界面におけるニッケル層への中間層金属原子の入り込みによるアンカー効果が、従来の層構成でのニッケル層と銀層の界面におけるニッケル層への銀原子の入り込みによるアンカー効果よりも効果が大きいためと予想される。また、ニッケル層は、ニッケルを主成分として構成されていればよく、ニッケル以外の金属を含んだニッケル系の合金層であっても良い。中間層は、ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属であることから、例えば、金や銅や、Ru、Rh、Pd、Os、Ir、Ptなどの白金系元素の金属を主成分として構成されていればよく、これら金属以外の金属を含んだ金系、銅系、白金族系の合金層であっても良い。銀層は、銀を主成分として構成されていればよく、銀以外の金属を含んだ銀系の合金層であっても良い。
ここで、「ニッケルより高い標準電極電位を有する金属」とは、標準電極電位が−0.257vのニッケルよりも貴な金属であることを意味する。また、「主成分」とは、50wt%以上含まれている成分のことを示す。
多層の異種金属層を構成する各金属層をメッキ手法によって形成することは、均一な層の形成を簡便に行うことができる点で好適である。
上記のセラミック基板が半導体素子の収納用のキャビティを備える場合には、少なくともキャビティの壁面に上記の金属層を有する構成を採ることも可能である。この場合において、キャビティに収納される半導体素子を発光素子としてもよい。こうすれば、発光素子から放たれた光は最外層の銀層によって効率よく外部に反射される。
本発明のセラミック基板は、
半導体素子を収納するためのセラミック基板であって、
基板本体に形成され、前記半導体素子の収納用のキャビティと、
該キャビティの壁面に金属層とを備え、
該金属層は、
最外層の側に位置し銀からなる銀層と、前記セラミック基板の側に位置しニッケルからなるニッケル層と、該ニッケル層と前記銀層との間に位置する中間層とで構成され、
前記中間層は、
ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属からなる層とされていることを要旨としている。
上記発明のセラミック基板では、基板本体に形成されたキャビティに半導体素子が収納されると共に、このキャビティの壁面に金属層を備え、この金属層は、異種金属材料からなる異種金属層を多層に備えており、最外層の側から順に、銀からなる銀層と、中間層と、ニッケルからなるニッケル層とで構成し、ニッケル層と銀層との層間に介在する中間層については、ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属からなる層とした。このように中間層の金属を選定したため、ニッケル層と中間層との密着強度,中間層と銀層との密着強度は、いずれも、ニッケル層と銀層との密着強度よりも高まる。従って、熱応力等に起因して、半導体素子の周囲に設けられた銀層やさらにはこの銀層上に、さらに別の金属で構成される金属層が剥離してしまうことを、より確実に防止することができる。また、ニッケル層は、ニッケルを主成分として構成されていればよく、ニッケル以外の金属を含んだニッケル系の合金層であっても良い。中間層は、ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属であることから、例えば、金や銅や、Ru、Rh、Pd、Os、Ir、Ptなどの白金系元素の金属を主成分として構成されていればよく、これら金属以外の金属を含んだ金系、銅系、白金族系の合金層であっても良い。銀層は、銀を主成分として構成されていればよく、銀以外の金属を含んだ銀系の合金層であっても良い。
この場合にあっても、「ニッケルより高い標準電極電位を有する金属」は、標準電極電位が−0.257vのニッケルよりも貴な金属であることを意味する。
上記した金属層をセラミック表面に形成する場合には、タングステンまたはモリブデンで構成されるメタライズ層をセラミック表面に形成し、当該メタライズ層上に、前記金属層を、メタライズ層の側から前記ニッケル層と前記中間層と前記銀層となるように配置することができる。こうすれば、メタライズ層と前記金属層、即ちメタライズ層とニッケル層との密着性も確保できることから、最外層の銀層の密着性向上に加え、金属層としての密着性も高まる。
ここで、ニッケル層と銀層との層間に介在する中間層の層厚は、ニッケル層や銀層の層厚よりも薄くなるように形成される。例えば、これら各層の厚みを、ニッケル層が約0.5〜20μm、金層が約0.03〜0.20μm、銀層が3μm超〜20μmとすることができる。
本発明のセラミック基板の実施例である発光素子収納用セラミックパッケージ10の要部を断面視して示す説明図である。 図1におけるZ部を拡大して模式的に示す説明図である。 本発明のセラミック基板の変形例の発光素子収納用セラミックパッケージ10Aの要部を断面視して示す説明図である。 本発明のセラミック基板の別の変形例である発光素子収納用セラミックパッケージの要部を断面視して示す説明図である。 図4において中の一点鎖線部分Yで示した部分を拡大して示す説明図である。
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を説明する。図1は本発明のセラミック基板の実施例である発光素子収納用セラミックパッケージ10の要部を断面視して示す説明図、図2は図1におけるZ部を拡大して模式的に示す説明図である。
図示するように、この発光素子収納用セラミックパッケージ10は、セラミック層を積層して構成される基板本体20と、当該基板本体20の表面に開口するキャビティ22と、かかるキャビティ22の壁面、および基板本体の表面に沿って連続して形成された金属層30を備え、当該基板に形成したキャビティ22の底面には導通電極層14が形成され、前記キャビティ内には発光素子12が収納される。基板本体20は、アルミナや窒化アルミニウム、低温焼成セラミックを主成分とするセラミック層S1〜S7を積層して形成され、その内部には図示しない配線層や内部電極が所要のパターンで形成され、これらの間にビア電極15が介在し且つ貫通している。基板本体20のサイズは、約5mm×5mm×0.9mmである。
前記キャビティ22は、平面視で円形を呈し、その底面には、平面視が正方形を呈する例えば発光ダイオードなどの発光素子12がロウ材13またはエポキシ系樹脂の接着材を介して実装され、キャビティ22の底面の導通電極層14と図示しないワイヤを介して導通されている。尚、かかるキャビティ22のサイズは、内径約3.6mm×深さ約0.45mmであり、上記ロウ材13は、例えばAu−Sn系の低融点合金からなる。
発光素子収納用セラミックパッケージ10(セラミック基板)の裏面には、裏面電極層16を備える。裏面電極層16は、前記ビア電極15と接続されている。
発光素子12を収納するキャビティ22は、その壁面を、底面に対して30〜80度傾斜した傾斜面とし、当該傾斜面上には、図2に示すように金属層30を備える。この金属層30は、キャビティ22の傾斜面表面側から、タングステンもしくはモリブデンから成るメタライズ層31と、ニッケルから成るニッケル(ニッケルメッキ)層32と、金から成る金(金メッキ)層33と、最外表層の銀から成る銀(銀メッキ)層34とで形成されている。前記金メッキ層33の層厚は、ニッケルメッキ層32や銀メッキ層34よりも層厚が薄く、それぞれの層厚は、ニッケルメッキ層32が約6〜10μm、金メッキ層33が約0.05〜0.10μm、銀メッキ層34が約6〜10μmの層厚であった。
それぞれの層厚は、ニッケルメッキ層32が0.5〜20μm、金メッキ層33が約0.03〜0.20μm、銀メッキ層34が3μm超〜20μmの層厚とすることができる。ここで、ニッケルメッキ層32の厚みを前記範囲としたのは、0.5μm以下では、ニッケルメッキ層32の厚みが薄すぎるため、例えばメッキムラにより、ニッケルメッキが被着しない部分を生じるおそれがあり、一方、ニッケルメッキ層32の厚みが20μmを越えると、コストアップや、ニッケルメッキの残留応力により、界面に剥離が発生したり表面に凹凸が発生するため、金属層表面(光反射面)の平滑性が低下し、光の反射効率が低下する可能性があるためである。望ましくは1.0〜15.0μm、より望ましくは3.0〜11.0μmの範囲である。前記範囲では、前述した効果がより顕著となる。また、ニッケルメッキ層32に、温度範囲700〜950℃で熱処理を加えると、メタライズ層31との密着もより強固となる。また、ニッケルメッキ層32の厚みが前記範囲であれば、ニッケルメッキを複数回に亘って施した多層のニッケルメッキ層として形成しても良い。
金メッキ層33の厚みを前記範囲としたのは、0.03μm以下では、金メッキ層33の厚みが薄すぎるため、期待する効果である密着強度の向上が期待できない。一方で、0.20μm以上では、コストアップや、金メッキ層表面が平滑になってしまい、銀メッキ層34との密着強度向上の要因の一つであるアンカー効果が規定できなくなり密着強度が向上しないといった不具合があるためである。かかる金メッキ層33の厚みは望ましくは、0.03〜0.10μmの範囲である。
銀メッキ層34の厚みを前記範囲としたのは、銀メッキ層34の厚みが3μm以下になると、例えばメッキムラにより、銀メッキが被着しない部分を生じるおそれがあり、一方、銀メッキ層34の厚みが20μmを越えると、コスト高になるため、上記範囲とした。望ましくは3μm超〜15μm、3μm超〜10μm、4μm超〜10μm、より望ましくは6μm〜10μmの範囲である。前記範囲では、前述した効果がより顕著となる。
次に、セラミック基板の一例である上記構成の発光素子収納用セラミックパッケージ10の製造工程について説明する。焼成後にセラミック層S1〜S7となるグリーンシートのうち、予めセラミック層S1〜S3となるグリーンシートに、キャビティ22の壁面の傾斜面形状に合わせたテーパ形状の貫通孔をパンチング加工により形成し、焼成後にセラミック層S4〜S7となるグリーンシートに、ビア電極15のための貫通孔をパンチング加工により形成した。
前記グリーンシートには、タングステン(W)またはモリブデン(Mo)の金属粉末含有の導電性ペーストを塗布、或いは印刷した。セラミック層S1〜S3となるグリーンシートには、その傾斜面の表面に前記メタライズ層31の電極パターンで前記導電性ペーストが塗布或いは印刷され、セラミック層S4〜S7となるグリーンシートには、既述した導通電極層14と裏面電極層16の電極パターンで導電性ペーストを印刷した。この場合、メタライズ層31と導通電極層14とは、電気的に絶縁されるように塗布或いは印刷される。セラミック層S4〜S7内に、配線層や内部電極を含む場合には、所望の電極パターンを印刷する。
ビア電極15については、それぞれのセラミック層のグリーンシートの状態で電極パターンの印刷と同時に貫通孔に前記導電性ペーストを充填した。また、グリーンシート積層後の状態で貫通孔に前記導電性ペーストを充填しても良い。
これらのグリーンシートを順次積層し、所定の温度域(1500℃以上)で焼成し、キャビティ22の壁面がその底面に対して傾斜した傾斜面で囲まれたセラミック層積層体を形成した。ここで、セラミック層はアルミナからなるが、窒化アルミニウムやガラスセラミックなどの低温焼成セラミックであっても良い。
次いで、セラミック層積層体のうち、少なくともキャビティ22の壁面に形成されたメタライズ層31上に、ニッケル(ニッケルメッキ)層32、金(金メッキ)層33、銀(銀メッキ)層34の順に既述した層厚となるように電解メッキにより、各金属(各金属メッキ)層を形成し、金属層30を形成した。特に金メッキ層形成に際しては、素材表面の酸化物除去・活性化をメッキと同時に行うようストライクメッキ手法とした。導通電極層14と裏面電極層16についても、前記金属層30の形成と同様の方法で形成した。ニッケルメッキ層32と金メッキ層33および銀メッキ層34は、電解メッキ法や無電解メッキ法、蒸着やスパッタリング等の適宜な手法により、それぞれの金属を用いて形成しても良い。これらメッキ層も、メタライズ層31の場合と同様に導通電極層14とは、電気的に絶縁される。
上記の製造方法にて、発光素子収納用セラミックパッケージ10(セラミック基板)を得た。上記の製造方法にて作成された発光素子収納用セラミックパッケージ10(セラミック基板)の基板本体20に、発光素子12をキャビティ22の底面にロウ材13を介して固定し、発光素子12と導通電極層14とを図示しないワイヤを介して接続し、キャビティ22の内部に、透明な熱硬化樹脂(例えば、エポキシ樹脂)を注入した。
以上説明したように、本実施例の発光素子収納用セラミックパッケージ10では、図2に示すように、キャビティ22の壁面となる周囲傾斜面に多層の金属層30を形成し、当該金属層における最外層の銀メッキ層34と、WもしくはMoメタライズ層31の側のニッケルメッキ層32との間に、金メッキ層33を介在させた。しかも、この金メッキ層33の膜厚を約0.03〜0.20μmとし、素材表面の酸化物除去・活性化が可能なストライクメッキで形成した。この結果、金メッキ層33と最外層の銀メッキ層34との密着性、金メッキ層33とニッケルメッキ層32との密着性が高まり、結果的に、最外層の銀メッキ層34の密着強度を高めることができた。こうした密着強度の向上は、最外層の銀メッキ層34と金メッキ層33の界面における金メッキ層33への銀原子の入り込みによるアンカー効果と、金メッキ層33とニッケルメッキ層32の界面におけるニッケルメッキ層32への金原子の入り込みによるアンカー効果が、従来技術であるニッケルメッキ層32に銀メッキ層34を直接形成した場合のメッキ層界面におけるニッケルメッキ層32への銀原子の入り込みによるアンカー効果よりも効果があると予想される。
ここで、上記した本実施例の発光素子収納用セラミックパッケージ10と従来品との対比について説明する。従来品は、金属層30が金メッキ層33のない金属層(即ち、ニッケルメッキ層32に銀メッキ層34を積層させた金属層)である点で、本実施例の発光素子収納用セラミックパッケージ10と相違し、その他の点については上記した本実施例と同様の構成であり、同様の製造方法で製造したものである。この従来品では、導通電極層14に対してワイヤーボンディングをしたところ、ニッケルメッキ層上の銀メッキ層に剥離が見られてニッケルメッキ層が露出するという不具合が見られた。しかし、本実施例の発光素子収納用セラミックパッケージ10では、銀メッキ層34の剥離は見られず不具合は起きなかった。このことは、ニッケルメッキ層32と銀メッキ層34との間に金メッキ層33を介在させたことによる上記のアンカー効果と、これに伴う密着強度向上が得られたためと考えられる。
また、金属層30を形成した側にダイシング加工を施して物理的な層剥離の有無の試験を行ったところ、金メッキ層を有しない上記金属層を有する従来品では、銀メッキ層の剥離・ニッケルメッキ層の露出が見られたが本実施例の発光素子収納用セラミックパッケージ10ではこれらの不具合は見られなかった。このことも、ニッケルメッキ層32と銀メッキ層34との間に金メッキ層33を介在させたことによる上記のアンカー効果と、これに伴う密着強度向上が得られたためと考えられる。
次に、変形例について説明する。図3は本発明のセラミック基板の変形例の発光素子収納用セラミックパッケージ10Aの要部を断面視して示す説明図である。この図3に示すように、変形例の発光素子収納用セラミックパッケージ10Aは、キャビティ22がその壁面がキャビティ22の底面に対してほぼ垂直である点で、上記の実施例と相違するに過ぎず、キャビティ22の壁面に有する金属層30の構成は、上記実施例の発光素子収納用セラミックパッケージ10と同様である。よって、こうしたキャビティ形状を有する発光素子収納用セラミックパッケージ10Aにあっても、最外層の銀メッキ層34の密着強度を高めることができた。
次に、別の変形例について説明する。図4は本発明のセラミック基板の別の変形例である発光素子収納用セラミックパッケージの要部を断面視して示す説明図、図5は図4において中の一点鎖線部分Yで示した部分を拡大して示す説明図である。
この変形例の発光素子収納用セラミックパッケージ10Bは、図4に示すように、既述した変形例の発光素子収納用セラミックパッケージ10Aと同様のセラミック層S1〜S7の積層構成を備える点、基板本体20におけるキャビティ22の底面に発光素子12を有する点などで、上記の実施例および変形例と共通することから、以下、相違する構成について説明する。
この変形例の発光素子収納用セラミックパッケージ10Bは、発光素子収納用セラミックパッケージ10Aと同様、キャビティ22の壁面をキャビティ22の底面に対してほぼ垂直とするが、光反射面として機能する金属層30については傾斜面をなすようにした点に特徴がある。図5に詳しく示すように、この金属層30は、平面視ではリング形であり、キャビティ22の壁面22aの上端からキャビティ22の底面22bにかけて傾斜している。
キャビティ22の壁面22aと底面22bにかけては、これら表面にほぼL字状にW、Moからなるメタライズ層31が形成され、このメタライズ層31は、セラミック層S3とセラミック層S4との間に延びる導電電極層40を含んでいる。そして、このメタライズ層31の表面に沿ってほぼL字状に第1ニッケルメッキ層51が電解メッキ手法にて形成されている。そして、この第1ニッケルメッキ層51の表面には、断面がほぼ直角三角形となるようにして、銀ロウ材からなるフィレット部52が形成されている。このフィレット部52は、第1ニッケルメッキ層51のコーナ部に固形の銀ロウ材を配置し、所望の温度で加熱し、銀ロウ材を溶融させることで形成した。
そして、フィレット部52の傾斜面上において、ニッケルメッキ層32と金メッキ層33と銀メッキ層34とをこの順序でフィレット部52の側から電解メッキ手法で形成し、これら3層のメッキ層を金属層30とした。この場合、ニッケルメッキ層32は、フィレット部52の下端側・上端側で外側に延びる第1ニッケルメッキ層51にまたがって形成される。このニッケルメッキ層32と第1ニッケルメッキ層51は、同一種の金属(ニッケル)のメッキ層であることから、いわゆるなじみがよく一体となり、フィレット部52を取り込むことになる。ニッケルメッキ層32に積層して形成する金メッキ層33と銀メッキ層34は、既述した厚みで順次形成されている。この場合、銀メッキ層34の上・下端部は、その厚みが薄くなり易いので、前記3μm超の厚みは、少なくともかかる位置に適用される。
以上のような発光素子収納用セラミックパッケージ10Bにあっても、金属層30において最外層の銀メッキ層34とニッケルメッキ層32との間に金メッキ層33を介在させているため、最外層の銀メッキ層34の密着強度を高めることができた。加えて、メタライズ層31に第1ニッケルメッキ層51を形成し、この第1ニッケルメッキ層51の上に形成されたフィレット部52が銀ロウ材であることから、それらの密着性は高い。さらに、ニッケルメッキ層32は、フィレット部52上に形成され、フィレット部52が銀ロウ材であることから、このフィレット部52との密着性は高い。このため、金属層30のニッケルメッキ層32は、メタライズ層31に直接形成されていないものの、介在させた第1ニッケルメッキ層51とフィレット部52を介して、メタライズ層31に対しても高い密着性を発揮する。この結果、本変形例の発光素子収納用セラミックパッケージ10Bにあっても、発光素子収納用セラミックパッケージ10,10Aと同様の作用を発揮し且つ効果を奏することが可能である。
第1ニッケルメッキ層51は電解メッキ法によって形成され、その層厚は、0.5〜2μmである。この場合、第1ニッケルメッキ層51には、フィレット部52の形成のための銀ロウ材の流れ性もしくは濡れ性を良くする為にコバルト(Co)を含有していない。また、第1ニッケルメッキ層51に、温度範囲700〜950℃で熱処理を加える事で、メタライズ層31との密着も強固となり密着性が高まる。
一方、金属層30におけるニッケルメッキ層32は電解メッキ法によって形成され、その層厚は、1.5〜9μmである。ニッケルメッキ層32の表面は、第1ニッケルメッキ層51の表面と比べ平滑になっている。そのため、その上に電解メッキにより形成される金メッキ層33および銀メッキ層34も平滑となり、反射効率が向上する。また、ニッケルメッキ層32についても、500〜750℃の範囲で熱処理を行っても良い。この熱処理を第1ニッケルメッキ層51の場合の温度範囲より低くしたのは、フィレット部52を構成する銀ロウ材の融点よりも低い温度範囲でないと、銀ロウ材が溶融し不具合が生じる場合がある為である。特に、ニッケルメッキ層32をメッキ液中に光沢剤を加え、光沢ニッケルメッキにて形成すれば、平面をより平滑に形成することができる。
また、ニッケルメッキ層としては、第1ニッケルメッキ層51とニッケルメッキ層32に分けて形成されているので、それぞれの層でメッキの形成手法を変えたり、熱処理を加えたりする事ができる。よって、金属層30における光反射面の表面の平滑化や、メタライズ層との密着性の高い金属層30形成を達成することができる。
本発明は上記した実施例・変形例に限られるものではなく、発明の要旨を逸脱しない範囲で種々の態様を採ることができる。例えば、上記の実施例・変形例では、発光素子12を有する発光素子収納用セラミックパッケージとして説明したが、発光素子12に変わる他の半導体デバイスを備えたセラミックパッケージや、セラミック基板表面に多層の金属層を備え、当該金属層の最外層を銀メッキ層とするセラミック基板にも適用できる。
また、金属層30において最外層の銀メッキ層34とニッケルメッキ層32との間に金メッキ層33を介在させたが、この金メッキ層33に代えて、銅や、Ru、Rh、Pd、Os、Ir、Ptなどの白金系元素の金属、或いはこれら金属以外の金属を含んだ金系、銅系、白金族系の合金の層(メッキ層や蒸着層)とすることもできる。
10、10A、10B…発光素子収納用セラミックパッケージ(セラミック基板)
12…発光素子
13…ロウ材
14…導通電極層
15…ビア電極
16…裏面電極層
20…セラミック基板
22…キャビティ
22a…壁面
22b…底面
30…金属層
31…W・Moメタライズ層
32…ニッケルメッキ層
33…金メッキ層
34…銀メッキ層
40…配線部
51…第1ニッケルメッキ層
52…銀ロウ材からなるフィレット部
S1〜S7…セラミック層

Claims (5)

  1. 表面に金属層を備えたセラミック基板であって、
    前記金属層は、
    最外層の側に位置し銀からなる銀層と、前記セラミック基板の側に位置しニッケルからなるニッケル層と、該ニッケル層と前記銀層との間に位置する中間層とで構成され、
    前記中間層は、
    ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属からなる層とされている
    セラミック基板。
  2. 半導体素子を収納するためのセラミック基板であって、
    基板本体に形成され、前記半導体素子の収納用のキャビティと、
    該キャビティの壁面に金属層とを備え、
    該金属層は、
    最外層の側に位置し銀からなる銀層と、前記セラミック基板の側に位置しニッケルからなるニッケル層と、該ニッケル層と前記銀層との間に位置する中間層とで構成され、
    前記中間層は、
    ニッケルより高い標準電極電位を有する金属であって、銀とは異なる金属からなる層とされている
    セラミック基板。
  3. 前記キャビティに収納される前記半導体素子が発光素子である請求項2に記載のセラミック基板。
  4. 請求項1ないし請求項3いずれか記載のセラミック基板であって、
    前記金属層は、タングステンまたはモリブデンで構成されるメタライズ層を備え、該メタライズ層上に、前記ニッケル層と前記中間層と前記銀層とが順に配置される
    セラミック基板。
  5. 請求項1ないし請求項4いずれか記載のセラミック基板であって、
    前記金属層における前記ニッケル層と前記銀層との間に介在する前記中間層は、その層厚みが前記ニッケル層および前記銀層の層厚みよりも薄くされているセラミック基板。
JP2009252854A 2004-12-03 2009-11-04 セラミック基板 Expired - Fee Related JP5133963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009252854A JP5133963B2 (ja) 2004-12-03 2009-11-04 セラミック基板

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004350927 2004-12-03
JP2004350927 2004-12-03
JP2005084449 2005-03-23
JP2005084449 2005-03-23
JP2009252854A JP5133963B2 (ja) 2004-12-03 2009-11-04 セラミック基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005343890A Division JP2006303419A (ja) 2004-12-03 2005-11-29 セラミック基板

Publications (3)

Publication Number Publication Date
JP2010028146A true JP2010028146A (ja) 2010-02-04
JP2010028146A5 JP2010028146A5 (ja) 2011-03-31
JP5133963B2 JP5133963B2 (ja) 2013-01-30

Family

ID=41733609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252854A Expired - Fee Related JP5133963B2 (ja) 2004-12-03 2009-11-04 セラミック基板

Country Status (1)

Country Link
JP (1) JP5133963B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057234A1 (ja) * 2010-10-27 2012-05-03 旭硝子株式会社 発光素子用基板および発光装置
DE102015208704A1 (de) * 2015-05-11 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN112159253A (zh) * 2020-09-26 2021-01-01 深圳市海里表面技术处理有限公司 5g通讯用电阻陶瓷镀银工艺及陶瓷片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413301B1 (ko) * 2015-07-24 2022-06-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152661A (ja) * 1990-10-17 1992-05-26 Hitachi Cable Ltd Ic用リードフレーム
JPH06334087A (ja) * 1993-05-21 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JP2003347600A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Led実装基板
JP2004228549A (ja) * 2002-11-25 2004-08-12 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2004241766A (ja) * 2003-01-16 2004-08-26 Matsushita Electric Ind Co Ltd 装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152661A (ja) * 1990-10-17 1992-05-26 Hitachi Cable Ltd Ic用リードフレーム
JPH06334087A (ja) * 1993-05-21 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JP2003347600A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Led実装基板
JP2004228549A (ja) * 2002-11-25 2004-08-12 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2004241766A (ja) * 2003-01-16 2004-08-26 Matsushita Electric Ind Co Ltd 装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057234A1 (ja) * 2010-10-27 2012-05-03 旭硝子株式会社 発光素子用基板および発光装置
JPWO2012057234A1 (ja) * 2010-10-27 2014-05-12 旭硝子株式会社 発光素子用基板および発光装置
JP5958342B2 (ja) * 2010-10-27 2016-07-27 旭硝子株式会社 発光素子用基板および発光装置
DE102015208704A1 (de) * 2015-05-11 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN112159253A (zh) * 2020-09-26 2021-01-01 深圳市海里表面技术处理有限公司 5g通讯用电阻陶瓷镀银工艺及陶瓷片

Also Published As

Publication number Publication date
JP5133963B2 (ja) 2013-01-30

Similar Documents

Publication Publication Date Title
KR101154801B1 (ko) 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
JP5967836B2 (ja) セラミック基板およびその製造方法
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
JP6267803B2 (ja) 配線基板、電子装置および電子モジュール
JP5133963B2 (ja) セラミック基板
JP2006303419A (ja) セラミック基板
JP6010333B2 (ja) 配線基板および電子装置
JP2005019688A (ja) 発光素子収納用パッケージおよび発光装置
JP5173903B2 (ja) 発光素子収納用パッケージおよび発光装置
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP2005159082A (ja) 発光素子収納用パッケージおよび発光装置ならびに発光素子収納用パッケージの製造方法。
JP6123215B2 (ja) 発光装置
JP4070195B2 (ja) 発光素子収納用パッケージ
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP2004221520A (ja) 発光素子収納用パッケージおよび発光装置
JP4548262B2 (ja) 下部電極構造
JP2016092018A (ja) 配線基板、電子装置および電子モジュール
EP4113590A1 (en) Electronic component mounting package and electronic device
JP7259091B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP5631268B2 (ja) 配線基板
JP5106374B2 (ja) 多数個取り配線基板の製造方法ならびに多数個取り配線基板および配線基板および電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5133963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees