JP2010021527A - 半導体デバイスの製造方法及び基板処理装置 - Google Patents
半導体デバイスの製造方法及び基板処理装置 Download PDFInfo
- Publication number
- JP2010021527A JP2010021527A JP2009104139A JP2009104139A JP2010021527A JP 2010021527 A JP2010021527 A JP 2010021527A JP 2009104139 A JP2009104139 A JP 2009104139A JP 2009104139 A JP2009104139 A JP 2009104139A JP 2010021527 A JP2010021527 A JP 2010021527A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- processing chamber
- oxygen
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P14/60—
-
- H10P50/269—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
- H01J37/3405—Magnetron sputtering
-
- H10D64/01354—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
-
- H10P10/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、処理室内で、基板を高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、処理後の基板を処理室内から搬出する工程と、を有する。
【選択図】図2
Description
る。
(1)基板処理装置の構成
以下に、本発明の第1の実施形態に係る基板処理装置の構成について、図1を参照しながら説明する。
MMT装置は、処理容器203を備えている。処理容器203は、第1の容器であるドーム型の上側容器210と、第2の容器である碗型の下側容器211とを備えている。上側容器210は、下側容器211の上に被せられている。上側容器210は、酸化アルミニウム又は石英等の非金属材料で形成されている。下側容器211は、アルミニウムで形成されている。処理容器203内には、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板としてのウエハ200が搬入される処理室201が形成されている。なお、上側容器210を非金属材料で形成することによって、基板処理の際におけるウエハ200の金属汚染を抑制できる。
処理室201の上部には、ガス供給部としてのシャワーヘッド236が設けられている。シャワーヘッド236は、キャップ状の蓋体233と、ガス供給口234と、バッファ室237と、開口238と、遮蔽プレート240と、ガス吹出口239とを備えている。バッファ室237は、ガス供給口234より供給されたガスを分散する分散空間として構成されている。
処理室201の下方側壁には、処理室201内の雰囲気を排気するガス排気口235が設けられている。処理室201内に供給されたプロセスガス230は、処理室201の底方向へ流れ、ガス排気口235から排気される。ガス排気口235には、ガス排気管231の上流端が接続されている。ガス排気管231には、上流側から順に、圧力調整器であるAPC242、開閉弁であるバルブ243b、排気装置である真空ポンプ246が設けられている。主に、ガス排気口235、ガス排気管231、APC242、バルブ243b、真空ポンプ246により、処理室201内の雰囲気を排気するガス排気系が構成されている。
処理容器203の外周には、処理室201内のプラズマ生成領域224を取り囲むように、第1の電極である筒状電極215が設けられている。筒状電極215は、処理室201内にプラズマを生成させ、処理室201内に供給されるプロセスガス230を励起させる放電機構(放電部)として機能する。筒状電極215は、筒状、例えば円筒状に形成されている。筒状電極215には、高周波電力を印加する高周波電源273が、インピーダンスの整合を行う整合器272を介して接続されている。
処理室201内の底側中央には、ウエハ200を保持する基板保持具(基板保持部)としてのサセプタ217が配置されている。サセプタ217は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成され、内部に加熱機構(加熱部)としてのヒータ217bが一体的に埋め込まれており、ウエハ200を加熱できるようになっている。ヒータ217bは電力が印加されてウエハ200を1000℃程度にまで加熱できるようになっている。サセプタ217を、窒化アルミニウムやセラミックス又は石英等の非金属材料で構成することによって、基板処理の際におけるウエハ200の金属汚染が抑制される。
次に、半導体デバイスの製造工程の一工程として、High−kゲート絶縁膜の形成からゲート電極の修復までの製造工程を含む半導体デバイスの製造方法を図1、図2、図6を参照して説明する。なお、後述するゲート電極の修復工程は、上記のMMT装置により実施される。図2は、本実施形態に係る半導体デバイスであるMOSトランジスタの断面構造、及びその製造工程を示す解説図である。図6は、ゲート電極の修復工程におけるプロセスガスの供給、停止タイミング、プラズマ処理の開始、停止タイミングを示す図である。
図2に示すようなMOSトランジスタを製造する際は、まず、ウエハ200上に、例えばハフニア(HfO)からなるHigh−kゲート絶縁膜30を成膜する。High−kゲート絶縁膜30は、例えば、PLCVD(Poly−atomic Layer CVD)法を用い、成膜に用いるHfやSiを含んだ有機金属材料とリモートプラズマ酸素とをウエハ200の表面に供給することで形成される。なお、High−kゲート絶縁膜30は、ハフニアに限らず、ハフニウムシリケート(HfSiO)、窒化ハフニウムシリケート(HfSiON)、酸化アルミニウム(AlOx)等の他の高誘電率材料で形成してもよい。
High−kゲート絶縁膜30の形成が終了したら、形成したHigh−kゲート絶縁膜30上に、例えば、SiO2等からなるトンネル層35、Poly−Si等からなるフローティングゲート層34、ONO層33、及びTiNからなるコントロールゲート層としてのゲート電極32を、それぞれ膜状に形成する。コントロールゲート層としてのゲート電極32は、例えばスパッタリングやCVD等の方法を用いて行うことが可能である。なお、ゲート電極32は、TiNに限らず、タングステン(W)、ルテニウム(Ru)、
窒化チタン(TiN)、タンタル(Ta)、モリブデン(Mo)、イリジウム(Ir)等の他の金属材料で形成してもよい。ゲート電極32を形成する金属材料を適宜選択することで、MOSトランジスタの閾値電圧をコントロールすることが出来る。
膜状のトンネル層35、フローティングゲート層34、ONO層33、ゲート電極32の形成が完了したら、ゲート電極32上にレジスト膜(図示せず)を形成する。そして、レジスト膜に露光光を照射し、照射後のレジスト膜を現像し、チャネル部の形成予定領域を覆うレジストパターン(図示せず)を形成する。その後、レジストパターンをマスクとして、ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30の露出部(ソース101及びドレイン102の形成予定領域)をドライエッチング等により除去する。その後、レジストパターンを除去する。なお、ゲート電極32及びHigh−kゲート絶縁膜30をエッチングする際に、、ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30の側壁にダメージ(加工面の物理的な荒れ)が生じる。
ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30のエッチングが完了したら、上述のMMT装置を用い、ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30の側壁のダメージの修復を行う。なお、以下の説明において、MMT装置を構成する各部の動作はコントローラ121により制御されるものとする。
する。このときインピーダンス可変機構274は、予め所望のインピーダンス値となるように制御しておく。このバイアス制御により、ウエハ200に入射するプラズマのエネルギーを調整することができる。筒状電極215に高周波電力が供給されると、筒状磁石216、216の磁界の影響を受けて処理室201内にマグネトロン放電が発生し、ウエハ200の上方空間に電荷がトラップされ、プラズマ生成領域224に水素ガスによる高密度プラズマが生成される。
電極32の側面を酸化させて修復すると共に、ゲート電極32の側面の過度の酸化を抑制することができる。
本実施形態によれば、以下に示す1つ又は複数の効果を奏する。
する酸素ガスの流量比にほぼ比例して増加していることが分かる。また、水素ガスに対する酸素ガスの流量比が65[%]を超えると、シート抵抗値は、Initial valueの150[Ω/sq]を超えてしまうことが分かる。また、水素ガスに対する酸素ガスの流量比が減少すると、ゲート電極32の過度の酸化が抑制されていることが分かり、水素ガスの還元作用が働いていることが分かる。
上述した実施形態では、MMT装置として構成された基板処理装置を例に挙げて説明したが、本発明は、係る構成に限定されない。例えば、ICP(Inductively Coupled Plasma)、ECR(Electron Cyclotron Resonance)装置として構成された基板処理装置に対しても好適に適用である。
図8は、本発明の第3の実施形態に係る基板処理装置であるECR方式プラズマ処理装置を示している。本実施形態に係る基板処理装置の各構成要件において、前記実施形態と同様の機能を有する構成要件には同一符号を付することとし、詳細な説明を省略する。
本発明は以下の実施の態様を含む。
エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、
前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、
処理後の前記基板を前記処理室内から搬出する工程と、
を有するこ半導体デバイスの製造方法。
エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、
前記処理室内に搬入された前記基板を加熱する加熱部と、
前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、
前記処理室内にプラズマを生成するプラズマ生成部と、
前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、
前記制御部は、
前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す基板処理装置。
被処理基板の温度を600℃未満、処理雰囲気を水素ガスと酸素ガスとを含み水素ガスに対して酸素ガスの割合が65%以下の雰囲気として、処理基板上に形成されたHigh−kゲート絶縁膜上のメタル電極にプラズマ処理を施す工程を含むことを特徴とする半導体デバイスの製造方法を提供する。ここで、メタル電極とはゲート電極のことである。混合ガスの雰囲気は、酸素を含むプロセスガスと、水素を含むプロセスガスとを同一のガス供給管から処理室に供給することで生成してもよいし、別々のガス供給管から別々に処理室に供給することで生成してもよい。この方法によれば、High−kゲート絶縁膜の結晶化を防止できるので、リーク電流を抑制することができる。
前記High−kゲート絶縁膜がHfOからなり、前記処理温度が400℃未満である半導体デバイスの製造方法を提供する。
この方法によれば、High−kゲート絶縁膜がHfOである場合に、HfOが結晶化しない温度でゲート電極が修復される。
前記High−kゲート絶縁膜がHfSiOからなり、前記処理温度が600℃未満である半導体デバイスの製造方法を提供する。
この方法によれば、High−kゲート絶縁膜がHfSiOである場合に、HfSiOが結晶化しない温度でゲート電極が修復される。この場合、酸素ガスの割合を40%未満とするとよい。水素ガスに対する酸素ガスの割合を40%未満とすると、High−kゲート絶縁膜がHfSiOである場合に、HfSiOが結晶化しない温度でゲート電極が修復でき、これにより、ゲート電流に対応することができる。
32 ゲート電極(メタル電極)
200 ウエハ(基板)
201 処理室
202 処理炉
230 プロセスガス
Claims (5)
- エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、
前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、
処理後の前記基板を前記処理室内から搬出する工程と、
を有する半導体デバイスの製造方法。 - 前記高誘電率ゲート絶縁膜がハフニアであり、前記温度は25℃以上400℃未満である
請求項1記載の半導体デバイスの製造方法。 - 前記高誘電率ゲート絶縁膜がハフニウムシリケートであり、前記温度が600℃未満である
請求項1記載の半導体デバイスの製造方法。 - 前記水素含有ガス中の水素成分の流量が、前記酸素含有ガスの酸素成分の流量に対して65%以下である
請求項1から3のいずれかに記載の半導体デバイスの製造方法。 - エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、
前記処理室内に搬入された前記基板を加熱する加熱部と、
前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、
前記処理室内にプラズマを生成するプラズマ生成部と、
前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、
前記制御部は、
前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す
基板処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009104139A JP4573903B2 (ja) | 2008-06-13 | 2009-04-22 | 半導体デバイスの製造方法及び基板処理装置 |
| KR1020090051859A KR101080116B1 (ko) | 2008-06-13 | 2009-06-11 | 반도체 디바이스의 제조 방법 및 기판 처리 장치 |
| US12/457,493 US8071446B2 (en) | 2008-06-13 | 2009-06-12 | Manufacturing method of semiconductor device and substrate processing apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008155488 | 2008-06-13 | ||
| JP2009104139A JP4573903B2 (ja) | 2008-06-13 | 2009-04-22 | 半導体デバイスの製造方法及び基板処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010182164A Division JP2011023730A (ja) | 2008-06-13 | 2010-08-17 | 半導体デバイスの製造方法及び基板処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010021527A true JP2010021527A (ja) | 2010-01-28 |
| JP4573903B2 JP4573903B2 (ja) | 2010-11-04 |
Family
ID=41415191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009104139A Active JP4573903B2 (ja) | 2008-06-13 | 2009-04-22 | 半導体デバイスの製造方法及び基板処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8071446B2 (ja) |
| JP (1) | JP4573903B2 (ja) |
| KR (1) | KR101080116B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5396180B2 (ja) * | 2009-07-27 | 2014-01-22 | 東京エレクトロン株式会社 | 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体 |
| US20120280369A1 (en) * | 2009-12-18 | 2012-11-08 | Hitachi Kokusai Electric Inc. | Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device |
| US8866271B2 (en) * | 2010-10-07 | 2014-10-21 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method, substrate processing apparatus and semiconductor device |
| CN104916546B (zh) | 2015-05-12 | 2018-03-09 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及阵列基板和显示装置 |
| TWI676710B (zh) | 2017-09-28 | 2019-11-11 | 日商國際電氣股份有限公司 | 半導體裝置的製造方法、基板處理裝置及記錄媒體 |
| KR102819716B1 (ko) | 2020-06-12 | 2025-06-13 | 삼성전자주식회사 | 3차원 반도체 장치 및 반도체 장치의 제조방법 |
| KR102636022B1 (ko) | 2023-05-23 | 2024-02-13 | 이정규 | 열회수형 환기장치용 광촉매 및 플라즈마 일체형 공기정화장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203228A (ja) * | 2006-02-23 | 2006-08-03 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349285A (ja) * | 1999-06-04 | 2000-12-15 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US20050282338A1 (en) * | 2004-06-17 | 2005-12-22 | Yoo Jong-Ryeol | Methods of forming gate patterns using isotropic etching of gate insulating layers |
| JP4487880B2 (ja) * | 2004-08-26 | 2010-06-23 | 株式会社デンソー | インタークーラ |
| US7521316B2 (en) * | 2004-09-09 | 2009-04-21 | Samsung Electronics Co., Ltd. | Methods of forming gate structures for semiconductor devices |
| JP2008514019A (ja) * | 2004-09-21 | 2008-05-01 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス及び同デバイスを形成する方法 |
| KR20090101592A (ko) * | 2008-03-24 | 2009-09-29 | 삼성전자주식회사 | 산화막 형성 방법 및 이를 이용한 게이트 형성 방법 |
-
2009
- 2009-04-22 JP JP2009104139A patent/JP4573903B2/ja active Active
- 2009-06-11 KR KR1020090051859A patent/KR101080116B1/ko active Active
- 2009-06-12 US US12/457,493 patent/US8071446B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| JP2006203228A (ja) * | 2006-02-23 | 2006-08-03 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4573903B2 (ja) | 2010-11-04 |
| KR101080116B1 (ko) | 2011-11-04 |
| US20090311876A1 (en) | 2009-12-17 |
| KR20090129954A (ko) | 2009-12-17 |
| US8071446B2 (en) | 2011-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4573903B2 (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
| US8158535B2 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| WO2006129643A1 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| WO2008041600A1 (en) | Plasma oxidizing method, plasma processing apparatus, and storage medium | |
| TWI407507B (zh) | Plasma processing method | |
| JP2010232240A (ja) | 半導体装置の製造方法、及び半導体製造装置 | |
| CN101834133B (zh) | 氧化膜的氮化处理方法和等离子体处理装置 | |
| KR101255905B1 (ko) | 실리콘 산화막의 형성 방법 및 장치 | |
| JP2018129330A (ja) | 基板処理装置、半導体装置の製造方法およびプログラム | |
| JP2006310736A (ja) | ゲート絶縁膜の製造方法および半導体装置の製造方法 | |
| JP2011023730A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
| KR20090089818A (ko) | 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템 | |
| US10014226B2 (en) | Method of manufacturing semiconductor device | |
| JP2008060412A (ja) | 半導体デバイスの製造方法 | |
| JP2009224755A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
| US8133820B2 (en) | Substrate processing method and substrate processing apparatus | |
| JP2010171359A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2011165743A (ja) | 半導体装置の製造方法 | |
| JP2008311460A (ja) | 半導体装置の製造方法 | |
| JP2009010144A (ja) | 基板処理装置 | |
| JP2005057163A (ja) | 半導体装置の製造方法 | |
| JP2008091667A (ja) | 基板処理方法 | |
| JP2011071353A (ja) | 半導体装置の製造方法 | |
| JP2008066486A (ja) | 半導体装置の製造方法 | |
| JP2008182194A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4573903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140827 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |