JP2008066486A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008066486A JP2008066486A JP2006242103A JP2006242103A JP2008066486A JP 2008066486 A JP2008066486 A JP 2008066486A JP 2006242103 A JP2006242103 A JP 2006242103A JP 2006242103 A JP2006242103 A JP 2006242103A JP 2008066486 A JP2008066486 A JP 2008066486A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- diffusion layer
- semiconductor device
- gas
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 97
- 239000010703 silicon Substances 0.000 claims abstract description 97
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 125000004437 phosphorous atom Chemical group 0.000 claims abstract description 57
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 16
- 230000004075 alteration Effects 0.000 claims abstract description 8
- 230000005284 excitation Effects 0.000 claims abstract description 5
- 238000003795 desorption Methods 0.000 abstract description 3
- 230000003405 preventing effect Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 60
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000002411 adverse Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910052734 helium Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】拡散させたリン原子がシリコン基板から脱離することを防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 レジストが塗布されたシリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法であって、シリコン基板の温度をレジストの変質温度よりも低く保ちながら拡散層を形成する拡散層形成工程と、形成した拡散層の表面にプラズマ励起ガスを供給して酸化膜を形成する酸化膜形成工程と、を有する。
【選択図】図１
【解決手段】 レジストが塗布されたシリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法であって、シリコン基板の温度をレジストの変質温度よりも低く保ちながら拡散層を形成する拡散層形成工程と、形成した拡散層の表面にプラズマ励起ガスを供給して酸化膜を形成する酸化膜形成工程と、を有する。
【選択図】図１
Description
本発明は、シリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法に関する。
半導体装置の一例としてのプレーナ型のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）は、例えば、平坦なシリコン基板の上に、直接ソース、ドレイン、及びチャネルを形成し、チャネル上に平坦なゲート及びゲート電極を形成することにより製造される。そして、ＮＭＯＳと呼ばれるＦＥＴデバイスの場合には、電流を流しやすくするための不純物として、例えばリン原子を上述のチャネルに拡散させることにより製造する。
従来は、リン原子の拡散方法として、リン原子をイオン化してイオンビームを生成し、それをシリコン基板に打ち込むというイオン注入法が用いられていた。イオン注入法は、イオンの注入量を電流として制御することが可能であり、また、イオン注入の深さを加速エネルギーとして制御することも可能である、という利点があった。
しかし、高集積化に伴い半導体デバイスのサイズが縮小されると、ソース、ドレイン、及びチャネルの厚さも薄くなる。この際、イオンがごく浅い注入になるように調整する必要があるが、従来のイオン注入の手法では、一旦加速したイオンビームを再度減速してやる必要があるため、コスト面やスループット面で不利となる。
また、半導体デバイスの高集積化に伴いデバイス構造の立体化が進められると、例えばチャネルも立体化する。この際、イオンを縦方向からだけでなく横方向にも打ち込む必要があるが、イオン注入方法はその手法の性質から異方性が強く、縦横均等にイオン注入するには不利であった。
そこで、従来のイオン注入方法に変わり、プラズマを用いたリン原子の拡散方法が行われるようになってきた。プラズマを用いたリン原子の拡散方法では、リン原子を、浅く、かつ縦横均等に拡散させることが出来るため有利である。
しかしながら、リン原子は揮発性が高いため、リン原子を浅く拡散させた場合には、拡散後の時間経過とともにリン原子が脱離してしまったり、シリコン基板をアニールすると同時にリン原子が脱離してしまうという現象が生じやすい。
そこで本発明は、拡散させたリン原子がシリコン基板から脱離することを防止することが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、レジストが塗布されたシリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法であって、前記シリコン基板の温度を前記レジストの変質温度よりも低く保ちながら前記拡散層を形成する拡散層形成工程と、前記形成した拡散層の表面にプラズマ励起ガスを供給して酸化膜を形成する酸化膜形成工程と、を有する半導体装置の製造方法が提供される。
本発明によれば、拡散させたリン原子がシリコン基板から脱離することを防止することが可能な半導体装置の製造方法を提供することが出来る。
前記課題について発明者らが鋭意研究を行ったところ、シリコン基板にリン原子を拡散させて拡散層を形成した後、この拡散層の表面上に酸化層を作ることにより、シリコン基板からのリン原子の脱離を防止することが出来ることを突き止めた。
また、発明者らは、レジストを塗布した状態でシリコン基板の表面にリン原子の拡散層を形成する場合には、シリコン基板を低温に保つことが有効であることを突き止めた。なぜなら、リン原子を拡散させる際にシリコン基板を高温にすると、例えばレジストが硬化してしまう等のレジストの変質が生じてしまう。硬化したレジストは、シリコン基板から剥がれにくく、その後の処理工程に悪影響を及ぼしてしまうからである。
さらに、発明者らは、形成した拡散層の表面上に酸化層を形成する際、プラズマを用いて酸化層を形成することが有効であることを突き止めた。なぜなら、熱酸化により酸化層を形成しようとすると、上述のとおりレジストの変質が生じ、その後の処理工程に悪影響を及ぼしてしまうという問題が生じるからである。
発明者らは、上述した知見に基づき、拡散させたリン原子がシリコン基板から脱離することを防止することが可能な半導体装置の製造方法を発明するに至った。以下に、本発明の一実施形態にかかる半導体装置の製造方法について説明する。
（１）半導体製造装置の構成
まず、本発明の一実施形態の説明に先立ち、かかる実施形態を実施するための半導体製造装置の一例としてのＭＭＴ装置の構成について、図１を用いて説明する。図１は、本発明の一実施形態を実施するための半導体製造装置としてのＭＭＴ装置の断面構成図である。
まず、本発明の一実施形態の説明に先立ち、かかる実施形態を実施するための半導体製造装置の一例としてのＭＭＴ装置の構成について、図１を用いて説明する。図１は、本発明の一実施形態を実施するための半導体製造装置としてのＭＭＴ装置の断面構成図である。
ＭＭＴ装置とは、電界と磁界により高密度プラズマを発生できる変形マグネトロン型プラズマ源（Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）を用い、例えばシリコンウエハ等のシリコン基板２００をプラズマ処理するための装置である。
ＭＭＴ装置は、シリコン基板２００をプラズマ処理するための処理炉２０２を備えている。そして、処理炉２０２は、処理室２０１を構成するための処理容器２０３と、サセプタ２１７と、ゲートバルブ２４４と、シャワーヘッド２３６と、ガス排気口２３５と、プラズマ発生手段（筒状電極２１５、上部磁石２１６ａ、下部磁石２１６ｂ）と、コントローラ１２１とを備えている。処理室２０１内にてシリコン基板２００をプラズマ処理することが可能となっている。
（１−１）処理容器
図１に示すとおり、処理室２０１が備える処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１と、を備えている。そして、上側容器２１０が下側容器２１１の上に被せられることにより、処理室２０１が形成される。なお、上側容器２１０は、酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器２１１はアルミニウムで形成されている。
図１に示すとおり、処理室２０１が備える処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１と、を備えている。そして、上側容器２１０が下側容器２１１の上に被せられることにより、処理室２０１が形成される。なお、上側容器２１０は、酸化アルミニウム又は石英等の非金属材料で形成されており、下側容器２１１はアルミニウムで形成されている。
（１−２）サセプタ
処理室２０１の底側中央には、シリコン基板２００を保持するための基板保持手段としてのサセプタ２１７が配置されている。サセプタ２１７は、シリコン基板２００上に形成する膜の金属汚染を低減することが出来るよう、例えば、窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成されている。
処理室２０１の底側中央には、シリコン基板２００を保持するための基板保持手段としてのサセプタ２１７が配置されている。サセプタ２１７は、シリコン基板２００上に形成する膜の金属汚染を低減することが出来るよう、例えば、窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成されている。
サセプタ２１７の内部には、加熱手段としてのヒータ（図中省略）が一体的に埋め込まれており、シリコン基板２００を加熱できるようになっている。ヒータに電力が供給されると、シリコン基板２００を５００℃程度にまで加熱できるようになっている。
サセプタ２１７は下側容器２１１とは電気的に絶縁されている。そして、サセプタ２１７の内部には、インピーダンスを変化させるための電極としての第２の電極（図中省略）が装備されている。この第２の電極は、インピーダンス可変手段２７４を介して接地されている。インピーダンス可変手段２７４は、コイルや可変コンデンサから構成されており、コイルのパターン数や可変コンデンサの容量値を制御することにより、第２の電極（図中省略）及びサセプタ２１７を介して、シリコン基板２００の電位を制御できるようになっている。
サセプタ２１７には、サセプタ２１７を昇降させるためのサセプタ昇降手段２６８が設けられている。また、サセプタ２１７には、貫通孔２１７ａが設けられている。
一方、前述の下側容器２１１底面には、シリコン基板２００を突上げるためのウエハ突上げピン２６６が、少なくとも３箇所設けられている。
そして、サセプタ昇降手段２６８によりサセプタ２１７が下降させられた時には、ウエハ突上げピン２６６が、サセプタ２１７とは非接触な状態で貫通孔２１７ａを突き抜けるように、貫通孔２１７ａ及びウエハ突上げピン２６６が配置されている。
一方、前述の下側容器２１１底面には、シリコン基板２００を突上げるためのウエハ突上げピン２６６が、少なくとも３箇所設けられている。
そして、サセプタ昇降手段２６８によりサセプタ２１７が下降させられた時には、ウエハ突上げピン２６６が、サセプタ２１７とは非接触な状態で貫通孔２１７ａを突き抜けるように、貫通孔２１７ａ及びウエハ突上げピン２６６が配置されている。
（１−３）ゲートバルブ
また、下側容器２１１の側壁には、仕切弁となるゲートバルブ２４４が設けられている。そして、ゲートバルブ２４４が開いている時には、搬送手段（図中省略）を用いて処理室２０１にシリコン基板２００を搬入し、または処理室２０１からシリコン基板２００を搬出することができる。そして、ゲートバルブ２４４が閉まっている時には、処理室２０１を気密に閉じることができる。
また、下側容器２１１の側壁には、仕切弁となるゲートバルブ２４４が設けられている。そして、ゲートバルブ２４４が開いている時には、搬送手段（図中省略）を用いて処理室２０１にシリコン基板２００を搬入し、または処理室２０１からシリコン基板２００を搬出することができる。そして、ゲートバルブ２４４が閉まっている時には、処理室２０１を気密に閉じることができる。
（１−４）シャワーヘッド
処理室２０１の上部には、処理室２０１へガスを供給するためのシャワーヘッド２３６が設けられている。シャワーヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９と、を備えている。
処理室２０１の上部には、処理室２０１へガスを供給するためのシャワーヘッド２３６が設けられている。シャワーヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９と、を備えている。
ガス導入口２３４には、バッファ室２３７へガスを供給するためのガス供給管２３２が接続されている。バッファ室２３７は、ガス導入口２３４より導入される反応ガス２３０を分散するための分散空間として機能する。
なお、ガス供給管２３２は、開閉弁であるバルブ２４３ａと、流量制御器であるマスフローコントローラ２４１とを介して、ＰＨ３含有ガスのガスボンベ２３０ａ（図示しない）と、Ｏ２ガスのガスボンベ２３０ｂ（図示しない）とに接続されている。なお、ガスボンベ２３０ａ及びガスボンベ２３０ｂは、それぞれ開閉弁であるバルブ２３０ｃ（図示しない）及びバルブ２３０ｄ（図示しない）を備えており、バルブ２３０ｃ及びバルブ２３０ｄを開閉させることにより、ＰＨ３含有ガスまたはＯ２ガスを、ガス供給管２３２に供給自在となっている。
（１−５）排気口
下側容器２１１の側壁には、処理室２０１からガスを排気するためのガス排気口２３５が設けられている。そして、ガス排気口２３５には、ガスを排気するためのガス排気管２３１が接続されている。ガス排気管２３１は、圧力調整器であるＡＰＣ２４２と、開閉弁であるバルブ２４３ｂとを介して、排気装置である真空ポンプ２４６に接続されている。
下側容器２１１の側壁には、処理室２０１からガスを排気するためのガス排気口２３５が設けられている。そして、ガス排気口２３５には、ガスを排気するためのガス排気管２３１が接続されている。ガス排気管２３１は、圧力調整器であるＡＰＣ２４２と、開閉弁であるバルブ２４３ｂとを介して、排気装置である真空ポンプ２４６に接続されている。
（１−６）プラズマ発生手段
処理容器２０３（上側容器２１０）の外周には、処理室２０１内のプラズマ生成領域２２４を囲うように、第１の電極としての筒状電極２１５が設けられている。筒状電極２１５は、筒状、例えば円筒状に形成されており、インピーダンスの整合を行うための整合器２７２を介して、高周波電力を印加するための高周波電源２７３が接続されている。筒状電極２１５は、処理室２０１に供給されるＰＨ３含有ガス、またはＯ２ガスを、プラズマ励起させるための放電手段として機能する。
処理容器２０３（上側容器２１０）の外周には、処理室２０１内のプラズマ生成領域２２４を囲うように、第１の電極としての筒状電極２１５が設けられている。筒状電極２１５は、筒状、例えば円筒状に形成されており、インピーダンスの整合を行うための整合器２７２を介して、高周波電力を印加するための高周波電源２７３が接続されている。筒状電極２１５は、処理室２０１に供給されるＰＨ３含有ガス、またはＯ２ガスを、プラズマ励起させるための放電手段として機能する。
また、筒状電極２１５の外側表面の上下端部には、上部磁石２１６ａ及び下部磁石２１６ｂがそれぞれ取り付けられている。上部磁石２１６ａ及び下部磁石２は、それぞれ筒状、例えばリング状に形成された永久磁石により構成されている。
上部磁石２１６ａ及び下部磁石２は、処理室２０１の半径方向に沿った両端（すなわち内周端と外周端）に磁極を有している。そして、上部磁石２１６ａ及び下部磁石２１６ｂの磁極の向きは、逆向きになるよう配置されている。すなわち、上部磁石２１６ａ及び下部磁石２１６ｂの内周部の磁極同士は異極となっている。これにより、筒状電極２１５の内側表面に沿って、円筒軸方向の磁力線が形成される。
処理室２０１内にＰＨ３含有ガス、またはＯ２ガスを導入した後、筒状電極２１５に高周波電力を供給して電界を形成するとともに、上部磁石２１６ａ、及び下部磁石２１６ｂを用いて磁界を形成することにより、処理室２０１内にマグネトロン放電プラズマが生成される。この際、上述の電磁界が、放出された電子を周回運動させることにより、プラズマの電離生成率が高まり、長寿命の高密度プラズマを生成させることができる。
なお、筒状電極２１５、上部磁石２１６ａ、及び下部磁石２１６ｂの周囲には、これらが形成する電磁界が外部環境や他処理炉等の装置に悪影響を及ぼさないように、電磁界を有効に遮蔽するための遮蔽板２２３が設けられている。
（１−７）コントローラ
また、制御手段としてのコントローラ１２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ、及び真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降手段２６８を、信号線Ｃを通じてゲートバルブ２４４を、信号線Ｄを通じて整合器２７２、及び高周波電源２７３を、信号線Ｅを通じてマスフローコントローラ２４１、及びバルブ２４３ａを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変手段２７４を、それぞれ制御するように構成されている。
また、制御手段としてのコントローラ１２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ、及び真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降手段２６８を、信号線Ｃを通じてゲートバルブ２４４を、信号線Ｄを通じて整合器２７２、及び高周波電源２７３を、信号線Ｅを通じてマスフローコントローラ２４１、及びバルブ２４３ａを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変手段２７４を、それぞれ制御するように構成されている。
（２）半導体装置の製造方法
続いて、上記のＭＭＴ装置により実施される本発明の一実施形態にかかる半導体装置の製造方法について、図１及び図２を用いて説明する。なお、図２は、本発明の一実施形態にかかる半導体装置の製造方法の工程図である。なお、以下の説明において、ＭＭＴ装置を構成する各部の動作は、コントローラ１２１により制御される。
続いて、上記のＭＭＴ装置により実施される本発明の一実施形態にかかる半導体装置の製造方法について、図１及び図２を用いて説明する。なお、図２は、本発明の一実施形態にかかる半導体装置の製造方法の工程図である。なお、以下の説明において、ＭＭＴ装置を構成する各部の動作は、コントローラ１２１により制御される。
（２−１）シリコン基板の搬入（Ｓ１）
まず、シリコン基板２００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。
まず、シリコン基板２００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。
次に、ゲートバルブ２４４を開き、図中省略の搬送手段を用いて、サセプタ２１７の表面から突出させたウエハ突上げピン２６６上に、シリコン基板２００を支持させる。続いて、搬送手段を処理室２０１の外へ退避させ、ゲートバルブ２４４を閉じて処理室２０１を密閉する。
続いて、サセプタ昇降手段２６８を用いてサセプタ２１７を上昇させる。その結果、サセプタ２１７の上面にシリコン基板２００を配置させる。その後、シリコン基板２００をその処理位置まで上昇させる。
なお、本発明の一実施形態にかかる半導体装置の製造方法においては、シリコン基板２００の表面にはレジストが塗布されている。レジスト塗布のタイミングは、シリコン基板２００を処理室２０１へ搬入前であってもよく、または搬入後であってもよい。
（２−２）シリコン基板の加熱（Ｓ２）
続いて、サセプタの内部に埋め込まれたヒータに電力を供給し、シリコン基板２００の加熱を行う。このときの加熱温度は、シリコン基板２００の表面に塗布されたレジストが熱により変質しない温度とする。なお、ここでいうレジストの変質とは、例えばレジストの硬化などを言う。具体的な加熱温度はシリコン基板２００に塗布するレジストの種類により変動するが、例えば、９０℃以下とすることが好ましい。
続いて、サセプタの内部に埋め込まれたヒータに電力を供給し、シリコン基板２００の加熱を行う。このときの加熱温度は、シリコン基板２００の表面に塗布されたレジストが熱により変質しない温度とする。なお、ここでいうレジストの変質とは、例えばレジストの硬化などを言う。具体的な加熱温度はシリコン基板２００に塗布するレジストの種類により変動するが、例えば、９０℃以下とすることが好ましい。
（２−３）ＰＨ３含有ガスの導入（Ｓ３）
続いて、ガス噴出孔２３４ａから処理室２０１内へ、ＰＨ３含有ガスをシャワー状に導入する。このときのＰＨ３含有ガスの流量は１〜１０００ｓｃｃｍの範囲である。ＰＨ３含有ガスの導入後は、真空ポンプ２４６及びＡＰＣ２４２を用いて、処理室２０１内の圧力が０．１〜２６６Ｐａの範囲内になるように調整する。
続いて、ガス噴出孔２３４ａから処理室２０１内へ、ＰＨ３含有ガスをシャワー状に導入する。このときのＰＨ３含有ガスの流量は１〜１０００ｓｃｃｍの範囲である。ＰＨ３含有ガスの導入後は、真空ポンプ２４６及びＡＰＣ２４２を用いて、処理室２０１内の圧力が０．１〜２６６Ｐａの範囲内になるように調整する。
（２−４）ＰＨ３含有ガスのプラズマ化（Ｓ４）
ＰＨ３含有ガスを導入した後、筒状電極２１５に対して、高周波電源２７３から整合器２７２を介して高周波電力を印加するとともに、上部磁石２１６ａ、及び下部磁石２１６ｂによる磁力を印加することにより、処理室２０１内にマグネトロン放電を発生させる。そしてシリコン基板２００の上方のプラズマ発生領域に高密度プラズマを生成する。なお、印加する電力は、１００〜５００Ｗ程度の範囲内の出力値とする。このときのインピーダンス可変手段２７４は、予め所望のインピーダンス値に制御しておく。
ＰＨ３含有ガスを導入した後、筒状電極２１５に対して、高周波電源２７３から整合器２７２を介して高周波電力を印加するとともに、上部磁石２１６ａ、及び下部磁石２１６ｂによる磁力を印加することにより、処理室２０１内にマグネトロン放電を発生させる。そしてシリコン基板２００の上方のプラズマ発生領域に高密度プラズマを生成する。なお、印加する電力は、１００〜５００Ｗ程度の範囲内の出力値とする。このときのインピーダンス可変手段２７４は、予め所望のインピーダンス値に制御しておく。
（２−５）リン原子拡散層の形成（Ｓ５）
上述のようにプラズマを発生させることにより、処理室２０１内のＰＨ３ガス分子が分解する。そして、Ｐ＋やＰ＊等が生成されて、シリコン基板２００の表面に注入される。シリコン基板２００の表面に注入されるリン原子の深さやドープ量は、プラズマの電力、バイアス電圧、ＰＨ３流量、及び処理時間により規定される。そのため、これらを調整することにより、所望の注入深さとドーズ量を得ることが出来る。
上述のようにプラズマを発生させることにより、処理室２０１内のＰＨ３ガス分子が分解する。そして、Ｐ＋やＰ＊等が生成されて、シリコン基板２００の表面に注入される。シリコン基板２００の表面に注入されるリン原子の深さやドープ量は、プラズマの電力、バイアス電圧、ＰＨ３流量、及び処理時間により規定される。そのため、これらを調整することにより、所望の注入深さとドーズ量を得ることが出来る。
（２−６）残留ガスの排気（Ｓ６）
リン原子拡散層の形成が終了したら、筒状電極２１５に対する電力供給と、処理室２０１内へのＰＨ３含有ガスの供給を停止する。そして、ガス排気管２３１を用いて、処理室２０１内の残留ガスを排気する。
リン原子拡散層の形成が終了したら、筒状電極２１５に対する電力供給と、処理室２０１内へのＰＨ３含有ガスの供給を停止する。そして、ガス排気管２３１を用いて、処理室２０１内の残留ガスを排気する。
（２−７）Ｏ２ガスの導入（Ｓ７）
処理室２０１内の排気が完了したら、ガス噴出孔２３４ａから処理室２０１内へ、Ｏ２ガスをシャワー状に導入する。このときのＯ２ガスの流量は１〜１０００ｓｃｃｍの範囲である。Ｏ２ガスの導入後は、真空ポンプ２４６及びＡＰＣ２４２を用いて、処理室２０１内の圧力が０．１〜２６６Ｐａの範囲内になるように調整する。なお、本発明の一実施形態においては、Ｏ２ガスに限らず、ＡｒやＨｅなどの不活性ガス、又はＯ２ガスと不活性ガスとの混合ガスを用いることも可能である。
処理室２０１内の排気が完了したら、ガス噴出孔２３４ａから処理室２０１内へ、Ｏ２ガスをシャワー状に導入する。このときのＯ２ガスの流量は１〜１０００ｓｃｃｍの範囲である。Ｏ２ガスの導入後は、真空ポンプ２４６及びＡＰＣ２４２を用いて、処理室２０１内の圧力が０．１〜２６６Ｐａの範囲内になるように調整する。なお、本発明の一実施形態においては、Ｏ２ガスに限らず、ＡｒやＨｅなどの不活性ガス、又はＯ２ガスと不活性ガスとの混合ガスを用いることも可能である。
（２−８）Ｏ２ガスのプラズマ化（Ｓ８）
Ｏ２ガスを導入した後、筒状電極２１５に対して、高周波電源２７３から整合器２７２を介して高周波電力を印加するとともに、上部磁石２１６ａ、及び下部磁石２１６ｂによる磁力を印加することにより、処理室２０１内にマグネトロン放電を生成する。そしてシリコン基板２００の上方のプラズマ発生領域に高密度プラズマが生成される。なお、印加する電力は、１００〜５００Ｗ程度の範囲内の出力値とする。このときのインピーダンス可変手段２７４は、予め所望のインピーダンス値に制御しておく。
Ｏ２ガスを導入した後、筒状電極２１５に対して、高周波電源２７３から整合器２７２を介して高周波電力を印加するとともに、上部磁石２１６ａ、及び下部磁石２１６ｂによる磁力を印加することにより、処理室２０１内にマグネトロン放電を生成する。そしてシリコン基板２００の上方のプラズマ発生領域に高密度プラズマが生成される。なお、印加する電力は、１００〜５００Ｗ程度の範囲内の出力値とする。このときのインピーダンス可変手段２７４は、予め所望のインピーダンス値に制御しておく。
（２−９）酸化層の形成（Ｓ９）
上述のようにプラズマを発生させることにより、処理室２０１内のＯ２ガス分子が分解する。そして、Ｏ＋やＯ＊等が生成されて、シリコン基板２００の表面を酸化させる。シリコン基板２００の酸化量は、プラズマの電力、バイアス電圧、酸素流量、及び処理時間により規定される。そのため、これらを調整することにより、所望の酸化量を得ることが出来る。
図５は、酸化膜（キャップ膜）の膜厚と酸化膜形成時間との関係を表したグラフ図である。また、図６は、酸化膜形成時間とリン原子の抜けの量との関係を表したグラフ図である。
図５からわかるように、３０秒酸化処理をした場合には１７Åの膜圧を形成することができ、３００秒酸化処理をした場合は約の２４Åの膜圧を形成することができる。
以上より、膜厚を１７Å以上とすることにより、リン原子の抜けを抑制できることがわかる。
上述のようにプラズマを発生させることにより、処理室２０１内のＯ２ガス分子が分解する。そして、Ｏ＋やＯ＊等が生成されて、シリコン基板２００の表面を酸化させる。シリコン基板２００の酸化量は、プラズマの電力、バイアス電圧、酸素流量、及び処理時間により規定される。そのため、これらを調整することにより、所望の酸化量を得ることが出来る。
図５は、酸化膜（キャップ膜）の膜厚と酸化膜形成時間との関係を表したグラフ図である。また、図６は、酸化膜形成時間とリン原子の抜けの量との関係を表したグラフ図である。
図５からわかるように、３０秒酸化処理をした場合には１７Åの膜圧を形成することができ、３００秒酸化処理をした場合は約の２４Åの膜圧を形成することができる。
以上より、膜厚を１７Å以上とすることにより、リン原子の抜けを抑制できることがわかる。
（２−１０）シリコン基板の搬出（Ｓ１０）
シリコン基板２００の酸化処理の完了後は、筒状電極２１５に対する電力供給と、処理室２０１内へのＯ２ガスの供給を停止する。そして、サセプタ２１７をシリコン基板２００の搬送位置まで下降させ、サセプタ２１７の表面から突出させたウエハ突上げピン２６６上に、シリコン基板２００を支持させる。最後に、ゲートバルブ２４４を開き、図中省略の搬送手段を用いてシリコン基板２００を処理室２０１の外へ搬出し、本発明の一実施形態にかかる半導体装置の製造を終了する。
シリコン基板２００の酸化処理の完了後は、筒状電極２１５に対する電力供給と、処理室２０１内へのＯ２ガスの供給を停止する。そして、サセプタ２１７をシリコン基板２００の搬送位置まで下降させ、サセプタ２１７の表面から突出させたウエハ突上げピン２６６上に、シリコン基板２００を支持させる。最後に、ゲートバルブ２４４を開き、図中省略の搬送手段を用いてシリコン基板２００を処理室２０１の外へ搬出し、本発明の一実施形態にかかる半導体装置の製造を終了する。
（３）本発明の一実施形態における効果
本発明の一実施形態における半導体装置の製造方法によれば、以下の効果を奏する。
本発明の一実施形態における半導体装置の製造方法によれば、以下の効果を奏する。
（ａ）シリコン基板に拡散されたリン原子は、拡散後の経過時間に比例して脱離してしまう。
これに対し、本発明の一実施形態によれば、シリコン基板２００の表面上にリン原子を拡散させた後、この拡散層上に酸化層を形成する。これにより、拡散させたリン原子がシリコン基板２００から脱離することを防止することが可能となる。
これに対し、本発明の一実施形態によれば、シリコン基板２００の表面上にリン原子を拡散させた後、この拡散層上に酸化層を形成する。これにより、拡散させたリン原子がシリコン基板２００から脱離することを防止することが可能となる。
図３は、本発明の一実施形態にかかるシリコン基板へのドーズ量の経過変化を示すグラフ図である。一方、図４は、従来技術、すなわち酸化層を形成しない場合にかかるシリコン基板へのドーズ量の経過変化を示すグラフ図である。
これによれば、拡散層上に酸化層を形成しない場合には、拡散層形成後から２時間におけるドーズ量の減少が著しい（すなわちリン原子の脱離が多い）ことが分かる。一方、本発明の一実施形態を用いて拡散層上に酸化層を形成した場合には、ドーズ量の減少を抑制できていることが分かる。
これによれば、拡散層上に酸化層を形成しない場合には、拡散層形成後から２時間におけるドーズ量の減少が著しい（すなわちリン原子の脱離が多い）ことが分かる。一方、本発明の一実施形態を用いて拡散層上に酸化層を形成した場合には、ドーズ量の減少を抑制できていることが分かる。
（ｂ）半導体デバイスの高集積化に伴いデバイス構造の立体化が進み、例えばチャネルも立体化してきている。この際、イオンを縦方向からだけでなく横方向にも打ち込む必要があるが、従来のイオン注入方法はその手法の性質から異方性が強く、縦横均等にイオン注入するには不利である。
これに対し、本発明の一実施形態によれば、拡散層の形成に際してプラズマを用いている。そのため、リン原子を縦横均等に拡散させることが可能となる。
これに対し、本発明の一実施形態によれば、拡散層の形成に際してプラズマを用いている。そのため、リン原子を縦横均等に拡散させることが可能となる。
（ｃ）半導体デバイスの高集積化に伴い、リン原子を拡散させるチャネル等が薄くなる傾向がある。そして、このような薄いチャネルにイオン注入すると、リン原子がチャネルを突き抜けてしまう場合がある。
これに対し、本発明の一実施形態によれば、拡散層の形成に際してプラズマを用いている。そのため、リン原子を薄く拡散させることが可能となる。
これに対し、本発明の一実施形態によれば、拡散層の形成に際してプラズマを用いている。そのため、リン原子を薄く拡散させることが可能となる。
（ｄ）拡散層の形成に際し、シリコン基板２００の表面にレジストが塗布された状態でシリコン基板２００を加熱すれば、レジストが硬化するなどの変質が生じ、その後の処理工程に悪影響を及ぼす場合がある。
これに対し、本発明の一実施形態によれば、シリコン基板２００を、シリコン基板２００の表面に塗布されたレジストに変質が生じない程度の温度（例えば９０℃以下）に加熱してリン原子の拡散層を形成する。また、拡散層の形成に際して低温でも処理できるプラズマを用いている。したがって、熱によるレジストの変質を防止することが可能となる。
これに対し、本発明の一実施形態によれば、シリコン基板２００を、シリコン基板２００の表面に塗布されたレジストに変質が生じない程度の温度（例えば９０℃以下）に加熱してリン原子の拡散層を形成する。また、拡散層の形成に際して低温でも処理できるプラズマを用いている。したがって、熱によるレジストの変質を防止することが可能となる。
（ｅ）酸化層の形成に際し、シリコン基板２００の表面にレジストが塗布された状態でシリコン基板２００を加熱すれば、レジストが硬化するなどの変質が生じ、その後の処理工程に悪影響を及ぼす場合がある。
これに対し、本発明の一実施形態によれば、酸化膜の形成に際してプラズマを用いている。これにより、シリコン基板２００の表面温度を高めることなく酸化層を形成することが可能となり、熱によるレジストの変質を防止することが可能となる。
これに対し、本発明の一実施形態によれば、酸化膜の形成に際してプラズマを用いている。これにより、シリコン基板２００の表面温度を高めることなく酸化層を形成することが可能となり、熱によるレジストの変質を防止することが可能となる。
＜本発明の他の好ましい態様＞
以下に本発明の望ましい態様について付記する。
以下に本発明の望ましい態様について付記する。
第１の態様は、レジストが塗布されたシリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法であって、前記シリコン基板の温度を前記レジストの変質温度よりも低く保ちながら前記拡散層を形成する拡散層形成工程と、前記形成した拡散層の表面にプラズマ励起ガスを供給して酸化膜を形成する酸化膜形成工程と、を有する。
第１の態様によれば、シリコン基板の表面上にリン原子を拡散させた後、この拡散層上に酸化層を形成する。これにより、拡散させたリン原子がシリコン基板から脱離することを防止できる。なお、第１の態様により形成する酸化膜は、自然酸化による酸化膜よりもリン原子の脱離防止効果が高い。
また、第１の態様によれば、シリコン基板を、シリコン基板の表面に塗布されたレジストに変質が生じない程度の温度に加熱してリン原子の拡散層の形成する。したがって、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題を防止することが可能となる。
また、第１の態様によれば、酸化膜の形成に際してプラズマを用いている。これにより、シリコン基板の表面温度を高めることなく酸化層を形成することが出来る。すなわち、酸化膜の形成に際して、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる。
第１の態様によれば、シリコン基板の表面上にリン原子を拡散させた後、この拡散層上に酸化層を形成する。これにより、拡散させたリン原子がシリコン基板から脱離することを防止できる。なお、第１の態様により形成する酸化膜は、自然酸化による酸化膜よりもリン原子の脱離防止効果が高い。
また、第１の態様によれば、シリコン基板を、シリコン基板の表面に塗布されたレジストに変質が生じない程度の温度に加熱してリン原子の拡散層の形成する。したがって、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題を防止することが可能となる。
また、第１の態様によれば、酸化膜の形成に際してプラズマを用いている。これにより、シリコン基板の表面温度を高めることなく酸化層を形成することが出来る。すなわち、酸化膜の形成に際して、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる。
第２の態様は、第１の態様において、前記拡散層形成工程と前記酸化膜形成工程とは、同一の処理室内にて連続して行う半導体装置の製造方法である。
第２の態様によれば、拡散層を形成した後、同一処理室内で連続して酸化膜を形成する。そのため、拡散層の形成後から酸化膜形成までの時間を短縮させることが可能となる、これによりリン原子の脱離量を抑制することが出来る。
また、第２の態様によれば、拡散層の形成後から酸化膜形成までの間に、処理室を変更することにより拡散層表面上等にパーティクルが付着することを防止することが出来る。
また、第２の態様によれば、処理室内の圧力、ガス供給量、温度等を連続して変化させることが可能となる。
さらには、第２の態様によれば、拡散層形成工程と酸化膜形成工程とを同一処理室内で行うことから、半導体製造装置のサイズを小さくすることが可能となる。
第２の態様によれば、拡散層を形成した後、同一処理室内で連続して酸化膜を形成する。そのため、拡散層の形成後から酸化膜形成までの時間を短縮させることが可能となる、これによりリン原子の脱離量を抑制することが出来る。
また、第２の態様によれば、拡散層の形成後から酸化膜形成までの間に、処理室を変更することにより拡散層表面上等にパーティクルが付着することを防止することが出来る。
また、第２の態様によれば、処理室内の圧力、ガス供給量、温度等を連続して変化させることが可能となる。
さらには、第２の態様によれば、拡散層形成工程と酸化膜形成工程とを同一処理室内で行うことから、半導体製造装置のサイズを小さくすることが可能となる。
第３の態様は、第１の態様において、前記拡散層形成工程は、前記シリコン基板の温度を前記レジストの変質温度よりも低く保ちながら、プラズマ励起したリン原子の含有ガスを該シリコン基板の表面に供給することにより前記拡散層を形成する半導体装置の製造方法である。
第３の態様によれば、拡散層の形成に際してプラズマを用いている。これにより、シリコン基板の表面温度を高めることなく拡散層を形成することが出来る。すなわち、酸化膜の形成に際して、例えば、シリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる。
また、第３の態様によれば、拡散層の形成に際してプラズマを用いていることから、リン原子を縦横均等に拡散させることが可能となる。したがって、半導体デバイスの高集積化に伴い立体化されたデバイスの製造にも対応できる。
また、第３の態様によれば、拡散層の形成に際してプラズマを用いていることから、リン原子を薄く拡散させることが可能となる。したがって、半導体デバイスの高集積化に伴い、薄いチャネルの形勢にも対応できる。
第３の態様によれば、拡散層の形成に際してプラズマを用いている。これにより、シリコン基板の表面温度を高めることなく拡散層を形成することが出来る。すなわち、酸化膜の形成に際して、例えば、シリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる。
また、第３の態様によれば、拡散層の形成に際してプラズマを用いていることから、リン原子を縦横均等に拡散させることが可能となる。したがって、半導体デバイスの高集積化に伴い立体化されたデバイスの製造にも対応できる。
また、第３の態様によれば、拡散層の形成に際してプラズマを用いていることから、リン原子を薄く拡散させることが可能となる。したがって、半導体デバイスの高集積化に伴い、薄いチャネルの形勢にも対応できる。
第４の態様は、第１の態様において、前記酸化膜形成工程におけるプラズマ励起ガスは、酸素ガス、不活性ガス、又は酸素ガスと不活性ガスとの混合ガスをプラズマ励起したガスである半導体装置の製造方法である。
第４の態様によれば、酸化膜の形成に際して、酸素ガス、不活性ガス、又は酸素ガスと不活性ガスとの混合ガスをプラズマ励起して用いることにより、シリコン基板の表面温度を高めることなく拡散層を形成することが出来る。すなわち、酸化膜の形成に際して、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる。
また、第４の態様により形成する酸化膜は、自然酸化による酸化膜よりも、リン原子の脱離防止効果が高い。
第４の態様によれば、酸化膜の形成に際して、酸素ガス、不活性ガス、又は酸素ガスと不活性ガスとの混合ガスをプラズマ励起して用いることにより、シリコン基板の表面温度を高めることなく拡散層を形成することが出来る。すなわち、酸化膜の形成に際して、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる。
また、第４の態様により形成する酸化膜は、自然酸化による酸化膜よりも、リン原子の脱離防止効果が高い。
第５の態様は、第１の態様において、前記酸化膜形成工程により形成する酸化膜の厚さは、１５Å以下である半導体装置の製造方法である。
第６の態様は、レジストが塗布されたシリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法であって、前記シリコン基板の温度を前記レジストの変質温度よりも低く保ちながら前記拡散層を形成する拡散層形成工程を有する半導体装置の製造方法である。
第６の態様によれば、シリコン基板を、シリコン基板の表面に塗布されたレジストに変質が生じない程度の温度に加熱してリン原子の拡散層の形成する。したがって、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題を防止することが可能となる。
また、第６の態様によれば、酸化膜の形成に際してプラズマを用いている。これにより、シリコン基板の表面温度を高めることなく酸化層を形成することが出来る。すなわち、酸化膜の形成に際して、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる
第６の態様によれば、シリコン基板を、シリコン基板の表面に塗布されたレジストに変質が生じない程度の温度に加熱してリン原子の拡散層の形成する。したがって、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題を防止することが可能となる。
また、第６の態様によれば、酸化膜の形成に際してプラズマを用いている。これにより、シリコン基板の表面温度を高めることなく酸化層を形成することが出来る。すなわち、酸化膜の形成に際して、例えばシリコン基板上でレジストが硬化してしまい、その後の処理工程に悪影響を及ぼすといった問題の発生を防止することが可能となる
第７の態様は、第６の態様において、前記拡散層形成工程における前記シリコン基板の温度を、９０℃以下に保持する半導体装置の製造方法である。
第７の態様によれば、シリコン基板を９０℃以下に加熱することにより、シリコン基板上でにおけるレジストの変質を防止することが可能となる。
第７の態様によれば、シリコン基板を９０℃以下に加熱することにより、シリコン基板上でにおけるレジストの変質を防止することが可能となる。
＜他の実施の形態＞
なお、上記ではリン原子をＦＥＴのチャネルへ拡散させる方法について示しているが、本発明は、チャネルに限らず、ソース、ドレインに対してリン原子を拡散させる場合であっても適用可能である。また、上記ではリン原子の脱離防止のため、拡散層の上に酸化膜を形成しているが、酸化膜に限らず窒化膜を形成することでもリン原子の脱離を防止することが出来る。
また、図７に記載されているように、酸素を導入する代わりにヘリウムを導入してもリン原子の抜けを抑制することがわかる。図７は、酸素を導入する代わりにヘリウムを導入した場合（Ｈｅキャップあり）と、ヘリウムを導入しない場合（Ｈｅキャップなし）の、シリコン基板へのドーズ量の経過変化を示すグラフ図である。
なお、ここで、酸素やヘリウムの代わりに窒素によりキャップを形成することも考えられるが、後のキャップ除去工程において、除去の時間が酸化膜に比べて遅くなってしまい、酸素やヘリウムを導入する場合よりもスループットが落ちてしまうことが考えられる。
なお、上記ではリン原子をＦＥＴのチャネルへ拡散させる方法について示しているが、本発明は、チャネルに限らず、ソース、ドレインに対してリン原子を拡散させる場合であっても適用可能である。また、上記ではリン原子の脱離防止のため、拡散層の上に酸化膜を形成しているが、酸化膜に限らず窒化膜を形成することでもリン原子の脱離を防止することが出来る。
また、図７に記載されているように、酸素を導入する代わりにヘリウムを導入してもリン原子の抜けを抑制することがわかる。図７は、酸素を導入する代わりにヘリウムを導入した場合（Ｈｅキャップあり）と、ヘリウムを導入しない場合（Ｈｅキャップなし）の、シリコン基板へのドーズ量の経過変化を示すグラフ図である。
なお、ここで、酸素やヘリウムの代わりに窒素によりキャップを形成することも考えられるが、後のキャップ除去工程において、除去の時間が酸化膜に比べて遅くなってしまい、酸素やヘリウムを導入する場合よりもスループットが落ちてしまうことが考えられる。
さらに、第２の態様にて同一処理室でリン原子の拡散及び酸化を行うことを記載したが、それぞれの処理を別の処理容器で行ってもよい。
この場合、例えば図８のようなクラスタタイプの処理システムを用いる。第１の処理室にてリン原子のドーピングを行った後、基板搬送室を真空引きし、処理後の基板を基板処理室へ搬送し、続いて、処理後の基板を第２の処理室に搬入して酸化処理を行う。
ただし、同一処理室による処理とは異なり、リン原子の拡散処理からプラズマ酸化処理までにある程度の時間を要することとなるため、結果的に、リン原子の抜けの量が、同一処理室による処理の場合よりも多くなってしまう。
この場合、例えば図８のようなクラスタタイプの処理システムを用いる。第１の処理室にてリン原子のドーピングを行った後、基板搬送室を真空引きし、処理後の基板を基板処理室へ搬送し、続いて、処理後の基板を第２の処理室に搬入して酸化処理を行う。
ただし、同一処理室による処理とは異なり、リン原子の拡散処理からプラズマ酸化処理までにある程度の時間を要することとなるため、結果的に、リン原子の抜けの量が、同一処理室による処理の場合よりも多くなってしまう。
２００ シリコン基板
２０１ 処理室
２０１ 処理室
Claims (3)
- レジストが塗布されたシリコン基板の表面にリン原子を拡散させて拡散層を形成する半導体装置の製造方法であって、
前記シリコン基板の温度を前記レジストの変質温度よりも低く保ちながら前記拡散層を形成する拡散層形成工程と、
前記形成した拡散層の表面にプラズマ励起ガスを供給して酸化膜を形成する酸化膜形成工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記拡散層形成工程と前記酸化膜形成工程とは、同一の処理室内にて連続して行う
ことを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法であって、
前記拡散層形成工程は、前記シリコン基板の温度を前記レジストの変質温度よりも低く保ちながら、プラズマ励起したリン原子の含有ガスを該シリコン基板の表面に供給することにより前記拡散層を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006242103A JP5134223B2 (ja) | 2006-09-06 | 2006-09-06 | 半導体装置の製造方法及び基板処理装置 |
| KR1020070085897A KR100900074B1 (ko) | 2006-09-06 | 2007-08-27 | 반도체장치의 제조 방법 및 반도체 제조장치 |
| US11/896,231 US7651954B2 (en) | 2006-09-06 | 2007-08-30 | Manufacturing method of semiconductor device and semiconductor device manufacturing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006242103A JP5134223B2 (ja) | 2006-09-06 | 2006-09-06 | 半導体装置の製造方法及び基板処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008066486A true JP2008066486A (ja) | 2008-03-21 |
| JP5134223B2 JP5134223B2 (ja) | 2013-01-30 |
Family
ID=39288926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006242103A Active JP5134223B2 (ja) | 2006-09-06 | 2006-09-06 | 半導体装置の製造方法及び基板処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7651954B2 (ja) |
| JP (1) | JP5134223B2 (ja) |
| KR (1) | KR100900074B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012517698A (ja) * | 2009-02-06 | 2012-08-02 | アプライド マテリアルズ インコーポレイテッド | キャッピング層を有するイオン注入した基板および方法 |
| JP2012234960A (ja) * | 2011-04-28 | 2012-11-29 | Ulvac Japan Ltd | 半導体デバイスおよび半導体デバイスの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9681557B2 (en) * | 2014-05-30 | 2017-06-13 | Elwha Llc | Metastable gas heating |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350834A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06168956A (ja) * | 1992-12-01 | 1994-06-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH09115852A (ja) * | 1995-08-10 | 1997-05-02 | Matsushita Electric Ind Co Ltd | 不純物導入装置及び不純物導入方法 |
| JPH09129895A (ja) * | 1995-08-31 | 1997-05-16 | Toshiba Electron Eng Corp | 薄膜トランジスタの製造方法 |
| WO2005020306A1 (ja) * | 2003-08-25 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法 |
| JP2006229070A (ja) * | 2005-02-18 | 2006-08-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582734A (ja) * | 1991-09-24 | 1993-04-02 | Yokogawa Electric Corp | Ｍｏｓ半導体装置の製造方法 |
| JP3817279B2 (ja) * | 1994-07-08 | 2006-09-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トップゲート型薄膜トランジスタ及びその製造方法 |
| TW514996B (en) * | 1999-12-10 | 2002-12-21 | Tokyo Electron Ltd | Processing apparatus with a chamber having therein a high-corrosion-resistant sprayed film |
| KR100407807B1 (ko) * | 2000-07-24 | 2003-12-01 | 아남반도체 주식회사 | 반도체 소자의 얇은 접합 형성 방법 |
| US20050277302A1 (en) * | 2004-05-28 | 2005-12-15 | Nguyen Son V | Advanced low dielectric constant barrier layers |
-
2006
- 2006-09-06 JP JP2006242103A patent/JP5134223B2/ja active Active
-
2007
- 2007-08-27 KR KR1020070085897A patent/KR100900074B1/ko not_active IP Right Cessation
- 2007-08-30 US US11/896,231 patent/US7651954B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350834A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06168956A (ja) * | 1992-12-01 | 1994-06-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH09115852A (ja) * | 1995-08-10 | 1997-05-02 | Matsushita Electric Ind Co Ltd | 不純物導入装置及び不純物導入方法 |
| JPH09129895A (ja) * | 1995-08-31 | 1997-05-16 | Toshiba Electron Eng Corp | 薄膜トランジスタの製造方法 |
| WO2005020306A1 (ja) * | 2003-08-25 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法 |
| JP2006229070A (ja) * | 2005-02-18 | 2006-08-31 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012517698A (ja) * | 2009-02-06 | 2012-08-02 | アプライド マテリアルズ インコーポレイテッド | キャッピング層を有するイオン注入した基板および方法 |
| JP2012234960A (ja) * | 2011-04-28 | 2012-11-29 | Ulvac Japan Ltd | 半導体デバイスおよび半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7651954B2 (en) | 2010-01-26 |
| KR20080022501A (ko) | 2008-03-11 |
| KR100900074B1 (ko) | 2009-05-28 |
| JP5134223B2 (ja) | 2013-01-30 |
| US20080124941A1 (en) | 2008-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858155B2 (en) | Plasma processing method and plasma processing apparatus | |
| US8071446B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
| JP5134223B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| KR101464867B1 (ko) | 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체 | |
| KR101000934B1 (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| JP5793028B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
| KR20090089818A (ko) | 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템 | |
| JP2009224755A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
| JP2008060412A (ja) | 半導体デバイスの製造方法 | |
| JP2011023730A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
| JP2007103697A (ja) | 基板処理装置 | |
| JP2011142238A (ja) | 半導体装置の製造方法 | |
| US20090253272A1 (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
| JP2008311460A (ja) | 半導体装置の製造方法 | |
| KR101435866B1 (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| JP2013187341A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JP5087575B2 (ja) | 半導体製造装置、遮蔽プレート及び半導体装置の製造方法 | |
| JP2008091667A (ja) | 基板処理方法 | |
| JP2009152233A (ja) | 半導体製造装置 | |
| JP2011071353A (ja) | 半導体装置の製造方法 | |
| JP2007208169A (ja) | 基板処理方法 | |
| JP4340501B2 (ja) | 半導体製造装置およびプレート | |
| JP2012069674A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2005045075A (ja) | 基板処理方法 | |
| JP2010098248A (ja) | 基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20121011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5134223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |