KR100900074B1 - 반도체장치의 제조 방법 및 반도체 제조장치 - Google Patents

반도체장치의 제조 방법 및 반도체 제조장치 Download PDF

Info

Publication number
KR100900074B1
KR100900074B1 KR1020070085897A KR20070085897A KR100900074B1 KR 100900074 B1 KR100900074 B1 KR 100900074B1 KR 1020070085897 A KR1020070085897 A KR 1020070085897A KR 20070085897 A KR20070085897 A KR 20070085897A KR 100900074 B1 KR100900074 B1 KR 100900074B1
Authority
KR
South Korea
Prior art keywords
gas
diffusion layer
silicon substrate
plasma
oxide film
Prior art date
Application number
KR1020070085897A
Other languages
English (en)
Other versions
KR20080022501A (ko
Inventor
타쯔시 우에다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20080022501A publication Critical patent/KR20080022501A/ko
Application granted granted Critical
Publication of KR100900074B1 publication Critical patent/KR100900074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

레지스트가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜서 확산층을 형성하는 반도체장치의 제조 방법에 있어서, 실리콘 기판의 온도를 레지스트의 변질 온도보다 낮게 유지하면서 확산층을 형성하는 확산층 형성 공정과, 형성한 확산층의 표면에 플라즈마 여기 가스를 공급해서 산화 막을 형성하는 산화막 형성 공정을 포함한다.
기판, 플라즈마, 인 원자 확산층

Description

반도체장치의 제조 방법 및 반도체 제조장치{Manufacturing Method for Semiconductor Apparatus and Semiconductor Manufacturing apparatus}
본 발명은, 실리콘 기판의 표면에 인(phosphorus) 원자를 확산시켜 확산층을 형성하는 반도체장치의 제조방법 및 반도체 제조장치에 관한 것이다.
반도체장치의 한 예로서의 플래나(planar)형의 FET(Field Effect Transistor：전계효과 트랜지스터)는, 예를 들어, 평탄한 실리콘 기판 위에, 소스(source), 드레인(drain) 및 채널(channel)을 직접 형성하고, 채널 위에 평탄한 게이트(gate) 및 게이트 전극을 형성하여 제조한다. 그리고 NMOS라고 불리는 FET 소자의 경우에는, 전류를 흘리기 쉽게 하기 위한 불순물로서, 예를 들어 인 원자를 상술한 채널에 확산시켜 제조한다.
종래의 인 원자의 확산 방법으로는, 인 원자를 이온화해서 이온 빔(ion beam)을 생성하여 실리콘 기판에 주입하는 이온(ion) 주입법이 사용되어 왔다. 이온 주입법은 이온의 주입량을 이온빔의 전류량에 의해 제어하는 것이 가능하고, 또한, 이온 주입의 깊이를 이온빔의 가속에너지(가속전압)에 의해 제어하는 것도 가능하다는 장점이 있었다.
그러나, 고집적화에 따라 반도체 디바이스의 크기가 축소되면, 소스, 드레인 및 채널의 두께도 얇아진다. 이 겨우, 이온이 극히 얕게 주입되도록 조정할 필요가 있는데, 종래의 이온 주입법에서는, 일단 가속한 이온 빔(ion beam)을 다시 감속해서 주입할 필요가 있기 때문에 원가면이나 스루풋(throughput)면에서 불리하다.
또한, 반도체 디바이스의 고집적화에 따라 디바이스 구조가 입체화되면, 예를 들어 채널도 입체화할 필요가 있다. 채널을 입체와 하는 경우, 이온을 세로방향으로부터뿐만 아니라 가로방향으로부터도 주입할 필요가 있다. 그러나, 이온주입방법은 그 성질상 이방성(異方性)이 강하여 가로세로 균등하게 이온 주입하는 것이 어렵다.
이에, 종래의 이온주입방법 대신, 플라즈마(plasma)를 이용한 인 원자의 확산 방법을 수행하게 되었다. 플라즈마를 이용한 인 원자의 확산 방법에서는, 인 원자를 얕고 또한 가로세로 균등하게 확산시킬 수 있기 때문에 유리하다.
그러나, 인 원자는 휘발성이 높기 때문에, 인 원자를 얕게 확산시켰을 경우, 확산 후의 시간경과에 따라 인 원자가 이탈해버리거나, 실리콘 기판을 아닐함과 동시에 인 원자가 이탈하는 현상이 생기기 쉽다.
본 발명은, 확산시킨 인 원자가 실리콘 기판으로부터 이탈하는 것을 억제할 수 있는 반도체장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 형태에 따르면, 레지스트(resist)가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜서 확산층을 형성하는 반도체장치의 제조 방법에 있어서, 상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서 상기 확산층을 형성하는 확산층 형성 공정과, 상기 형성된 확산층의 표면에 플라즈마 여기(勵起) 가스를 공급해서 산화막을 형성하는 산화막 형성공정을 포함하는 반도체장치의 제조 방법이 제공된다.
또한 본 발명의 다른 형태에 따르면, 레지스트가 표면에 도포된 실리콘 기판을 수용하는 처리실과, 상기 처리실내에 수용된 상기 실리콘 기판의 표면을 가열하는 가열수단과, 상기 처리실내에 가스를 공급하는 가스 공급라인과, 상기 가스 공급 라인으로부터 공급된 가스를 여기하는 플라즈마를 생성하는 플라즈마 생성 수단과, 상기 가열수단, 상기 가스공급라인 및 상기 플라즈마 생성 수단을 제어하는 콘트롤러를 포함하고, 상기 콘트롤러는 상기 가열수단에 의해 상기 실리콘 기판의 온 도를 상기 레지스트의 변질온도보다 낮게 보지시킨 상태에서, 상기 가스 공급라인에 의해 상기 처리실내에 인 원자의 함유 가스를 공급시킴과 동시에, 상기 플라즈마 생성수단에 의해 상기 처리실내에 플라즈마를 생성시키고, 상기 실리콘 기판의 표면에 플라즈마 여기시킨 인 원자의 함유가스를 공급시켜 인 원자의 확산층을 형성하는 반도체 제조장치가 제공된다.
본 발명에 의하면, 확산시킨 인 원자가 실리콘 기판으로부터 이탈하는 것을 억제하는 것이 가능한 반도체장치의 제조 방법 및 반도체 제조장치를 제공할 수 있다.
상기 과제에 대해서 발명자들이 연구를 행한 결과, 실리콘 기판에 인 원자를 확산시켜서 확산층을 형성한 후, 이 확산층의 표면위에 산화층을 만드는 것에 의해, 실리콘 기판으로부터의 인 원자의 이탈을 방지할 수 있는 것을 알아 냈다.
또한, 발명자들은, 레지스트를 도포한 상태에서 실리콘 기판의 표면에 인 원자의 확산층를 형성할 경우에는, 실리콘 기판을 저온으로 유지하는 것이 유효한 것을 알아냈다. 왜냐면, 인 원자를 확산시킬 때 실리콘 기판을 고온으로 하면, 예를 들면 레지스트가 경화해 버리는 등의 레지스트의 변질이 생기는 경우가 있기 때문이다. 또한, 경화한 레지스트는, 실리콘 기판으로부터 벗겨지기 어려워, 그 후의 처리 공정에 악영향을 미치는 경우가 있기 때문이다.
또한, 발명자들은, 형성된 확산층의 표면위에 산화층을 형성할 때, 플라즈마 를 사용하여 산화층을 형성하는 것이 유효한 것을 밝혀냈다. 왜냐하면, 열산화에 의해 산화층을 형성하고자 하면, 전술할 대로 레지스트의 변질이 생겨 버리고, 그 후의 처리 공정에 악영향을 미치는 경우가 있기 때문이다.
발명자들은, 전술한 지식을 토대로, 확산시킨 인 원자가 실리콘 기판으로부터 이탈하는 것을 억제하는 것이 가능한 반도체장치의 제조 방법을 발명하였다.
이하, 본 발명의 하나의 실시 형태에 따른 반도체장치의 제조 방법에 대해 설명한다.
(1)반도체제조 장치의 구성
우선, 본 발명의 하나의 실시 형태에 따른 반도체 장치의 제조방법의 설명에 앞서, 그러한 방법을 실시하기 위한 반도체 제조장치의 하나로서의 ＭＭＴ장치의 구성에 대해서, 도1을 사용하여 설명한다.
도1은, 본 발명의 하나의 실시 형태를 실시하기 위한 반도체 제조장치로서의 ＭＭＴ장치의 단면 구성도이다.
ＭＭＴ장치란, 전계와 자계에 의해 고밀도 플라즈마를 발생시키는 변형 마그네트론형 플라즈마원 (Ｍｏｄｉｆｉｅｄ Ｍａｇｎｅｔｒｏｎ Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ)을 사용하고, 예를 들면 실리콘 웨이퍼 등의 실리콘 기판(200)을 플라즈마 처리하기 위한 장치이다.
ＭＭＴ장치는, 실리콘 기판(200)을 플라즈마 처리하기 위한 처리로(202)를 구비하고 있다. 그리고, 처리로(202)는, 처리실(201)을 구성하기 위한 처리용기(203)와,서셉터(217)와, 게이트 밸브(244)와, 샤워(shower) 헤드(head)(236)과, 가스 배기구(235)와, 플라즈마 발생수단[통상(筒狀)전극(215), 상부자석(216a), 하부자석(216b)]과 컨트롤러(121)를 구비하고 있다. 그리고, 처리실(201)안에서 실리콘 기판(200)을 플라즈마 처리하는 것이 가능하게 되어 있다.
(1-1) 처리용기
도1에 도시한 것과 같이, 처리로(202)가 구비하는 처리용기(203)은, 제1의 용기인 돔(dome)형태의 상측용기(210)와, 제2의 용기인 밥공기형의 하측용기(211)를 구비하고 있다. 그리고, 상측용기(210)가 하측용기(211) 위를 덮음으로써 처리실(201)이 형성되어 있다. 한편, 상측용기(210)는, 산화알루미늄(aluminum) 또는 석영 등의 비금속재료로 형성되고, 하측용기(211)는 알루미늄(aluminum)으로 형성되어 있다.
(1-2) 서셉터
처리실(201)의 바닥측 중앙에는, 실리콘 기판(200)을 보지하기 위한 기판보지수단으로서 서셉터(217)가 배치되어 있다. 서셉터(217)는, 실리콘 기판(200)위에 형성되는 막의 금속오염을 저감할 수 있도록, 예를 들면, 질화 알루미늄(aluminum)이나 세라믹tm 또는 석영 등의 비금속재료로 형성되어 있다.
서셉터(217)의 내부에는, 가열 수단으로서의 히터(그림 생략)가 일체적으로 매입되어 있어, 실리콘 기판(200)을 가열할 수 있게 되어 있다. 히터에 전력이 공급되면, 실리콘 기판(200)을 500℃ 정도까지 가열할 수 있도록 되어 있다.
서셉터(217)는 하측용기(211)와는 전기적으로 절연되어 있다.
그리고, 서셉터(217)의 내부에는, 임피던스를 변화시키기 위한 전극으로서 제2 전극(그림 생략)이 설치되어 있다. 이 제2 전극은, 임피던스 가변수단(274)을 개재하여 접지되어 있다. 임피던스 가변수단(274)은, 코일(coil)이나 가변 콘덴서로 구성되고 있으며, 코일의 패턴수나 가변 콘덴서의 용량값을 제어함으로써 제2 전극 및 서셉터(217)를 개재하여 실리콘 기판(200)의 전위를 제어할 수 있게 되어 있다.
서셉터(217)에는, 서셉터(217)를 승강시키기 위한 서셉터 승강수단(268)이 설치되어 있다. 또한, 서셉터(217)에는, 관통공(217a)이 설치되어 있다. 한편, 전술의 하측용기(211) 밑면에는, 실리콘 기판(200)을 들어 올리기 위한(지지하는) 웨이퍼 돌상핀(266)이 적어도 3군데 마련되어져 있다. 그리고, 관통공(217a) 및 웨이퍼 돌상핀(266)은, 서셉터승강 수단(268)에 의해 서셉터(217)가 하강되었을 때, 웨이퍼 돌상핀(266)이 서셉터(217)와는 비접촉 상태로 관통공(217a)으로부터 삐져 나오도록 각각각 배치되어 있다.
(1-3) 게이트 밸브
또한, 하측용기(211)의 측벽에는, 경계 밸브가 되는 게이트 밸브(244)가 구비되어 있다. 그리고, 게이트 밸브(244)가 열려 있을 때에는, 반송 수단(그림 생략)을 사용하여 처리실(201)에 실리콘 기판(200)을 반입, 또는 처리실(201)바깥으로 실리콘 기판(200)을 반출하는 것이 가능하도록 되어 있다. 그리고, 게이트 밸브(244)가 닫혀 있을 때에는, 처리실(201)을 기밀하게 닫을 수 있도록 되어 있다.
(1-4) 샤워(shower) 헤드(head)
처리실(201)의 상부에는, 처리실(201)에 가스를 공급하기 위한 샤워헤 드(236)가 설치되어 있다. 샤워헤드(236)는, 캡(cap) 모양의 뚜껑(233)과, 가스 도입구(234)와, 버퍼실(237)과, 개구(238)와, 차폐 플레이트(240)와, 가스 취출구(239)를 구비하고 있다.
가스 도입구(234)에는, 버퍼실(237)에 가스를 공급하기 위한 가스 공급관(232)이 접속되어 있다. 버퍼실(237)은, 가스 도입구(234)로부터 도입되는 반응 가스(230)를 분산하기 위한 분산 공간으로서 기능한다.
한편, 가스 공급관(232)은, 개폐변인 밸브(243a)와, 유량제어기인 매스플로우 콘트롤러(241)를 개재하여, PH₃(phosphine)함유가스의 가스 봄베(230a) (그림 생략)와, O₂가스의 가스 봄베(230b)(그림 생략)에 각각 접속되어 있다. 한편, PH₃함유가스의 가스 봄베 및 O₂가스의 가스 봄베(230a, 230b)는, 개폐변인 밸브(230c, 230d)(그림 생략)에 각각 설치되어, 이들 밸브(230c, 230d)를 각각 개폐함으로써 PH₃함유가스 또는 O₂가스를 가스 공급관(232)내에 자유자재로 공급할 수 있도록 되어 있다.
(1-5)배기구
하측용기(211)의 측벽에는, 처리실(201)내로부터 가스를 배기하기 위한 가스 배기구(235)가 설치되어 있다. 그리고, 가스 배기구(235)에는, 가스를 배기하기 위한 가스 배기관(231)이 접속되어 있다. 가스 배기관(231)은, 압력조정기인 ＡＰＣ(242)와, 개폐변인 밸브(243b)를 개재하여, 배기 장치인 진공 펌프(246)에 접속되어 있다.
(1-6)플라즈마 발생 수단
처리용기(203)[상측용기(210)]의 외주에는, 처리실(201)안의 플라즈마 생성 영역(224)을 둘러싸도록, 제1 전극으로서의 통상(筒狀)전극(215)이 설치되어 있다. 통상전극(215)은, 통상, 예를 들면 원통상으로 형성되어 있다. 통상전극(215)에는 임피던스 매칭을 하기 위한 정합기(272)를 개재하여, 고주파전력을 인가하기 위한 고주파전원(273)이 접속되어 있다. 통상전극(215)은, 처리실(201)내에 공급되는 PH₃함유가스 또는 O₂가스를 플라즈마 여기시키기 위한 방전 수단으로서 기능한다.
또한, 통상전극(215)의 외측표면의 상하단부에는, 상부자석(216a) 및 하부자석(216b)이 각각 부착되어 있다. 상부자석(216a) 및 하부자석(216b)은, 각각 통상, 예를 들면 링(ring) 모양으로 형성된 영구자석에 의해 구성되어 있다.
상부자석(216a) 및 하부자석(216b)은, 처리실(201)의 반경방향에 따라 양단[즉, 내주단(內周端)과 외주단(外周端)]에 자극을 가지고 있다. 그리고, 상부자석(216a) 및 하부자석(216b)의 자극의 방향은, 서로 역방향으로 되도록 배치되어 있다. 즉, 상부자석(216a) 및 하부자석(216b)의 내주부의 자극끼리는 극을 달리 하고 있다. 이것에 의해 통상전극(215)의 안쪽표면을 따라, 원통축 방향의 자력선이 형성된다.
처리실(201)안에 PH₃함유가스 또는 O₂가스를 도입한 후, 통상전극(215)에 고주파전력을 공급해서 처리실(201)내에 전계를 형성함과 동시에, 상부자석(216a) 및 하부자석(216b)을 사용하여 처리실(210)내에 자계를 형성함으로써 처리실(201)안에 마그네트론(magnetron) 방전 플라즈마가 생성된다. 이 때, 전술의 전자계가 방출된 전자를 주회(周回) 운동시킴으로써 플라즈마의 전리 생성율이 높아지져, 긴 수명의 고밀도 플라즈마를 생성시킬 수 있다.
한편, 통상전극(215), 상부자석(216a) 및 하부자석(216b)의 주위에는, 이들이 형성하는 전자계가 외부환경이나 다른 처리로 등의 장치에 악영향을 미치지 않도록, 전자계를 유효하게 차폐하기 위한 차폐판(223)이 마련되어져 있다.
(1-7) 컨트롤러
또한, 제어 수단으로서의 컨트롤러(121)는, 신호선(A)을 통하여 ＡＰＣ(242), 밸브(243b) 및 진공 펌프(246)를, 신호선(B)를 통하여 서셉터승강 수단(268)을, 신호선(C)를 통하여 게이트 밸브(244)를, 신호선(D)를 통하여 정합기(272) 및 고주파전원(273)을, 신호선(E)를 통하여 매스플로우 컨트롤러(241) 및 밸브(243a)를, 또한 도시하지 않은 신호선을 통하여 서셉터에 매입된 히터나 임피던스 가변수단(274)을 각각 제어하도록 구성되어 있다.
(2)반도체장치의 제조 방법
이어서, 상기의 ＭＭＴ장치에 의해 실시되는 본 발명의 하나의 실시 형태에 다른 반도체장치의 제조 방법에 대해서, 도1 및 도2를 사용하여 설명한다.
한편, 도2는, 본 발명의 하나의 실시 형태에 따른 반도체장치의 제조 방법의 공정도이다. 한편, 이하의 설명에 있어서, ＭＭＴ장치를 구성하는 각부의 동작은, 컨트롤러(121)에 의해 제어된다.
(2-1) 실리콘 기판의 반입(S1)
우선, 실리콘 기판(200)의 반송 위치까지 서셉터(217)를 하강시켜서, 서셉터(217)의 관통공(217a)에 웨이퍼 돌상핀(266)을 관통시킨다. 그 결과, 돌상 핀(266)의 상단부가 서셉터(217) 표면보다 소정의 높이만큼 돌출한 상태가 된다.
그 다음에, 게이트 밸브(244)를 열고, 도시 생략한 반송 수단을 이용하여, 서셉터(217)의 표면으로부터 돌출된 웨이퍼 돌상핀(266)위에 실리콘 기판(200)을 지지시킨다. 뒤이어, 반송 수단을 처리실(201)의 밖으로 퇴피시키고, 게이트 밸브(244)를 닫아 처리실(201)을 밀폐한다.
뒤이어, 서셉터 승강수단(268)을 사용하여 서셉터(217)를 상승시킨다. 그 결과, 서셉터(217)의 상면에 실리콘 기판(200)을 배치시킨다. 그 후, 실리콘 기판(200)을 그 처리 위치까지 상승시킨다.
한편, 본 발명의 하나의 실시 형태에 따른 반도체장치의 제조 방법에 있어서는, 실리콘 기판(200)의 표면에는 레지스트가 도포되어 있다. 레지스트 도포의 타이밍은, 실리콘 기판(200)을 처리실(201)내에 반입하기 전도 좋고 또는 반입한 후여도 좋다.
(2-2) 실리콘 기판의 가열(S2)
뒤이어, 서셉터의 내부에 매입된 히터에 전력을 공급하여, 실리콘 기판(200)을 가열한다. 이 때의 가열 온도는, 실리콘 기판(200)의 표면에 도포된 레지스트가 열에 의해 변질되지 않는 온도로 한다. 한편, 여기에서 말하는 레지스트의 변질이란, 예를 들면 레지스트의 경화 등을 말한다. 구체적인 가열 온도는 실리콘 기판(200)에 도포하는 레지스트의 종류에 따라 다르지만, 예를 들면, 90도 이하로 하는 것이 바람직하다.
(2-3) PH₃함유가스의 도입(S3)
이어서, 가스 분출공(234a)으로부터 처리실(201)내로, PH₃함유가스를 샤워 모양으로 도입 한다. 이 때의 PH₃함유가스의 유량은 1∼1000ｓｃｃｍ의 범위이다. PH₃함유가스의 도입 후에는, 진공 펌프(246) 및 ＡＰＣ(242)를 사용하여 처리실(201)안의 압력이 0.1∼266Ｐａ의 범위가 되도록 조정한다.
(2-4) PH₃함유가스의 플라즈마화 (S4)
PH₃함유가스를 도입한 후, 통상전극(215)에 대하여, 고주파전원(273)으로부터 정합기(272)를 개재하여 고주파전력을 인가함[처리실(201)내에 전계를 형성함]과 동시에, 상부자석(216a) 및 하부자석(216b)을 사용하여 처리실(201)내에 자계를 형성함으로써 처리실(201)내에 마그네트론 방전을 발생시킨다.
그리고, 실리콘 기판(200)의 윗쪽의 플라즈마 발생 영역에 고밀도 플라즈마를 생성시킨다. 한편, 통상전극(215)에 인가하는 전력은, 100∼500W정도의 범위내의 출력값으로 한다. 또한, 이 때의 임피던스 가변수단(274)의 임피던스값은, 미리 원하는 값으로 제어해 둔다.
(2-5) 인 원자 확산층의 형성(S5)
상술 한 바와 같이 플라즈마를 발생시킴으로써, 처리실(201)안의 PH₃가스 분자가 분해한다. 그리고, P+이나 P＊등이 생성되어서, 실리콘 기판(200)의 표면에 주입되면, 인 원자 확산층이 형성된다. 실리콘 기판(200)의 표면에 주입되는 인 원자의 깊이나 도프(dope)량은, 플라즈마의 전력, 바이어스(bias) 전압, PH₃유량 및 처리 시간에 의해 규정된다. 따라서 이들을 조정함으로써 원하는 주입 깊이와 도스(dose)량을 얻을 수 있다.
(2-6) 잔류 가스의 배기(S6)
인 원자 확산층의 형성이 종료하면, 통상전극(215)에 대한 전력공급과, 처리 실(201) 내에의 PH₃함유 가스의 공급을 각각 정지한다. 그리고, 가스 배기관(231)을 사용하여 처리실(201)안의 잔류 가스를 배기한다.
(2-7) O₂가스의 도입 (S7)
처리실(201)안의 배기가 완료하면, 가스 분출공(234a)으로부터 처리실(201)내로 O₂가스를 샤워 형태로 도입한다. 이 때의 O₂가스의 유량은 1∼1000ｓｃｃｍ의 범위이다. O₂가스를 도입한 후에는, 진공 펌프(246) 및 ＡＰＣ(242)를 사용하여 처리실(201)안의 압력이 0.1∼266Ｐａ의 범위내가 되도록 조정한다. 한편, 본 발명의 하나의 실시형태에 있어서는, O₂가스에 국한하지 않고, Ａｒ나 Ｈｅ등의 불활성 가스, 또는 O₂가스와 불활성 가스와의 혼합 가스를 이용하는 것도 가능하다.
(2-8) O₂가스의 플라즈마화 (S8)
O₂가스를 도입한 후, 통상전극(215)에 대하여, 고주파전원(273)으로부터 정합기(272)를 개재하여 고주파전력을 인가[처리실(201)내에 전계를 형성]함과 동시에, 상부자석(216a) 및 하부자석(216b)을 사용하여 처리실(201)내에 자계를 형성함으로써, 처리실(201)내에 마그네트론(magnetron) 방전을 생성한다. 그리고, 실리콘 기판(200)의 윗쪽의 플라즈마 발생 영역에 고밀도 플라즈마를 생성시킨다. 한편, 통상전극(215)에 인가하는 전력은, 100∼500W정도의 범위내의 출력값으로 한다. 이 때의 임피던스 가변수단(274)의 임피던스값은, 미리 원하는 값으로 제어해 둔다.
(2-9) 산화층의 형성(S9)
상술한 바와 같이 플라즈마를 발생시킴으로써, 처리실(201)안의 O₂가스 분자가 분해한다. 그래서, O+이나 O＊등이 생성되어서, 실리콘 기판(200)의 표면을 산화시켜 산화막(캡막)이 형성된다. 실리콘 기판(200)의 산화량(산화막의 두께)은, 플라즈마의 전력, 바이어스(bias) 전압, 산소유량 및 처리 시간에 의해 규정된다. 그때문에, 이들을 조정함으로써, 원하는 산화량(산화막의 두께)을 얻을 수 있다. 도 5는, 산화막(캡막)의 막 두께와 산화막 형성시간과의 관계를 나타낸 그래프이다. 또한, 도 6은, 산화막 형성시간과 인 원자가 이탈하는 양과의 관계를 나타내는 그래프이다. 도 5로부터 알 수 있는 바와 같이, 30초의 산화 처리를 실시했을 경우에는 17Å의 막 두께를 형성할 수 있고, 300초의 산화 처리를 실시했을 경우는 약 24Å의 막두께를 형성할 수 있다. 또한 도6으로부터 알 수 있는 바와 같이, 막 두께를 17Å이상으로 함으로써(30초 이상의 산화처리를 실시함으로써), 실리콘 기판(200)에 아닐 처리를 수행할 경우의 인 원자의 이탈양을 억제할 수 있다.
(2-10) 실리콘 기판의 반출(S10)
실리콘 기판(200)의 산화 처리가 완료된 후에는, 통상전극(215)에 대한 전력공급과 처리실(201)안에의 O₂가스의 공급을 각각 정지한다. 그리고, 서셉터(217)를 실리콘 기판(200)의 반송 위치까지 하강시켜, 서셉터(217)의 표면으로부터 돌출시킨 돌상핀(266)위에 실리콘 기판(200)을 지지시킨다. 마지막으로, 게이트 밸브(244)를 열고, 그림에서 생략한 반송 수단을 이용해서 실리콘 기판(200)을 처리실(201) 밖으로 반출하여, 본 발명의 하나의 실시형태에 따른 반도체장치의 제조를 종료한다.
(3) 본 발명의 하나의 실시 형태에 있어서의 효과
본 발명의 하나의 실시 형태에 있어서 반도체장치의 제조 방법에 따르면, 이하의 (a)부터 (e) 중 하나 또는 그 이상의 효과를 얻을 수 있다.
(a)실리콘 기판에 확산된 인 원자는, 확산 후의 경과 시간에 비례해서 이탈한다. 이에 대하여, 본 발명의 하나의 실시 형태에 따르면, 실리콘 기판(200)의 표면상에 인 원자를 확산시킨 후, 이 확산층 위에 산화층을 형성한다. 이것에 의해, 확산시킨 인 원자가 실리콘 기판(200)으로부터 이탈하는 것을 방지할 수 있다.
도 3은, 본 발명의 하나의 실시 형태에 따른 실리콘 기판에의 도스량의 경과 변화를 나타내는 도면이다. 한편, 도 4는, 종래 기술, 즉 산화막을 형성하지 않을 경우에 따른 실리콘 기판에의 도스량의 경과 변화를 나타내는 그래프이다. 이것에 의하면, 확산층 위에 산화막을 형성하지 않을 경우(도 4)에는, 확산층 형성후로부터 2시간에 걸려 도스량의 감소가 현저함 (즉 인 원자의 이탈이 많음) 을 알 수 있다. 한편, 본 발명의 하나의 실시 형태를 사용하여 확산층 위에 산화막을 형성했을 경우(도 3)에는, 도스량의 감소를 억제할 수 있음을 알 수 있다.
(b) 반도체 소자의 고집적화에 따라 소자 구조의 입체화가 진행되고, 채널도 입체화되어 왔다. 이 때, 이온을 세로방향으로부터 뿐만 아니라 가로방향으로부터도 주입할 필요가 있으나, 종래의 이온 주입 방법은 그 성질상 이방성이 강하여 종횡균등하게 이온 주입을 하기에는 불리하다.
이에 반해, 본 발명의 하나의 실시 형태에 따르면, 확산층의 형성에 플라즈 마를 사용하고 있어 인 원자를 종횡 균등하게 확산시키는 것이 가능하다.
(c) 반도체 소자의 고집적화에 따라 인 원자를 확산시키는 대상인 채널 등이 얇아지는 경향이 있다. 그런데 이러한 얇은 채널에 종래의 이온주입법을 사용하여 이온을 주입하면, 인 원자가 채널을 꿰뚫고 이탈할 경우가 있다. 이에 반해, 본 발명의 하나의 실시 형태에 따르면, 확산층의 형성에 플라즈마를 사용하고 있다. 그 때문에 인 원자를 채널 등에 얇게 확산시키는 것이 가능하고, 인 원자가 채널 등을 뚫고 이탈하는 것을 억제할 수 있다.
(d) 확산층의 형성시, 실리콘 기판(200)의 표면에 레지스트가 도포된 상태로 실리콘 기판(200)을 가열하면, 레지스트가 경화하는 등의 변질이 생기고, 그 후의 처리 공정에 악영향을 미치는 경우가 있다.
이에 대하여, 본 발명의 하나의 실시 형태에 의하면, 실리콘 기판(200)을, 실리콘 기판(200)의 표면에 도포된 레지스트에 변질이 생기지 않을 정도의 온도 (예를 들면 90도 이하)로 가열해서 인 원자의 확산층을 형성한다. 또한, 확산층의 형성시 실리콘 기판(200)의 표면 온도가 저온이더라도 확산 처리가 가능한 플라즈마를 사용하고 있다. 따라서, 실리콘 기판(200)의 표면온도를 레지스트의 변질온도보다 낮게 유지하면서 확산층을 형성하는 것이 가능하고, 열에 의한 레지스트의 변질을 방지하는 것이 가능해 진다.
(e) 산화막의 형성시, 실리콘 기판(200)의 표면에 레지스트가 도포된 상태에서 실리콘 기판(200)을 가열하면, 레지스트가 경화하는 등의 변질이 생기고, 그 후의 처리 공정에 악영향을 미치게 할 경우가 있다. 이에 반해, 본 발명의 하나의 실 시 형태에 따르면, 산화 막의 형성시, 실리콘 기판(200)의 표면온도가 저온이더라도 산화처리가 가능한 플라즈마를 사용하고 있다. 따라서, 실리콘 기판(200)의 표면온도를 레지스트의 변질온도보다 낮게 유지하면서 산화막을 형성하는 것이 가능해 지고, 열에 의한 레지스트의 변질을 방지하는 것이 가능해 진다.
<본 발명의 다른 바람직한 형태>
이하에 본 발명의 바람직한 형태에 대해서 설명한다.
제1 형태는, 레지스트가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜서 확산층을 형성하는 반도체장치의 제조 방법에 있어서, 상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서 상기 확산층을 형성하는 확산층 형성 공정과, 상기 형성한 확산층의 표면에 플라즈마 여기 가스를 공급하여 산화막을 형성하는 산화막 형성공정을 포함한다.
제1 형태에 따르면, 실리콘 기판의 표면상에 인 원자를 확산시킨 후, 이 확산층위에 산화막을 형성한다. 이것에 의해, 확산시킨 인 원자가 실리콘 기판으로부터 이탈하는 것을 방지할 수 있다. 한편, 제1의 형태에 의해 형성하는 산화막은, 자연산화에 의한 산화 막보다 인 원자의 이탈 억제 효과가 높다.
또한, 제1 형태에 따르면, 실리콘 기판을, 실리콘 기판의 표면에 도포된 레지스트에 변질이 생기지 않는 정도의 온도로 가열해서 인 원자의 확산층의 형성한다. 따라서, 예를 들어 리콘 기판상에서 레지스트가 경화해버려, 그 후의 처리 공정에 악영향을 미치는 상황을 회피하는 것이 가능해 진다.
또한, 제1 형태에 따르면, 산화 막의 형성시 플라즈마를 사용하고 있다. 이 것에 의해 실리콘 기판의 표면온도를 높이지 않고 산화막을 형성할 수 있다. 즉, 산화막의 형성시, 예를 들면 실리콘 기판상에서 레지스트가 경화해버려, 그 후의 처리공정에 악영향을 미치는 상황을 회피하는 것이 가능해 진다.
제2 형태는, 제1 형태에 있어서, 상기 확산층 형성 공정과 상기 산화막 형성 공정을 동일한 처리실 내에서 연속해서 행하는 반도체장치의 제조 방법이다.
제2 형태에 따르면, 확산층을 형성한 후, 동일 처리실 내에서 연속해서 산화 막을 형성한다. 그 때문에, 확산층의 형성후부터 산화막 형성시까지의 시간을 단축시키는 것이 가능하고, 인 원자의 이탈량을 더 억제할 수 있다.
또한, 제2 형태에 따르면, 확산층의 형성후부터 산화막 형성까지의 사이에, 처리실을 변경함으로써 확산층 표면상등에 파티클(particle)이 부착되는 것을 억제할 수 있다.
또한, 제2 형태에 따르면, 처리실 내의 압력, 가스 공급량, 온도 등을 연속해서 변화시키는 것이 가능해 진다.
더욱이, 제2 형태에 따르면, 확산층 형성공정과 산화막 형성공정을 동일 처리 실 내에서 행하므로, 반도체제조 장치의 크기를 작게 하는 것이 가능해 진다.
제3 형태는, 제1 형태 또는 제2 형태에 있어서, 상기 확산층 형성 공정은, 상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서, 플라즈마 여기한 인 원자의 함유 가스를 상기 실리콘 기판의 표면에 공급하는 것에 의해 상기 확산층을 형성하는 반도체장치의 제조방법이다.
제3 형태에 따르면, 확산층의 형성시 플라즈마를 사용하고 있다. 이것에 의 해, 실리콘 기판의 표면온도를 높이지 않고 확산층을 형성할 수 있다. 즉, 산화막의 형성시, 예를 들면, 실리콘 기판상에서 레지스트가 경화해버려, 그 후의 처리 공정에 악영향을 미치는 문제의 발생을 방지하는 것이 가능해 진다.
또한, 제3 형태에 따르면, 확산층의 형성시 플라즈마를 사용하고 있어 인 원자를 종횡 균등하게 확산시키는 것이 가능해 진다. 따라서, 반도체 디바이스의 고집적화에 따른 입체화된 디바이스의 제조에도 대응할 수 있다.
또한, 제3 형태에 따르면, 확산층의 형성시 플라즈마를 사용하고 있어, 인 원자를 얇게 확산시키는 것이 가능해 진다. 따라서, 반도체 디바이스의 고집적화에 따른 얇은 채널의 형태에도 대응할 수 있다. 즉, 반도체 디바이스의 고집적화에 따라 채널 등이 얇아지더라도, 인 원자를 채널 등에 얇게 확산시키는 것이 가능하게 되고, 인 원자가 채널 등을 이탈하는 것을 억제할 수 있다.
제4 형태는, 제1 형태에 있어서, 상기 산화막 형성 공정에 있어서의 플라즈마 여기 가스는, 산소 가스, 불활성 가스, 또는 산소 가스와 불활성 가스와의 혼합 가스를 플라즈마 여기한 가스인 반도체장치의 제조 방법이다.
제4 형태에 따르면, 산화 막의 형성시, 산소 가스, 불활성 가스, 또는 산소 가스와 불활성 가스와의 혼합 가스를 플라즈마 여기하여 사용함으로써, 실리콘 기판의 표면온도를 높이지 않고 확산층을 형성할 수 있다. 즉, 산화막의 형성시, 예를 들어 실리콘 기판상에서 레지스트가 경화하여, 그 후의 처리 공정에 악영향을 미치는 상황을 회피하는 것이 가능해 진다.
또한, 제4 형태에 의해 형성하는 산화막은, 자연산화에 의한 산화막보다 인 원자의 이탈 억제 효과가 높다.
제5 형태는, 제1 형태에 있어서, 상기 산화 막형성 공정에 의해 형성하는 산화막의 두께는, 17Å이상인 반도체장치의 제조 방법이다.
제6 형태는, 레지스트가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜서 확산층을 형성하는 반도체장치의 제조 방법에 있어서, 상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서 상기 확산층을 형성하는 확산층 형성 공정을 포함하는 반도체장치의 제조 방법이다.
제6 형태에 따르면, 실리콘 기판을, 실리콘 기판의 표면에 도포된 레지스트에 변질이 생기지 않을 정도의 온도로 가열해서 인 원자의 확산층을 형성한다. 따라서, 예를 들면 실리콘 기판위에서 레지스트가 경화해버려, 그 후의 처리 공정에 악영향을 미치는 상황을 회피하는 것이 가능해 진다.
또한, 제6 형태에 따르면, 산화막의 형성시 플라즈마를 사용하기 때문에 실리콘 기판의 표면온도를 높이지 않고 산화층을 형성할 수 있다. 즉, 산화 막의 형성시, 예를 들면 실리콘 기판상에서 레지스트가 경화해버려, 그 후의 처리공정에 악영향을 미치는 문제의 발생을 방지하는 것이 가능해 진다
제7 형태는, 제6 형태에 있어서, 상기 확산층 형성 공정에 있어서의 상기 실리콘 기판의 온도를, 90도 이하로 유지하는 반도체장치의 제조 방법이다.
제7 형태에 의하면, 실리콘 기판을 90도 이하로 가열함으로써, 실리콘 기판위에서의 레지스트의 변질을 방지하는 것이 가능해 진다.
<다른 실시 형태>
한편, 상기에서는 인 원자를 ＦＥＴ의 채널에 확산시키는 방법에 대해서 설명하고 있지만, 본 발명은, 채널에 한하지 않고, 소스, 드레인에 대하여 인 원자를 확산시킬 경우에도 적용가능하다. 또한, 상기에서는 인 원자의 이탈 방지 때문에, 확산층 위에 산화막을 형성하고 있지만, 산화막에 한하지 않고 질화막을 형성하더라도 인 원자의 이탈을 방지할 수 있다.
또한, 인 원자 확산층의 형성(S5) 이후, 도 7에 도시된 바와 같이, 산소를 도입하는 대신에 헬륨을 도입해도 인 원자의 이탈량을 억제할 수 있다. 도 7은, 산소를 도입하는 대신에 헬륨을 도입했을 경우(Ｈｅ캡 있음)와, 헬륨을 도입하지 않을 경우(Ｈｅ캡 없음)의, 실리콘 기판에의 도스량의 경과 변화를 나타내는 그래프이다.
또한, 산소나 헬륨을 도입하는 대신 질소를 도입해도 인 원자의 이탈을 방지하는 것이 가능하다. 다만, 질소에 의해 캡을 형성하면, 이후의 캡 제거 공정에 있어서, 질화막의 제거에 필요한 시간이 산화막의 제거에 필요한 시간에 비해 길어지기 때문에, 산소나 헬륨을 도입하는 경우보다 반도체 제조장치의 제조방법의 스루풋(throughput)이 저하할 경우도 생각 된다.
또한, 전술한 제2 형태에서, 동일 처리실에서 인 원자의 확산 및 산화를 수행하는 태양을 기재했지만, 각각의 처리를 다른 처리 용기에서 행해도 좋다.
이 경우, 예를 들면 도 8에 도시한 클러스터 타입의 처리 시스템을 사용하는 것이 가능하다. 제1 처리실에서 인 원자를 도핑한 후, 기판반송실을 진공 배기하고, 처리후의 기판을 기판처리실로 반송하고, 계속해서 처리후의 기판을 제2 처리 실로 반입해서 산화 처리를 행한다.
단, 동일 처리실에 의한 처리와는 달리, 인 원자의 확산 처리로부터 플라즈마 산화처리까지 어느 정도의 시간이 필요하기 때문에, 결과적으로 인 원자의 이탈양이, 동일 처리실에 의한 처리의 경우보다 많아지는 것을 생각할 수 있다.
도 1은 본 발명의 하나의 실시 형태를 실시하기 위한 반도체제조 장치로서의 ＭＭＴ장치의 단면구성도.
도 2는 본 발명의 하나의 실시 형태에 따른 반도체장치의 제조 방법의 공정도.
도 3은 본 발명의 하나의 실시 형태에 따른 실리콘 기판에의 도스량의 경과 변화를 나타내는 그래프.
도 4는 종래 기술에 따른 실리콘 기판에의 도스량의 경과 변화를 나타내는 그래프.
도 5는 산화막(캡막)의 막 두께와 산화막 형성시간과의 관계를 나타낸 그래프.
도 6은 산화막 형성시간과 인 원자의 이탈양과의 관계를 나타낸 그래프.
도 7은 산소를 도입하는 대신에 헬륨을 도입했을 경우(Ｈｅ캡 있음)와, 헬륨을 도입하지 않을 경우(Ｈｅ캡 없음)의, 실리콘 기판에의 도스량의 경과 변화를 나타내는 그래프.
도 8은 클러스터 타입의 반도체제조 장치의 구성예를 나타내는 개략도.
<도면 부호의 설명>
200 : 실리콘 기판 201 : 처리실

Claims (20)

  1. 레지스트가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜 확산층을 형성하는 반도체장치의 제조 방법으로서,
    상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서 상기 확산층을 형성하는 확산층 형성 공정과,
    상기 형성한 확산층의 표면에 플라즈마 여기가스를 공급하여 산화막을 형성하는 산화막 형성 공정
    을 포함하는 것을 특징으로 하는 반도체장치의 제조 방법.
  2. 레지스트가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜 확산층을 형성하는 반도체장치의 제조 방법으로서,
    상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서 상기 확산층을 형성하는 확산층 형성 공정을 포함하며,
    상기 확산층 형성 공정은, 상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서, 플라즈마 여기한 인 원자의 함유가스를 상기 실리콘 기판의 표면에 공급함으로써 상기 확산층을 형성하는 것
    을 특징으로 하는 반도체장치의 제조 방법.
  3. 제 1항에 있어서, 상기 확산층 형성 공정에 있어서 상기 실리콘 기판의 온도는 90℃ 이하로 보지하는 것
    을 특징으로 하는 반도체장치의 제조 방법.
  4. 레지스트가 도포된 실리콘 기판의 표면에 인 원자를 확산시켜 확산층을 형성하는 반도체장치의 제조 방법으로서,
    상기 실리콘 기판의 온도를 상기 레지스트의 변질 온도보다 낮게 유지하면서 상기 확산층을 형성하는 확산층 형성 공정을 포함하며,
    상기 확산층 형성 공정에 있어서 상기 실리콘 기판의 온도를 90℃ 이하로 보지하는 것
    을 특징으로 하는 반도체장치의 제조 방법.
  5. 제 2항에 있어서, 상기 확산층 형성 공정에 있어서 상기 실리콘 기판의 온도를 90℃ 이하로 보지하는 것
    을 특징으로 하는 반도체장치의 제조 방법.
  6. 제 2항에 있어서, 상기 형성한 확산층의 표면에 플라즈마 여기가스를 공급하여 산화막을 형성하는 산화막 형성 공정
    을 더 포함하는 것을 특징으로 하는 반도체장치의 제조 방법.
  7. 제 4항에 있어서, 상기 형성한 확산층의 표면에 플라즈마 여기가스를 공급하여 산화막을 형성하는 산화막 형성 공정
    을 더 포함하는 것을 특징으로 하는 반도체장치의 제조 방법.
  8. 제 5항에 있어서, 상기 형성한 확산층의 표면에 플라즈마 여기가스를 공급하여 산화막을 형성하는 산화막 형성 공정
    을 더 포함하는 것을 특징으로 하는 반도체장치의 제조 방법.
  9. 제 1항에 있어서, 상기 산화막 형성공정에 있어서 플라즈마 여기가스는, 산소가스를 플라즈마 여기한 가스, 불활성 가스를 플라즈마 여기한 가스, 또는 산소가스와 불활성 가스와의 혼합 가스를 플라즈마 여기한 가스
    인 것을 특징으로 하는 반도체장치의 제조 방법.
  10. 제 6항에 있어서, 상기 산화막 형성공정에 있어서 플라즈마 여기가스는, 산소가스를 플라즈마 여기한 가스, 불활성 가스를 플라즈마 여기한 가스, 또는 산소가스와 불활성 가스와의 혼합 가스를 플라즈마 여기한 가스
    인 것을 특징으로 하는 반도체장치의 제조 방법.
  11. 제 1항에 있어서, 상기 산화막 형성공정에 의해 형성하는 산화막의 두께는 17Å이상인 것을 특징으로 하는 반도체장치의 제조 방법.
  12. 제 6항에 있어서, 상기 산화막 형성공정에 의해 형성하는 산화막의 두께는 17Å이상인 것을 특징으로 하는 반도체장치의 제조 방법.
  13. 제 1항에 있어서, 상기 확산층 형성공정과 상기 산화막 형성공정은, 동일한 처리실 내에서 연속하여 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제 6항에 있어서, 상기 확산층 형성공정과 상기 산화막 형성공정은, 동일한 처리실 내에서 연속하여 수행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 레지스트가 표면에 도포된 실리콘 기판을 수용하는 처리실과,
    상기 처리실내에 수용된 상기 실리콘 기판의 표면을 가열하는 가열수단과,
    상기 처리실내에 가스를 공급하는 가스 공급라인과,
    상기 가스 공급라인으로부터 공급된 가스를 여기하는 플라즈마를 생성하는 플라즈마 발생수단과,
    상기 가열수단, 상기 가스 공급라인 및 상기 플라즈마 발생수단을 제어하는 콘트롤러
    를 포함하고,
    상기 콘트롤러는, 상기 가열수단에 의해 상기 실리콘 기판의 온도를 상기 레지스트의 변질온도보다 낮게 보지시킨 상태에서, 상기 가스 공급라인에 의해 상기 처리실내로 인 원자의 함유가스를 공급시킴과 아울러, 상기 플라즈마 발생수단에 의해 상기 처리실 내에 플라즈마를 생성시키고, 상기 실리콘 기판의 표면에 플라즈마 여기시킨 인 원자의 함유가스를 공급시켜 인 원자의 확산층을 형성하는 반도체 제조장치.
  16. 제 15항에 있어서, 상기 콘트롤러는, 상기 가열수단에 의한 상기 실리콘 기판의 온도를 90℃ 이하로 보지시키는 것을 특징으로 하는 반도체제조장치.
  17. 제 15항에 있어서, 상기 콘트롤러는, 상기 실리콘 기판의 표면에 인 원자의 확산층을 형성한 후, 상기 가스 공급라인에 의해 상기 처리실내에 산소가스, 불활 성가스, 또는 산소가스와 불활성가스와의 혼합가스를 공급시킴과 아울러, 상기 플라즈마 발생수단에 의해 상기 처리실내에 플라즈마를 생성시키고, 상기 형성한 확산층의 표면에 플라즈마 여기가스를 공급시켜 산화막을 형성하는 것
    을 특징으로 하는 반도체제조장치.
  18. 제 15항에 있어서, 상기 형성한 확산층의 표면에 형성하는 산화막의 두께는 17Å이상인 것을 특징으로 하는 반도체제조장치.
  19. 제 15항에 있어서, 상기 플라즈마 발생수단은, 상기 처리실내에 전계와 자계를 인가하여 마그네트론 방전 플라즈마를 생성시키는 변형 마그네트론형(Modified Magnetron Type)플라즈마원으로서 구성되어 있는 것을 특징으로 하는 반도체제조장치.
  20. 제 17항에 있어서, 상기 플라즈마 발생수단은, 상기 처리실내에 전계와 자계를 인가하여 마그네트론 방전 플라즈마를 생성시키는 변형 마그네트론형(Modified Magnetron Type)플라즈마원으로서 구성되어 있는 것을 특징으로 하는 반도체제조장치.
KR1020070085897A 2006-09-06 2007-08-27 반도체장치의 제조 방법 및 반도체 제조장치 KR100900074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006242103A JP5134223B2 (ja) 2006-09-06 2006-09-06 半導体装置の製造方法及び基板処理装置
JPJP-P-2006-00242103 2006-09-06

Publications (2)

Publication Number Publication Date
KR20080022501A KR20080022501A (ko) 2008-03-11
KR100900074B1 true KR100900074B1 (ko) 2009-05-28

Family

ID=39288926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085897A KR100900074B1 (ko) 2006-09-06 2007-08-27 반도체장치의 제조 방법 및 반도체 제조장치

Country Status (3)

Country Link
US (1) US7651954B2 (ko)
JP (1) JP5134223B2 (ko)
KR (1) KR100900074B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858503B2 (en) * 2009-02-06 2010-12-28 Applied Materials, Inc. Ion implanted substrate having capping layer and method
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
US9681557B2 (en) * 2014-05-30 2017-06-13 Elwha Llc Metastable gas heating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582734A (ja) * 1991-09-24 1993-04-02 Yokogawa Electric Corp Ｍｏｓ半導体装置の製造方法
JPH0878699A (ja) * 1994-07-08 1996-03-22 Hosiden Corp トップゲート型薄膜トランジスタ及びその製造方法
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
KR20020009071A (ko) * 2000-07-24 2002-02-01 황인길 반도체 소자의 얇은 접합 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0350834A (ja) * 1989-07-19 1991-03-05 Fujitsu Ltd 半導体装置の製造方法
JP3219501B2 (ja) * 1992-12-01 2001-10-15 松下電器産業株式会社 薄膜トランジスタの製造方法
JP3340318B2 (ja) * 1995-08-10 2002-11-05 松下電器産業株式会社 不純物導入装置及び不純物導入方法
JP3514912B2 (ja) * 1995-08-31 2004-04-05 東芝電子エンジニアリング株式会社 薄膜トランジスタの製造方法
WO2005020306A1 (ja) * 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
JP2006229070A (ja) * 2005-02-18 2006-08-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582734A (ja) * 1991-09-24 1993-04-02 Yokogawa Electric Corp Ｍｏｓ半導体装置の製造方法
JPH0878699A (ja) * 1994-07-08 1996-03-22 Hosiden Corp トップゲート型薄膜トランジスタ及びその製造方法
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
KR20020009071A (ko) * 2000-07-24 2002-02-01 황인길 반도체 소자의 얇은 접합 형성 방법

Also Published As

Publication number Publication date
US20080124941A1 (en) 2008-05-29
US7651954B2 (en) 2010-01-26
JP5134223B2 (ja) 2013-01-30
JP2008066486A (ja) 2008-03-21
KR20080022501A (ko) 2008-03-11

Similar Documents

Publication Publication Date Title
US9818600B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101044366B1 (ko) 기판을 처리하기 위한 플라즈마 방법 및 장치
US6213050B1 (en) Enhanced plasma mode and computer system for plasma immersion ion implantation
US20020027205A1 (en) Enhanced plasma mode and system for plasma immersion ion implantation
US20100227478A1 (en) Substrate processing apparatus and method of manufacturing semiconductor
US20130323916A1 (en) Plasma doping method and apparatus
US8197638B2 (en) Semiconductor manufacturing device and method for manufacturing semiconductor devices
US7858155B2 (en) Plasma processing method and plasma processing apparatus
KR100900074B1 (ko) 반도체장치의 제조 방법 및 반도체 제조장치
KR101080116B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JPH10294307A (ja) プラズマ処理装置
JP2008235611A (ja) プラズマ処理装置及びプラズマ処理方法
US9257271B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, and non-transitory recording medium
KR20090089818A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템
KR101000934B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2008060412A (ja) 半導体デバイスの製造方法
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
US20090253272A1 (en) Method for manufacturing semiconductor device and substrate processing apparatus
JP2008311460A (ja) 半導体装置の製造方法
US20020139304A1 (en) Semiconductor manufacturing apparatus
JP2011142238A (ja) 半導体装置の製造方法
JP2009152233A (ja) 半導体製造装置
JP2012234691A (ja) プラズマ生成方法
KR101096490B1 (ko) 플라즈마를 이용한 도핑 방법 및 이에 사용되는 장치
JP2011071353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee