JP2010021264A - 薄膜電界効果型トランジスタ - Google Patents
薄膜電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2010021264A JP2010021264A JP2008179094A JP2008179094A JP2010021264A JP 2010021264 A JP2010021264 A JP 2010021264A JP 2008179094 A JP2008179094 A JP 2008179094A JP 2008179094 A JP2008179094 A JP 2008179094A JP 2010021264 A JP2010021264 A JP 2010021264A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- gate insulating
- thin film
- insulating film
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】本発明の目的は、高い電界効果移動度を有し閾値変動が小さく、且つ密着性が強く耐衝撃安定性にすぐれたＴＦＴを提供することにある。
【解決手段】基板上にゲート電極２、ゲート絶縁膜３、活性層４、ソース電極及びドレイン電極を備えた薄膜電界効果素子であって、前記ゲート絶縁膜３が有機絶縁材料を含有し、前記活性層４と前記ゲート絶縁膜３の間に無機絶縁材料を含有する中間層７を有することを特徴とする薄膜電界効果型トランジスタ。
【選択図】図１
【解決手段】基板上にゲート電極２、ゲート絶縁膜３、活性層４、ソース電極及びドレイン電極を備えた薄膜電界効果素子であって、前記ゲート絶縁膜３が有機絶縁材料を含有し、前記活性層４と前記ゲート絶縁膜３の間に無機絶縁材料を含有する中間層７を有することを特徴とする薄膜電界効果型トランジスタ。
【選択図】図１
Description
本発明は、薄膜電界効果型トランジスタおよびそれを用いた表示装置に関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタに関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどが期待されている。
これらＦＰＤは、従来、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
これらＦＰＤは、従来、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかしながら、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難であった。
シリコン薄膜に替わる半導体材料として、アモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物は低温での成膜が可能であり、プラスチックフィルム上に室温成膜可能な材料として注目されている。例えば、アモルファス酸化物半導体（ＩＧＺＯ）からなる活性層のキャリア濃度を１０１８ｃｍ−３未満にするとＴＦＴは動作し、１０１６ｃｍ−３未満で良好なＯＮ／ＯＦＦ比が得られることが開示されている（例えば、特許文献１参照）。
ＴＦＴは通常、基板上にゲート電極、ゲート絶縁膜、活性層（半導体層）、ソース電極及びドレイン電極を配した構成を有する。これらの層のいくつかはパターンを形成する必要があり、それらの層の生産性に優れた製造方法も大きな課題であった。例えば、インクジェット方式あるいはスクリーン印刷法が開示され、ゲート絶縁膜材料としてポリイミドなどの有機材料からなる厚み１μｍのゲート絶縁膜をスピンコートやダイコートによって塗布することが開示されている（例えば、特許文献２、３参照）。
また、トップゲート構造のＴＦＴにおいて、ＩｎＧａＺｎＯからなる活性層の上に、シランカップリング剤溶液を浸漬して界面層を形成した後、エポキシ樹脂からなるゲート絶縁膜を塗布形成すると層間の結合が強化され動作安定性が向上することが開示されている（例えば、特許文献４参照）。
また、ゲート電極上にゲート絶縁膜として無機絶縁材料（ＳｉＯ２＋ＣｅＯ２）を真空成膜し、その上に有機絶縁膜（ポリ４−ビニルフェノール：ＰＶＰ）を塗布により形成した積層型ゲート絶縁膜、及びその上に活性層としてａ−ＩｎＧａＺｎＯを設けた構成が開示されている（例えば、非特許文献１参照）。該構成では、有機絶縁膜は、無機ゲート絶縁膜の表面凹凸を平滑化するための層であり、厚みは薄く、ゲート絶縁容量には寄与しない。ゲート絶縁容量を担っているのは無機絶縁膜である。
しかしながら、実用的に供されるＴＦＴは、ＯＦＦ電流が低く、ＯＮ／ＯＦＦ比が高いことは勿論のこと、連続駆動してもその性能が変化しないこと、あるいは衝撃に対して膜剥がれなどの生じない耐久性などが要求され、未だ多くのクリアすべき課題が残る。
特開２００６−１６５５２９号公報
特開２００６−２７８９２１９号公報
特開２００７−２９８６０１号公報
特開２００７−１５８１４７号公報
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．４６，Ｎｏ．７Ａ，２００７，ｐｐ．４０９６−４０９８
本発明の目的は、高い電界効果移動度を維持し、且つ層及び膜間の密着性が強く耐衝撃安定性にすぐれたＴＦＴを提供することである。特に、ゲート絶縁膜を有機材料とした塗布方式でゲート絶縁膜を形成する場合でも、アモルファス酸化物半導体活性層と密着性を改良し、耐衝撃性、エッチング性、ＴＦＴ特性の安定性などの信頼性を向上させることである。
本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上にゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を備えた薄膜電界効果素子であって、前記ゲート絶縁膜が有機絶縁材料を含有し、前記活性層と前記ゲート絶縁膜の間に無機絶縁材料を含有する中間層を有することを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記活性層が酸化物半導体を含有する＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記半導体活性層がアモルファス酸化物半導体を含有する＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記酸化物半導体がＩｎ，Ｇａ，Ｚｎ及びＳｎよりなる群から選択された金属の酸化物半導体である＜３＞記載の薄膜電界効果型トランジスタ。
＜５＞ 前記中間層の無機絶縁材料がアモルファス酸化物である＜１＞〜＜４＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜６＞ 前記無機絶縁材料がアモルファスＳｉＯ２である＜５＞に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記中間層の膜厚が２ｎｍ〜２００ｎｍである＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記中間層の膜厚が５ｎｍ〜５０ｎｍである＜７＞に記載の薄膜電界効果型トランジスタ。
＜９＞ 前記有機絶縁材料が有機高分子であることを特徴とする＜１＞〜＜８＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜１０＞ 前記ゲート絶縁膜の誘電容量と前記中間層の誘電容量が下記式（１）を満足することを特徴とする＜１＞〜＜９＞のいずれかに記載の薄膜電界効果型トランジスタ。
（εＡ／ｄＡ）／（εＢ／ｄＢ）＝０．０１５〜１．０ （１）
（式中、εＡ及びεＢは、それぞれゲート絶縁膜及び中間層の比誘電率であり、ｄＡ及びｄＢは、それぞれゲート絶縁膜及び中間層の厚みである。）
＜１＞ 基板上にゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を備えた薄膜電界効果素子であって、前記ゲート絶縁膜が有機絶縁材料を含有し、前記活性層と前記ゲート絶縁膜の間に無機絶縁材料を含有する中間層を有することを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記活性層が酸化物半導体を含有する＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記半導体活性層がアモルファス酸化物半導体を含有する＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記酸化物半導体がＩｎ，Ｇａ，Ｚｎ及びＳｎよりなる群から選択された金属の酸化物半導体である＜３＞記載の薄膜電界効果型トランジスタ。
＜５＞ 前記中間層の無機絶縁材料がアモルファス酸化物である＜１＞〜＜４＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜６＞ 前記無機絶縁材料がアモルファスＳｉＯ２である＜５＞に記載の薄膜電界効果型トランジスタ。
＜７＞ 前記中間層の膜厚が２ｎｍ〜２００ｎｍである＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記中間層の膜厚が５ｎｍ〜５０ｎｍである＜７＞に記載の薄膜電界効果型トランジスタ。
＜９＞ 前記有機絶縁材料が有機高分子であることを特徴とする＜１＞〜＜８＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜１０＞ 前記ゲート絶縁膜の誘電容量と前記中間層の誘電容量が下記式（１）を満足することを特徴とする＜１＞〜＜９＞のいずれかに記載の薄膜電界効果型トランジスタ。
（εＡ／ｄＡ）／（εＢ／ｄＢ）＝０．０１５〜１．０ （１）
（式中、εＡ及びεＢは、それぞれゲート絶縁膜及び中間層の比誘電率であり、ｄＡ及びｄＢは、それぞれゲート絶縁膜及び中間層の厚みである。）
有機ＥＬ素子の駆動用ＴＦＴは、所定のドレイン電流駆動下で閾値電圧を安定に維持することが重要である。従来のアモルファス酸化物半導体を活性層に用いた場合、連続して駆動を繰り返すと、閾値電流が変動する問題を有することが判明した。本発明者らによる解明の結果、アモルファス酸化物半導体を活性層に用いた場合、所定のドレイン電流を流すために活性層界面に誘起されるキャリア電荷の単位面積あたり密度（以下キャリア電荷面密度と称することがある）を少なくすることが、閾値変動抑制に効果的であることを見出された。ドレイン電流を一定にして、活性層界面に誘起されるキャリア電荷面密度を下げるには、電界効果移動度を上げ、またはトランジスタのチャネル長（Ｌ）とチャネル巾（Ｗ）の比（Ｗ／Ｌ）大きして、ゲート電圧を下げることにより実現できる。しかしながら、ゲート電圧があまりに小さな値となると多階調有機ＥＬ表示装置において階調とびが生じるなどの問題が生じる。制御性の良い駆動ゲート電圧範囲で駆動可能にするためには、ゲート容量を低く、従ってゲート絶縁膜を厚くすれば良いが、従来の無機絶縁材料をスパッタ法で厚くする形成するには成膜に時間がかかりすぎて現実的でなく、また、無機材料のスパッタ膜は厚みを厚くするほど表面の平滑性が悪化し、結果的に電界効果移動度が悪化してしまう欠点があった。
本発明の有機絶縁材料からなるゲート絶縁膜と、活性層と該ゲート絶縁膜の間に無機絶縁材料を含有する中間層を配する構成によれば、予想外に本発明の課題が解決され、本発明に至ったものである。
本発明の有機絶縁材料からなるゲート絶縁膜と、活性層と該ゲート絶縁膜の間に無機絶縁材料を含有する中間層を配する構成によれば、予想外に本発明の課題が解決され、本発明に至ったものである。
本発明によれば、高い電界効果移動度と、低いゲート容量を実現し、閾値変動が少ないＴＦＴが提供される。さらに、アモルファス酸化物半導体からなる活性層とゲート絶縁膜との密着性が良く、電気特性および衝撃性に関わる耐久性が向上する。また、活性層やソース及びドレイン電極をウットエッチングでパターニングする場合の精度が向上する。本発明により提供されるＴＦＴは、特に多階調制御性にすぐれた有機ＥＬ表示装置に好ましく用いることができる。
１．ＴＦＴの構成要素
本発明のＴＦＴは、少なくとも、ゲート電極、ゲート絶縁膜、中間層、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
本発明のＴＦＴは、少なくとも、ゲート電極、ゲート絶縁膜、中間層、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
１）活性層
本発明に用いられる活性層には、アモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層に用いても良い。特開２００６−１６５５２９に開示されている酸化物半導体を用いることもできる。
本発明においては、Ｉｎ、Ｇａ，Ｚｎ及びＳｎの少なくとも一つを含有するアモルファス酸化物半導体が好ましい。より好ましくは、Ｉｎ又はＺｎを含有するアモルファス酸化物半導体である。
本発明に用いられる活性層には、アモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層に用いても良い。特開２００６−１６５５２９に開示されている酸化物半導体を用いることもできる。
本発明においては、Ｉｎ、Ｇａ，Ｚｎ及びＳｎの少なくとも一つを含有するアモルファス酸化物半導体が好ましい。より好ましくは、Ｉｎ又はＺｎを含有するアモルファス酸化物半導体である。
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ４がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能である。もちろん、活性層には酸化物半導体だけではなく、Ｓｉ、Ｇｅなどの無機半導体、ＧａＡｓ等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等にも適応可能である。
＜キャリア濃度＞
本発明における活性層のキャリア濃度は、種々の手段により所望の数値に調整することができる。
本発明における活性層のキャリア濃度は、種々の手段により所望の数値に調整することができる。
活性層のキャリア濃度の調整手段としては、下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、キャリア濃度が小さくなる。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、キャリア濃度が小さくなる。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系でのキャリア濃度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
キャリア濃度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、キャリア濃度が小さくなる。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、キャリア濃度が小さくなる。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系でのキャリア濃度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
キャリア濃度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
＜活性層の形成方法＞
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
本発明に於ける活性層は極めて薄層であり、このような薄層領域で優れたＴＦＴ性能を発揮するには、該活性層と活性層が設置される隣接層との界面の均一性が重要である。例えば、ボトムゲート型ＴＦＴの場合、通常ゲート絶縁膜上に活性層が設置されるが、該ゲート絶縁膜と該活性層の界面が平滑であること、好ましくは界面粗さが２ｎｍ未満であることが望ましい。より好ましくは１ｎｍ未満であることが好ましい。そのためには、該ゲート絶縁膜および該活性層の成膜速度をそれぞれの膜成分のスパッタ速度や蒸着速度を制御し、均一に膜形成する条件を見出して実行するのが好ましい。
本発明に於ける活性層は極めて薄層であり、このような薄層領域で優れたＴＦＴ性能を発揮するには、該活性層と活性層が設置される隣接層との界面の均一性が重要である。例えば、ボトムゲート型ＴＦＴの場合、通常ゲート絶縁膜上に活性層が設置されるが、該ゲート絶縁膜と該活性層の界面が平滑であること、好ましくは界面粗さが２ｎｍ未満であることが望ましい。より好ましくは１ｎｍ未満であることが好ましい。そのためには、該ゲート絶縁膜および該活性層の成膜速度をそれぞれの膜成分のスパッタ速度や蒸着速度を制御し、均一に膜形成する条件を見出して実行するのが好ましい。
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
＜活性層の膜厚＞
本発明に於ける活性層の厚みは、０．５ｎｍ以上１００ｎｍ未満と極めて薄層である。
本発明に於ける活性層の膜厚は、作製した素子断面のＨＲＴＥＭ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ ＴＥＭ）写真撮影により測定することができる。
本発明に於ける活性層の厚みは、０．５ｎｍ以上１００ｎｍ未満と極めて薄層である。
本発明に於ける活性層の膜厚は、作製した素子断面のＨＲＴＥＭ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ ＴＥＭ）写真撮影により測定することができる。
上記の構成の活性層を用いることにより、移動度が１０ｃｍ２／（Ｖ・秒）以上の高い移動度のＴＦＴで、オン・オフ比が１０６以上のトランジスタ特性を実現できる。
２）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
３）ゲート絶縁膜
本発明に用いられるゲート絶縁膜は有機絶縁材料よりなる有機絶縁膜である。有機絶縁材料としては、アクリル樹脂、ポリビニルフェノール、エポキシ樹脂、ポリイミド等の有機高分子を用いることができる。
本発明に用いられるゲート絶縁膜は有機絶縁材料よりなる有機絶縁膜である。有機絶縁材料としては、アクリル樹脂、ポリビニルフェノール、エポキシ樹脂、ポリイミド等の有機高分子を用いることができる。
本発明に於けるゲート絶縁膜は、好ましくは、膜厚が２００ｎｍ以上１６００ｎｍ以下であり、より好ましくは、４００ｎｍ以上８００ｎｍ以下である。
本発明に於けるゲート絶縁膜の膜厚は、素子の断面ＳＥＭ写真から直接測定することができる。
膜厚が２００ｎｍ未満になると、膜の欠陥が多くなりゲートリーク電流が多くなりやすい。また、膜厚が１６００ｎｍを超えると、有機ＥＬ素子を駆動するのに十分な電流を生成することが困難になるので好ましくない。
有機絶縁膜の製造方法としては、スピンコート法やダイコート法により塗布した後に焼成する方法を用いることができる。また、パターン形成には、レーザー照射法、フォトリソグラフィー法あるいはドライエッチング法を用いることができる。さらに好ましくは、感光性樹脂を用いて直接露光、現像により形成することができる。
有機絶縁膜の比誘電率は、好ましくは、２．０〜５．０、より好ましくは、２．５〜４．０である。
４）中間層
本発明に用いられる中間層は、ゲート絶縁膜と活性層との間に設けられ、無機絶縁材料よりなる無機絶縁層である。無機絶縁材料としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物を用いることができる。
本発明に用いられる中間層は、ゲート絶縁膜と活性層との間に設けられ、無機絶縁材料よりなる無機絶縁層である。無機絶縁材料としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物を用いることができる。
本発明に於ける中間層は、好ましくは、膜厚が２ｎｍ以上２００ｎｍ以下であり、より好ましくは、５ｎｍ以上５０ｎｍ以下である。
膜厚が２ｎｍ未満であると、ゲート絶縁膜と活性層の密着性を向上できず、電気特性および衝撃性に関わる耐久性が改善されない。また、膜厚が２００ｎｍ以上になると、下地の有機ゲート絶縁膜に対する熱的ダメージが大きくなり易く、表面の平滑性が損なわれ電界効果移動度が低下するなど好ましくない。
膜厚が２ｎｍ未満であると、ゲート絶縁膜と活性層の密着性を向上できず、電気特性および衝撃性に関わる耐久性が改善されない。また、膜厚が２００ｎｍ以上になると、下地の有機ゲート絶縁膜に対する熱的ダメージが大きくなり易く、表面の平滑性が損なわれ電界効果移動度が低下するなど好ましくない。
さらに好ましくは、本発明に於ける中間層の誘電容量とゲート絶縁膜の誘電容量は、下記関係を満足する。
（εＡ／ｄＡ）／（εＢ／ｄＢ）＝０．０１５〜１．０ （１）
（式中、εＡ及びεＢは、それぞれゲート絶縁膜及び中間層の比誘電率であり、ｄＡ及びｄＢはそれぞれゲート絶縁膜および中間層の厚みである。）
（εＡ／ｄＡ）／（εＢ／ｄＢ）＝０．０１５〜１．０ （１）
（式中、εＡ及びεＢは、それぞれゲート絶縁膜及び中間層の比誘電率であり、ｄＡ及びｄＢはそれぞれゲート絶縁膜および中間層の厚みである。）
より好ましくは、（εＡ／ｄＡ）／（εＢ／ｄＢ）比が０．１０〜０．７０であり、さらに好ましくは、０．３０〜０．５０である。
（εＡ／ｄＡ）／（εＢ／ｄＢ）比が１．０を超えると、表面平滑性にあたえる中間層の影響が大きくなり、電界効果移動度が低下しやすくなるので好ましくない。
また、誘電容量が０．００１５を下まわると、中間層の効果が薄れ、電気特性および衝撃性に関わる耐久性向上効果が得られないので好ましくない。
また、誘電容量が０．００１５を下まわると、中間層の効果が薄れ、電気特性および衝撃性に関わる耐久性向上効果が得られないので好ましくない。
中間層の製造方法としては、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。
中間層の比誘電率は、好ましくは、３．５〜１０であり、より好ましくは３．５〜４．５である。
５）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
６）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
２．ＴＦＴの構造
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明の逆スタガ構造のＴＦＴの一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、中間層７、活性層４を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。ゲート絶縁膜３と活性層４とが直接接することなく中間層７を介して積層される。ゲート絶縁膜３は有機絶縁材料からなる層である。有機絶縁材料は塗布方式により形成することができ、比較的に厚い層でも表面平滑性に優れた膜を形成できる。中間層７は無機絶縁材料からなる層である。中間層７は塗布により形成されたゲート絶縁膜３からＮａやＫなどの不純物が活性層に拡散してＴＦＴ特性を劣化させるのを防止する。無機絶縁材料は有機絶縁材料に比べて薄層であり、活性層と接する界面の平滑性を悪化させることがなく、高い電界効果移動度を維持し易い。
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明の逆スタガ構造のＴＦＴの一例を示す模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、中間層７、活性層４を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。ゲート絶縁膜３と活性層４とが直接接することなく中間層７を介して積層される。ゲート絶縁膜３は有機絶縁材料からなる層である。有機絶縁材料は塗布方式により形成することができ、比較的に厚い層でも表面平滑性に優れた膜を形成できる。中間層７は無機絶縁材料からなる層である。中間層７は塗布により形成されたゲート絶縁膜３からＮａやＫなどの不純物が活性層に拡散してＴＦＴ特性を劣化させるのを防止する。無機絶縁材料は有機絶縁材料に比べて薄層であり、活性層と接する界面の平滑性を悪化させることがなく、高い電界効果移動度を維持し易い。
図２は、本発明のボトムコンタクト型ＴＦＴの一例を示す模式図である。ボトムコンタクト型構成は、ソース電極及びドレイン電極が活性層の株と接触している構成を意味する。
基板がプラスチックフィルムなどの可撓性基板の場合、基板２１の少なくとも一方の面に絶縁層２６を配し、その上にゲート電極２２、ゲート絶縁膜２３、中間層２７、ソース電極５−２１とドレイン電極５−２２、活性層２４が積層して設置される。該構成においても、ゲート絶縁膜２３と活性層２４とが直接接することなく中間層２７を介して積層される。
基板がプラスチックフィルムなどの可撓性基板の場合、基板２１の少なくとも一方の面に絶縁層２６を配し、その上にゲート電極２２、ゲート絶縁膜２３、中間層２７、ソース電極５−２１とドレイン電極５−２２、活性層２４が積層して設置される。該構成においても、ゲート絶縁膜２３と活性層２４とが直接接することなく中間層２７を介して積層される。
図３は、従来のＴＦＴの一例を示す模式図である。中間層を有せず、ゲート絶縁膜３と活性層４が直接接している。
（応用）
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
以下に、本発明のＴＦＴについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
実施例１
１．ＴＦＴ素子の作製
１）本発明のＴＦＴ素子１の作製
下記により図１の構成のＴＦＴ素子部がゲート電極５４を作製した。
・基板１：厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用いた。
・絶縁層６：ＳｉＯＮを５００ｎｍの厚みにスパッタリング蒸着法により蒸着した。
・ゲート電極２：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングにより形成した。
・ゲート絶縁膜３：アクリル樹脂をスピンコートした後、焼成して１μｍ厚のゲート絶縁膜３を形成した。
・中間層７：ゲート絶縁膜３上に、ＳｉＯ２を、メタルマスクを介して室温でスパッタリング蒸着法により成膜し、厚さ２０ｎｍの中間層４を形成した。
・活性層４：中間層７上に、ＩｎＧａＺｎＯ４（ＩＧＺＯ４と略記する）の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、ＩＧＺＯ４を、メタルマスクを介して室温成膜し、厚さ５０ｎｍの活性層４を形成した。
・ソース電極５−１、ドレイン電極５−２：Ａｌを、メタルマスクを介して室温で抵抗加熱法により蒸着し、厚さ２００ｎｍのソース電極５−１及びドレイン電極５−２を形成した。
・さらに、特性を安定化させるため、２００℃で１時間、大気中アニール処理を行った。
１．ＴＦＴ素子の作製
１）本発明のＴＦＴ素子１の作製
下記により図１の構成のＴＦＴ素子部がゲート電極５４を作製した。
・基板１：厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用いた。
・絶縁層６：ＳｉＯＮを５００ｎｍの厚みにスパッタリング蒸着法により蒸着した。
・ゲート電極２：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングにより形成した。
・ゲート絶縁膜３：アクリル樹脂をスピンコートした後、焼成して１μｍ厚のゲート絶縁膜３を形成した。
・中間層７：ゲート絶縁膜３上に、ＳｉＯ２を、メタルマスクを介して室温でスパッタリング蒸着法により成膜し、厚さ２０ｎｍの中間層４を形成した。
・活性層４：中間層７上に、ＩｎＧａＺｎＯ４（ＩＧＺＯ４と略記する）の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、ＩＧＺＯ４を、メタルマスクを介して室温成膜し、厚さ５０ｎｍの活性層４を形成した。
・ソース電極５−１、ドレイン電極５−２：Ａｌを、メタルマスクを介して室温で抵抗加熱法により蒸着し、厚さ２００ｎｍのソース電極５−１及びドレイン電極５−２を形成した。
・さらに、特性を安定化させるため、２００℃で１時間、大気中アニール処理を行った。
２）比較のＴＦＴ素子Ａの作製
本発明のＴＦＴ素子１の作製において、ゲート絶縁膜３と中間層７の配置を入れ替えて、比較のＴＦＴ素子Ａを作製した。即ち、比較のＴＦＴ素子Ａにおいては、ゲート電極を形成後に、中間層７を設け、その後にゲート絶縁膜３を設置した。従って、活性層４は、ゲート絶縁膜３上に直接接して設置された。
本発明のＴＦＴ素子１の作製において、ゲート絶縁膜３と中間層７の配置を入れ替えて、比較のＴＦＴ素子Ａを作製した。即ち、比較のＴＦＴ素子Ａにおいては、ゲート電極を形成後に、中間層７を設け、その後にゲート絶縁膜３を設置した。従って、活性層４は、ゲート絶縁膜３上に直接接して設置された。
２）比較のＴＦＴ素子Ｂの作製
本発明のＴＦＴ素子１の作製において、中間層７を除いた素子を作製した。
本発明のＴＦＴ素子１の作製において、中間層７を除いた素子を作製した。
２．ＴＦＴ性能の評価
得られた本発明のＴＦＴ素子１、比較のＴＦＴ素子Ａ、及びＢについて下記の評価を行った。
１）評価方法
＜電界効果移動度の測定＞
ドレイン−ソース間電流（ＩＤＳ）をゲート−ソース間電圧（ＶＧＳ）の関数として取得する。この場合ドレイン−ソース間電圧（ＶＤＳ）は１０Ｖに固定し、ＶＧＳは−１０Ｖから＋１５Ｖまで変化させた。（ＩＤＳ）１／２−（ＶＧＳ）カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
ＩＤＳ＝μＦＥ・Ｃｄｉｅｌｅｃｔｒｉｃ・（Ｗ／２Ｌ）・（ＶＧＳ−Ｖｔｈ）２
ここで、μＦＥは電界効果移動度、Ｖｔｈは閾値電圧、Ｗはチャネル巾、Ｌはチャネル長、そしてＣｄｉｅｌｅｃｔｒｉｃはゲート絶縁膜誘電容量（中間層を含む）である。
得られた本発明のＴＦＴ素子１、比較のＴＦＴ素子Ａ、及びＢについて下記の評価を行った。
１）評価方法
＜電界効果移動度の測定＞
ドレイン−ソース間電流（ＩＤＳ）をゲート−ソース間電圧（ＶＧＳ）の関数として取得する。この場合ドレイン−ソース間電圧（ＶＤＳ）は１０Ｖに固定し、ＶＧＳは−１０Ｖから＋１５Ｖまで変化させた。（ＩＤＳ）１／２−（ＶＧＳ）カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
ＩＤＳ＝μＦＥ・Ｃｄｉｅｌｅｃｔｒｉｃ・（Ｗ／２Ｌ）・（ＶＧＳ−Ｖｔｈ）２
ここで、μＦＥは電界効果移動度、Ｖｔｈは閾値電圧、Ｗはチャネル巾、Ｌはチャネル長、そしてＣｄｉｅｌｅｃｔｒｉｃはゲート絶縁膜誘電容量（中間層を含む）である。
＜閾値変動＞
一定ドレイン−ソース間電流（ＩＤＳ＝３μＡ、ＶＧ＝ＶＤ）を、１０００ｓ加える電流バイアスストレスの前後における閾値の変化を閾値変動とした。
＜密着性＞
素子を１ｍの高さから落下させ、落下前後での、閾値および電界効果移動度の変化から密着性を評価した。
一定ドレイン−ソース間電流（ＩＤＳ＝３μＡ、ＶＧ＝ＶＤ）を、１０００ｓ加える電流バイアスストレスの前後における閾値の変化を閾値変動とした。
＜密着性＞
素子を１ｍの高さから落下させ、落下前後での、閾値および電界効果移動度の変化から密着性を評価した。
２）結果
＜電界効果移動度＞
本発明のＴＦＴ素子１は、電界効果移動度が１０ｃｍ２／Ｖｓと高い値を示したが、比較のＴＦＴ素子Ａは１ｃｍ２／Ｖｓであった。
比較のＴＦＴ素子Ｂは、電界効果移動度が１ｃｍ２／Ｖｓと低い値であった。
＜電界効果移動度＞
本発明のＴＦＴ素子１は、電界効果移動度が１０ｃｍ２／Ｖｓと高い値を示したが、比較のＴＦＴ素子Ａは１ｃｍ２／Ｖｓであった。
比較のＴＦＴ素子Ｂは、電界効果移動度が１ｃｍ２／Ｖｓと低い値であった。
＜閾値変動＞
本発明のＴＦＴ素子１は、△Ｖ＝０．４Ｖの良好な値を示した。一方、比較のＴＦＴ素子Ａは△Ｖ＝１０Ｖ、比較のＴＦＴ素子Ｂは△Ｖ＝１０Ｖと大きな閾値変動を示した。
＜密着性＞
本発明のＴＦＴ素子１は、１ｍの高さから落下させても特性に変化は無く、優れた密着性を示した。一方、比較のＴＦＴ素子ＡはＯＮ電流が１桁低下した。比較のＴＦＴ素子Ｂは、１ｍの高さから落下させると、ゲート絶縁膜と活性層の界面に剥離が生じ、ＴＦＴの動作をしなくなった。
本発明のＴＦＴ素子１は、△Ｖ＝０．４Ｖの良好な値を示した。一方、比較のＴＦＴ素子Ａは△Ｖ＝１０Ｖ、比較のＴＦＴ素子Ｂは△Ｖ＝１０Ｖと大きな閾値変動を示した。
＜密着性＞
本発明のＴＦＴ素子１は、１ｍの高さから落下させても特性に変化は無く、優れた密着性を示した。一方、比較のＴＦＴ素子ＡはＯＮ電流が１桁低下した。比較のＴＦＴ素子Ｂは、１ｍの高さから落下させると、ゲート絶縁膜と活性層の界面に剥離が生じ、ＴＦＴの動作をしなくなった。
実施例２
ゲート絶縁膜と中間層との誘電容量比を変えた実施例である。
実施例１の本発明の素子１に於いては、ゲート絶縁膜のアクリル樹脂の比誘電率が３．５、中間層のＳｉＯ２の比誘電率が３．８であるので、εＡ及びεＢを各々ゲート絶縁膜及び中間層の比誘電率、ｄＡ及びｄＢを各々ゲート絶縁膜及び中間層の厚みとしたとき、（εＡ／ｄＡ）／（εＢ／ｄＢ）は、０．０１８であった。
ゲート絶縁膜と中間層との誘電容量比を変えた実施例である。
実施例１の本発明の素子１に於いては、ゲート絶縁膜のアクリル樹脂の比誘電率が３．５、中間層のＳｉＯ２の比誘電率が３．８であるので、εＡ及びεＢを各々ゲート絶縁膜及び中間層の比誘電率、ｄＡ及びｄＢを各々ゲート絶縁膜及び中間層の厚みとしたとき、（εＡ／ｄＡ）／（εＢ／ｄＢ）は、０．０１８であった。
（素子の作製）
実施例１の本発明の素子１に対し、ゲート絶縁膜の厚みを１μｍ、中間層の厚みを１０ｎｍとし、その他は実施例１と同様にして本発明のＴＦＴ素子２を作製した。この場合、（εＡ／ｄＡ）／（εＢ／ｄＢ）は０．００９であった。
実施例１の本発明の素子１に対し、ゲート絶縁膜の厚みを１μｍ、中間層の厚みを１０ｎｍとし、その他は実施例１と同様にして本発明のＴＦＴ素子２を作製した。この場合、（εＡ／ｄＡ）／（εＢ／ｄＢ）は０．００９であった。
（性能評価結果）
実施例１と同様に評価した結果、実施例１の素子１に対して、中間層が薄いためゲート絶縁膜と活性層の密着性が悪化したためか、落下試験でＯＮ電流の１５％の低下が認められた。
実施例１と同様に評価した結果、実施例１の素子１に対して、中間層が薄いためゲート絶縁膜と活性層の密着性が悪化したためか、落下試験でＯＮ電流の１５％の低下が認められた。
実施例３
ゲート絶縁膜と中間層との誘電容量比を変えた実施例である。
（素子の作製）
実施例１の本発明の素子１に対し、ゲート絶縁膜の厚みを１００ｎｍ、中間層の厚みを２００ｎｍとし、その他は実施例１と同様にして本発明のＴＦＴ素子３を作製した。この場合、（εＡ／ｄＡ）／（εＢ／ｄＢ）は１．８４であった。
ゲート絶縁膜と中間層との誘電容量比を変えた実施例である。
（素子の作製）
実施例１の本発明の素子１に対し、ゲート絶縁膜の厚みを１００ｎｍ、中間層の厚みを２００ｎｍとし、その他は実施例１と同様にして本発明のＴＦＴ素子３を作製した。この場合、（εＡ／ｄＡ）／（εＢ／ｄＢ）は１．８４であった。
（性能評価結果）
実施例１と同様に評価した結果、実施例１の素子１に対して、中間層が厚いため活性層との接合面の平滑性が悪化したためか、移動度が３ｃｍ２／Ｖｓに低下した。
実施例１と同様に評価した結果、実施例１の素子１に対して、中間層が厚いため活性層との接合面の平滑性が悪化したためか、移動度が３ｃｍ２／Ｖｓに低下した。
実施例４
ボトムコンタクト型ＴＦＴの実施例である。
（素子の作製）
下記により図２の構成のＴＦＴ素子４を作製した。
・基板：厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用いた。
・絶縁層：ＳｉＯＮを５００ｎｍの厚みにスパッタリング蒸着法により蒸着した。
・ゲート電極：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングにより形成した。
・ゲート絶縁膜：アクリル樹脂をスピンコートした後、焼成して１μｍ厚のゲート絶縁膜を形成した。
・中間層：ゲート絶縁膜上に、ＳｉＯ２を、メタルマスクを介して室温でスパッタリング蒸着法により成膜し、厚さ２０ｎｍの中間層４を形成した。
・ソース電極−１、ドレイン電極−２：Ｍｏを、メタルマスクを介して室温でスパッタ法により成膜し、厚さ４０ｎｍのソース電極−１及びドレイン電極−２を形成した。
・活性層：中間層上およびソース電極、ドレイン電極上に、ＩｎＧａＺｎＯ４（ＩＧＺＯ４と略記する）の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、ＩＧＺＯ４を、メタルマスクを介して室温成膜し、厚さ５０ｎｍの活性層を形成した。
・さらに、特性を安定化させるため２００℃で１時間の大気中アニール処理を行った。
ボトムコンタクト型ＴＦＴの実施例である。
（素子の作製）
下記により図２の構成のＴＦＴ素子４を作製した。
・基板：厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用いた。
・絶縁層：ＳｉＯＮを５００ｎｍの厚みにスパッタリング蒸着法により蒸着した。
・ゲート電極：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングにより形成した。
・ゲート絶縁膜：アクリル樹脂をスピンコートした後、焼成して１μｍ厚のゲート絶縁膜を形成した。
・中間層：ゲート絶縁膜上に、ＳｉＯ２を、メタルマスクを介して室温でスパッタリング蒸着法により成膜し、厚さ２０ｎｍの中間層４を形成した。
・ソース電極−１、ドレイン電極−２：Ｍｏを、メタルマスクを介して室温でスパッタ法により成膜し、厚さ４０ｎｍのソース電極−１及びドレイン電極−２を形成した。
・活性層：中間層上およびソース電極、ドレイン電極上に、ＩｎＧａＺｎＯ４（ＩＧＺＯ４と略記する）の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、ＩＧＺＯ４を、メタルマスクを介して室温成膜し、厚さ５０ｎｍの活性層を形成した。
・さらに、特性を安定化させるため２００℃で１時間の大気中アニール処理を行った。
また、比較のＴＦＴ素子Ｃとして、本発明のＴＦＴ素子４で、上記の中間層を除いたＴＦＴ素子を作製した。
（性能評価結果）
実施例１と同様に評価した結果、本発明のＴＦＴ素子４は実施例１の本発明のＴＦＴ素子１と同等の特性を示した。
本発明のＴＦＴ素子４は、中間層のＳｉＯ２膜があることで、ソース電極、ドレイン電極のエッジの形状を良好に制御できた。
一方、中間層が無い比較のＴＦＴ素子Ｃは、ソース電極、ドレイン電極のパターニングの精度が悪化し、素子作製の再現性を保つことが困難であった。
実施例１と同様に評価した結果、本発明のＴＦＴ素子４は実施例１の本発明のＴＦＴ素子１と同等の特性を示した。
本発明のＴＦＴ素子４は、中間層のＳｉＯ２膜があることで、ソース電極、ドレイン電極のエッジの形状を良好に制御できた。
一方、中間層が無い比較のＴＦＴ素子Ｃは、ソース電極、ドレイン電極のパターニングの精度が悪化し、素子作製の再現性を保つことが困難であった。
１、２１：基板
２、２２：ゲート電極
３、２３：ゲート絶縁膜
４，２４：活性層
７，２７：中間層
５−１、５−２１：ソース電極
５−２、５−２２：ドレイン電極
６、２６：絶縁層
２、２２：ゲート電極
３、２３：ゲート絶縁膜
４，２４：活性層
７，２７：中間層
５−１、５−２１：ソース電極
５−２、５−２２：ドレイン電極
６、２６：絶縁層
Claims (10)
- 基板上にゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を備えた薄膜電界効果素子であって、前記ゲート絶縁膜が有機絶縁材料を含有し、前記活性層と前記ゲート絶縁膜の間に無機絶縁材料を含有する中間層を有することを特徴とする薄膜電界効果型トランジスタ。
- 前記活性層が酸化物半導体を含有する請求項１に記載の薄膜電界効果型トランジスタ。
- 前記酸化物半導体がアモルファス酸化物半導体である請求項１に記載の薄膜電界効果型トランジスタ。
- 前記酸化物半導体がＩｎ，Ｇａ，Ｚｎ及びＳｎよりなる群から選択された金属の酸化物半導体である請求項３記載の薄膜電界効果型トランジスタ。
- 前記中間層の無機絶縁材料がアモルファス酸化物である請求項１〜請求項４のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記無機絶縁材料がアモルファスＳｉＯ２である請求項５に記載の薄膜電界効果型トランジスタ。
- 前記中間層の膜厚が２ｎｍ〜２００ｎｍである請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記中間層の膜厚が５ｎｍ〜５０ｎｍである請求項７に記載の薄膜電界効果型トランジスタ。
- 前記有機絶縁材料が有機高分子であることを特徴とする請求項１〜請求項８のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記ゲート絶縁膜の誘電容量と前記中間層の誘電容量が下記式（１）を満足することを特徴とする請求項１〜請求項９のいずれか１項に記載の薄膜電界効果型トランジスタ。
（εＡ／ｄＡ）／（εＢ／ｄＢ）＝０．０１５〜１．０ （１）
（式中、εＡ及びεＢは、それぞれゲート絶縁膜及び中間層の比誘電率であり、ｄＡ及びｄＢは、それぞれゲート絶縁膜及び中間層の厚みである。）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008179094A JP5489429B2 (ja) | 2008-07-09 | 2008-07-09 | 薄膜電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008179094A JP5489429B2 (ja) | 2008-07-09 | 2008-07-09 | 薄膜電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010021264A true JP2010021264A (ja) | 2010-01-28 |
| JP5489429B2 JP5489429B2 (ja) | 2014-05-14 |
Family
ID=41705893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008179094A Active JP5489429B2 (ja) | 2008-07-09 | 2008-07-09 | 薄膜電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5489429B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013480A (ja) * | 2004-05-28 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置 |
| JP2007115807A (ja) * | 2005-10-19 | 2007-05-10 | Toppan Printing Co Ltd | トランジスタ |
| JP2007142196A (ja) * | 2005-11-18 | 2007-06-07 | Idemitsu Kosan Co Ltd | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
| JP2009194208A (ja) * | 2008-02-15 | 2009-08-27 | Konica Minolta Holdings Inc | 薄膜トランジスタおよびその製造方法 |
-
2008
- 2008-07-09 JP JP2008179094A patent/JP5489429B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013480A (ja) * | 2004-05-28 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置 |
| JP2007115807A (ja) * | 2005-10-19 | 2007-05-10 | Toppan Printing Co Ltd | トランジスタ |
| JP2007142196A (ja) * | 2005-11-18 | 2007-06-07 | Idemitsu Kosan Co Ltd | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
| JP2009194208A (ja) * | 2008-02-15 | 2009-08-27 | Konica Minolta Holdings Inc | 薄膜トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5489429B2 (ja) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5345349B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5258475B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5345456B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
| JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
| JP5177954B2 (ja) | 電界効果型トランジスタ | |
| JP5052693B1 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| US8884272B2 (en) | Amorphous oxide semiconductor material, field-effect transistor, and display device | |
| JP4727684B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| US8431927B2 (en) | Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor | |
| JP5213458B2 (ja) | アモルファス酸化物及び電界効果型トランジスタ | |
| JP5657433B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置 | |
| JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| JP5679933B2 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| JP2010103451A (ja) | 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 | |
| JP2013030682A (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ | |
| JP2009212497A5 (ja) | ||
| JP5995504B2 (ja) | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ | |
| JP5274165B2 (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| WO2013172237A1 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| JP5489429B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP2010045159A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| WO2012124408A1 (ja) | 酸化物半導体薄膜の製造方法 | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5489429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |