JP2010010440A - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP2010010440A
JP2010010440A JP2008168597A JP2008168597A JP2010010440A JP 2010010440 A JP2010010440 A JP 2010010440A JP 2008168597 A JP2008168597 A JP 2008168597A JP 2008168597 A JP2008168597 A JP 2008168597A JP 2010010440 A JP2010010440 A JP 2010010440A
Authority
JP
Japan
Prior art keywords
substrate
main surface
lattice constant
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008168597A
Other languages
English (en)
Other versions
JP5343419B2 (ja
Inventor
Makoto Hashimoto
信 橋本
Tatsuya Tanabe
達也 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008168597A priority Critical patent/JP5343419B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US13/000,835 priority patent/US8404571B2/en
Priority to CN2009801245094A priority patent/CN102077319B/zh
Priority to KR1020117000250A priority patent/KR20110022041A/ko
Priority to EP09770224.5A priority patent/EP2312616B1/en
Priority to PCT/JP2009/061633 priority patent/WO2009157514A1/ja
Priority to TW098121674A priority patent/TW201009898A/zh
Publication of JP2010010440A publication Critical patent/JP2010010440A/ja
Application granted granted Critical
Publication of JP5343419B2 publication Critical patent/JP5343419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】基板の主表面上に、基板の主表面を構成する材料の格子定数とは格子定数の異なる材料からなる薄膜を成膜することによりヘテロエピタキシャル膜を成膜させる際に、膜の界面付近において組成が急峻に変化していない遷移層が出現する。この遷移層が、ヘテロエピタキシャル膜の界面付近における結晶の特性を劣化させる。
【解決手段】成膜させたい薄膜を構成する材料の格子定数と、薄膜が成膜される基板の一方の主表面を構成する材料の格子定数とに応じて、主表面に沿った方向に対して基板を湾曲させる。そして、基板を湾曲させた状態で、その基板の一方の主表面上に薄膜を成膜させる。
【選択図】図9

Description

本発明は、基板の一方の主表面上に薄膜を成膜させる成膜方法に関するものであり、より特定的には、成膜させたい薄膜を構成する材料の格子定数に応じて基板を湾曲させた状態で薄膜を成膜させる成膜方法に関する。
基板、たとえば半導体基板の一方の主表面上に、半導体素子を形成させるために薄膜を成長させる際には、加熱しながら半導体基板の一方の主表面上を、形成させたい薄膜を構成する原料のガスに曝露させる方法が一般的に行なわれている。原料ガスとしてはたとえば、カチオンとなるIII族窒化物半導体の有機金属化合物や、アニオンとなるV族元素を含む原料ガスが用いられる。これらの原料ガスを、加熱された半導体基板の主表面上に供給することにより、半導体基板の一方の主表面上に薄膜を成長させる。
上述したように薄膜を成長させる方法を気相成長法という。気相成長法は、エピタキシャル結晶成長法の一種である。薄膜を成長(成膜)させる場合には、たとえば基板上に、基板を構成する材料と異なる材料の薄膜を気相成長させる場合も考えられる。このように基板を構成させる材料と異なる材料の薄膜を気相成長させる技術をヘテロエピタキシャル成長といい、成膜(成長)された薄膜をヘテロエピタキシャル膜、また基板と成膜された薄膜との界面をヘテロ界面という。なお、後述するように、ここで基板とは、成膜される側の部材のことを指し、基板1層のみであり、その1層の基板の一方の主表面上に薄膜を成膜させるための基板と、一方の主表面上に既に1層以上の薄膜が成膜されており、その薄膜の一方の主表面上に薄膜を成膜させるための基板(いわゆるエピタキシャル膜つき基板であり、ここではエピウェハと定義する)との両方の場合を含むこととする。
ところで、上述したようなヘテロエピタキシャル膜を成膜させる場合、たとえばIII族窒化物半導体12章(非特許文献1)に示す、窒化ガリウム(GaN)の結晶の上にヘテロエピタキシャル成長させた窒化ガリウムインジウム(InGaN)の薄膜は、InGaNとGaNとの界面の組成の急峻な変化が実現しにくいという問題が多い結晶であるとされる。具体的には、GaNの結晶の上に狙い通りの組成のInGaNの薄膜が形成されるわけではなく、たとえば約5nm厚みのInGaN層を形成させた場合、InGaNとGaNとの界面から厚み方向に1〜2nm程度、特にインジウム(In)の組成が低い遷移層が存在し、これが界面の組成変化の急峻性の低下を招いているとされている。他の材料、たとえばGaNの結晶の上にヘテロエピタキシャル成長させた窒化ガリウムアルミニウム(AlGaN)の薄膜についても同様の遷移層が発生することがある。
上述した、ヘテロエピタキシャル成長において界面付近に形成される、組成が不均一となったり組成が低くなった遷移層は、ヘテロエピタキシャル膜を用いた半導体素子の特性を劣化させることがある。そこで、遷移層の発生を抑制して、界面において薄膜の組成が急峻に変化するヘテロエピタキシャル成長を行なうことは、ヘテロエピタキシャル膜を用いた半導体素子の特性を向上させるために重要である。
たとえばIII族窒化物半導体8章(非特許文献2)においては、ヘテロエピタキシャル膜の多層構造を形成させる際に、界面において膜の組成を急峻に変化させるために、原料ガスの供給を瞬時に切り替えるための、デッドスペースのないガス切り替えバルブを行ない、反応管へのガス供給量とベントへのガス供給量とをほぼ同じにする方法が開示されている。
赤崎勇編書、「III族窒化物半導体」12章、培風館、1999年、p.230−235 赤崎勇編書、「III族窒化物半導体」8章、培風館、1999年、p.147−165
しかし、たとえばGaNの基板ないし薄膜の上に格子定数が異なるInGaNのヘテロエピタキシャル膜を成長させようとしても、非特許文献2に開示されている、原料ガスの供給を瞬時に切り替える方法を用いただけでは難しい。InGaNの薄膜は、トリメチルインジウム(TMIn)、トリメチルガリウム(TMG)およびアンモニアガスのそれぞれの気相を原料ガスとして供給することにより成長させるが、このようなガスの供給を行なってもGaNの上には同種で同一格子定数のGaNが成長されやすい。このため、InGaNの成長を行なうにも特に最初はInが取り込まれにくく、組成が安定するまで時間を要する。その結果、GaNとInGaNとの界面には組成が急峻に変化していない遷移層が出現するという問題がある。
本発明は、上述した各問題に鑑みなされたものであり、その目的は、成膜させたい薄膜を構成する材料の格子定数に応じて、界面付近における結晶の特性を向上させることが可能な成膜方法を提供することである。
本発明に係る成膜方法は、基板の一方の主表面上に薄膜を成膜させる成膜方法である。この成膜方法には、基板を準備する工程と、主表面に沿った方向に対して基板を湾曲させる工程と、基板を湾曲させた状態で、基板の一方の主表面上に薄膜を成膜させる工程とを備えている。また、上述したように基板の一方の主表面上に薄膜を成膜させる工程を行なった後、上述した基板を湾曲させる工程において基板を湾曲させた方向と、主表面に沿った方向に対して反対方向に、基板を湾曲させる工程と、反対方向に基板を湾曲させた状態で、基板の一方の主表面上に薄膜を成膜させる工程とをさらに備えている、成膜方法である。
ここでいう基板を湾曲させる工程とは、薄膜を成膜させる際に、意図的に基板を主表面に沿った方向に対して湾曲させることを意味する。このようにすれば、基板と薄膜との界面における組成を急峻に変化させることにより、界面付近における結晶の特性を向上させることができる。
薄膜を形成させる際に、意図的に基板を主表面に沿った方向に対して湾曲させる工程としては、具体的には、成膜させたい薄膜を構成する材料の格子定数である第1の格子定数と、薄膜が成膜される、基板の一方の主表面を構成する材料の格子定数である第2の格子定数と、に応じて、主表面に沿った方向に対して基板を湾曲させる工程とを備える。
上述した成膜方法についてより具体的に述べると、基板を湾曲させる工程においては、第1の格子定数が、第2の格子定数よりも大きければ、基板を、基板を湾曲させる工程を行なう前の形状よりも、一方の主表面側に凸向きの方向に湾曲させる。同様に、第1の格子定数が、第2の格子定数よりも小さければ、基板を、基板を湾曲させる工程を行なう前の形状よりも、一方の主表面側に凹向きの方向に湾曲させる。
以上のように、成膜させたい薄膜を構成する材料の格子定数(第1の格子定数)と、成膜される側の基板(エピウェハを含む)の主表面を構成する材料の格子定数(第2の格子定数)とを比較することにより、基板をいずれの方向に湾曲させるべきかを決定する。その上で、たとえば第1の格子定数が、第2の格子定数よりも大きければ、基板を湾曲させる工程を行なう前よりも、一方の主表面側が凸向きに湾曲した形状に近い形状となるように湾曲させる。ここでいう一方の主表面側に凸向きの方向とは、成膜される側の主表面が、基板の外側から見て、より凸形状に近づくよう湾曲する方向を意味する。同様に、一方の主表面側に凹向きの方向とは、成膜させる側の主表面が、基板の外側から見て、より凹形状に近づくよう湾曲する方向を意味する。したがって、たとえば基板を湾曲させる工程を行なう前に、一方の主表面が、基板の外側から見て大きく凹形状に湾曲しているところへ、一方の主表面側に凸向きの方向に湾曲させる場合には、たとえば次の図1(B)に示すように、凹形状の曲率が小さくなる(すなわち凸形状の湾曲に近づく)方向に湾曲させる処理を行なった場合も含まれる。
ただし、基板を湾曲させる工程においては、第1の格子定数が、第2の格子定数よりも大きければ、基板を、一方の主表面側に凸形状となるように湾曲させることがより好ましい。これは具体的には、次の図1(C)に示すように、湾曲させた結果、成膜される側の主表面が、基板の外側から見て、凸形状となるように湾曲することを意味する。同様に、第1の格子定数が、第2の格子定数よりも小さければ、基板を、一方の主表面側に凹形状となるように湾曲させることがより好ましい。これは具体的には、湾曲させた結果、成膜される側の主表面が、基板の外側から見て、凹形状となるように湾曲することを意味する。
図1(A)は、基板を湾曲させる工程を行なう前の基板の形状を示す概略断面図である。図1(B)は、図1(A)の基板を、一方の主表面側に凸向きの方向に湾曲させた基板の状態の例を示す概略断面図である。図1(C)は、図1(A)の基板を、一方の主表面側に凸形状となるように湾曲させた基板の状態の例を示す概略断面図である。図1(A)に示す基板10は、一方の主表面側に凹形状に湾曲しているとする。ここで一方の主表面側とは、図1(A)に示すように、紙面の上側とする。たとえば上述した第1の格子定数が、第2の格子定数よりも大きければ、図1(A)に示す状態よりも、一方の主表面側が凸向きに湾曲した形状に近い形状となるように湾曲させる。その結果、図1(B)に示すように、凹形状の湾曲が小さくなるように湾曲させてもよい。また、たとえば上述した第1の格子定数が、第2の格子定数よりも大きければ、基板を、一方の主表面側に凸形状となるように湾曲させるというのは、図1(C)に示すように、成膜される側の主表面が、基板の外側から見て、凸形状となるように湾曲することを意味する。
以上のように基板を湾曲させれば、基板と異なる格子定数の材料を成膜(ヘテロエピタキシャル成長)させる場合においても、湾曲させることで格子間の間隔を示す格子定数が広がったり狭まったりするため、実質的に第2の格子定数が第1の格子定数に近くなる。このため、界面において薄膜の組成を急峻に変化させることができる。その結果、界面付近における結晶の特性や膜質を向上させることができる。
ここでの基板を湾曲させる方法としては、基板の一方の主表面に対向するように配置された第1の加熱部材と、基板の一方の主表面と反対側に位置する基板の他方の主表面に対向するように配置された第2の加熱部材との加熱温度を独立に制御して、前記基板を湾曲させるという方法を用いることが好ましい。より具体的には、たとえば第1の格子定数が、第2の格子定数よりも大きければ、第1の加熱部材の温度が、第2の加熱部材の温度よりも高くなるように、第1の加熱部材および第2の加熱部材の温度を制御する。同様に、第1の格子定数が、第2の格子定数よりも小さければ、第1の加熱部材の温度が、第2の加熱部材の温度よりも低くなるように、第1の加熱部材および第2の加熱部材の温度を制御する。後述するように、基板を加熱する方向により、基板が反れる方向が変化する。この性質を利用して基板を湾曲させることが好ましい。
また、本発明に係る成膜方法において、基板を準備する工程においては、互いに熱膨張係数の異なる材料からなる複数の層が積層した基板を準備してもよい。このようにすれば、通常の、1層の基板よりも湾曲を大きくさせることができる。そのため、基板と異なる格子定数の材料を成膜(ヘテロエピタキシャル成長)させる場合において、界面において薄膜の組成をより急峻に変化させることができる。その結果、界面付近における結晶の特性や膜質を向上させることができる。
また、薄膜を成膜させる工程においては、加熱させた基板の一方の主表面上に、成膜させたい薄膜を構成する成分の原料ガスを供給することが好ましい。このようにすれば、基板の主表面上に供給された原料ガスは熱分解されて、基板の主表面上に結晶(薄膜)を形成(成膜)させることができる。なお、この原料ガスとは、有機金属化合物の蒸気を含んでいてもよい。また、III族元素の化合物の蒸気を含むことがさらに好ましい。
本発明の成膜方法によれば、基板を構成する材料の格子定数と異なる格子定数の材料からなる薄膜を成膜させる場合において、界面における薄膜の組成を急峻に変化させることができる。その結果、界面付近における結晶の特性や膜質を向上させ、それを用いた半導体素子の特性を向上させることができる。
(実施の形態)
まず、本発明の成膜方法の原理について説明する。図2は、本発明の実施の形態における気相成長による成膜装置の内部の概要を示す概略断面図である。図2に示すように、本発明の実施の形態における気相成長による成膜装置200は基板10をセットするためのサセプタ1の上側に、加熱治具6を介して、サセプタ1の上側の主表面に対向するように配置された第1の加熱部材としてのヒータ7を備えている。また、図2に示すように、サセプタ1の下側にも、第2の加熱部材としてのヒータ2が配置されている。なお、ここで主表面とは、たとえば基板10やサセプタ1などの表面のうち最も面積の大きい、水平方向に沿った方向にセットされている表面をいう。また、ここでいう対向とは、たとえばサセプタ1の上側に、加熱治具6を介して配置されたヒータ7のように、両者間に別の部材が介在する場合も含むこととする。
非特許文献2において開示されている、ヘテロエピタキシャル成長を行なうために半導体基板を加熱する方法は、いずれもサセプタの上に、加熱させたい半導体基板をセットしている。そして、たとえばRF加熱、抵抗加熱、赤外線ランプ加熱などの方法により、サセプタを加熱している。非特許文献2において開示されているサセプタは加熱するヒータとしての役割を有するため、半導体基板はその下側から加熱されることになる。このように半導体基板が、その主表面に沿った方向に対して片側のみから加熱されれば、半導体基板は、主表面に沿った方向に対して上側と下側との温度差により反りを起こして湾曲する。
ここで、図3は、基板の下側にヒータを設置して下側から加熱した場合の基板の反りを示す概略図である。また、図4は、基板の上側にヒータを設置して上側から加熱した場合の基板の反りを示す概略図である。基板10の下側にヒータ8を設置して基板10の下側から加熱した場合、基板10の主表面はヒータ8に対向する下側の主表面の方が、ヒータ8に対向しない上側の主表面よりも加熱されて展延性を示す。その結果、図3に示すように、下側の主表面が延びることに伴い上側の主表面に対して圧縮応力が発生する。逆に言えば、上側の主表面に対し、下側の主表面には、引っ張り応力が発生し、基板10は下側に凸形状となるように反りを起こす。逆に、基板10の上側から加熱した場合、図4に示すように、上側の主表面が延びることに伴い下側の主表面に対して圧縮応力が発生し、基板10は上側に凸形状となるように反りを起こす。
したがって、たとえば非特許文献2において開示されているサセプタのように半導体基板を設置、加熱した場合、半導体基板は、主表面に沿った方向に対して下側から加熱される。このため、半導体基板の下側に凸形状となるように反りを起こす。このように、半導体基板の、基板の主表面に沿った方向に関する反りとは本来、あるヘテロエピタキシャル成長を、たとえば原料ガスを供給する量、圧力、温度(装置に投入する電力)などのある成長条件で行なった際に、その成長条件に対する結果として発生するものである。
ここで、先述した図3および図4より、基板を加熱する場合、加熱を行なう方向により、基板が反れる方向や量が変化する。このため、加熱を行なう方向を制御することにより、基板が反れる方向や量を制御することができるといえる。したがって、たとえば先述した図2に示す成膜装置200のように、サセプタ1上にセットされた基板10の一方(上側)の主表面に対向するヒータ7と、基板10の主表面に対して、ヒータ7と反対側(下側)の主表面に対向するヒータ2とを備える。このようにすれば、基板10の主表面に対して、上側もしくは下側のいずれからでも、基板10を加熱させることができる。したがって、ヒータ7およびヒータ2の出力(加熱温度)を制御することにより、基板10が反れる方向や量を制御することができる。
ところで、たとえばガリウム砒素(GaAs)の基板の一方の主表面上に、ガリウム砒素インジウム(InGaAs)の薄膜をヘテロエピタキシャル成長により成膜させると、基板が主表面に沿った方向に対して、成膜したInGaAsの薄膜側に凸形状となるように反りを起こす。
このことを説明するために、次の図5は、基板の一方の主表面上に、基板を構成する材料の格子定数よりも大きい格子定数をもつ材料の薄膜を成膜させる状態をイメージするための格子の模式図である。図6は、図5のそれぞれの材料を接合させた状態をイメージするための模式図である。図5に示すように、格子定数の小さい(図の左右方向の幅が小さい)小格子91の一方の主表面、すなわち図5における小格子91の上側の辺である結晶軸の上に、小格子91よりも格子定数の大きい大格子92(図の左右方向の幅が大きい)を接合させる。すると、格子定数の大きい大格子92は、格子定数の小さい小格子91に結晶軸長さを合わせて接合しようとする。その結果、図6に示すように、大格子92側に凸形状となるように、大格子92および小格子91は反りを起こして湾曲する。したがって、GaAsよりも格子定数の大きいInGaAsの薄膜を、GaAsの基板の上に成膜させると、InGaAsの薄膜側に凸形状となるように湾曲を起こす。
したがって、たとえばGaAsの基板の上にInGaAsの薄膜を成膜させる際には、InGaAsが成膜される側のGaAsの基板の主表面に対向するように配置されたヒータを加熱させて、あらかじめGaAsの基板に凸形状、すなわちGaAsの基板の主表面に沿った方向に対して、InGaAsが成膜される側に反りを発生させた状態でInGaAsの成膜を行なうことが好ましい。このようにすれば、InGaAsが成膜される側の、InGaAsが成膜されるGaAsの最表面の格子定数は、見かけ上は凸向きの方向に反りを発生させているために広がって大きくなり、実質的にInGaAsの格子定数との差が小さくなるためである。このため、InGaAsはGaAsに対して、少しでも容易に、急峻に成膜できるようになる。以上より、加熱によりあらかじめGaAsInGaAsはGaAsに対して急峻に成膜でき、界面の特性を向上させることができる。
次の図7は、基板の一方の主表面上に、基板を構成する材料の格子定数よりも小さい格子定数をもつ材料の薄膜を成膜させる状態をイメージするための格子の模式図である。図8は、図7のそれぞれの材料を接合させた状態をイメージするための模式図である。図7に示すように、格子定数の大きい大格子93の一方の主表面、すなわち図7における大格子93の上側の辺である結晶軸の上に、大格子93よりも格子定数の小さい小格子94を接合させる。すると、格子定数の小さい小格子94は、格子定数の大きい大格子93に結晶軸長さを合わせて接合しようとする。その結果、図8に示すように、小格子94側に凹形状となるように、小格子94および大格子93は反りを起こして湾曲する。
以上のように、原料ガスの流れや供給の切り替えを制御することとは別に、基板を加熱する向きを制御して成膜させたい基板の反りの向きを制御することにより、ヘテロエピタキシャル膜を形成させる際に界面における薄膜の組成をより急峻に変化させることができる。その結果、界面付近における結晶の特性や膜質を向上させることができるため、当該ヘテロエピタキシャル膜を使用したたとえば半導体素子のチャネル移動度などの電気的特性を向上させることができる。
続いて、本発明の成膜方法について詳細に説明する。図9は、本発明の成膜方法の手順を示すフローチャートである。図9に示すように、まず、基板を準備する工程(S10)を実施する。具体的には、ヘテロエピタキシャル成長により成膜させたい(成膜される)基板を準備する工程である。
ここで基板とは、成膜される側の部材のことを指し、基板1層のみであり、その1層の基板の一方の主表面上に薄膜を成膜させるための基板と、一方の主表面上に既に1層以上の薄膜が成膜されており、その薄膜の一方の主表面上に薄膜を成膜させるための基板(いわゆるエピタキシャル膜つき基板であり、ここではエピウェハと定義する)との両方の場合を含むこととする。さらに、たとえば一方の主表面上に、その基板を構成する材料の熱膨張係数とは異なる熱膨張係数をもつ材料からなる1層以上の薄膜の層が(エピタキシャル成長とは異なる手法にて)積層された基板も、ここでいう基板に含めることができる。
上述した、基板1層のみの基板としては、たとえばサファイア基板やシリコン基板などを挙げることができる。その他、化合物半導体であるGaNや炭化ケイ素(SiC)、窒化アルミニウム(AlN)や窒化アルミガリウム(AlGaN)のウェハ(基板)を用いてもよい。また、一方の主表面上に既に1層以上の薄膜が成膜された基板(エピウェハ)については、たとえばサファイア基板の一方の主表面上にGaNの薄膜が成膜された基板(いわゆるGaNテンプレート)などを挙げることができる。
次に、基板を湾曲させる工程(S20)を実施する。具体的には、まず先の成膜装置200のサセプタ1の上側に、成膜させようとする基板10をセットする。その上で、成膜装置200のヒータ7およびヒータ2の出力(加熱温度)を制御して、基板10をその主表面に沿った方向に対して所望の方向に湾曲させる工程である。このように、ここでいう基板を湾曲させる工程とは、薄膜を成膜させる際に、意図的に基板を主表面に沿った方向に対して湾曲させることを意味する。
成膜装置200の内部の天井部(上側)に設置されたモジュール5から照射されるレーザー光を用いて、後述する基板10の曲率あるいは反り、すなわち基板10の主表面に沿った方向に関する湾曲の程度を測定することができる。
なお、図2においては、加熱治具6およびヒータ7、フローチャネル3は、左右方向において一部不連続になっているが、これはモジュール5から照射されるレーザー光を基板10の主表面上に伝播させるイメージを容易にするためである。したがって、レーザー光を透過可能であれば、加熱治具6およびヒータ7の左右方向が連続になった部材を用いてもよい。また、図2は断面図であるので、実際は加熱治具6、ヒータ7、フローチャネル3ともに1つの部材である。なお、図2では、モジュール5からのレーザー光を上部から照射しているが、フローチャネル3の斜め側面からレーザー光を入射することも可能であり、その場合は、加熱治具6およびヒータ7を図2のように左右方向において不連続となるよう加工する必要はない。
先述したように、サセプタ1は基板10をセットするためのものである。しかしそれに加えて、サセプタ1および加熱治具6はいずれも、ヒータの熱を均一に基板10に伝える役割を備えている。具体的には、加熱治具6はヒータ7の発生する熱を、サセプタ1はヒータ2の発生する熱を、均一に基板10に伝播させる。サセプタ1、加熱治具6ともに、たとえば炭化ケイ素(SiC)の薄膜をコートさせたカーボン(C)で形成させる。炭化ケイ素は熱伝導性が高く、かつ耐熱性に優れているため、基板10に対して熱をスムーズに伝播させることができる。なお、上述した材質の他に、サセプタ1、加熱治具6の材質として、たとえば石英、サファイア、SiC、熱分解炭素をコートしたカーボン、窒化ボロン(BN)、炭化タンタル(TaC)を用いることができる。
工程(S20)は、成膜させたい薄膜を構成する材料の格子定数(第1の格子定数)と、薄膜が成膜される、基板の一方の主表面を構成する材料の格子定数(第2の格子定数)と、に応じて、主表面に沿った方向に対して基板を湾曲させる工程である。なお、ここでの基板の主表面を構成する材料とは、たとえば基板が1層のみである場合はその基板を構成する材料の格子定数が第2の格子定数となる。しかし、先述した内容より、たとえば一方の主表面上に既に1層以上の薄膜が成膜された基板(エピウェハ)である場合には、その最上層の、次に薄膜が成膜されようとする薄膜の主表面が、薄膜が成膜される表面(基板の主表面)であり、この薄膜が成膜される表面を構成する材料の格子定数が第2の格子定数となる。
第1の格子定数と第2の格子定数とを比較することにより、基板をいずれの方向に湾曲させるべきかを決定する。そして、第1の格子定数が第2の格子定数よりも大きければ、基板10の一方の主表面(成膜させる側:図の上側)に対向するように配置された第1の加熱部材としてのヒータ7の温度が、一方の主表面と反対側に位置する、基板10の他方の主表面(図の下側)に対向するように配置された第2の加熱部材としてのヒータ2の温度よりも高くなるように、ヒータ7およびヒータ2の温度を制御する。また、第1の格子定数が第2の格子定数よりも小さければ、ヒータ7の温度が、ヒータ2の温度よりも低くなるように、ヒータ7およびヒータ2の温度を制御する。
具体的には、第1の格子定数が第2の格子定数よりも大きい場合は、先述した図4に示す基板10のような状態が好ましい。たとえば上側からのヒータ8による加熱により、基板10を、基板10を湾曲させる工程を行なう前の形状よりも、基板10の一方の主表面側(成膜させる側:上側)に凸向きの方向に湾曲させる力を基板10に対して与えることにより、好ましくは上側に凸形状となるように湾曲させる。たとえば基板10を加熱する前の初期状態にて、基板10が上側に凹方向に大きな曲率で湾曲していれば、図4に示すように上側からのヒータ8による加熱を行なっても、基板10が上側に凸形状とならない場合もあるが、この場合は少なくとも基板10を上側に凸向きの方向へ湾曲させることにより凹方向への湾曲の曲率を小さくし、初期状態よりも凸形状に近い状態にすることが好ましい。この場合、図4に示すように、基板10の上側から、すなわちたとえばヒータ7(図2参照)のみを加熱させることにより、基板10を、上側に凸向きの方向に湾曲させることが好ましい。あるいは、ヒータ7の加熱温度が、ヒータ2の加熱温度よりも高くなるように、両方のヒータの加熱温度を独立に制御してもよい。
また同様に、第1の格子定数が第2の格子定数よりも小さければ、先述した図3に示す基板10のような状態が好ましい。たとえば下側からのヒータ8による加熱により、基板10を、基板10を湾曲させる工程を行なう前の形状よりも、基板10の一方の主表面側(成膜させる側:上側)に凹向きの方向に湾曲される力を基板10に対して与えることにより、好ましくは上側に凹形状となるように湾曲させる。たとえば基板10を加熱する前の初期状態にて、基板10が上側に凸方向に大きな曲率で湾曲していれば、図4に示すように下側からのヒータ8による加熱を行なっても、基板10が上側に凹形状とならない場合もあるが、この場合は少なくとも基板10を上側に凹向きの方向へ湾曲させることにより凸方向への湾曲の曲率を小さくし、初期状態よりも凹形状に近い状態にすることが好ましい。この場合、図3に示すように、基板10の下側から、すなわちたとえばヒータ2(図2参照)のみを加熱させることにより、基板10を、上側が凹となる方向に湾曲させることが好ましい。あるいは、ヒータ7の加熱温度が、ヒータ2の加熱温度よりも低くなるように、両方のヒータの加熱温度を独立に制御してもよい。
ここで、図10は、ヒータの温度を制御する制御部を備えた成膜装置201の内部の概要を示す概略断面図である。図10に示す成膜装置201は、図2に示す成膜装置200に、基板10の一方の主表面に対向するように配置された第1の加熱部材としてのヒータ7および、一方の主表面と反対側に位置する基板10の他方の主表面に対向するように配置された第2の加熱部材としてのヒータ2の温度を制御する制御部30をさらに備えた構成となっている。制御部30はモジュール5に接続されており、モジュール5が基板10の主表面に沿った方向の曲率を測定した結果に応じて、基板10の曲率および反りの方向や量を所定の方向や値にするように、リアルタイムでヒータ7およびヒータ2の加熱温度を独立に制御することができる。モジュール5に接続された制御部30をヒータ7およびヒータ2に接続し、リアルタイムでヒータ7およびヒータ2の加熱温度を独立に制御することにより、基板10の一方の主表面に対向する領域と、他方の主表面に対向する領域との温度差を生じさせる。これは、たとえば図3や図4のような状態をつくりあげ、基板10の曲率および反りの方向や量を制御することになる。その結果、基板10の曲率および反りの方向や量を所定の方向や値にすることができる。
なお、基板10の湾曲の程度である曲率を測定するモジュール5としては、たとえばin−situモニターを用いることができる。成膜中の基板10の曲率(反り)を測定するための、モジュール5(in−situモニター)としては、市販のものを用いてもよく、基板10のある1点の曲率を測定するものもあれば、基板10の反りの形状を測定することが可能なものもある。ここではそれらのいずれを用いてもよい。あるいはその他のものを用いてもよい。成膜後の基板10の反りを測定するためには、上述した装置を用いてもよいが、加えてたとえば段差計や表面粗さ計を用いてもよい。ただし、図9における工程(S20)および次に詳述する工程(S30)、あるいは工程(S20)から工程(S30)への工程の移行は成膜装置内の成長シーケンスである。このため、段差計や表面粗さ計を用いる場合においても、成膜装置200(または成膜装置201)の内部にて測定が行なえる機構を用いることが好ましい。
そして、薄膜を成膜させる工程(S30)を行なう。具体的には、上述したように工程(S20)にて成膜装置200(または成膜装置201)の、基板10を加熱させる2台のヒータの加熱温度を独立に制御させることにより、基板10を所望の方向および量に湾曲させた状態で、基板10の一方の主表面上に、基板10の主表面とは異なる格子定数をもつ材料からなるヘテロエピタキシャル膜を成膜させる工程である。
成膜装置200の、基板10を加熱させる2台のヒータの加熱温度を独立に制御し、基板10の曲率および反りの方向や量を制御させた状態では、基板10は加熱されている。この、基板10が湾曲しながら加熱されている状態を保ちながら、基板10の一方の主表面上に、成膜させたい薄膜を構成する成分の原料ガスを供給する。このようにすれば、基板10の主表面上に供給された原料ガスは熱分解されて、基板10の主表面上に結晶(薄膜)を形成させることができる。
先の図2および図10に示すように、成膜装置200または成膜装置201の、サセプタ1の上側には原料ガスを流すためのフローチャネル3が設置されている。ヒータ7およびヒータ2がサセプタ1およびその上の基板10を加熱しながら、フローチャネル3の一方の端部(上流側)に設置された、原料ガスノズル4から、成膜させたい薄膜を構成する成分の原料ガスをフローチャネル3の内部に流し、基板10の一方の主表面(図2または図10に示す上側の主表面)がこの原料ガスを曝露する状態にする。すると加熱された基板10の主表面上には、供給された原料ガスにて構成される薄膜が成膜される。
フローチャネル3は、基板10の主表面上に原料ガスを供給するために設けられた配管である。このフローチャネル3の材質としては、たとえば石英を用いるが、この他にたとえばSiCの薄膜をコートしたカーボン、サファイア、SiC、熱分解炭素をコートしたカーボン、BN、TaC、SUS、ニッケル(Ni)を用いることができる。また、原料ガスノズル4から、フローチャネル3の内部に、形成させたい薄膜を構成する原料のガスを供給する。このとき、ヒータ7およびヒータ2によって基板10が加熱されていると、基板10の主表面上に供給された原料ガスは熱分解されて、基板10の主表面上に結晶(薄膜)を形成させることができる。
たとえば、基板10としてサファイア基板(c面)を用いて、サファイア基板の一方の主表面上にIII族化合物半導体の薄膜を形成させたい場合を考える。この場合、原料ガスノズル4から基板10の主表面上に供給されるガスとしては、薄膜を構成する金属にメチル基(−CH)を付加させることにより形成される、常温で高い蒸気圧を有する液体または固体の有機金属化合物の蒸気と、非金属材料の水素化物ガスとを用いる。これらのガスを、加熱した基板10の主表面上に吹きつけ、熱分解させて半導体結晶を得る、有機金属気相成長法(MOVPE法)を用いることにより、III族化合物半導体の薄膜を基板10の主表面上に成膜させることができる。以上のようにヒータによる加熱は、供給したガスを熱分解させて結晶を薄膜として成膜させるために行なうものである。
あるいは、原料ガスノズル4から基板10の主表面上に供給されるガスとして、塩化物ガスを用いる気相成長法(VPE法)を用いてもよい。特に塩化物ガスと、非金属材料の水素化物ガスとを用いる気相成長法を、ハイドライド気相成長法(H−VPE法)という。これらの原料ガスを、加熱した基板10の主表面上に吹きつけ、熱分解させて半導体結晶を得る。成膜装置200を用いれば、上述したMOVPE法、VPE法、H−VPE法のいずれを行なうこともできる。いずれの場合においても、たとえばIII族元素の化合物半導体の薄膜を成膜させたい場合には、III族元素の化合物の蒸気を原料ガスノズル4から供給させることが好ましい。
なお、以上に述べた成膜方法を用いて成膜を行なうのは、実際には1層だけではなく、異なる材料からなるヘテロエピタキシャル膜を2層以上積層させることが多い。したがって、先述した基板を湾曲させる工程(S20)において基板を湾曲させた方向と、主表面に沿った方向に対して反対方向に、基板を湾曲させる工程(S20)と、上述した反対方向に基板すなわちエピウェハを湾曲させた状態で、基板の一方の主表面上に薄膜を成膜させる工程(S30)とを再度行なってもよい。たとえば、上述した第2の格子定数よりも大きな第1の格子定数(αとする)をもつ材料を薄膜としてエピタキシャル成長させた後、そのエピタキシャル成長させた薄膜の主表面上に、α(第2の格子定数)よりも小さな第1の格子定数(βとする)をもつ材料を薄膜としてエピタキシャル成長させる場合を考える。この場合は、最初の格子定数がαである薄膜を成膜する際にはたとえば図2におけるヒータ7のみを加熱させて図4のような状態とした上で成膜を行なう。また、その上に格子定数がβである薄膜を成膜する際には、β<αなので、たとえば図2におけるヒータ2のみを加熱させて図3のような状態とした上で成膜を行なう。このようにして、適宜基板10を加熱させるヒータの種類や、ヒータの加熱温度を切り替え、基板を湾曲させる工程(S20)および薄膜を成膜させる工程(S30)を繰り返すことにより、異なる材料からなるヘテロエピタキシャル膜を2層以上積層させることが好ましい。
以上に述べた成膜方法を用いて、反りの方向や量を制御した上で基板10に対してヘテロエピタキシャル膜を成膜すれば、成膜したヘテロエピタキシャル膜と成膜された基板の主表面との界面において、薄膜の組成を急峻に変化させることができる。その結果、界面付近における結晶の特性や膜質を向上させることができる。
有機金属気相成長法(MOVPE法)を利用したヘテロエピタキシャル成長により、以下に述べるヘテロエピタキシャル膜の積層構造(ヘテロエピタキシャル構造)の試料を準備した。図11は、本発明の実施例1におけるヘテロエピタキシャル構造の概略断面図である。図11に示すように、直径が1インチのサファイア基板11の一方の主表面上に、厚みが25nmの低温GaN21を成膜させた。その上に、厚みが3μmのGaN22を成膜させた。さらにその上に、厚みが10nmのGaN22を成膜させ、その上に、厚みが3nmで、インジウム(In)の組成が15%であるInGaN52の薄膜を、さらにその上には厚みが10nmのGaN22を成膜させた。以上の積層構造を有する単層量子井戸層(single quantum well)である。すなわち、ここで形成した単層量子井戸層は、最表面層から基板へ順に、GaN(10nm)/InGaN(In組成15%、3nm)/GaN(10nm)/GaN(3μm)/低温GaN(25nm)/サファイア基板となる。ここでは、上述した単層量子井戸層のサンプルを、以下に述べる3種類に分けて準備した。
ところで図18は、従来から用いられている気相成長による成膜装置の内部の概要を示す概略図である。図18に示すように、従来から用いられている気相成長による成膜装置100は基板10をセットするためのサセプタ1の主表面方向に対して下側(図18において、基板10をセットした側と反対側の主表面に対向する方向)にのみ、加熱部材としてのヒータ2を備えている。この点が、成膜装置100に関して、本発明の成膜装置200と異なる点である。
試料1−1は、成膜装置100を用いて成膜を行なっている。すなわち、全てのエピタキシャル膜を、基板10の下側から加熱することにより成膜を行ない、上述した単層量子井戸層を形成した。また、試料1−2は、成膜装置200を用いて、全てのエピタキシャル膜を、基板10の下側から(ヒータ2を用いて)加熱することにより成膜を行ない、上述した単層量子井戸層を形成した。試料1−3についても、成膜装置200を用いて、サファイア基板11の一方の主表面上の低温GaN21(厚み25nm)およびその上のGaN22(厚み3μm)についてはヒータ2により基板10の下側から加熱することにより成膜を行なった。そしてその上のGaN22(10nm)、InGaN52(3nm、15%In)、GaN22(10nm)からなる量子井戸層についてはヒータ7を用いて基板10の上側から加熱することにより成膜を行なった。
なお、試料1−1、試料1−2、試料1−3のそれぞれの量子井戸層に対して成膜を行なったときの条件は、基板10の温度が750℃、原料ガスによる圧力は常圧とした。そして、成膜装置100および成膜装置200においては図示されないが、成膜装置201に図示されている制御部30を用いてヒータ(ヒータ7およびヒータ2)の加熱温度を制御しながら、モジュール5を用いて基板10の曲率をリアルタイム測定した。また、反りの方向や量についても、リアルタイム測定を行なった。
試料1−1、試料1−2を形成する際には、基板10の主表面に沿った方向に対して下側(ヒータ2側)から加熱を行なっていたため、全てのエピタキシャル膜の成膜中において、基板10はヒータ7側に凹形状となるように湾曲していた。また、試料1−3を形成する際には、サファイア基板11の一方の主表面上の低温GaN21(厚み25nm)およびその上のGaN22(厚み3μm)を成膜した時点では、基板10の下側から加熱を行なっていたため、基板10はヒータ7側に凹形状となるように湾曲していた。しかし、そのあとの量子井戸層を形成する際には、基板10の上側から加熱を行なっていたため、基板10の反りの方向が変化し、InGaN52の成膜中にヒータ7側に凸形状となるように反転した。そして、反転した後においては、基板10はヒータ7側に凸形状となるように湾曲していた。
図10および先述した内容より、界面における薄膜の組成を急峻に変化させるためには、成膜させたい薄膜を構成する材料の格子定数である第1の格子定数が、基板の(成膜される)主表面を構成する材料の格子定数である第2の格子定数よりも大きい場合は、基板10よりも上側に配置されているヒータ7を加熱することが好ましい。また、第1の格子定数が第2の格子定数よりも小さい場合には、基板10よりも下側に配置されているヒータ2を加熱することが好ましい。ここで、InGaN52の格子定数は、GaN22の格子定数より大きいため、特にInGaN52を成膜させる際には、たとえば試料1−3のように基板10よりも上側に配置されているヒータ7を加熱することが好ましいといえる。
以上のように形成させた3種類の試料に対し、高分解能RBSや断面TEMを用いて、量子井戸層である、GaN22(10nm)と、その上に成膜させたInGaN52(3nm、15%In)との界面付近におけるIn組成の組成急峻性を評価した。また、X線反射率測定(XRRまたはGIXA)を用いて、X線の干渉から界面急峻性を評価した。さらに、He−Cdレーザーを用いて、半導体中の発光を調べる半導体材料の評価方法の1つであるPL評価を行なった。その結果を次の表1に示す。なお、表1中のたとえば試料番号が1−1とは、上述した試料1−1を表わす。
Figure 2010010440
表1に示す、界面付近におけるIn組成の急峻性としての組成急峻性のデータは、遷移層の幅が小さいほど急峻な界面が形成されていると判断できる。表1より、ヒータの加熱を制御せず、終始基板10の下側のヒータ2のみ加熱させながら成膜を行なった試料1−1や試料1−2に比べて、InGaN52を成膜させる際には基板10の上側のヒータ7を加熱させながら成膜を行なった試料1−3については、遷移層の幅が小さくなり、急峻性が改善された。また、Inの急峻性が改善された試料1−3については、XRRを用いて測定を行なった界面急峻性の評価結果においても、試料1−1および試料1−2の「良」に対し、「極めて良」となった。さらに表1から、試料1−1のPL強度の評価結果を1としたときの試料1−2および試料1−3のPL強度の相対的な結果についても、試料1−3は試料1−1や試料1−2よりも格段に改善されていることがわかる。なお、ここで界面急峻性の評価結果の「良」とは、具体的には界面のラフネスが1〜2nm程度という状態であった場合の評価であり、「極めて良」とは、具体的には、界面のラフネスが1nm未満という状態であった場合の評価である。
以上の結果から、基板10の反りの方向を制御させることが可能な成膜装置200(MOVPE炉)を用いてInGaNの薄膜を成膜する際には、通常は基板10はヒータ7側に凹向きの方向(凹形状)となるように湾曲するのに対し、ヒータ7側に凸向きの方向(凸形状)となるように湾曲させれば、界面急峻性やPL強度の向上を図ることができた。したがって、基板10の反りの方向を制御することにより、界面における薄膜の組成を急峻に変化させることができた。その結果、界面付近における結晶の特性や膜質を向上させることができた。
InGaN52の薄膜は、MOVPE法においては、トリメチルインジウム(TMIn)のガスとトリメチルガリウム(TMG)のガス、およびアンモニアガスをたとえば成膜装置200の原料ガスノズル4から供給させることにより基板10上にエピタキシャル成長させることができる。しかし、GaNの薄膜の上には同種で同一格子定数のGaNが成長されやすいため、InGaNの成長を行なうにも特に最初はInが取り込まれにくく、組成が安定するまで時間を要する。その結果、設計値よりもInの組成(濃度)が低い、InGaNの遷移層が形成される。そこで、基板10の反りの方向を、ヒータ7側に凸向きの方向となるように湾曲させれば、成膜される側の最表面の格子定数は、見かけ上は凸向きの方向に反りを発生させているために広がって大きくなり、GaNよりも格子定数の大きいInGaNの格子定数との差が小さくなる。このため、Inが取り込まれやすくなり、InGaNはGaNに対して、少しでも容易に、急峻に成膜できるようになる。その結果、In組成の急峻性が向上した。そして、In組成の急峻性が向上した結果として、XRRを用いて測定を行なった界面急峻性についても、さらにはPL強度についても、向上した結果を得ることができたと考えられる。
なお、量子井戸層を2層以上積層させた多層量子井戸(multi quantum well)構造の場合にも、上述した量子井戸層が1層の場合と同様の効果が得られた。
なお、GaN22(厚み3μm)の成長条件によっては、GaN22を成膜した時点で大きく凹形状に反っている場合もあり、そのとき、ヒータによる加熱を基板10の下側のヒータ2のみ加熱する状態から基板10の上側のヒータ7のみ加熱する状態に切り替えても、凹形状の反りを小さくできるものの、凸形状にできないこともある。その場合も、GaN22(厚み3μm)の後の量子井戸層を成長するときにも基板10の下側のヒータ2のみ加熱する場合に比べて、量子井戸層を成長するとき基板10の上側のヒータ7から加熱する方が優れた特性が実現できる。
実施例2においても、有機金属気相成長法(MOVPE法)を利用したヘテロエピタキシャル成長により、以下に述べるヘテロエピタキシャル膜の積層構造(ヘテロエピタキシャル構造)の試料を準備した。図12は、本発明の実施例2におけるヘテロエピタキシャル構造の概略断面図である。図12に示すように、直径が1インチのサファイア基板11の一方の主表面上に、厚みが25nmの低温GaN21を成膜させた。その上に、厚みが3μmのGaN22を成膜させた。さらにその上に、厚みが25nmで、アルミニウム(Al)の組成が25%であるAlGaN42の薄膜を成膜させた。以上の積層構造を有する、いわゆるAlGaN/GaN HEMT(high electron mobility transistor)といわれるヘテロエピタキシャル膜の積層構造である。すなわち、ここで形成した単層量子井戸層は、最表面層から基板へ順に、AlGaN(25nm、25%Al)/GaN(3μm)/低温GaN(25nm)/サファイア基板となる。ここでは、上述した積層構造のサンプルを、以下に述べる3種類に分けて準備した。
試料2−1は、成膜装置100を用いて成膜を行なっている。すなわち、全てのエピタキシャル膜を、基板10の下側から加熱することにより成膜を行ない、上述した積層構造を形成した。また、試料2−2は、成膜装置200を用いて、全てのエピタキシャル膜を、基板10の下側から(ヒータ2を用いて)加熱することにより成膜を行ない、上述した積層構造を形成した。試料2−3についても、成膜装置200を用いて、サファイア基板11の一方の主表面上の低温GaN21(厚み25nm)およびその上のGaN22(厚み3μm)についてはヒータ2により基板10の下側から加熱することにより成膜を行なった。そしてその上のAlGaN42(25nm、25%Al)からなる積層構造についてはヒータ7を用いて基板10の上側から加熱することにより成膜を行なった。
なお、試料2−1、試料2−2、試料2−3のそれぞれのAlGaN42の層に対して成膜を行なったときの条件は、基板10の温度が1050℃、原料ガスによる圧力は常圧とした。また、ここでも試料1−1、試料1−2、試料1−3を成膜したときと同様に、モジュール5を用いて基板10の曲率をリアルタイム測定した。また、反りの方向や量についても、リアルタイム測定を行なった。
ここで、AlGaN42の格子定数は、GaN22の格子定数より小さいため、特にAlGaN42を成膜させる際には、理論的には、たとえば試料2−1および試料2−2のように基板10よりも下側に配置されているヒータ2を加熱することが好ましいといえる。
以上のように形成させた3種類の試料に対し、高分解能RBSや断面TEMを用いて、GaN22(3μm)と、その上に成膜させたAlGaN42(25nm、25質量%Al)との界面付近におけるAl組成の組成急峻性を評価した。また、X線反射率測定器(XRRまたはGIXA)を用いて、X線の干渉から界面急峻性を評価した。さらに、ホール測定を用いて、半導体中における電子などのキャリアの移動度および、積層構造のシート抵抗の評価を行なった。その結果を次の表2に示す。
Figure 2010010440
表2に示す、界面付近におけるAl組成の急峻性としての組成急峻性のデータは、遷移層の幅が小さいほど急峻な界面が形成されていると判断できる。表2より、AlGaN42を成膜させる際において、基板10の下側のヒータ2のみ加熱させながら成膜を行なった試料2−1や試料2−2の方が、AlGaN42を成膜させる際には基板10の上側のヒータ7を加熱させながら成膜を行なった試料2−3よりも、遷移層の幅が小さくなり、急峻性がより良好であった。また、Alの急峻性がより良好であった試料2−1および試料2−2については、XRRを用いて測定を行なった界面急峻性の評価結果においても、試料2−3の「良」に対し、「極めて良」となった。さらに表2から、試料2−3よりも、試料2−1および試料2−2の方が、電子などのキャリアの移動度の測定結果についても良好となっている。シート抵抗についても、試料2−1および試料2−2は、試料2−3よりも小さくなっている。
以上の結果から、基板10の反りの方向を制御させることが可能な成膜装置200(MOVPE炉)を用いてAlGaNの薄膜を成膜する際には、ヒータ7で加熱した場合、通常は基板10はヒータ7側に凸向きの方向(凸形状)となるように湾曲するのに対し、ヒータ2で加熱を行ない、ヒータ7側に凹向きの方向(凹形状)となるように湾曲させれば、界面急峻性やキャリアの移動度などの向上を図ることができた。したがって、基板10の反りの方向を制御することにより、界面における薄膜の組成を急峻に変化させることができた。その結果、界面付近における結晶の特性や膜質を向上させることができた。
AlGaN42の薄膜は、MOVPE法においては、トリメチルアルミニウム(TMA)のガスとトリメチルガリウム(TMG)のガス、およびアンモニアガスをたとえば成膜装置200の原料ガスノズル4から供給させることにより基板10上にエピタキシャル成長させることができる。しかし、GaNの薄膜の上には同種で同一格子定数のGaNが成長されやすいため、AlGaNの成長を行なうにも特に最初はAlが取り込まれにくく、組成が安定するまで時間を要する。その結果、設計値よりもAlの組成(濃度)が低い、AlGaNの遷移層が形成される。そこで、基板10の反りの方向を、ヒータ7側に凹向きの方向となるように湾曲させれば、成膜される側の最表面の格子定数は、見かけ上は凹向きの方向に反りを発生させているために狭まって小さくなり、GaNよりも格子定数の小さいAlGaNの格子定数との差が小さくなる。このため、Alが取り込まれやすくなり、AlGaNはGaNに対して、少しでも容易に、急峻に成膜できるようになる。その結果、Al組成の急峻性が向上した。そして、Al組成の急峻性が向上した結果として、XRRを用いて測定を行なった界面急峻性についても、さらにはキャリアの移動度についても、向上した結果を得ることができたと考えられる。
実施例1および実施例2にて形成した積層構造を、発光LEDに適用した場合の効果について調査するため、有機金属気相成長法(MOVPE法)を利用したヘテロエピタキシャル成長により、以下に述べるヘテロエピタキシャル膜の積層構造(ヘテロエピタキシャル構造)の試料を準備した。図13は、本発明の実施例3におけるヘテロエピタキシャル構造の概略断面図である。図13に示すように、直径が1インチのサファイア基板11の一方の主表面上に、厚みが25nmの低温GaN21を成膜させた。その上に、厚みが3μmのnGaN23を成膜させた。さらにその上に順に、厚みが10nmのnGaN23、厚みが3nmで、インジウム(In)の組成が15%であるInGaN52、厚みが10nmのGaN22、厚みが20nmのpAlGaN46、20nmのp−GaN26、そして20nmのpGaN25の薄膜を成膜させた。以上の積層構造を有する、いわゆる単層量子井戸を用いた標準的なLED構造である。すなわち、ここで形成した単層量子井戸層は、最表面層から基板へ順に、pGaN(20nm)/pGaN(20nm)/pAlGaN(20nm)/GaN(10nm)/InGaN(15%In、3nm)/nGaN(10nm)/nGaN(3μm)/低温GaN(25nm)/サファイア基板となる。ここでは、上述した積層構造のサンプルを、以下に述べる4種類に分けて準備した。
試料3−1は、成膜装置100を用いて成膜を行なっている。すなわち、全てのエピタキシャル膜を、基板10の下側から加熱することにより成膜を行ない、上述した積層構造を形成した。また、試料3−2は、成膜装置200を用いて、全てのエピタキシャル膜を、基板10の下側から(ヒータ2を用いて)加熱することにより成膜を行ない、上述した積層構造を形成した。試料3−3についても、成膜装置200を用いて、サファイア基板11の一方の主表面上の低温GaN21(厚み25nm)およびその上のnGaN23(厚み3μm)についてはヒータ2により基板10の下側から加熱することにより成膜を行なった。そしてその上のnGaN23(厚み10nm)以降に成膜させた薄膜についてはヒータ7を用いて基板10の上側から加熱することにより成膜を行なった。すなわち、試料3−3については、InGaN52についても、pAlGaN46についても、ヒータ7を用いて基板10の上側から加熱することにより成膜を行なった。また、試料3−4については、成膜装置200を用いて、サファイア基板11の一方の主表面上の低温GaN21(厚み25nm)およびその上のnGaN23(厚み3μm)についてはヒータ2により基板10の下側から加熱することにより成膜を行なった。そしてその上のnGaN23(厚み10nm)、InGaN52(3nm)、GaN22(10nm)についてはヒータ7を用いて基板10の上側から加熱することにより成膜を行なった。そして、その上のpAlGaN46(20nm)、pGaN26(20nm)およびpGaN25(20nm)については再びヒータ2により基板10の下側から加熱することにより成膜を行なった。すなわち、試料3−4については、InGaN52は上側からの加熱、pAlGaN46は下側からの加熱により成膜を行なった。
なお、試料3−1、試料3−2、試料3−3、試料3−4のそれぞれに対して成膜を行なったときの条件は、先の実施例1および2にて準備した各試料に対して成膜を行なったときの条件に順ずる。ただし、pAlGaN46(20nm)、pGaN26(20nm)およびpGaN25(20nm)を成膜したときの基板10の温度は1000℃とした。また、ここでも先の実施例1および2にて準備した各試料を成膜したときと同様に、モジュール5を用いて基板10の曲率をリアルタイム測定した。また、反りの方向や量についても、リアルタイム測定を行なった。
先述したとおり、InGaNの格子定数は、GaNの格子定数より大きいため、特にInGaN52を成膜させる際には、理論的には、基板10よりも上側に配置されているヒータ7を加熱することが好ましいといえる。また、AlGaNの格子定数は、GaNの格子定数より小さいため、特にpAlGaN46を成膜させる際には、理論的には、基板10よりも下側に配置されているヒータ2を加熱することが好ましいといえる。
以上の手順により準備した各試料3−1〜3−4に対して、He−Cdレーザーを用いて、PL評価を行なった。さらに、これらの各試料にn型電極およびp型電極をさらに施してLEDダイオードを形成し、そのLEDの発光出力を評価するEL評価を行なった。その結果を次の表3に示す。
Figure 2010010440
表3においては、試料3−1のPL評価によるPL強度およびEL評価の結果を示すデータを1として、試料3−2、3−3および3−4については相対的な結果を示している。表3より、全ての薄膜を、下側からの加熱により成膜させた試料3−1、3−2に比べて、nGaN23(10nm)の上にGaNよりも格子定数の大きいInGaN52(3nm)を成膜させる際に、上側からの加熱を行なった試料3−3、3−4の方が、PL強度(PL特性)、EL評価(EL特性)ともに改善されたといえる。また、nGaN23(10nm)以降に成膜させた薄膜については全て上側からの加熱により行なわれた試料3−3に比べて、GaN22(10nm)の上にGaNよりも格子定数の小さいpAlGaN46(20nm)を成膜させる際に、再び下側からの加熱を行なった試料3−4の方がPL強度(PL特性)、EL評価(EL特性)ともにさらに良好な結果となった。なお、量子井戸層を2層以上積層させた多層量子井戸(multi quantum well)構造を用いたLEDダイオードの場合にも、上述した量子井戸層が1層の場合と同様の効果が得られた。
以上の結果より、たとえばGaNの上にInGaNを成膜させるときのように、基板の主表面の格子定数よりも格子定数の大きい材料からなる薄膜を成膜させる場合には、基板を上側から加熱させ、ヒータ7側に凸向きの方向となるように湾曲させ、逆にたとえばGaNの上にAlGaNを成膜させるときのように、基板の主表面の格子定数よりも格子定数の小さい材料からなる薄膜を成長させる場合には、基板を下側から加熱させ、ヒータ7側に凹向きの方向となるように湾曲させることが好ましいといえる。このように、加熱を行なう方向により、基板が反れる方向が変化することを利用して、ヘテロエピタキシャル成長を行なっているときの基板の反りの方向を制御することにより、成膜させた薄膜による多層構造のPL特性やEL特性などの特性を向上させることができた。これは、成膜時の界面における組成急峻性、界面急峻性を向上させたことによるものと考えられる。また、上述したように基板の反りの方向を制御して多層構造の薄膜の界面における組成急峻性や界面急峻性を向上させることにより、キャリアの移動度やシート抵抗などの特性についても向上させることができ、総合的に膜質を向上させることができる。
以上においてはサファイア基板を用いて多層構造を形成させた場合の実施例について述べた。しかし、サファイア基板やシリコン基板などの基板の、多層構造を成膜させる側の主表面と反対側に位置する主表面上にも成膜を行なうことにより、さらに基板の反りを大きくさせることができる。図14は、サファイア基板の、多層構造を成膜させる側の主表面と反対側に位置する主表面上にシリコン酸化膜を成膜させた基板の概略断面図である。図14に示す基板83は、サファイア基板11の、多層構造を成膜させる側の主表面(図の上側)と反対側の主表面(図の下側)上に、シリコン酸化膜81(SiO)を成膜させた基板である。ここで、SiOは、サファイアよりも熱膨張係数が小さい。このため、たとえば基板83を加熱させると、サファイア基板11よりもシリコン酸化膜81の方が膨張する割合が小さい。このため、基板83は、サファイア基板11の主表面に沿った方向に対して、シリコン酸化膜81側に凹形状となるように湾曲する。逆に見れば、基板83は、サファイア基板11側に凸形状となるように湾曲する。図15は、基板83が加熱により膨張して湾曲した状態を示す概略断面図である。上述した理由により、基板83を加熱させると、図15に示すように湾曲する。なお、同様の効果を奏するために、シリコン酸化膜81の代わりに、たとえばシリコンを用いた薄膜を用いてもよい。
たとえば基板83を、成膜装置200のサセプタ1に、サファイア基板11が上側、シリコン酸化膜81が下側となるように(シリコン酸化膜81の一方の主表面がサセプタ1と接触するように)セットする。そして、サセプタ1の上側に配置されている、第1の加熱部材としてのヒータ7を加熱させ、基板83を、図の上側から加熱させる。この場合、サファイア基板11の方が、シリコン酸化膜81よりもより加熱されることになる。また、サファイア基板11の方がシリコン酸化膜81よりも熱膨張係数が大きい。以上より、主表面に対してサファイア基板11側から基板83を加熱すれば、サファイア基板11はヒータ7側に(上側に)凸形状となるように大きく湾曲される。この反りの量は、シリコン酸化膜81が成膜されていないサファイア基板11を同様に加熱させた場合に、サファイア基板11がヒータ7側に(上側に)凸形状となるように湾曲される反りの量よりもさらに大きくなる。このように、互いに熱膨張係数の異なる材料からなる複数の層が積層した基板83を準備することにより、基板の反りの量をより大きくすることができる。
それに対して、上述したように基板83を成膜装置200のサセプタ1に、サファイア基板11が上側、シリコン酸化膜81が下側となるように(シリコン酸化膜81の一方の主表面がサセプタ1と接触するように)セットする。そして、サセプタ1の下側に配置されている、第2の加熱部材としてのヒータ2を加熱させ、基板83を、図の下側から加熱させる。この場合、下側となるようにセットされたシリコン酸化膜81の方が、上側となるようにセットされたサファイア基板11よりも加熱されることになる。しかし、シリコン酸化膜81は、サファイア基板11に比べて熱膨張係数が小さいため、加熱されてもサファイア基板11よりも膨張する割合が小さい。したがって、このように主表面に対してシリコン酸化膜81側から基板83を加熱すれば、サファイア基板11側から基板83を加熱した場合よりも基板83の反りの量は小さくなる。
以上に述べた基板83を用いて、先述した実施例1と同様の試料を準備し、同様の評価を行なった。図11に示すヘテロエピタキシャル構造の、サファイア基板11の、積層構造が成膜されている主表面の反対側に位置する主表面上に(図のサファイア基板11の下側に)、シリコン酸化膜81が成膜された構造を準備した。シリコン酸化膜81の一方の主表面が成膜装置100または成膜装置200のサセプタ1と接触するようにセットしている。その他の各条件はすべて、実施例1に順じており、試料1−1に順じた試料4−1、試料1−2に順じた試料4−2、試料1−3に順じた試料4−3を形成した。そして、これらの試料4−1、4−2および4−3に対して、実施例1と同様の評価を行なった。その結果を表4に示す。
Figure 2010010440
表4の結果と表1の結果とを比較すると、たとえば試料1−1よりも、試料1−1に順じた試料4−1の方が、遷移層の幅が小さくなり、さらに急峻性が改善された。試料1−2に順じた試料4−2、試料1−3に順じた試料4−3についても同様の結果となった。また、界面急峻性の評価結果においても、試料1−1および試料1−2の「良」に対し、これらに順ずる試料4−1および試料4−2は「極めて良」となった。さらに表4から、試料1−1のPL強度の評価結果を1としたときの試料4−1のPL強度の相対的な結果についても、格段に改善されていることがわかる。同様に、試料4−2は試料1−2よりも、試料4−3は試料1−3よりも格段にPL強度の結果が向上した。すなわち、量子井戸層を成長するときに、より大きな曲率となるよう凸向きの方向に湾曲させることにより、InGaN52の膜中のIn組成の急峻性が向上し、PL特性が向上したと考えられる。
図16は、サファイア基板の、多層構造を成膜させる側の主表面と反対側に位置する主表面上にニッケルの薄膜を成膜させた基板の概略断面図である。図16に示す基板84は、サファイア基板11の、多層構造を成膜させる側の主表面(図の上側)と反対側の主表面(図の下側)上に、ニッケル薄膜82(Ni)を成膜させた基板である。ここで、Niは、サファイアよりも熱膨張係数が大きい。このため、たとえば基板84を加熱させると、サファイア基板11よりもニッケル薄膜82の方が膨張する割合が大きい。このため、基板84は、サファイア基板11の主表面に沿った方向に対して、ニッケル薄膜82側に凸形状となるように湾曲する。逆に見れば、基板84は、サファイア基板11側に凹形状となるように湾曲する。図17は、基板84が加熱により膨張して湾曲した状態を示す概略断面図である。上述した理由により、基板84を加熱させると、図17に示すように湾曲する。なお、同様の効果を奏するために、ニッケル薄膜82の代わりに、たとえば金、プラチナを用いた薄膜を用いてもよい。
たとえば基板84を、成膜装置200のサセプタ1に、サファイア基板11が上側、ニッケル薄膜82が下側となるように(ニッケル薄膜82の一方の主表面がサセプタ1と接触するように)セットする。そして、サセプタ1の下側に配置されている、第2の加熱部材としてのヒータ2を加熱させ、基板84を、図の下側から加熱させる。この場合、ニッケル薄膜82の方が、サファイア基板11よりもより加熱されることになる。また、ニッケル薄膜82の方がサファイア基板11よりも熱膨張係数が大きい。以上より、主表面に対してニッケル薄膜82側から基板84を加熱すれば、サファイア基板11はヒータ7側に(上側に)凹形状となるように大きく湾曲される。この反りの量は、ニッケル薄膜82が成膜されていないサファイア基板11を同様に加熱させた場合に、サファイア基板11がヒータ7側に(上側に)凹形状となるように湾曲される反りの量よりもさらに大きくなる。このように、互いに熱膨張係数の異なる材料からなる複数の層が積層した基板84を準備することにより、基板の反りの量をより大きくすることができる。
それに対して、上述したように基板84を成膜装置200のサセプタ1に、サファイア基板11が上側、ニッケル薄膜82が下側となるように(ニッケル薄膜82の一方の主表面がサセプタ1と接触するように)セットする。そして、サセプタ1の上側に配置されている、第1の加熱部材としてのヒータ7を加熱させ、基板84を、図の上側から加熱させる。この場合、上側となるようにセットされたサファイア基板11の方が、下側となるようにセットされたニッケル薄膜82よりも加熱されることになる。しかし、サファイア基板11は、ニッケル薄膜82に比べて熱膨張係数が小さいため、加熱されてもニッケル薄膜82よりも膨張する割合が小さい。したがって、このように主表面に対してサファイア基板11側から基板84を加熱すれば、ニッケル薄膜82側から基板84を加熱した場合よりも基板84の反りの量は小さくなる。
以上に述べた基板84を用いて、先述した実施例2と同様の試料を準備し、同様の評価を行なった。図12に示すヘテロエピタキシャル構造の、サファイア基板11の、積層構造が成膜されている主表面の反対側に位置する主表面上に(図のサファイア基板11の下側に)、ニッケル薄膜82が成膜された構造を準備した。ニッケル薄膜82の一方の主表面が成膜装置100または成膜装置200のサセプタ1と接触するようにセットしている。その他の各条件はすべて、実施例2に順じており、試料2−1に順じた試料5−1、試料2−2に順じた試料5−2、試料2−3に順じた試料5−3を形成した。そして、これらの試料5−1、5−2および5−3に対して、実施例2と同様の評価を行なった。その結果を表5に示す。
Figure 2010010440
表5の結果と表2の結果とを比較すると、たとえば試料2−1よりも、試料2−1に順じた試料5−1の方が、遷移層の幅が小さくなり、さらに急峻性が改善された。試料2−2に順じた試料5−2、試料2−3に順じた試料5−3についても同様の結果となった。また、移動度についても、試料2−1よりも試料2−1に順じた試料5−1の方が向上した。試料5−2、試料5−3についても同様の結果となった。さらにシート抵抗についても、試料2−1よりも試料2−1に順じた試料5−1の方が低下(改善)した。試料5−2、試料5−3についても同様の結果となった。以上の結果より、AlGaN/GaN HEMTのヘテロエピタキシャル構造におけるAlGaN42を成膜させる際において、より大きな曲率となるよう凹向きの方向に湾曲させることにより、AlGaN42の膜中のAl組成の急峻性が向上し、移動度が向上し、シート抵抗が低下したと考えられる。
なお、実施例4、実施例5に示す基板83および基板84に、成膜装置200を用いて成膜を行なう場合、たとえばヒータ7およびヒータ2の出力(加熱温度)をほぼ同じにして、基板の一方の主表面に対向する領域と、一方の主表面と反対側に位置する他方の主表面に対向する領域との温度差を小さくしても、基板の一方の主表面側と、他方の主表面側との熱膨張係数の差により、基板に湾曲を発生させることができる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の成膜方法は、ヘテロエピタキシャル膜の界面における組成を急峻に変化させることにより、ヘテロエピタキシャル構造の特性を向上させる技術として、特に優れている。
(A)基板を湾曲させる工程を行なう前の基板の形状を示す概略断面図である。(B)図1(A)の基板を、一方の主表面側に凸向きの方向に湾曲させた基板の状態の例を示す概略断面図である。(C)図1(A)の基板を、一方の主表面側に凸形状となるように湾曲させた基板の状態の例を示す概略断面図である。 本発明の実施の形態における気相成長による成膜装置の内部の概要を示す概略断面図である。 基板の下側にヒータを設置して下側から加熱した場合の基板の反りを示す概略図である。 基板の上側にヒータを設置して上側から加熱した場合の基板の反りを示す概略図である。 基板の一方の主表面上に、基板を構成する材料の格子定数よりも大きい格子定数をもつ材料の薄膜を成膜させる状態をイメージするための格子の模式図である。 図5のそれぞれの材料を接合させた状態をイメージするための模式図である。 基板の一方の主表面上に、基板を構成する材料の格子定数よりも小さい格子定数をもつ材料の薄膜を成膜させる状態をイメージするための格子の模式図である。 図7のそれぞれの材料を接合させた状態をイメージするための模式図である。 本発明の成膜方法の手順を示すフローチャートである。 ヒータの温度を制御する制御部を備えた成膜装置201の内部の概要を示す概略断面図である。 本発明の実施例1におけるヘテロエピタキシャル構造の概略断面図である。 本発明の実施例2におけるヘテロエピタキシャル構造の概略断面図である。 本発明の実施例3におけるヘテロエピタキシャル構造の概略断面図である。 サファイア基板の、多層構造を成膜させる側の主表面と反対側に位置する主表面上にシリコン酸化膜を成膜させた基板の概略断面図である。 基板83が加熱により膨張して湾曲した状態を示す概略断面図である。 サファイア基板の、多層構造を成膜させる側の主表面と反対側に位置する主表面上にニッケルの薄膜を成膜させた基板の概略断面図である。 基板84が加熱により膨張して湾曲した状態を示す概略断面図である。 従来から用いられている気相成長による成膜装置の内部の概要を示す概略図である。
符号の説明
1 サセプタ、2 ヒータ、3 フローチャネル、4 原料ガスノズル、5 モジュール、6 加熱治具、7 ヒータ、8 ヒータ、10 基板、11 サファイア基板、21 低温GaN、22 GaN、23 nGaN、25 pGaN、26 pGaN、30 制御部、42 AlGaN、46 pAlGaN、52 InGaN、81 シリコン酸化膜、82 ニッケル薄膜、83 基板、84 基板、91 小格子、92 大格子、93 大格子、94 小格子、100 成膜装置、200 成膜装置、201 成膜装置。

Claims (10)

  1. 基板の一方の主表面上に薄膜を成膜させる成膜方法であり、
    基板を準備する工程と、
    前記主表面に沿った方向に対して前記基板を湾曲させる工程と、
    前記基板を湾曲させた状態で、前記基板の一方の主表面上に薄膜を成膜させる工程とを備えている成膜方法。
  2. 前記基板を湾曲させる工程において前記基板を湾曲させた方向と、前記主表面に沿った方向に対して反対方向に、前記基板を湾曲させる工程と、
    前記反対方向に前記基板を湾曲させた状態で、前記基板の一方の主表面上に薄膜を成膜させる工程とをさらに備えている、請求項1に記載の成膜方法。
  3. 前記基板を湾曲させる工程においては、
    成膜させたい前記薄膜を構成する材料の格子定数である第1の格子定数と、前記薄膜が成膜される前記基板の一方の主表面を構成する材料の格子定数である第2の格子定数と、に応じて、前記主表面に沿った方向に対して前記基板を湾曲させる、請求項1または2に記載の成膜方法。
  4. 前記基板を湾曲させる工程においては、
    前記第1の格子定数が、前記第2の格子定数よりも大きければ、前記基板を、前記基板を湾曲させる工程を行なう前の形状よりも、前記一方の主表面側に凸向きの方向に湾曲させ、前記第1の格子定数が、前記第2の格子定数よりも小さければ、前記基板を、前記基板を湾曲させる工程を行なう前の形状よりも、前記一方の主表面側に凹向きの方向に湾曲させる、請求項1〜3のいずれか1項に記載の成膜方法。
  5. 前記基板を湾曲させる工程においては、
    前記第1の格子定数が、前記第2の格子定数よりも大きければ、前記基板を、前記一方の主表面側に凸形状となるように湾曲させ、前記第1の格子定数が、前記第2の格子定数よりも小さければ、前記基板を、前記一方の主表面側に凹形状となるように湾曲させる、請求項1〜3のいずれか1項に記載の成膜方法。
  6. 前記基板を湾曲させる工程においては、前記基板の一方の主表面に対向するように配置された第1の加熱部材と、前記一方の主表面と反対側に位置する前記基板の他方の主表面に対向するように配置された第2の加熱部材との加熱温度を独立に制御して、前記基板を湾曲させる、請求項1〜5のいずれか1項に記載の成膜方法。
  7. 前記基板を準備する工程においては、互いに熱膨張係数の異なる材料からなる複数の層が積層した基板を準備する、請求項1〜6のいずれか1項に記載の成膜方法。
  8. 前記薄膜を成膜させる工程においては、加熱させた前記基板の一方の主表面上に、成膜させたい薄膜を構成する成分の原料ガスを供給する、請求項1〜7のいずれか1項に記載の成膜方法。
  9. 前記原料ガスは有機金属化合物の蒸気を含む、請求項8に記載の成膜方法。
  10. 前記原料ガスはIII族元素の化合物の蒸気を含む、請求項8または9に記載の成膜方法。
JP2008168597A 2008-06-27 2008-06-27 成膜方法 Expired - Fee Related JP5343419B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008168597A JP5343419B2 (ja) 2008-06-27 2008-06-27 成膜方法
CN2009801245094A CN102077319B (zh) 2008-06-27 2009-06-25 膜淀积方法
KR1020117000250A KR20110022041A (ko) 2008-06-27 2009-06-25 성막 방법
EP09770224.5A EP2312616B1 (en) 2008-06-27 2009-06-25 Film deposition method
US13/000,835 US8404571B2 (en) 2008-06-27 2009-06-25 Film deposition method
PCT/JP2009/061633 WO2009157514A1 (ja) 2008-06-27 2009-06-25 成膜方法
TW098121674A TW201009898A (en) 2008-06-27 2009-06-26 Film deposition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168597A JP5343419B2 (ja) 2008-06-27 2008-06-27 成膜方法

Publications (2)

Publication Number Publication Date
JP2010010440A true JP2010010440A (ja) 2010-01-14
JP5343419B2 JP5343419B2 (ja) 2013-11-13

Family

ID=41444577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168597A Expired - Fee Related JP5343419B2 (ja) 2008-06-27 2008-06-27 成膜方法

Country Status (7)

Country Link
US (1) US8404571B2 (ja)
EP (1) EP2312616B1 (ja)
JP (1) JP5343419B2 (ja)
KR (1) KR20110022041A (ja)
CN (1) CN102077319B (ja)
TW (1) TW201009898A (ja)
WO (1) WO2009157514A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131646A (ja) * 2011-12-21 2013-07-04 Sharp Corp 結晶成長装置及び結晶成長方法
JP2016160164A (ja) * 2015-03-05 2016-09-05 日本電信電話株式会社 結晶成長方法
US9910319B2 (en) 2014-09-03 2018-03-06 Samsung Display Co., Ltd. Method of manufacturing curved liquid crystal display panel and apparatus for manufacturing curved liquid crystal display panel
WO2018135422A1 (ja) * 2017-01-17 2018-07-26 国立大学法人名古屋大学 気相成長装置
JP2022528476A (ja) * 2019-04-12 2022-06-10 エピルバック エービー 成長中にウェハの平面性を提供する装置および方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463194B (zh) * 2012-03-30 2014-12-01 Sintai Optical Shenzhen Co Ltd Infrared cutoff filter structure
KR102711233B1 (ko) 2018-08-03 2024-09-30 어플라이드 머티어리얼스, 인코포레이티드 램프헤드에서의 다중구역 램프 제어 및 개별 램프 제어

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251427A (ja) * 1992-03-05 1993-09-28 Nippon Steel Corp 薄膜の形成方法
JP2003197535A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp 気相成長装置および気相成長装置の温度検出方法ならびに温度制御方法
JP2004349402A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体の結晶成長方法、結晶成長装置及びそれらを用いて形成された半導体基板
JP2007214344A (ja) * 2006-02-09 2007-08-23 Sanyo Electric Co Ltd 化合物半導体膜の形成方法
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808674A (en) * 1972-08-10 1974-05-07 Westinghouse Electric Corp Epitaxial growth of thermically expandable films and particularly anisotropic ferro-electric films
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
DE68923890T2 (de) * 1988-02-25 1996-02-22 Japan Res Dev Corp Strahlenoptische Elemente mit Graphit-Schichten.
US5044943A (en) * 1990-08-16 1991-09-03 Applied Materials, Inc. Spoked susceptor support for enhanced thermal uniformity of susceptor in semiconductor wafer processing apparatus
JP3274190B2 (ja) * 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
DE69503285T2 (de) * 1994-04-07 1998-11-05 Sumitomo Electric Industries Diamantwafer und Verfahren zur Herstellung eines Diamantwafers
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
KR100698014B1 (ko) * 2004-11-04 2007-03-23 한국전자통신연구원 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
CN102084464A (zh) * 2008-05-30 2011-06-01 奥塔装置公司 外延迁移堆栈和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251427A (ja) * 1992-03-05 1993-09-28 Nippon Steel Corp 薄膜の形成方法
JP2003197535A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp 気相成長装置および気相成長装置の温度検出方法ならびに温度制御方法
JP2004349402A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体の結晶成長方法、結晶成長装置及びそれらを用いて形成された半導体基板
JP2007214344A (ja) * 2006-02-09 2007-08-23 Sanyo Electric Co Ltd 化合物半導体膜の形成方法
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131646A (ja) * 2011-12-21 2013-07-04 Sharp Corp 結晶成長装置及び結晶成長方法
US9910319B2 (en) 2014-09-03 2018-03-06 Samsung Display Co., Ltd. Method of manufacturing curved liquid crystal display panel and apparatus for manufacturing curved liquid crystal display panel
JP2016160164A (ja) * 2015-03-05 2016-09-05 日本電信電話株式会社 結晶成長方法
WO2018135422A1 (ja) * 2017-01-17 2018-07-26 国立大学法人名古屋大学 気相成長装置
JP2018117005A (ja) * 2017-01-17 2018-07-26 国立大学法人名古屋大学 気相成長装置
JP2022528476A (ja) * 2019-04-12 2022-06-10 エピルバック エービー 成長中にウェハの平面性を提供する装置および方法
JP7581608B2 (ja) 2019-04-12 2024-11-13 ヴェエコ エスアイシー シーブイディ システムズ エービー 成長中にウェハの平面性を提供する装置および方法

Also Published As

Publication number Publication date
CN102077319B (zh) 2012-11-28
US8404571B2 (en) 2013-03-26
TW201009898A (en) 2010-03-01
EP2312616A1 (en) 2011-04-20
EP2312616A4 (en) 2011-09-07
KR20110022041A (ko) 2011-03-04
JP5343419B2 (ja) 2013-11-13
US20110097880A1 (en) 2011-04-28
EP2312616B1 (en) 2013-08-07
WO2009157514A1 (ja) 2009-12-30
CN102077319A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
JP5343419B2 (ja) 成膜方法
JP5274785B2 (ja) AlGaN結晶層の形成方法
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
US20060226414A1 (en) Group III-V nitride-based semiconductor substrate and method of making same
JP4769905B2 (ja) p型AlGaN層の製造方法およびIII族窒化物半導体発光素子
KR101672213B1 (ko) 반도체장치의 제조방법
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP4907476B2 (ja) 窒化物半導体単結晶
JP4467615B2 (ja) 窒化物半導体結晶の成長方法、成長装置、および、プログラム
JP2005536883A (ja) AlGaN単層またはAlGaN多層構造のMBE成長
US20030070610A1 (en) Method and device for producing group III-N, group III-V-N and metal-nitrogen component structures on Si substrates
KR101834802B1 (ko) 반도체 소자
JP2009295685A (ja) 成膜装置
JP2014003056A (ja) 半導体積層構造およびこれを用いた半導体素子
JP2005353680A (ja) エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
KR20090077471A (ko) 질화갈륨 성장용 서셉터 및 질화갈륨 성장 방법
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP2010123818A (ja) 窒化物半導体多層構造体及びその製造方法
JP4578282B2 (ja) アルミニウム系iii族窒化物結晶の製造方法
JP5898347B2 (ja) 発光素子の製造方法
JP2012101977A (ja) 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法
JP2011151422A (ja) p型AlGaN層およびIII族窒化物半導体発光素子
JP2008044842A (ja) Iii−v族窒化物系半導体基板
JP2004111865A (ja) 半導体基板及びその製造方法
JP2007227494A (ja) 発光素子形成用の積層構造体、発光素子、および発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees