CN102077319A - 膜淀积方法 - Google Patents

膜淀积方法 Download PDF

Info

Publication number
CN102077319A
CN102077319A CN2009801245094A CN200980124509A CN102077319A CN 102077319 A CN102077319 A CN 102077319A CN 2009801245094 A CN2009801245094 A CN 2009801245094A CN 200980124509 A CN200980124509 A CN 200980124509A CN 102077319 A CN102077319 A CN 102077319A
Authority
CN
China
Prior art keywords
substrate
film
type surface
lattice constant
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801245094A
Other languages
English (en)
Other versions
CN102077319B (zh
Inventor
桥本信
田边达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102077319A publication Critical patent/CN102077319A/zh
Application granted granted Critical
Publication of CN102077319B publication Critical patent/CN102077319B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种膜淀积方法，所述膜淀积方法能够根据将构成待淀积薄膜的材料的晶格常数来改进界面附近的晶体特性。具体来讲，根据将构成待淀积薄膜的材料的晶格常数与构成一个主表面的材料的晶格常数，相对于沿着在其上要淀积薄膜的一个主表面的方向弯曲衬底。在衬底弯曲的情况下，在衬底的一个主表面上淀积薄膜。

Description

膜淀积方法
技术领域
本发明涉及在衬底的一个主表面上淀积薄膜的膜淀积方法，并且更具体而言，涉及一种利用根据将构成待淀积薄膜的材料的晶格常数而弯曲的衬底来淀积薄膜的膜淀积方法。
背景技术
在例如半导体衬底的一个主表面上生长薄膜以形成半导体元件时通常采用的方法是，将衬底的一个主表面暴露于将构成待淀积薄膜的源气体，同时加热衬底。源气体包括例如将成为阳离子的III族氮化物半导体与将成为阴离子的V族元素的金属有机化合物。通过在已被加热的半导体衬底的主表面上提供这些源气体，薄膜被生长在半导体衬底的一个主表面上。
如上所述生长薄膜的方法被称作化学气相淀积。化学气相淀积是一种外延晶体生长法。例如，当生长(淀积)薄膜时，与构成衬底的材料不同的材料的薄膜可以通过在衬底上进行化学气相淀积来生长。这种通过化学气相淀积生长与构成衬底的材料不同的材料的薄膜的技术被称作异质外延生长。淀积(生长)的膜被称作异质外延膜，并且衬底与淀积膜之间的界面被称作异质界面。如随后将描述的，如本文所用的衬底是指在其上要淀积膜的构件，并且包括其一个主表面上将淀积薄膜的单层衬底以及其一个主表面上已经淀积了一个或多个薄膜层并且薄膜的一个主表面上要淀积另一个薄膜的衬底(所谓的具有外延膜的衬底；下文中被称作外延晶片。)
在如上所述淀积异质外延膜的情况下，例如，如Group III NitrideSemiconductor，第12章(非专利文献1)所示的氮化硅(GaN)晶体上异质外延生长的氮化铟镓(InGaN)薄膜被视为有不太可能不利地实现InGaN与GaN之间界面处组合物中急剧变化的晶体。更具体来讲，在GaN晶体上没有形成所期望组合物的InGaN薄膜，但是当形成厚度为约5nm的InGaN层时，例如，存在具有铟(In)组分特别低的过渡层，并且该层从InGaN与GaN之间的界面在越过厚度的方向上延伸大约1至2nm，由此导致了界面处组分变化的急剧性减小。就诸如GaN晶体上异质外延生长的氮化镓铝(A1GaN)薄膜的另一种材料而言，也会出现类似的过渡层。
上述在异质外延生长期间在界面附近形成的过渡层具有非均匀的组分或者具有较少的组分，其会劣化将使用该异质外延膜制造的半导体元件的特性。因此，执行异质外延生长使得界面处薄膜组分急剧变化，同时防止出现过度层，这对于提高使用该异质外延膜制造的半导体元件的特性是重要的。
例如，Group III Nitride Semiconductor，第8章(非专利文献2)公开了如下方法：当形成异质外延膜的多层结构时，操纵没有死腔的气体换向阀，以瞬时改变源气体的供给，使得对于反应管的气体供给量和对于出口的气体供给量基本上相同，以便造成界面处膜组分的急剧变化。
现有技术文献
专利文献
非专利文献1：Group III Nitride Semiconductor，Chapter 12，由Isamu Akasaki编辑和编写，BAIFUKAN CO.，LTD，1999，p.230-235
非专利文献2：Group III Nitride Semiconductor，Chapter 8，由IsamuAkasaki编辑和编写，BAIFUKAN CO.，LTD，1999，p.147-165
发明内容
本发明要解决的问题
例如，仅通过采用非专利公开文献2中公开的瞬间改变源气体供给的方法，难以在GaN衬底或薄膜上生长具有不同晶格常数的InGaN异质外延膜。通过供给气相三甲基铟(TMIn)、三甲基镓(TMG)和氨气作为源气体，来生长InGaN薄膜。即使供给这些气体，也有可能在GaN上生长具有相同晶格常数的同一类型的GaN。因此，当生长InGaN时，特别在最开始难以捕获In，并且需要时间直到组分稳定为止。结果，在GaN与InGaN之间的界面处不利地出现过渡层，在该过渡层中，组分没有发生急剧变化。
本发明是为了解决上述问题，本发明的目的在于提供一种膜淀积方法，该膜淀积方法能够根据将构成待淀积薄膜的材料的晶格常数来改进界面附近的晶体特性。
解决问题的手段
根据本发明的膜淀积方法是在衬底的一个主表面上淀积薄膜的膜淀积方法。该膜淀积方法包括如下步骤：制备衬底；相对于沿着所述一个主表面的方向弯曲衬底；以及在所述衬底弯曲的情况下，在所述衬底的一个主表面上淀积薄膜。另外，在如上所述执行在衬底的一个主表面上淀积薄膜的步骤之后，所述膜淀积方法还包括如下步骤：相对于沿着所述一个主表面的方向、在所述弯曲所述衬底的步骤中弯曲所述衬底的方向的相反方向上弯曲所述衬底，以及在所述衬底在所述相反方向上弯曲的情况下，在所述衬底的所述一个主表面上淀积所述薄膜。
在此使用的弯曲衬底的步骤是指，当淀积薄膜时，有意相对于沿着主表面的方向弯曲衬底。这造成衬底与薄膜之间界面处组分的急剧变化，这可以提高界面附近的晶体特性。
具体来讲，当形成薄膜时有意相对于沿着一个主表面的方向弯曲衬底的步骤包括如下步骤：根据第一晶格常数和第二晶格常数，相对于沿着所述主表面的方向弯曲所述衬底，所述第一晶格常数是将构成待淀积薄膜的材料的晶格常数，所述第二晶格常数是构成在其上要淀积所述薄膜的所述衬底的所述一个主表面的材料的晶格常数。
更具体地描述上述膜淀积方法。在所述弯曲所述衬底的步骤中，当所述第一晶格常数大于所述第二晶格常数时，相对于执行所述弯曲所述衬底的步骤之前的形状，所述衬底沿向着所述一个主表面突出的方向弯曲。类似地，当所述第一晶格常数小于所述第二晶格常数时，相对于执行所述弯曲所述衬底的步骤之前的形状，所述衬底沿向着所述一个主表面凹陷的方向弯曲。
如上所述，比较将构成待淀积薄膜的材料的晶格常数(第一晶格常数)和构成在其上要淀积薄膜的衬底(包括外延晶片)的主表面的材料的晶格常数(第二晶格常数)，以确定应该弯曲衬底的任一方向。除此之外，当第一晶格常数大于第二晶格常数时，例如，与执行弯曲衬底的步骤之前相比，衬底弯曲成更接近在向着一个主表面的突出方向上的弯曲形状。本文使用的向着一个主表面突出的方向是指，当从衬底的外部观察时，在其上要淀积薄膜的一个主表面弯曲成更接近突出形状的方向。类似地，向着一个主表面凹陷的方向是指，当从衬底的外部观察时，在其上要淀积薄膜的一个主表面弯曲成更接近凹陷形状的方向。因此，在执行弯曲衬底的步骤之前，从衬底的外部观察时，当一个主表面以深凹陷的形状弯曲时，衬底在向着一个主表面突出的方向上弯曲的情况例如包括以使得凹陷形状的曲率减小的方向弯曲(即，更接近突出形状的弯曲)的情况，例如，如图1中的(B)所示。
然而，在所述弯曲所述衬底的步骤中，当所述第一晶格常数大于所述第二晶格常数时，所述衬底更优选地向着所述一个主表面弯曲成突出的形状。更具体来讲，这意味着，作为弯曲的结果，从衬底的外部观察时，在其上要淀积薄膜的主表面被弯曲成突出的形状，如图1中的(C)所示。类似地，当所述第一晶格常数小于所述第二晶格常数时，所述衬底更优选地向着所述一个主表面弯曲成凹陷的形状。更具体来讲，这意味着，作为弯曲的结果，从衬底的外部观察时，在其上要淀积薄膜的主表面被弯曲成凹陷的形状。
图1中的(A)示出执行弯曲衬底的步骤之前衬底的形状的示意性截面图。图1在(B)中示出图1中的(A)所示的衬底被弯曲成向着一个主表面突出的方向的示例性状态的示意性截面图。图1中的(C)示出图(A)所示的衬底被弯曲成向着一个主表面的突出形状的示例性状态的示意性截面图。图1中的(A)所示的衬底10应该向着一个主表面被弯曲成凹陷形状。本文使用的一个主表面应该被设置在附图页的上侧，如图1中的(A)所示。例如，当第一晶格常数大于第二晶格常数时，与图1中的(A)所示的状态相比，衬底被弯曲成更接近在向着一个主表面的突出方向上的弯曲形状。结果，衬底可以被弯曲成使得凹陷形状的弯曲减小，如图1中的(B)所示。当上述第一晶格常数大于第二晶格常数时将衬底向着一个主表面弯曲成突出形状例如是指，进行弯曲，使得当从衬底的外部观察时，在其上要淀积薄膜的一个主表面具有突出的形状，如图1中的(C)所示。
通过当(通过异质外延生长)淀积与衬底具有不同晶格常数的材料时进行弯曲，如上所述地弯曲衬底的步骤增大或减小表示晶胞之间间隔的晶格常数，使得第二晶格常数变得大致更接近第一晶格常数。这使得界面处薄膜的组分能够发生急剧变化。结果，可以改进界面附近的晶体特性和薄膜质量。
作为本文弯曲衬底的方法，优选地采用通过独立控制第一加热构件和第二加热构件的加热温度来弯曲所述衬底的方法，所述第一加热构件被设置成面对所述衬底的所述一个主表面并且所述第二加热构件被设置成面对所述衬底的与所述一个主表面相反的另一个主表面。更具体来讲，当第一晶格常数大于第二晶格常数时，例如，控制第一加热构件和第二加热构件的温度，使得第一加热构件的温度高于第二加热构件的温度。类似地，当第一晶格常数小于第二晶格常数时，控制第一加热构件和第二加热构件的温度，使得第一加热构件具有的温度低于第二加热构件的温度。如以下将描述的，衬底翘曲的方向根据衬底加热的方向来变化。优选地，利用这个特性来弯曲衬底。
在根据本发明的膜淀积方法中，在制备衬底的步骤中，可以制备具有堆叠的多个层的衬底，这多个层由彼此具有不同热膨胀系数的材料制成。然后，与通常单层衬底相比，能够增大弯曲的程度。因此，在(通过异质外延生长)淀积与衬底具有不同晶格常数的材料的情况下，界面处的组分会发生急剧变化。结果，可以改进界面附近的晶体特性和膜质量。
在淀积所述薄膜的步骤中，将构成待淀积薄膜的成分的源气体供给到已加热的所述衬底的所述一个主表面上。然后，供给到衬底主表面上的源气体经历热解过程，使得在衬底主表面上可以形成(淀积)晶体(薄膜)。源气体可以包括金属有机化合物蒸气。更具体来讲，源气体包括III族元素化合物蒸气。
本发明的效果
根据本发明的膜淀积方法，在淀积由与构成衬底的材料具有不同晶格常数的材料制成的薄膜的情况下，界面处的组分会发生急剧变化。结果，可以改进界面附近的晶体特性和膜质量，使得可以改进将使用该膜制造的半导体元件的特性。
附图说明
图1在(A)中示出执行弯曲衬底的步骤之前衬底的形状的示意性截面图；在(B)中示出(A)所示的衬底在向着一个主表面突出的方向上弯曲的示例性状态；以及在(C)中示出图(A)所示的衬底被弯曲成向着一个主表面的突出形状的示例性状态的示意性截面图。
图2是总体示出在本发明的实施例中利用化学气相淀积的膜淀积装置的内部的示意性截面图。
图3示意性示出由位于衬底下方的加热器进行加热时衬底的翘曲。
图4示意性示出由位于衬底上方的加热器进行加热时衬底的翘曲。
图5示意性示出用于呈现在衬底的一个主表面上淀积具有晶格常数大于构成衬底的材料的晶格常数的材料的薄膜的状态的图像的晶胞。
图6是用于呈现图5所示的各个材料彼此接合的状态的图像的示意图。
图7示意性示出用于呈现在衬底的一个主表面上淀积具有晶格常数小于构成衬底的材料的晶格常数的材料的薄膜的状态的图像的晶胞。
图8是用于呈现图7所示的各个材料彼此接合的状态的图像的示意图。
图9是示出本发明的膜淀积方法工序的流程图。
图10是总体示出具有控制加热器温度的控制器的膜淀积装置201的内部的示意性截面图。
图11是本发明的第一实例中的异质外延结构的示意性截面图。
图12是本发明的第二实例中的异质外延结构的示意性截面图。
图13是本发明的第三实例中的异质外延结构的示意性截面图。
图14是具有在与其上要淀积多层结构的一个主表面相反的一个主表面上淀积硅氧化物膜的蓝宝石衬底的示意性截面图。
图15是示出衬底83加热、膨胀和弯曲的状态的示意性截面图。
图16是在与其上要淀积多层结构的一个主表面相反的一个主表面上淀积镍薄膜的蓝宝石衬底的示意性截面图。
图17是示出衬底84由于加热而膨胀并弯曲的状态的示意性截面图。
图18是总体示出利用化学气相淀积的传统上采用的膜淀积装置的内部的示意性截面图。
具体实施方式
实施例
首先，将描述本发明的膜淀积方法的原理。如图2所示，根据本发明实施例的利用化学气相淀积的膜淀积装置200包括加热器7，该加热器7作为第一加热构件设置在基座1上方，衬底10放置在基座1上，以便面对基座1的上主表面，并且加热夹具6插入在其间。如图2所示，作为第二加热构件的加热器2还位于基座1下方。本文所用的“主表面”是指衬底10、基座1等的表面中具有最大面积的一个表面，其在沿着水平方向的方向上放置。本文所用的“面对”包括在两个构件之间插入另一个构件的情况，例如，加热器7位于基座1上方而加热夹具插入在其间。
在如非专利文献2所公开地加热半导体衬底以进行异质外延生长的每个方法中，要加热的半导体衬底被放置在基座上。然后，通过诸如RF加热、电阻加热、红外线灯加热等方法对基座加热。由于非专利文件2中公开的基座用作进行加热的加热器，因此是从下方对半导体衬底加热。当以此方式相对于沿着主表面的方向仅从一侧加热时，半导体衬底由于相对于沿着主表面的方向其上侧和下侧的温度差而发生翘曲和弯曲。
当用位于衬底10下方的加热器8从下方对衬底10加热时，衬底10面对加热器8的下主表面被加热的程度得高于不面对加热器8的上主表面，从而表现出延展性。结果，如图3所示，下主表面延伸，以及由此压缩应力施加到上主表面。相反，拉伸应力相对于上主表面施加到下主表面，使得衬底10翘曲成向下突出的形状。相反，当从上方对衬底10加热时，上主表面延伸，以及压缩应力因此施加到下主表面，使得衬底10翘曲成向上突出的形状，如图4所示。
因此，当如非专利文件2公开的那样，半导体衬底被放置在基座上并且被基座加热时，例如，相对于沿着主表面的方向，从下方对半导体衬底加热。因此，半导体衬底翘曲成向下突出的形状。以此方式，由于执行特定异质外延生长的生长条件，所述生长条件包括例如源气体的量、压力、温度(应用到装置的电功率)等，导致半导体衬底相对于沿着主表面的方向发生翘曲。
如以上参照图3和图4描述的，当衬底被加热时，衬底的翘曲方向和翘曲量根据加热方向变化。这就意味着，控制加热方向可以因此控制衬底的翘曲方向和翘曲量。为此，例如，加热器7和加热器2被设置为在如图2所示的上述膜淀积装置200中，该加热器7面对位于基座1上方的衬底10的一个(上)主表面，该加热器2相对于衬底10的主表面面对衬底10的与加热器7相反的另一个(下)主表面。然后，可以从衬底10的上侧主表面或者从衬底10的下侧主表面加热衬底10。因此，可以通过控制加热器7和2的输出(加热温度)来控制衬底10的翘曲方向和翘曲量。
当通过在砷化镓(GaAs)衬底的一个主表面上进行异质外延生长来淀积砷化铟镓(InGaAs)薄膜时，例如衬底相对于沿着主表面的方向、向着淀积的InGaAs薄膜翘曲成突出的形状。
如图5所示，较大晶胞92(在附图中在横向方向上较宽)接合到具有较小晶格常数的较小晶胞91(在附图中在横向方向上较窄)的一个主表面上，也就是说，接合到作为图5中的较小晶胞91的上侧的晶轴之上，其中较大晶胞92具有的晶格常数大于较小晶胞91的晶格常数。随后，具有较大晶格常数的较大晶胞92开始接合成使得晶轴具有的长度与具有较小晶格常数的较小晶胞91的长度相同。结果，如图6所示，较大晶胞92和较小晶胞91向着较大晶胞92翘曲并弯曲成突出形状。因此，当在GaAs衬底上淀积具有晶格常数大于GaAs的晶格常数的InGaAs薄膜时，衬底向着InGaAs薄膜被弯曲成突出形状。
为此，在GaAs衬底上淀积InGaAs薄膜的情况下，例如，优选地通过以下步骤执行InGaAs淀积：加热被设置成面对GaAs衬底的在其上要淀积InGaAs的一个主表面，以预先使GaAs衬底成为突出形状，即，使GaAs衬底相对于沿着主表面的方向、向着在其上要淀积InGaAs的表面翘曲。这是因为在要淀积InGaAs的这侧的、在其上要淀积InGaAs的GaAs最外表面的晶格常数由于在突出方向上明显的翘曲而增大，从而InGaAs的晶格常数之差大体减小。这允许InGaAs尽可能容易地急剧淀积在GaAs上。如所示的，通过加热，可以预先使GaAsInGaAs急剧淀积在GaAs上，从而可以改进界面处的特性。
如图7所示，较小晶胞94接合到具有较大晶格常数的较大晶胞93的一个主表面上，即，接合到作为图7中较大晶胞93的上侧的晶轴之上，较小晶胞94具有的晶格常数小于最大晶胞93的晶格常数。随后，具有较小晶格常数的较小晶胞94开始接合，使得晶轴具有的长度与具有较大晶格常数的较大晶胞93的长度相同。结果，如图8所示，较小晶胞92和较大晶胞93向着较小晶胞94翘曲并弯曲成凹陷形状。
如上所述，当淀积异质外延膜时，除了控制源气体的流动和它们供给的变化之外，通过控制加热衬底的方向以由此控制在其上要淀积薄膜的衬底的翘曲方向，界面处薄膜的组分可以更急剧地改变。结果，可以改进靠近界面的晶体特性和膜质量。例如，可以改进将由异质外延膜制造的半导体元件的电特性，例如沟道迁移率。
现在，将详细描述根据本发明的膜淀积方法。如图9所示，首先执行用于制备衬底的步骤(S10)。更具体来讲，该步骤用于通过外延生长制备在其上希望淀积膜(在其上要淀积膜)的衬底。
本文所用的衬底是指在其上要淀积膜的构件，并且包括其一个主表面上要淀积薄膜的单层衬底以及其一个主表面上已经淀积了一个或多个薄膜层并且薄膜的一个主表面上要淀积另一个薄膜的衬底(所谓的具有外延膜的衬底；下文中被称作外延晶片)。本文所用的衬底还可以包括例如其一个主表面上(通过与外延生长不同的方法)堆叠一个或多个薄膜层的衬底，所述一个或多个薄膜层由具有的热膨胀系数与构成衬底的材料的热膨胀系数不同的材料制成。
上述单层衬底包括例如蓝宝石衬底、硅衬底等等。可替选地，可以使用诸如GaN、碳化硅(SiC)、氮化铝(A1N)或氮化铝镓(A1GaN)的化合物半导体的晶片(衬底)。在其一个主表面上已淀积了一个或多个薄膜层的衬底(外延晶片)包括例如在其一个主表面上淀积了GaN薄膜的蓝宝石衬底(所谓的GaN模板)。
然后，执行弯曲衬底的步骤(S20)。更具体来讲，首先，在上述膜淀积装置200的基座1顶部上放置在其上要淀积膜的衬底10。然后，膜淀积装置200的加热器7和2的输出(加热温度)被控制成使得衬底10相对于沿着主表面的方向、在期望的方向上弯曲。本文所用的弯曲衬底的步骤是指，当淀积薄膜时，故意将衬底相对于沿着主表面的方向弯曲。
膜淀积装置200中的内部最高部分(上侧)处设置的模块5发射的激光可以用于测量随后将描述的衬底的曲率或翘曲，即，相对于沿着衬底10的主表面的方向的弯曲程度。
要注意的是，加热夹具6、加热器7和流动通道3被示出为在图2中在横向方向上是部分不连续的，用于容易地呈现模块5发射的激光透射到衬底10的主表面上的图像。可以使用由在横向方向上连续延伸的加热夹具6和加热器7实现的任何构件，只要该构件可以透射激光即可。图2是截面图，并且加热夹具6、加热器7和流动通道3实际上构成单个构件。要注意的是，虽然在图2中来自模块5的激光从上方发射，但是激光也可以从流动通道3侧倾斜地发射。在这种情况下，加热夹具6和加热器7不需要被加工成如图2所示在横向方向上不连续。
如之前所描述的，基座1是在其上放置了衬底10的构件。另外，基座1和加热夹具6都用于将加热器的热均匀地传导至衬底10。更具体来讲，加热夹具6将加热器7产生的热均匀传递至衬底10，并且基座1将加热器2产生的热均匀传递至衬底10。例如，基座1和加热夹具6都由被碳化硅(SiC)薄膜涂覆的碳(C)制成。具有高导热率和高耐热性的碳化硅可以将热平稳地传递至衬底10。要注意的是，除了上述材料之外，例如，石英、蓝宝石、SiC、涂覆有热解碳的碳、氮化硼(BN)或碳化钽(TaC)可以用作基座1和加热夹具6的材料。
步骤(S20)用于根据将构成待淀积薄膜的材料的晶格常数(第一晶格常数)和构成衬底的在其上要淀积薄膜的一个主表面的材料的晶格常数(第二晶格常数)，将衬底相对于沿着主表面的方向弯曲。要注意的是，对于本文使用的构成衬底的一个主表面的材料而言，当衬底是单层衬底时，构成衬底的材料的晶格常数是第二晶格常数。然而，从以上的描述中，就例如其一个主表面上已淀积一个或多个薄膜层的衬底(外延晶片)而言，随后在其上要淀积薄膜的最上方薄膜的主表面是淀积薄膜的表面(衬底的主表面)，并且构成在其上淀积薄膜的该表面的材料的晶格常数是第二晶格常数。
比较第一晶格常数和第二晶格常数，以确定应该弯曲衬底的方向。当第一晶格常数大于第二晶格常数时，加热器7和加热器2的温度被控制成使得加热器7的温度高于加热器2，加热器7作为第一加热构件被设置成面对衬底10的一个主表面(在其上要淀积膜；附图中的上侧处)，加热器2作为第二加热构件被设置成面对衬底10的与所述一个主表面相反的另一个主表面(附图中的下侧)。当第一晶格常数小于第二晶格常数时，加热器7和2的温度被控制成使得加热器7的温度低于加热器2的温度。
更具体来讲，当第一晶格常数大于第二晶格常数时，图4所示的衬底10的上述状态是优选的。例如，由加热器8从上方加热的步骤对衬底10施加了力，所述力将衬底10在向着衬底10的一个主表面(在其上要淀积膜，在上侧处)突出的方向上弯曲，使得衬底优选地相对于执行弯曲衬底10的步骤之前的形状弯曲成向上突出的形状。例如，如果衬底10在加热衬底10的步骤之前的初始状态下以大曲率在向上凹陷的方向上弯曲，则如图4所示由加热器8从上方加热的步骤不会造成衬底10成为向上突出的形状。在这种情况下，衬底10优选地至少在向上突出的方向上弯曲，以减小在凹陷方向上的弯曲的曲率，以由此形成与初始状态相比更接近突出形状的状态。在这种情况下，如图4所示，衬底10优选地被从上方加热，即，例如，仅被加热器7(参见2)加热，从而在向上突出的方向上弯曲。可替选地，可以独立地控制这两个加热器的加热温度，使得加热器7的加热温度高于加热器2的加热温度。
类似地，当第一晶格常数小于第二晶格常数时，图3所示的衬底10的上述状态是优选的。例如，由加热器8从下方加热的步骤对衬底10施加了力，所述力将衬底10在向着衬底10的一个主表面(在其上要淀积膜，在上侧处)凹陷的方向上弯曲，使得衬底10优选地相对于执行弯曲衬底10的步骤之前的形状弯曲成向上凹陷的形状。例如，如果衬底10在加热衬底10的步骤之前的初始状态下以大曲率、在向上突出的方向上弯曲，则如图4所示由加热器8从下方加热的步骤不会造成衬底10成为向上凹陷的形状。在这种情况下，衬底10优选地至少在向上凹陷的方向上弯曲，以减小在突出方向上的弯曲的曲率，以由此致使与初始状态相比更接近凹陷形状的状态。在这种情况下，如图3所示，衬底10优选地被从下方加热，即，例如，仅被加热器2(参见2)加热，从而在向上凹陷的方向上弯曲。可替选地，可以独立地控制这两个加热器的加热温度，使得加热器7的加热温度低于加热器2的加热温度。
图10所示的膜淀积装置201具有其中将控制器30添加到膜淀积装置200的结构，该控制器30控制加热器7和加热器2的温度，加热器7作为第一加热构件被设置成面对衬底10的一个主表面，加热器2作为第二加热构件被设置成面对衬底10的与所述一个主表面相反的另一个主表面。控制器30接合到模块5，从而能够实时地独立控制加热器7和2的温度，使得根据模块5测量到的衬底10在沿主表面的方向上的曲率的结果，衬底10的曲率以及翘曲方向和翘曲量变成预定方向和值。连接到模块5的控制器30被连接到加热器7和2，以实时地独立控制加热器7和2的加热温度，由此造成面对衬底10的一个主表面的区域与面对另一个主表面的区域之间的温度差。这样将例如致使图3或图4所示的状态，衬底10的曲率以及翘曲方向和翘曲量将得以控制。结果，衬底10的曲率以及翘曲方向和翘曲量变成预定方向和值。
例如，可以通过原位监控器来实现用于测量表示弯曲程度的衬底10的曲率的模块5。可以通过商购获得的监控器来实现用于在膜淀积过程中测量衬底10的曲率(翘曲度)的模块5(原位监控器)。一些模块5在单个点处测量衬底的曲率，而另一些能够测量衬底10的翘曲形状。本文可以使用任何这种装置。可替选地，可以使用其他装置。为了在膜淀积之后测量衬底10的翘曲度，可以使用任何上述装置，并且还可以另外地使用例如轮廓曲线仪和表面粗糙度测试仪。然而，由于图9所示的步骤(S20)和以下将详细描述的步骤(S30)或者从步骤(S20)至步骤(S30)的过渡是膜淀积装置中的生长过程，当使用轮廓曲线仪和表面粗糙度测试仪时，优选地使用能够在膜淀积装置200(或膜淀积装置201)内进行测量的机制。
现在执行淀积薄膜的步骤(S30)。更具体来讲，在如上所述的步骤(S20)中独立控制膜淀积装置200(或膜淀积装置201)中设置的用于加热衬底10的两个加热器的加热温度，使得在衬底10的一个主表面上，淀积由具有的晶格常数与衬底10的所述一个主表面的晶格常数不同的材料制成的异质外延膜，并且衬底10在期望的方向上弯曲期望的量。
在膜淀积装置200中提供的用于加热衬底10的两个加热器的加热温度被独立地控制以控制衬底10的曲率以及翘曲方向和翘曲量的情况下，加热衬底10。在保持衬底加热同时弯曲的状态时，具有将构成待淀积薄膜的成分的源气体被供给到衬底10的一个主表面上。随后，供给到衬底10的一个主表面上的源气体经历热解过程，使得在衬底10的主表面上可以形成晶体(薄膜)。
如上述图2和图10所示，流过源气体的流动通道3在膜淀积装置200或膜淀积装置201中设置在基座1上方。将构成薄膜的成分的源气体通过设置在流动通道3的一端(上游侧)处的源气体喷嘴4流入到流动通道3，同时加热器7和2加热放置在其上的基座1和衬底10，使得衬底10的一个主表面(图2或10所示的上主表面)暴露于源气体。然后，由供给的源气体制成的薄膜淀积在已加热的衬底10的主表面上。
流动通道3是设置用于将源气体供给到衬底10的主表面上的管路。例如，使用石英作为该流动通道3的材料。可替选地，可以使用涂覆有SiC薄膜的碳、蓝宝石、SiC、涂覆有热解碳的碳、BN、TaC、SUS或镍(Ni)。将构成待淀积薄膜的源气体通过源气体喷嘴4被供给到流动通道3。在这个阶段，当用加热器7和2加热衬底10时，供应到衬底10的主表面上的源气体会经历热解过程，以在衬底10的主表面上形成晶体(薄膜)。
例如，假设用蓝宝石衬底(c平面)实现衬底10，以在蓝宝石衬底的一个主表面上形成III族半导体薄膜。在这种情况下，通过向将构成薄膜的金属添加甲基(-CH3)而获得的、由在常规温度下具有高蒸气压力的液态或固态金属有机化合物的蒸气来实现通过源气体喷嘴4供给到衬底10的主表面上的气体，以及使用非金属材料的氢化物气体。通过采用金属有机气相外延(MOVPE)将这些气体喷涂到已加热的衬底10的主表面上，以使气体发生热解，由此获得半导体晶体，从而可以在衬底10的主表面上淀积III族化合物半导体薄膜。如上所述，执行用加热器加热的步骤造成供给的气体发生热解，从而淀积晶体作为薄膜。
可替选地，可以采用气相外延生长(VPE)，其中，使用氯化物气体作为通过源气体喷嘴4供给到衬底10的主表面上的气体。具体来讲，使用非金属材料的氯化物气体和氢化物气体的气相外延生长被称作氢化物气相外延生长(H-VPE)。这些源气体被喷涂到已加热的衬底10的主表面上，以造成热解，由此获得半导体晶体。对于膜淀积装置200，可以采用上述MOVPE、VPE和H-VPE中的任一种。在任一情况下，当要淀积III族元素半导体化合物的薄膜时，例如，III族元素化合物的蒸气优选地通过源气体喷嘴4供给。
要注意的是，在许多情况下，不仅单层而且由不同材料制成的两层或更多层实际通过上述膜淀积方法来淀积。因此，相对于沿主表面的方向，在与弯曲衬底的步骤(S20)中已弯曲衬底的方向相反的方向上，可以再次执行弯曲衬底的步骤(S20)，并且可以再次执行在衬底的一个主表面上淀积薄膜的步骤(S30)，并且衬底，即，外延晶片在相反方向上弯曲。例如，考虑如下情况：具有上述大于第二晶格常数的第一晶格常数(称作α)的材料被外延生长为薄膜，然后在外延生长的薄膜的一个主表面上，具有小于α(第二晶格常数)的第一晶格常数(称作β)的材料被外延生长为薄膜。在这种情况下，当淀积具有晶格常数α的第一薄膜时，仅用图2所示的加热器7执行膜淀积，例如，该加热器7被加热以致使图4所示的状态。当具有晶格常数β的薄膜要淀积在其上时，仅用图2所示的加热器2来执行膜淀积，例如，该加热器2被加热以致使图3所示的状态，这是因为β＜α。以此方式，优选地，重复通过改变用于加热衬底10的加热器的类型以及加热器的加热温度来弯曲衬底的步骤(S20)和淀积薄膜的步骤(S30)，以堆叠由不同材料制成的两层或多层异质外延膜。
当异质外延膜淀积在衬底10上并且采用上述膜淀积方法控制翘曲方向和翘曲量时，在淀积的异质外延膜与在其上淀积了膜的衬底主表面之间界面处，薄膜组分会发生急剧变化。结果，可以改进界面附近的晶体特性和膜质量。
第一实例
采用金属有机气相外延(MOVPE)，通过异质外延生长来制备以下将描述的异质外延膜的堆叠结构(异质外延结构)的样品。如图11所示，在1英寸直径的蓝宝石衬底11上淀积25nm厚的低温GaN 21。在其上淀积3μm厚的GaN 22。另外，在其上淀积10nm厚的GaN 22，并且在其上淀积具有15％的铟(In)组分的InGaN 52的3nm厚的薄膜，然后淀积10nm厚的GaN 22。获得具有上述堆叠结构的单量子阱。即，按照从最外层到衬底的次序，在此获得的单量子阱包括GaN(10nm)/InGaN(15％的In组分，3nm)/GaN(10nm)/GaN(3μm)/低温GaN(25cm)/蓝宝石衬底。在此，制备了上述单量子阱的三种样品。
如图18所示，利用化学气相淀积的传统上采用的膜淀积装置100包括作为加热构件的加热器2，该加热器2只相对于沿在其上要放置衬底10的基座1的主表面的方向位于下侧(位于面对与图18中放置衬底10侧相反的主表面侧)。膜淀积装置100在这个方面不同于膜淀积装置200。
使用膜淀积装置100通过膜淀积获得样品1-1。更具体来讲，通过从下方加热衬底10来淀积所有的外延膜，以形成上述的单量子阱。至于样品1-2，通过使用膜淀积装置200(用加热器2)从下方加热衬底10来淀积所有的外延膜，以形成上述的单量子阱。膜淀积装置200还用于样品1-3，通过用加热器2从下方加热衬底10，在蓝宝石衬底11的一个主表面上淀积低温GaN 21(25nm厚)并且在其上淀积GaN 22(3μm厚)。通过用加热器7从上方加热衬底10，在其上淀积包括GaN22(10nm)、InGaN 52(3nm，15％的In)和GaN 22(10nm)的单量子阱。
淀积膜以获得样品1-1、1-2和1-3的各个单量子阱的条件是，使得衬底10具有750℃的温度并且源气体的压力是常规压力。虽然没有在膜淀积装置100和200中所示，但是用模块5实时测量衬底10的曲率，同时由膜淀积装置201中所示的控制器30控制加热器(加热器7和2)的加热温度。还实时测量翘曲方向和翘曲量。
当获得样品1-1和1-2时，在淀积所有外延膜期间，衬底10向着加热器7弯曲成凹陷形状，因为加热是相对于沿衬底10主表面的方向从下方(在加热器2侧)进行的。当获得样品1-3时，因为从下方对衬底10进行加热，所以在淀积蓝宝石衬底11的一个主表面上的低温GaN21(25nm厚)并在其上淀积GaN 22(3μm厚)时，衬底10向着加热器7弯曲成凹陷形状。然而，在淀积随后的单量子阱期间，从上面对衬底10进行加热，使得在InGaN 52的淀积期间，衬底10的翘曲方向发生改变并向着加热器7反转成突出形状。在反转后，衬底10向着加热器7弯曲成突出形状。
基于图10和以上描述，为了实现界面处薄膜的组分急剧变化，在将构成待淀积薄膜的材料的第一晶格常数大于构成衬底的主表面(在其上要淀积薄膜)的材料的第二晶格常数时，用在衬底10上方设置的加热器7进行加热是优选的。当第一晶格常数小于第二晶格常数时，用在衬底10下方设置的加热器2进行加热是优选的。因为InGaN 52具有的晶格常数大于GaN 22的晶格常数，所以可以说，例如在样品1-3中用在衬底10上方设置的加热器7进行加热是优选的，尤其是当淀积InGaN 52时。
通过使用高分辨率RBS或截面TEM，对如上所述获得的三种样品进行GaN 22(10nm)与在其上淀积的InGaN 52(3nm，15％的In)之间的界面附近的In组分的组分急剧性的评价。还使用X射线反射率测量(XRR或GIXA)，通过X射线干涉测量法来评价界面急剧性。另外，使用He-Cd激光器进行PL评价，PL评价是通过检验通过半导体的光发射来评价半导体材料的方法。以下在表1中示出这些结果。例如，表1中的样品号1-1代表上述的样品1-1。
[表1]
Figure BPA00001280387800191
从表1所示的关于界面附近组分急剧性作为In组分的急剧性的数据，可以确定随着过渡层宽度减小获得更急剧性的界面。表1示出：与通过一直借助于用衬底10下方的加热器2进行加热而没有控制加热器的加热进行膜淀积获得的样品1-1和1-2相比，在通过用衬底10上方的加热器7进行加热来淀积InGaN 52的情况下，通过膜淀积获得的样品1-3具有宽度更小的过渡层和更好的急剧性。作为借助于XRR测量到的界面急剧性的评价的结果，具有改进的In急剧性的样品1-3还被评价为“非常好”，而样品1-1和1-2被评价为“好”。表1还示出：至于在假设样品1-1的PL强度评价结果为1的情况下的样品1-2和1-3的PL强度相对结果，样品1-3显著优于样品1-1和1-2。对于界面急剧性的“好”的评价结果具体代表界面具有的粗糙度大约为1至2nm的情况，以及“非常好”具体代表界面具有的粗糙度小于1nm的情况。
基于以上结果，当使用能够控制衬底10的翘曲方向的膜淀积装置200(MOVPE炉)来淀积InGaN薄膜时，尽管传统上衬底10沿向着加热器7凹陷的方向上弯曲(弯曲成凹陷形状)，但是在向着加热器7突出的方向上弯曲(弯曲成突出的形状)的衬底10的界面急剧性和PL强度可以被改进。由此，控制衬底10的翘曲方向可以使界面处薄膜的组分发生急剧变化。结果，可以改进界面附近的晶体特性和膜质量。
在MOVPE中，例如，通过使三甲基铟(TMIn)气体、三甲基镓(TMG)气体和氨气，通过膜淀积装置200的源气体喷嘴4供给，可以在衬底10上外延生长InGaN 52的薄膜。然而，有可能在GaN薄膜上生长具有相同晶格常数的同一种类的GaN。因此，当生长InGaN时，特别在最开始难以捕获In，并且需要时间直到组分稳定为止。结果，制备的InGaN过渡层具有的In组分(密度)低于设计值。因此，将在向着加热器7突出的方向上翘曲的弯曲衬底10由于在突出方向上的明显翘曲将增大在其上要淀积薄膜的最外侧表面的晶格常数，使得InGaN的晶格常数与GaN的晶格常数之差减小。这允许In更有可能被捕获并且允许尽可能容易地在GaN上急剧地淀积InGaN。结果，In组分的急剧性提高。据认为，作为In组分的急剧性提高的结果，对于XRR测量到的界面急剧性以及进一步对PL强度，还可以获得改进的结果。
就堆叠了两层或更多层量子阱的多量子阱结构而言，获得与如上所述的单层量子阱情况类似的效果。
根据生长GaN 22(3μm厚)的条件，在淀积GaN 22时，衬底会明显翘曲成凹陷形状。即使利用加热器加热从仅用衬底10下方的加热器2加热的状态变成仅用衬底10上方的加热器7加热的状态，也可以使衬底不成为突出形状，尽管凹陷的翘曲可以减小。在此情况下，与在GaN 22(3μm厚)之后还用衬底10下方的加热器2加热以生长量子阱相比，用衬底10上方的加热器7加热以生长量子阱可以实现更有利的特性。
第二实例
在第二实例中，也采用金属有机气相外延(MOVPE)，通过异质外延生长以下将描述的异质外延膜的堆叠结构(异质外延结构)的样品。如图12所示，在1英寸直径的蓝宝石衬底11的一个主表面上淀积25nm厚的低温GaN 21。在其上淀积3μm厚的GaN 22。另外，在其上淀积25nm厚的AlGaN 42薄膜，其具有25％的铝(Al)组分。获得具有上述堆叠结构的异质外延膜的堆叠结构，称作AlGaN/GaN/HEMT(高电子迁移率晶体管)。即，按照从最外层到衬底的次序，在此获得的单量子阱包括AlGaN(25nm，25％的Al)/GaN(3μm)/低温GaN(25nm)/蓝宝石衬底。在此，制备了上述堆叠结构的三种样品。
使用膜淀积装置100，通过膜淀积来获得样品2-1。更具体来讲，通过从下方加热衬底10来淀积所有的外延膜，以形成上述的堆叠结构。至于样品2-2，通过使用膜淀积装置200(用加热器2)从下方加热衬底10来淀积所有的外延膜，以形成上述的堆叠结构。膜淀积装置200还用于样品2-3，以通过用加热器2从下方加热衬底10，在蓝宝石衬底11的一个主表面上淀积低温GaN 21(25nm厚)并且在其上淀积GaN 22(3μm厚)。通过利用加热器7从上方加热衬底10，在其上淀积包括AlGaN 42(25nm，25％的Al)层的堆叠结构。
淀积膜以获得样品2-1、2-2和2-3中的AlGaN层的条件是，使得衬底10具有1050℃的温度并且源气体的压力是常规压力。与用于获得样品1-1、1-2和1-3的膜淀积相类似，用模块5来实时测量衬底10的曲率。还实时测量翘曲方向和翘曲量。
因为AlGaN 42具有的晶格常数小于GaN 22的晶格常数，所以理论上可以说，例如，尤其当淀积AlGaN 42时，如在样品2-1和2-2中一样，优选地用在衬底10下方设置的加热器2进行加热。
通过使用高分辨率RBS或截面TEM，对如上所述获得的三种样品进行GaN 22(3μm)与AlGaN 42(25nm，25重量％的Al)之间的界面附近的Al组分的组分急剧性的评价。还借助于X射线反射率测量(XRR或GIXA)，通过X射线干涉测量法来评价界面急剧性。另外，使用Hall测量来评价半导体中的诸如电子的载流子的迁移率和堆叠结构的薄层电阻。以下在表2中示出这些结果。
[表2]
Figure BPA00001280387800221
根据表2所示的关于界面附近组分急剧性作为Al组分的急剧性的数据，可以确定随着过渡层宽度减小获得更加急剧性的界面。表2示出：与由通过用衬底10上方的加热器7加热而淀积的AlGaN 42获得的样品2-3相比，通过仅利用衬底10下方的加热器2进行加热来淀积AlGaN 42的情况下，通过膜淀积获得的样品2-1和2-2具有宽度更小的过渡层和更好的急剧性。作为借助于XRR测量到的界面急剧性的评价的结果，具有改进的Al急剧性的样品2-1和2-2还被评价为“非常好”，而样品2-3被评价为“好”。表2还示出：与样品2-3相比，样品2-1和2-2还具有更好的诸如电子的载流子的迁移率结果。与样品2-3相比，样品2-1和2-2还具有更低的薄层电阻。
基于以上结果，当使用能够控制衬底10的翘曲方向的膜淀积装置200(MOVPE炉)来淀积AlGaN薄膜时，可以改进在向着加热器7凹陷的方向弯曲(弯曲成凹陷的形状)的、由加热器2加热的衬底10能够在界面急剧性和载流子迁移率等方面得到提高，尽管传统上衬底10当被加热器7加热时在向着加热器7突出的方向上弯曲(弯曲成突出形状)。由此，控制衬底10的翘曲方向可以使界面处薄膜的组分发生急剧变化。结果，可以改进界面附近的晶体特性和膜质量。
在MOVPE中，例如，通过使三甲基铝(TMA)气体、三甲基镓(TMG)气体和氨气，通过膜淀积装置200的源气体喷嘴4供给，可以在衬底10上外延生长AlGaN 42的薄膜。然而，有可能在GaN薄膜上生长具有相同晶格常数的同一种类的GaN。因此，当生长AlGaN时，特别在最开始难以捕获Al，并且需要时间直到组分稳定为止。结果，制备具有Al组分(密度)低于设计值的AlGaN过渡层。因此，将在向着加热器7凹陷的方向翘曲的弯曲衬底10由于在凹陷方向上的明显翘曲而将减小在其上要淀积薄膜的最外侧表面的晶格常数，使得AlGaN的晶格常数与GaN的晶格常数之差减小。这允许Al更有可能被捕获并且允许尽可能容易地在GaN上急剧地淀积AlGaN。结果，Al组分的急剧性提高。据认为，由于Al组分的急剧性提高，对于借助于XRR测量到的界面急剧性以及进一步对于载流子迁移率，还可以获得提高的结果。
第三实例
为了检验当第一实例和第二实例中制备的堆叠结构应用于发光LED时获得的效果，通过利用金属有机气相外延(MOVPE)外延生长来制备以下将描述的异质外延膜的堆叠结构(异质外延结构)的样品。如图13所示，在1英寸直径的蓝宝石衬底11的一个主表面上淀积25nm厚的低温GaN 21。在其上淀积3μm厚的n+GaN 23。另外，顺序在其上淀积10nm厚的n+GaN 23、具有15％的铟(In)组分的3nm厚的InGaN52、10nm厚的GaN 22、20nm厚的p-AlGaN 46、20nm厚的pGaN 26和20nm厚的p+GaN 25的薄膜。获得标准LED结构，所述标准LED结构使用具有上述堆叠结构的单量子阱。即，按照从最外层到衬底的次序，在此获得的单量子阱包括p+GaN(20nm)/p-GaN(20nm)/p-AlGaN(20nm)/GaN(10nm)/InGaN(15％的In，3nm)/n+GaN(10nm)/n+GaN(3μm)/低温GaN(25nm)/蓝宝石衬底。在此，制备上述单量子阱的四种样品。
使用膜淀积装置100、通过膜淀积来获得样品3-1。更具体来讲，通过从下方加热衬底10来淀积所有的外延膜，以形成上述的堆叠结构。至于样品3-2，通过使用膜淀积装置200，通过(用加热器2)从下方加热衬底10来淀积所有的外延膜，以形成上述的堆叠结构。膜淀积装置200还用于样品3-3，以通过利用加热器2从下方加热衬底10，在蓝宝石衬底11的一个主表面上淀积低温GaN 21(25nm厚)并且在其上淀积n+GaN 22(3μm厚)。通过利用加热器7从上方加热衬底10，淀积n+GaN 23(10nm厚)和后续膜。即，对于样品3-3，通过用加热器7从上方加热衬底10，来淀积InGaN 52和p-AlGaN 46这两者。膜淀积装置200还用于样品3-4，以通过用加热器2从下方加热衬底10，在蓝宝石衬底11的一个主表面上淀积低温GaN 21(25nm厚)并且在其上淀积n+GaN 23(3μm厚)。通过用加热器7从上方加热衬底10，在其上淀积n+GaN 23(10nm厚)、InGaN 52(3nm)和GaN 22(10nm)。然后，通过再次用加热器2从下方加热衬底10，在其上淀积p-AlGaN 46(20nm)、p-GaN 26(20nm)和p+GaN 25(20nm)。即，对于样品3-4，通过从上方加热来淀积InGaN 52，并且通过从下方加热来淀积p-AlGaN 46。
淀积膜以获得样品3-1、3-2、3-3和3-4的各个单量子阱的条件符合当淀积这些膜以获得上述第一实例和第二实例中制备的样品时的那些条件，除了当p-AlGaN 46(20nm)、p-GaN 26(20nm)和p+GaN 25(20nm)时衬底10具有1000℃的温度之外。与用于获得上述第一和第二实例中制备的样品的膜淀积相类似，用模块5实时测量衬底10的曲率。还实时测量翘曲方向和翘曲量。
因为如早前所描述地InGaN具有的晶格常数大于GaN的晶格常数，所以理论上可以说，尤其当淀积InGaN 52时，优选地利用在衬底10上方设置的加热器7进行加热。另外，因为AlGaN具有的晶格常数小于GaN的晶格常数，所以理论上可以说，尤其当淀积p-AlGaN 46时，优选地利用在衬底10下方设置的加热器2进行加热。
借助于He-Cd激光器，对通过上述工序获得的样品3-1至3-4进行PL评价。另外，这些样品中的每个提供有n型电极和p型电极，以获得LED二极管，然后对该LED二极管进行EL评价，用于评价LED的光输出。以下在表3中示出这些结果。
[表3]
  样品号   PL强度(假设3-1具有1)   EL评价(假设3-1具有1)
  3-1   1.0   1.0
  3-2   1.2   1.2
  3-3   13.7   3.6
  3-4   17.4   4.3
表3示出在假设表示通过样品3-1的PL评价获得的PL强度和EL评价结果的数据为1的情况下样品3-2、3-3和3-4的相对结果。根据表3，可以说，与通过从下方加热而淀积所有薄膜获得的样品3-1和3-2相比，当在n+GaN 23(10nm)上淀积具有的晶格常数大于GaN的晶格常数的InGaN 52(3nm)时从上方加热获得的样品3-3和3-4在PL强度(PL特性)和EL评价(EL特性)方面都得以改进。与通过从上方加热而淀积n+GaN 23和后续薄膜获得的样品3-3相比，当在GaN 22(10nm)上淀积具有的晶格常数小于GaN的晶格常数的p-AlGaN 46(20nm)时再从下方加热获得的样品3-4在PL强度(PL特性)和EL评价(EL特性)方面都有更好的结果。要注意的是，就堆叠有两层或更多层量子阱的多量子阱结构的LED二极管而言，还获得与上述单层量子阱的情况相类似的效果。
基于以上结果，当淀积由具有的晶格常数大于衬底主表面的晶格常数的材料制成的薄膜时，例如，当在GaN上淀积InGaN时，优选地，从上方对衬底加热并且衬底向着加热器7突出。相比之下，当淀积由具有的晶格常数小于衬底主表面的晶格常数的材料制成的薄膜时，例如，当在GaN上淀积AlGaN时，优选地，从下方对衬底加热并且衬底向着加热器7凹陷。以此方式，通过利用衬底的翘曲方向根据加热方向而变化这一事实，在异质外延生长期间控制衬底的翘曲方向，可以改进诸如PL特性和EL特性的淀积膜的多层结构的特性。这被认为是由膜淀积期间在截面处的组合急剧性和截面急剧性的改进造成的。另外，如上所述，通过控制衬底的翘曲方向以改进多层结构的薄膜界面处的组分急剧性和界面急剧性，还可以改进诸如载流子迁移率和薄层电阻的特性，这会导致总体上改进膜质量。
第四实例
在以上实例中，使用蓝宝石衬底获得多层结构。然而，可以在衬底的与在其上要淀积多层结构的主表面相反的诸如蓝宝石衬底或硅衬底的另一个主表面上执行膜淀积，使得衬底翘曲成更大的程度。图14所示的衬底83具有硅氧化物膜81(SiO2)，该硅氧化物膜淀积在蓝宝石衬底11的与在其上要淀积多层结构的主表面(附图中的上侧处)相反的另一个主表面上(附图中的下侧处)。SiO2具有的热膨胀系数小于蓝宝石的热膨胀系数。因此，当加热衬底83时，例如，硅氧化物膜81膨胀的程度小于蓝宝石衬底11膨胀的程度。因此，衬底83相对于沿着蓝宝石衬底11的主表面的方向、向着硅氧化物膜81弯曲成凹陷形状。相反地，衬底83向着蓝宝石衬底11弯曲成突出的形状。根据以上原因，当加热时，衬底83如图15所示地弯曲。要注意的是，例如，为了获得类似的效果，可以用由硅制成的薄膜替代硅氧化物膜81。
例如，衬底83放置在膜淀积装置200的基座1上，使得蓝宝石衬底11面对上侧且硅氧化物膜81面对下侧(使得硅氧化物膜81的一个主表面接触基座1)。然后，加热位于基座1上方作为第一加热构件的加热器7，以从附图的上侧对衬底83进行加热。在这种情况下，蓝宝石11的加热程度将高于硅氧化物膜81。蓝宝石衬底11具有的热膨胀系数大于硅氧化物膜81的热膨胀系数。根据这些原因，当从蓝宝石衬底11侧加热衬底83的主表面时，蓝宝石衬底11明显向着加热器(向上)弯曲成突出的形状。该翘曲量甚至大于蓝宝石衬底11的在其上没有淀积硅氧化物膜81的翘曲量，该硅氧化物膜81当被类似地加热时向着加热器7(向上)弯曲成突出的形状。以此方式，通过用堆叠的由热膨胀系数彼此不同的材料制成的多个层来制备衬底83，可以进一步增大衬底的翘曲量。
相比之下，如上所述，衬底83放置在膜淀积装置200的基座1上，使得蓝宝石衬底11面对上侧且硅氧化物膜81面对下侧(使得硅氧化物膜81的一个主表面接触基座1)，然后，加热位于基座1下方作为第一加热构件的加热器2，以从附图下侧对衬底83进行加热。在这种情况下，位于下侧的硅氧化物膜81被加热的程度将高于位于上侧的蓝宝石衬底11。然而，由于硅氧化物膜81具有的热膨胀系数小于蓝宝石衬底11的热膨胀系数，因此，当加热时，硅氧化物膜81膨胀的程度小于蓝宝石衬底11膨胀的程度。因此，当如上所述相对于主表面从硅氧化物膜81侧加热时，与从蓝宝石衬底11侧加热时相比，衬底83的翘曲量更小。
上述的衬底83用于制备与上述第一实例相类似的样品，并且进行类似的评价。制备如下结构：在图11所示的异质外延结构中的蓝宝石衬底11的与在其上淀积了堆叠结构的主表面相反的主表面上(在附图中蓝宝石衬底11的下侧处)淀积硅氧化物膜81。放置衬底，使得硅氧化物膜81的一个主表面接触膜淀积装置100或200的基座1。其他条件都符合第一实例中的那些条件。制备符合样品1-1的样品4-1，符合样品1-2的样品4-2和符合样品1-3的样品4-3。然后，对这些样品4-1、4-2和4-3进行与第一实例相类似的评价。以下在表4中示出这些结果。
[表4]
Figure BPA00001280387800281
对图4所示的结果和表1所示的结果进行比较，结果表明，例如，符合样品1-1的样品4-1中的过渡层具有的宽度小于样品1-1的过渡层的宽度，使得进一步提高急剧性。对于符合样品1-2的样品4-2和符合样品1-3的样品4-3而言，获得类似的结果。对界面急剧性的评价结果表明，样品1-1和1-2为“好”，而分别符合于这些样品的样品4-1和4-2为“非常好”。表4还表明，至于在假设样品1-1的PL强度的评价结果为1的情况下PL强度的相对结果，样品4-1也已经明显改进。类似地，分别与样品1-2和1-3相比，样品4-2和4-3还表现出明显更好的PL强度结果。即，据认为，当生长量子阱时在突出方向上弯曲衬底以便获得更大曲率已改进了InGaN 52的膜中的In组分急剧性并且已改进了PL特性。
第五实例
图16所示的衬底84具有镍薄膜82(Ni)，该镍薄膜82淀积在与在其上要淀积多层结构的主表面(附图中的上侧)相反的蓝宝石衬底11的另一个主表面上(附图中的下侧处)。Ni具有的热膨胀系数大于蓝宝石的热膨胀系数。因此，当加热衬底84时，例如，镍薄膜82膨胀的程度大于蓝宝石衬底11膨胀的程度。因此，衬底84相对于沿着蓝宝石衬底11的主表面的方向、向着镍薄膜82弯曲成突出的形状。相反，衬底84向着蓝宝石衬底11弯曲成凹陷的形状。根据以上原因，当加热时，衬底84如图17所示地弯曲。要注意的是，为了获得类似的效果，可以用由金或铂制成的薄膜替代镍薄膜82。
例如，衬底84放置在膜淀积装置200的基座1上，使得蓝宝石衬底11面对上侧且镍薄膜82面对下侧(使得硅氧化物膜82的一个主表面接触基座1)。然后，加热位于基座1下方作为第二加热构件的加热器2，以从附图下侧对衬底84进行加热。在这种情况下，镍薄膜82的加热程度将高于蓝宝石衬底11。镍薄膜82具有的热膨胀系数大于蓝宝石衬底11的热膨胀系数，根据这些原因，当相对于主表面从镍薄膜82侧加热衬底84的主表面时，蓝宝石衬底11向着加热器7(向上)明显弯曲成凹陷形状。该翘曲量甚至大于蓝宝石衬底11在其上没有镍薄膜81情况下的翘曲量，该镍薄膜当被类似加热时向着加热器7(向上)弯曲成凹陷的形状。以此方式，通过用堆叠的由热膨胀系数彼此不同的材料制成的多个层制备衬底84，可以进一步增大衬底的翘曲量。
相比之下，如上所述，衬底84放置在膜淀积装置200的基座1上，使得蓝宝石衬底11面对上侧且镍薄膜81面对下侧(使得硅氧化物膜82的一个主表面接触基座1)，然后，加热位于基座1上方作为第一加热构件的加热器7，以从附图上侧对衬底84进行加热。在这种情况下，位于上侧的蓝宝石衬底11的加热程度将高于位于下侧的镍薄膜82。然而，由于蓝宝石衬底11具有的热膨胀系数小于镍薄膜82的热膨胀系数，因此，当加热时，蓝宝石衬底11膨胀的程度小于镍薄膜82膨胀的程度。因此，当相对于主表面从蓝宝石衬底11侧加热时，与当从镍薄膜82侧加热时相比，衬底84的翘曲量更小。
上述的衬底84用于制备与上述第二实例类似的样品，并且进行类似的评价。制备如下结构：在图12所示的异质外延结构中的蓝宝石衬底11的在其上淀积了堆叠结构的主表面相反的主表面上(在附图中蓝宝石衬底11的下侧处)淀积镍薄膜82。放置衬底，使得镍薄膜82的一个主表面接触膜淀积装置100或200的基座1。其他条件都符合第二实例中的那些条件。制备符合样品2-1的样品5-1，符合样品2-2的样品5-2和符合样品2-3的样品5-3。然后，对这些样品5-1、5-2和5-3进行与第二实例类似的评价。以下在表5中示出这些结果。
[表5]
Figure BPA00001280387800301
对图5所示的结果和表2所示的结果进行比较，结果表明，例如，符合样品2-1的样品5-1中的过渡层的宽度小于样品2-1的过渡层的宽度，使得急剧性进一步提高。对于符合样品2-2的样品5-2和符合样品2-3的样品5-3而言，获得类似的结果。与样品2-1相比，符合样品2-1的样品5-1还具有更好的迁移率。对于样品5-2和5-3，获得类似的结果。与样品2-1相比，符合样品2-1的样品5-1还具有更低(更好)的薄层电阻。对于样品5-2和5-3，获得类似的结果。基于这些结果，据认为，当在AlGaN/GaN HEMT的异质外延结构中淀积AlGaN 42时，在凹陷方向上弯曲衬底，以便获得更大的曲率，从而改进AlGaN 42的膜中Al组分的急剧性、改进迁移率并且降低薄层电阻。
当使用膜淀积装置200分别在第四和第五实例所示的衬底83和84上淀积膜时，即使在加热器7和2的输出(加热温度)基本上相同，以例如减小面对衬底的一个主表面的区域与面对衬底的与所述一个主表面相反的另一个主表面的区域之间的温度差时，衬底的一个主表面与另一个主表面之间的热膨胀系数之差也会造成衬底弯曲。
应该理解的是，本文公开的实施例和实例无论从哪方面来说都是举例而言并非意图成为限制。本发明的范围意图受权利要求书限制，而不是受以上描述的限制，并且其包括权利要求的含义和范围内等效的所有更改形式。
工业应用性
作为通过使异质外延膜的界面处的组分急剧变化而改进异质外延结构特性的技术，根据本发明的膜淀积方法是特别有利的。
附图标记的说明
1基座；2、7、8加热器；3流动通道；4源气体喷嘴；5模块；6加热夹具；10、83、84衬底；11蓝宝石衬底；21低温GaN；22GaN；23n+GaN；25p+GaN；26 p-GaN；30控制器；42 AlGaN；46 p-AlGaN；52 InGaN；81硅氧化物膜；82镍薄膜；91、94较小晶胞；92、93较大晶胞；100、200、201膜淀积装置。

Claims (10)

1.一种在衬底(10、11)的一个主表面上淀积薄膜(22、52、21、42、23、46、26、25、81、82)的膜淀积方法，包括如下的步骤：
制备衬底(10、11)；
相对于沿着所述一个主表面的方向弯曲所述衬底(10、11)；以及
在所述衬底(10、11)弯曲的情况下，在所述衬底(10、11)的所述一个主表面上淀积薄膜(22、52、21、42、23、46、26、25、81、82)。
2.根据权利要求1所述的膜淀积方法，还包括如下的步骤：
在弯曲所述衬底(10、11)的所述步骤中，相对于沿着所述一个主表面的方向，在弯曲所述衬底(10、11)的所述步骤中已被弯曲的所述衬底(10、11)的方向的相反方向上弯曲所述衬底(10、11)，以及
在所述衬底(10、11)沿所述相反方向弯曲的情况下，在所述衬底(10、11)的所述一个主表面上淀积薄膜(22、52、21、42、23、46、26、25)。
3.根据权利要求1所述的膜淀积方法，其中，
在弯曲所述衬底(10、11)的所述步骤中，根据第一晶格常数和第二晶格常数，相对于沿着所述一个主表面的方向来弯曲所述衬底(10、11)，所述第一晶格常数是构成要被淀积的所述薄膜(22、52、21、42、23、46、26、25)的材料的晶格常数，所述第二晶格常数是构成所述衬底(10、11)的要在上面淀积所述薄膜(22、52、21、42、23、46、26、25)的所述一个主表面的材料的晶格常数。
4.根据权利要求3所述的膜淀积方法，其中，
在弯曲所述衬底(10、11)的所述步骤中，当所述第一晶格常数大于所述第二晶格常数时，相对于执行弯曲所述衬底(10、11)的步骤之前的形状，在向着所述一个主表面突出的方向上弯曲所述衬底(10、11)，以及，当所述第一晶格常数小于所述第二晶格常数时，相对于执行弯曲所述衬底(10、11)的步骤之前的形状，在向着所述一个主表面凹陷的方向上弯曲所述衬底(10、11)。
5.根据权利要求3所述的膜淀积方法，其中，
在弯曲所述衬底(10、11)的所述步骤中，当所述第一晶格常数大于所述第二晶格常数时，所述衬底(10、11)被弯曲成向着所述一个主表面突出的形状，以及，当所述第一晶格常数小于所述第二晶格常数时，所述衬底(10、11)被弯曲成向着所述一个主表面凹陷的形状。
6.根据权利要求1所述的膜淀积方法，其中，
在弯曲所述衬底(10、11)的所述步骤中，通过独立地控制第一加热构件(7)和第二加热构件(2)的加热温度来弯曲所述衬底(10、11)，所述第一加热构件(7)被设置成面对所述衬底(10、11)的所述一个主表面，所述第二加热构件(2)被设置成面对所述衬底(10、11)的与所述一个主表面相反的另一个主表面。
7.根据权利要求1所述的膜淀积方法，其中，
在制备所述衬底(10、11)的所述步骤中，制备具有彼此堆叠的多个层的衬底(10、11)，所述多个层由具有不同的热膨胀系数的材料制成。
8.根据权利要求1所述的膜淀积方法，其中，
在淀积所述薄膜(22、52、21、42、23、46、26、25、81、82)的所述步骤中，把将构成要被淀积的所述薄膜(22、52、21、42、23、46、26、25、81、82)的成分的源气体供给到已加热的所述衬底(10、11)的所述一个主表面之上。
9.根据权利要求8所述的膜淀积方法，其中，
所述源气体包括金属有机化合物蒸气。
10.根据权利要求8所述的膜淀积方法，其中，
所述源气体包括III族元素化合物蒸气。
CN2009801245094A 2008-06-27 2009-06-25 膜淀积方法 Expired - Fee Related CN102077319B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-168597 2008-06-27
JP2008168597A JP5343419B2 (ja) 2008-06-27 2008-06-27 成膜方法
PCT/JP2009/061633 WO2009157514A1 (ja) 2008-06-27 2009-06-25 成膜方法

Publications (2)

Publication Number Publication Date
CN102077319A true CN102077319A (zh) 2011-05-25
CN102077319B CN102077319B (zh) 2012-11-28

Family

ID=41444577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801245094A Expired - Fee Related CN102077319B (zh) 2008-06-27 2009-06-25 膜淀积方法

Country Status (7)

Country Link
US (1) US8404571B2 (zh)
EP (1) EP2312616B1 (zh)
JP (1) JP5343419B2 (zh)
KR (1) KR20110022041A (zh)
CN (1) CN102077319B (zh)
TW (1) TW201009898A (zh)
WO (1) WO2009157514A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797283A (zh) * 2018-08-03 2020-02-14 应用材料公司 灯头中的多分区灯控制和单独灯控制

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5812850B2 (ja) * 2011-12-21 2015-11-17 シャープ株式会社 結晶成長装置及び結晶成長方法
TWI463194B (zh) * 2012-03-30 2014-12-01 Sintai Optical Shenzhen Co Ltd Infrared cutoff filter structure
KR102235338B1 (ko) 2014-09-03 2021-04-05 삼성디스플레이 주식회사 곡면형 액정표시패널 제조방법 및 곡면형 액정표시패널 제조설비
JP2016160164A (ja) * 2015-03-05 2016-09-05 日本電信電話株式会社 結晶成長方法
JP6851045B2 (ja) * 2017-01-17 2021-03-31 国立大学法人東海国立大学機構 気相成長装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808674A (en) * 1972-08-10 1974-05-07 Westinghouse Electric Corp Epitaxial growth of thermically expandable films and particularly anisotropic ferro-electric films
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
EP0331375B1 (en) * 1988-02-25 1995-08-23 Matsushita Electric Industrial Co., Ltd. Optical elements for radiation comprising graphite films
US5044943A (en) * 1990-08-16 1991-09-03 Applied Materials, Inc. Spoked susceptor support for enhanced thermal uniformity of susceptor in semiconductor wafer processing apparatus
JPH05251427A (ja) * 1992-03-05 1993-09-28 Nippon Steel Corp 薄膜の形成方法
JP3274190B2 (ja) * 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
EP0676485B1 (en) * 1994-04-07 1998-07-08 Sumitomo Electric Industries, Limited Diamond wafer and method of producing a diamond wafer
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP3922018B2 (ja) * 2001-12-21 2007-05-30 株式会社Ｓｕｍｃｏ 気相成長装置および気相成長装置の温度検出方法
JP2004349402A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体の結晶成長方法、結晶成長装置及びそれらを用いて形成された半導体基板
KR100698014B1 (ko) * 2004-11-04 2007-03-23 한국전자통신연구원 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
JP2007214344A (ja) * 2006-02-09 2007-08-23 Sanyo Electric Co Ltd 化合物半導体膜の形成方法
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
CN102084464A (zh) * 2008-05-30 2011-06-01 奥塔装置公司 外延迁移堆栈和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797283A (zh) * 2018-08-03 2020-02-14 应用材料公司 灯头中的多分区灯控制和单独灯控制

Also Published As

Publication number Publication date
CN102077319B (zh) 2012-11-28
EP2312616B1 (en) 2013-08-07
WO2009157514A1 (ja) 2009-12-30
TW201009898A (en) 2010-03-01
KR20110022041A (ko) 2011-03-04
JP5343419B2 (ja) 2013-11-13
EP2312616A4 (en) 2011-09-07
EP2312616A1 (en) 2011-04-20
US8404571B2 (en) 2013-03-26
US20110097880A1 (en) 2011-04-28
JP2010010440A (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
CN102077319B (zh) 膜淀积方法
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
CN100530543C (zh) 外延生长方法
US20060191474A1 (en) Method and structure for fabricating III-V nitride layers on silicon substrates
CN102201332B (zh) 一种GaN衬底的制备方法
CN102593293A (zh) 模板、其制造方法以及制造半导体发光器件的方法
US20060226414A1 (en) Group III-V nitride-based semiconductor substrate and method of making same
JP4769905B2 (ja) ｐ型ＡｌＧａＮ層の製造方法およびＩＩＩ族窒化物半導体発光素子
TWI684203B (zh) 無裂痕氮化鎵材料
CN102473607A (zh) 膜沉积装置
CN107210192A (zh) 半导体装置结构及其生产方法
JP5820089B1 (ja) エピタキシャル成長用テンプレート及びその作製方法、並びに、窒化物半導体装置
US10229831B2 (en) Method of forming nitride semiconductor substrate and method of fabricating semiconductor device
JP2020181963A (ja) 半導体製造方法及び半導体装置
CN105849918A (zh) 半导体发光元件及其制造方法
JPH10284425A (ja) 半導体装置の製法
JP2011151422A (ja) ｐ型ＡｌＧａＮ層およびＩＩＩ族窒化物半導体発光素子
JP7185996B2 (ja) 化合物半導体の製造方法
US20200035482A1 (en) Buffer layer for Gallium Nitride-on-Silicon epitaxy
JP6342703B2 (ja) 自立基板の製造方法及び自立基板
JP2007277062A (ja) Ｉｉｉ族窒化物結晶基板の製造方法およびｉｉｉ族窒化物結晶基板
WO2014080566A1 (ja) 半導体製造装置、半導体装置、および、半導体装置の製造方法
Li et al. III-nitride epilayers on ZnO Substrates by MOCVD using Al2O3 as a transition layer
JP2005268645A (ja) 化合物半導体及び半導体装置
JP2005268646A (ja) 化合物半導体及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20150625

EXPY Termination of patent right or utility model