JP2010010197A - 半導体集積回路装置 - Google Patents

Abstract

【課題】プローブ検査においては、パッド上のプローブ痕を確認する工程が必要となる。しかし、ウェハ状態でプローブ検査を実施した後に、ボンディング・パッドにワイヤ・ボンディングするため、パッド上にプローブ痕がある状態でワイヤ・ボンディングする。プローブ痕がある場所にボンディングすることは、プローブ痕がない場所にボンディングした場合に比べてボンディング強度を弱めてしまう。
【解決手段】本願発明は、半導体チップの辺に沿ってボンディング・パッドを配置するに当たり、直線状に配置された実ボンディング・パッド列の各実ボンディング・パッド上の実ボンディング・パッド列の中心線に関して交互に垂直方向にずれて形成されたプローブ痕の内、一方の側へずれたプローブ痕の回帰直線上に、ほぼ、その中心が来るように配置され、実ボンディング・パッドよりも面積が小さいダミー・パッドを配置するものである。
【選択図】図７

Description

本発明は、半導体集積回路装置（または半導体装置）における検査パッド・レイアウトに適用して有効な技術に関する。

日本特開平６−５６７４号公報（特許文献１）には、プローブ・テストにおけるコンタクト位置ずれを防止するために、実パッドよりも面積の小さいダミー・パッドをチップのコーナ部に対角線状に一対配置する技術が開示されている。

日本特開平１−７３６２９号公報（特許文献２）には、プローブ・テストにおけるコンタクト位置ずれを認識しやすいように、十字状のマークパッドおよび、そこにコンタクトさせるプローブ針を使用する技術が開示されている。

日本特開平８−１１５９５８号公報（特許文献３）または米国特許第５６１６９３１号公報（特許文献４）には、プローブ・テストにおけるコンタクト位置ずれを認識するためのマークパッドをスクライブ・ラインに設けることによって、他のプローブ針に邪魔されて、マークパッドが見えにくくなることを回避する技術が開示されている。

日本特開平６−１４０４８０号公報（特許文献５）には、プローブ・テストにおけるコンタクト位置ずれ状態を正確に認識するため、専用の全面コンタクト可能なダミー素子にプローブ針を降下させて、そのときの圧痕により、コンタクト位置ずれ状態を観察する技術が開示されている。

特開平６−５６７４号公報 特開平１−７３６２９号公報 特開平８−１１５９５８号公報 米国特許第５６１６９３１号公報 特開平６−１４０４８０号公報

通常、プローブ検査においては、一定頻度で（たとえばウエハ単位バッチあたり１枚程度）パッド上のプローブ検査の圧痕（プローブ痕）を確認する工程が必要となる。しかし、ウェハ状態でプローブ検査を実施し、個別のチップに分離した後に、ボンディング・パッドにワイヤ・ボンディングするため、パッド上にプローブ痕がある状態でワイヤ・ボンディングすることとなる場合がある。プローブ痕がある場所にボンディングすることは、プローブ痕がない場所にボンディングした場合に比べてボンディング強度を弱めてしまう。パッド・サイズが大きい場合、ボール径を大きくできるため、ボール径に対してプローブ痕は相対的に小さいため、ボンディング強度に対して影響は比較的少ない。しかし、パッド・サイズが小さくなるにつれて、ボール径は小さくなるため、プローブ痕は相対的に大きくなる。その結果、ボールがパッド表面と接続する面積も小さくなるため、ボンディング強度に対しプローブ痕の影響は大きくなる。昨今、チップ・サイズを小さくするため、パッド・サイズも縮小されるため、パッド上に打つワイヤ・ボンディングのボール径も小さくなっているため、プローブ痕の影響はより大きくなっている。プローブ検査に用いるプローブ・カードの接触端子の先端部分（通常は針状のもの）を小さくするなどして、プローブ痕を小さくする開発は進んでいる。しかし、接触端子の強度不足や、電気的な接触悪化とのトレードオフがあり、プローブ痕を小さくするには限界がある。そこで、プローブ・ポイントとボンディング・ポイントをずらし、ボンディング時のプローブ痕の影響を低減している。そのため、プローブ・ポイントがパッドの中心とならず、ずれている場合がある。その場合、プローブ検査工程において、プローブ・ポイントに正しくプローブ痕がついているか容易に判別できないという問題があった。

本願発明は、これらの課題を解決するためになされたものである。

本発明の目的は、高信頼性の半導体集積回路装置を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願発明は、半導体チップの辺に沿ってボンディング・パッドを配置するに当たり、直線状に配置された実ボンディング・パッド列の各実ボンディング・パッド上の実ボンディング・パッド列の中心線に関して交互に垂直方向にずれて形成されたプローブ痕の内、一方の側へずれたプローブ痕の回帰直線上に、ほぼ、その中心が来るように配置され、実ボンディング・パッドよりも面積が小さく、かつ、プローブ痕を有するダミー・パッドを配置するものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、半導体チップの辺に沿ってボンディング・パッドを配置するに当たり、直線状に配置された実ボンディング・パッド列の各実ボンディング・パッド上の実ボンディング・パッド列の中心線に関して交互に垂直方向にずれて形成されたプローブ痕の内、一方の側へずれたプローブ痕の回帰直線上に、ほぼ、その中心が来るように配置され、実ボンディング・パッドよりも面積が小さく、かつ、プローブ痕を有するダミー・パッドを配置することにより、ワイヤ・ボンディング不良を回避しつつ、プローブ検査時のプローブ痕の確認を容易に行うことができる。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下を含む半導体集積回路装置：
（ａ）デバイス主面を有する矩形形状の半導体チップ；
（ｂ）前記矩形の第１の辺に沿って、ほぼ同一の形状を有する複数の実ボンディング・パッドを含み、前記デバイス主面上に直線状に配置された第１の実ボンディング・パッド列；
（ｃ）前記複数の実ボンディング・パッドの各実ボンディング・パッド上において、前記第１の実ボンディング・パッド列の中心線に関して交互に反対方向にずれた位置に形成されたプローブ痕；
（ｄ）前記第１の実ボンディング・パッド列の内、そのプローブ痕が前記中心線に関して第１の側にずれた実ボンディング・パッドから構成された第１の部分実ボンディング・パッド列；
（ｅ）前記第１の部分実ボンディング・パッド列の前記プローブ痕に対応する回帰直線；
（ｆ）その中心が、ほぼ前記回帰直線上に来るように設けられ、前記複数の実ボンディング・パッドよりも面積が小さく、且つ、プローブ痕を有するダミー・パッド。

２．前記１項の半導体集積回路装置において、前記第１の実ボンディング・パッド列の各実ボンディング・パッドのワイヤ・ボンディング点は、前記中心線に関して前記プローブ痕と逆方向にずれている。

３．前記１または２項の半導体集積回路装置において、前記ダミー・パッドは、前記デバイス主面のコーナ部に設けられている。

４．前記１から３項のいずれか一つの半導体集積回路装置において、更に以下を含む：
（ｇ）前記第１の実ボンディング・パッド列とほぼ同一の形状を有する複数の実ボンディング・パッドを含み、前記第１の実ボンディング・パッド列に沿って配置された第２の実ボンディング・パッド列。

５．前記１から４項のいずれか一つの半導体集積回路装置において、前記実ボンディング・パッドは、ほぼ長方形であり、前記ダミー・パッドは、ほぼ正方形である。

６．以下を含む半導体集積回路装置：
（ａ）デバイス主面を有する矩形形状の半導体チップ；
（ｂ）前記矩形の第１の辺に沿って、ほぼ同一の形状を有する複数の実ボンディング・パッドを含み、前記デバイス主面上に直線状に配置された第１の実ボンディング・パッド列；
（ｃ）前記複数の実ボンディング・パッドの各実ボンディング・パッド上において、前記第１の実ボンディング・パッド列の中心線に関して交互に反対方向にずれた位置に形成されたプローブ痕；
（ｄ）前記第１の実ボンディング・パッド列の内、そのプローブ痕が前記中心線に関して第１の側にずれた実ボンディング・パッドから構成された第１の部分実ボンディング・パッド列；
（ｅ）前記第１の部分実ボンディング・パッド列の前記プローブ痕に対応する回帰直線；
（ｆ）その中心が、ほぼ前記回帰直線上に来るように設けられ、前記複数の実ボンディング・パッドよりも面積が小さいダミー・パッド。

７．前記６項の半導体集積回路装置において、前記第１の実ボンディング・パッド列の各実ボンディング・パッドのワイヤ・ボンディング点は、前記中心線に関して前記プローブ痕と逆方向にずれている。

８．前記６または７項の半導体集積回路装置において、前記ダミー・パッドは、前記デバイス主面のコーナ部に設けられている。

９．前記６から８項のいずれか一つの半導体集積回路装置において、更に以下を含む：
（ｇ）前記第１の実ボンディング・パッド列とほぼ同一の形状を有する複数の実ボンディング・パッドを含み、前記第１の実ボンディング・パッド列に沿って配置された第２の実ボンディング・パッド列。

１０．前記６から９項のいずれか一つの半導体集積回路装置において、前記実ボンディング・パッドは、ほぼ長方形であり、前記ダミー・パッドは、ほぼ正方形である。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

また「金ワイヤ」といっても、高純度のものだけでなく、金を主要な成分として、種々の添加物を含有するもの（金系メタル）も含まれることは言うまでもない。同様に、「アルミニウム・パッド」等といっても、高純度のものだけでなく、アルミニウムを主要な成分として、種々の添加物を含有するもの（アルミニウム系メタル）も含まれることは言うまでもない。また、パッドはアルミニウム系メタル層のみからなるものに限定されず、アルミニウム系メタル層を主要な構成要素とするものも含まれることは言うまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

たとえば、「正方形」、「矩形」、または「長方形」といっても、幾何学的に厳密な図形を意味するものではなく、ほぼ、その図形に近い形状をしていることを示すものである。従って、面取り、角取り、若干の凹凸等を許容することは言うまでもない。また、図形について「中心」といっても、幾何学的に厳密な中心を意味するものではなく、中心付近を指すものとする。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。そして、このウエハを個々の集積回路装置に分割したものを、「半導体チップ」または単に「チップ」という。なお、本願において、基板としての半導体は、主にシリコン系半導体をさすが、ＧａＡｓ系その他の化合物系半導体であってもよい。

６．「回帰直線」とは、平面点列についていえば、対象点列に関して最小２乗法により求められた最適直線であるが、本願では、ほぼ直線状に並んだ対象点列に、ほぼフィットした直線を意味する。

７．「実ボンディング・パッド」とは、実際に、そこに金ワイヤ等をボンディングするアルミニウム・パッド等を言う。一方、「ダミー・パッド」とは、実際には、そこに金ワイヤ等がボンディングされない検査用等のアルミニウム・パッド等を言う。また、「ボンディング・ポイント」とは、ワイヤ・ボンディングの前は、実ボンディング・パッド上の金ワイヤ等がボンディングされるべき点であり、ワイヤ・ボンディングの後は、実ボンディング・パッド上の実際に金ワイヤ等がボンディングされた部分の中心点をいう。「ボンディング・パッド列」とは、直線状に配列された実ボンディング・パッドの集合を言う。更に半導体チップの「コーナ部」とは、チップの一つのコーナに隣接する二つの辺に沿って配置された全てのボンディング・パッド列の各最近接の実ボンディング・パッドを内包し、当該コーナに接する矩形領域である。

８．「実プローブ針」とは、実ボンディング・パッドに当ててテストするプローブ検査用の針である。一方、「ダミー・プローブ針」とは、ダミー・パッドに当てて、プローブ痕を付けるための針である。これらを総称して「プローブ針」という。また「プローブ痕」とは、実プローブ針またはダミー・プローブ針がコンタクトすることによって付く、圧痕である。更に、「プローブ・ポイント」とは、プローブ針のコンタクトの前は、実ボンディング・パッドまたはダミー・パッド上の実プローブ針またはダミー・プローブ針の先端がコンタクトすべき位置であり、プローブ針のコンタクトの後は、プローブ痕の中心点である。

９．平面図又はボンディング・パッドの配向について、図１は辺２２ａを上にして描いている。また、辺２２ａに関する平面図は、これと同じ配向で描いている。他の辺に関しては、辺２２ａの場合と同様に、当該辺を上にして考えればよい。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

１．本願の一実施の形態の半導体集積回路装置のチップ・レイアウト等の説明（主に図１から図７）
図１は本願の一実施の形態の半導体集積回路装置のチップ・レイアウト全体図である。図２は本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける実ボンディング・パッドの平面図（パターンｂ）である。図３は本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける実ボンディング・パッドの平面図（パターンａ）である。図４は本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおけるダミー・パッドの平面図である。図５は本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける第１の実ボンディング・パッド列の部分拡大平面図である。図６は本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける第２の実ボンディング・パッド列の部分拡大平面図である。図７は本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおけるダミー・パッドと第１の実ボンディング・パッド列の関係を示す要部拡大平面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置のチップ・レイアウト等を説明する。

先ず、チップの全体レイアウトを説明する。図１に示すように、ほぼ正方形又は矩形の半導体チップ１（チップ領域）のデバイス主面１ａの内部には集積回路部７があり、その周りの周辺領域には、インターフェース部が各辺に沿って設けられている。一つの辺２２ａに着目して説明すると、内側に長方形（相互にほぼ同一形状、同一寸法、同一配向、同一材質）のアルミニウム・ボンディング・パッド３（実ボンディング・パッド）をほぼ直線状に（間隔は均等とは限らない）配列した第１の実ボンディング・パッド列４がある。その外側には、前記と同様に、長方形（前記のものと、また相互に、ほぼ同一形状、同一寸法、同一配向、同一材質）のボンディング・パッド３をほぼ直線状に（間隔は均等とは限らない）配列した第２の実ボンディング・パッド列６がある。第１の実ボンディング・パッド列４の端部近傍のチップ・コーナ部８には、ほぼ正方形で、面積が実ボンディング・パッド３よりも小さいダミー・パッド５（ボンディング・パッド３とほぼ同一材質）がある。なお、ダミー・パッド５は必ずしも、正方形である必要はないことは言うまでもない。コンタクト位置のずれの方向と距離が認識しやすい構造であればよい。

次に、各種のパッドについて説明する。図２に示すように、パターンｂに属する実ボンディング・パッド３においては、縦中心線Ｙ１上で、横中心線Ｘ１よりも若干上側にボンディング・ポイント１５が設定されている。従って、理想的な状態では、ボンディング・ボール１２の中心とボンディング・ポイント１５は一致する。一方、プローブ・ポイント１１は、縦中心線Ｙ１上で、横中心線Ｘ１よりも若干下側（ボンディング・ポイント１５と同じ距離だけ反対側に）に設定されている。従って、理想的な状態では、プローブ痕１４の中心とプローブ・ポイント１１は一致する。ここで、実ボンディング・パッド３の各部の寸法の一例を示せば、以下のごとくである。Ｌは、たとえば、１７マイクロ・メートル程度である。Ｍは、たとえば２７マイクロ・メートル程度である。Ｎは、たとえば５３マイクロ・メートル程度である。

図３に示すように、パターンａに属する実ボンディング・パッド３においては、ボンディング・ボール１２とプローブ痕１４は、理想的状態では、縦中心線Ｙ２上にあり、横中心線Ｘ２に関して、ちょうどパターンｂと逆になる。

次に、ダミー・パッド５について説明する。図４に示すように、一般に比較的プローブ検査における位置合わせが良好な場合には、ダミー・パッド５の中央点１７（縦中心線Ｙ３と横中心線Ｘ３の交点）付近にプローブ痕１４が存在する。理想的な場合には、プローブ痕１４の中心とダミー・パッド５の中央点１７は一致する。なお、ダミー・パッド５上のプローブ痕１４は、図８および図１０に説明するような実プローブ針５０とダミー・プローブ針５１とがセットになっているプローブ・カード５２を使用する結果、全ての被テスト・チップ領域１に形成される。しかし、一部の被テスト・チップ領域１に対応する部分のみにおいて、実プローブ針５０とダミー・プローブ針５１とがセットになっており、他の被テスト・チップ領域１に対応する部分においては、実プローブ針５０のみであるプローブ・カード５２を使用することもできる。従って、ダミー・パッド５上のプローブ痕１４は、必須のものではない。すなわち、図７で説明するように、実質的に、所定の回帰直線Ｒの上にダミー・パッド５のほぼ中心１７が来るようにレイアウトされていればよい。この場合は、プローブ痕１４が形成されたダミー・パッド５について、プローブ痕検査を実行すればよい。

次に、第１の実ボンディング・パッド列４内のボンディング・ボール１２（ボンディング・ポイント１５）とプローブ痕１４（プローブ・ポイント１１）の配列について説明する。図５に示すように、第１の実ボンディング・パッド列４は、交互に配置されたパターンａおよびパターンｂの実ボンディング・パッド３（３ａ、３ｂ）から構成されている（第１の実ボンディング・パッド列４の中心線Ｘ４に関して、交互に反転させた配列）。この第１の実ボンディング・パッド列４からパターンａの実ボンディング・パッド３（３ａ）のみを取り出したのが、第１の部分実ボンディング・パッド列４ａである。すなわち、第１の部分実ボンディング・パッド列４ａは、第１の実ボンディング・パッド列４から実ボンディング・パッド３ｂのように、ボンディング・ボール１２ｂとプローブ痕１４ｂの配置が逆のものを除いたものということができる。従って、実ボンディング・パッド３ａにおいては、ボンディング・ボール１２ａが下側にあり、プローブ痕１４ａが、第１の実ボンディング・パッド列４の中心線Ｘ４に関して、第１の側２１ａに、ずれている。この複数のプローブ痕１４ａをできるだけ全部が乗るように直線で結ぶと、その直線が第１の部分実ボンディング・パッド列４ａ内のプローブ痕１４ａに対応した回帰直線Ｒとなる。

次に、第２の実ボンディング・パッド列６内のボンディング・ボール１２（ボンディング・ポイント１５）とプローブ痕１４（プローブ・ポイント１１）の配列について説明する。図６に示すように、第２の実ボンディング・パッド列６は、パターンａに属する実ボンディング・パッド３のみから構成されている。すなわち、第２の実ボンディング・パッド列の中心線Ｘ５に関して、下側にボンディング・ボール１２があり、上側にプローブ痕１４がある。

次に、第１の実ボンディング・パッド列４とダミー・パッド５の関係について説明する。図７に示すように、理想的な場合に、第１の部分実ボンディング・パッド列４ａ内のプローブ痕１４ａに対応した回帰直線Ｒ上に、ダミー・パッド５の中心１７が来るように、ダミー・パッド５をレイアウトしておく。そして、ダミー・プローブ針５１の針先と第１の部分実ボンディング・パッド列４ａに属する実ボンディング・パッド３ａにコンタクトするプローブ針５０の先端を揃えておく。具体的には理想的な場合に、図１の辺２２ａに平行な直線状に、両針先が来るようにして、且つ、ダミー・プローブ針５１の針先が図４の縦中心線Ｙ３条に来るように設定しておく。そうすると、理想的な場合には、実ボンディング・パッド３ａのプローブ痕１４ａは、図３の縦中心線Ｙ２上で、若干上方向にずれた位置に来る。一方、ダミー・プローブ針５１によるプローブ痕１４は、ダミー・パッド５の中心１７の位置に来ることとなる。

ここで、実プローブ針５０およびダミー・プローブ針５１のコンタクト位置が、理想的な位置から若干ずれた場合は、実ボンディング・パッド３ａのプローブ痕１４ａ’およびダミー・パッド５プローブ痕１４’は、ともにずれて、たとえば点線のような位置に来る（第２の部分実ボンディング・パッド列４ｂ内のプローブ痕１４ｂ’も点線のような位置に来る）。従って、この中心１７からのずれを計測することによって、実プローブ針５０のコンタクト位置のずれを容易に認識することができる。

２．本願の一実施の形態の半導体集積回路装置に対するプローブ検査等の製造プロセス要部の説明（主に図８から図１２）
図８は本願の一実施の形態の半導体集積回路装置のプローブ検査の様子を説明するためのプローブ・テスト状態模式上面図である。図９は本願の一実施の形態の半導体集積回路装置のプローブ検査およびプローブ痕検査の様子を説明するためのプローブ・テスト状態等模式正面図である。図１０は図８の破線Ｐの部分の拡大図である。図１１は本願の一実施の形態の半導体集積回路装置の最終形態の一例の模式断面図である。図１２は本願の一実施の形態の半導体集積回路装置に対するプローブ検査等の製造プロセス要部を説明するプロセス・ブロック・フロー図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置に対するプローブ検査等の製造プロセス要部を説明する。

先ず、図１２に示すように、ウエハ工程７１が完了したウエハ２に対して、プローバ５７（図９）によって、プローブ・テスト７２を実行する。図８及び図９に示すように、プローバ５７は、プローブ・テスト領域５５とプローブ痕検査領域５６に分かれている。プローブ・テスト７２（図１２）は、プローブ・カード５２の開口部５３を被検査チップ領域１に対向させた状態で、その周辺に設けられた実プローブ針５０およびダミー・プローブ針５１の先端をそれぞれ対応する実ボンディング・パッド３およびダミー・パッド５にコンタクトさせた状態で、電気的テストを実行するものである。プローブ・テスト７２（図１２）の際には、ウエハ２はウエハ・ステージ５４上において、真空吸着されている。図８の点円Ｐの部分を拡大したのが、図１０である。

図１０に示すように、先端列の実プローブ針５０ａは、チップ１の辺２２ａに平行な基準直線Ｘ６の位置に先端が来るように配置されている。中間列の実プローブ針５０ｂおよびダミー・プローブ針５１は、チップ１の辺２２ａに平行な基準直線Ｘ７の位置に先端が来るように配置されている。そして、最外列の実プローブ針５０ｃは、チップ１の辺２２ａに平行な基準直線Ｘ８の位置に先端が来るように配置されている。

図１２および図９に示すように、プローブ・テスト７２を実行した後、ウエハ・ステージ５４はウエハ２を乗せたまま、プローブ痕検査領域５６に移動して、そこで、光学観測系５８により、プローブ痕検査７３を実行する。プローブ痕検査７３は、ほぼ正方形のダミー・パッド５上のプローブ痕１４’（図７）がダミー・パッド５の中心１７からどの方向にどれだけずれているかを観測することによって実行される。

ここで、コンタクト位置のずれが許容範囲であれば、当該ウエハは次工程に送り、計測されたずれは、次の被検査ウエハの位置あわせにフィードバックされる。コンタクト位置のずれが一定以上である等、プローブ・テスト７２の正常性を疑わせるようなデータがある場合には、再度、プローブ・テスト７２を実行するか、当該ウエハは不良と判定する。なお、必要に応じて、プローブ痕検査７３をスキップしてもよい。すなわち、全ウエハのほぼ全ての製品チップ領域および（もしあれば、以下同じ）検査用チップ領域に対して、実行してもよいし、ロット中の一部のウエハのほぼ全部の製品チップ領域および検査用チップ領域に対して、または一部の全部の製品チップ領域および検査用チップ領域の少なくとも一方に対してプローブ痕検査７３を実行するようにしてもよい。

図１２に示すように、プローバ５７によるテストが完了したウエハ２には、個別チップ１に分割するためのダイシング処理７４が実行される。その後、分割されたチップ１に対して、図１１及び図１２に示すように、多層配線基板３３上に（リードフレーム上でもよい）、ＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着部材を介して、ダイ・ボンディング７５が実行される。続いて、図１１及び図１２に示すように、リード３２と実ボンディング・パッド３の間で、金ワイヤ３１等により、キャピラリを用いたワイヤ・ボンディング７６が実行される。これにより、実ボンディング・パッド３上にボンディング・ボール１２が形成される。ここで、図５に説明したように、内側の実ボンディング・パッド列、すなわち、第１の実ボンディング・パッド列４を構成する実ボンディング・パッド３ａ，３ｂにおいては、ボンディング・ポイントすなわちボンディング・ボール１２の中心位置を交互に上下（千鳥配置）にずらせている。これは、図１１からわかるように、外側の実ボンディング・パッド列、すなわち、第２の実ボンディング・パッド列６と比較して、ワイヤ・ループが長くなり、レジン封止時のワイヤ流れの影響を受けやすく、ワイヤ同士の短絡が起きやすいためである。なお、外側の実ボンディング・パッド列も千鳥配置にしてもよい。

その後、図１１及び図１２に示すように、エポキシ系樹脂等の封止レジン３４により、たとえば、トランスファ・モールドにより、レジン封止７７が実行される（圧縮モールド法を使用してもよい）。更に、図１１及び図１２に示すように、バンプ３５が取り付けられる。

３．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、プローバの形式として、従来型のカンチ・レバー型プローブカードについて、具体的に説明したが、本願はそれに限定されるものではなく、バーチカル型プローブ・カード、スプリング・ピン型プローブ・カード、薄膜プローブ等のフォトリソグラフィやＭＥＭＳ技術を活用したアドバンスト・プローブ・カードまたはＭＥＭＳタイプのプローブ・カード等によるプローブ検査にも適用できることは言うまでもない。

また、前記実施の形態では、２列にボンディング・パッドを配置したチップ・レイアウトを例にとり具体的に説明したが、本願はそれに限定されるものではなく、１列にボンディング・パッドを配置したチップ・レイアウトにも３列以上およびマトリクス状にボンディング・パッドを配置したチップレイアウトにも適用できることは言うまでもない。

本願の一実施の形態の半導体集積回路装置のチップ・レイアウト全体図である。 本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける実ボンディング・パッドの平面図（パターンｂ）である。 本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける実ボンディング・パッドの平面図（パターンａ）である。 本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおけるダミー・パッドの平面図である。 本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける第１の実ボンディング・パッド列の部分拡大平面図である。 本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおける第２の実ボンディング・パッド列の部分拡大平面図である。 本願の一実施の形態の半導体集積回路装置のチップ・レイアウトにおけるダミー・パッドと第１の実ボンディング・パッド列の関係を示す要部拡大平面図である。 本願の一実施の形態の半導体集積回路装置のプローブ検査の様子を説明するためのプローブ・テスト状態模式上面図である。 本願の一実施の形態の半導体集積回路装置のプローブ検査およびプローブ痕検査の様子を説明するためのプローブ・テスト状態等模式正面図である。 図８の破線Ｐの部分の拡大図である。 本願の一実施の形態の半導体集積回路装置の最終形態の一例の模式断面図である。 本願の一実施の形態の半導体集積回路装置に対するプローブ検査等の製造プロセス要部を説明するプロセス・ブロック・フロー図である。

符号の説明

１ 半導体チップ（集積回路基板）
１ａ （半導体チップの）デバイス面
３ 実ボンディング・パッド
４ 第１の実ボンディング・パッド列
４ａ 第１の部分実ボンディング・パッド列
５ ダミー・パッド（ボンディング・パッド類似の検査用パッド）
１４，１４ａ，１４ｂ プローブ痕
１７ （ダミー・パッドの）中心
２１ａ （第１の実ボンディング・パッド列の中心線に関して）第１の側
Ｒ （第１の部分実ボンディング・パッド列のプローブ痕の）回帰直線
２２ａ 第１の実ボンディング・パッド列の中心線
Ｘ４ 第１の実ボンディング・パッド列の中心線

Claims (1)

1. 以下を含む半導体集積回路装置：
   （ａ）デバイス主面を有する矩形形状の半導体チップ；
   （ｂ）前記矩形の第１の辺に沿って、ほぼ同一の形状を有する複数の実ボンディング・パッドを含み、前記デバイス主面上に直線状に配置された第１の実ボンディング・パッド列；
   （ｃ）前記複数の実ボンディング・パッドの各実ボンディング・パッド上において、前記第１の実ボンディング・パッド列の中心線に関して交互に反対方向にずれた位置に形成されたプローブ痕；
   （ｄ）前記第１の実ボンディング・パッド列の内、そのプローブ痕が前記中心線に関して第１の側にずれた実ボンディング・パッドから構成された第１の部分実ボンディング・パッド列；
   （ｅ）前記第１の部分実ボンディング・パッド列の前記プローブ痕に対応する回帰直線；
   （ｆ）その中心が、ほぼ前記回帰直線上に来るように設けられ、前記複数の実ボンディング・パッドよりも面積が小さく、且つ、プローブ痕を有するダミー・パッド。

Images