JP2010008148A - 多チャンネルセンサ回路 - Google Patents

Abstract

【課題】計測精度の低下を抑制しつつ、読込速度の高速化を図ることのできる多チャンネルセンサ回路を提供する。
【解決手段】複数の変位センサＳ０〜Ｓ３と、センサ信号のピークホールドを行うピークホールド回路１３と、そのピークホールド回路１３にセンサ信号の入力されるセンサを切り換える切換回路１０と、読込信号の入力に応じてピークホールド回路１３の出力をデジタル変化して読み込むＡＤ変換回路１５と、を備える多チャンネルセンサ回路において、読込信号の遅延信号として生成された実行信号により、ピークホールド回路１３のリセット、及び切換回路１０による変位センサＳ０〜Ｓ３の切り換えを実行するようにした。
【選択図】図１

Description

本発明は、複数のセンサを順次切り換えつつ、その出力信号のピーク値の読み込みを行う多チャンネルセンサ回路に関する。

従来、そうした多チャンネルセンサ回路として、特許文献１に記載のものが知られている。図３に、同文献に記載のセンサ回路の模式的な回路構成を示す。同図に示すように、この多チャンネルセンサ回路には、複数の渦電流式の変位センサ５０の接続された切換回路５１が設けられている。この切換回路５１は、マルチプレクサなどからなり、順次サイクリックに変位センサ５０を切り換えながらそのセンサ信号をピークホールド回路５２に出力する。ピークホールド回路５２は、入力されたセンサ信号の振幅のピークホールドを行い、Ａ／Ｄ変換回路５３に出力する。そしてＡ／Ｄ変換回路５３は、ピークホールド回路５２の出力（センサ信号の最大振幅）をデジタル変換して出力する。

こうした多チャンネルセンサ回路のピークホールド回路５２には、切換回路５１によるセンサ切換に十分追従できるだけの応答性が要求される。単にピークホールド回路５２の応答性を向上するだけであれば、特許文献２に記載の技術を適用することで実現が可能である。特許文献２では、ピークホールド回路をリセット、すなわちピークホールドコンデンサの放電を行うリセット回路を、そのセンサ回路に設けるようにしている。そしてこれにより、センサ信号の読み込みの都度、ピークホールド回路にリセットを掛けることで、その応答性を高めている。なお同文献のセンサ回路では、リセット回路は、センサ信号の入力が一定時間途絶えたときに出力されるリセット信号に基づき、ピークホールド回路をリセットするように構成されている。
特開平４−６４０１号公報 特開平１１ー９６７８７号公報

上記のようなリセット回路の設置により、ピークホールド回路の応答性を高めることは確かに可能である。ただし、こうしたリセット回路を上記のような多チャンネルセンサ回路に設置する場合、ピークホールド回路５２のリセット、切換回路５１によるセンサ切換、及びＡ／Ｄ変換回路５３によるセンサ信号のサンプリングの各タイミングを適宜に調整する必要がある。しかしながら、上記従来の技術だけでは、それらのタイミングが不適切となって、センサ切換時のセンサ信号波形の歪みがサンプリング結果に重畳されてしまい、計測精度の低下を招く虞がある。

本発明は、こうした実状に鑑みてなされたものであって、その解決しようとする課題は、計測精度の低下を抑制しつつ、読込速度の高速化を図ることのできる多チャンネルセンサ回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果を記載する。
上記課題を解決するため、請求項１に記載の発明は、複数のセンサと、センサ信号のピークホールドを行うピークホールド回路と、そのピークホールド回路にセンサ信号の入力されるセンサを切り換える切換回路と、読込信号の入力に応じて前記ピークホールド回路の出力を読み込む読込回路と、を備える多チャンネルセンサ回路において、前記ピークホールド回路のリセット、及び前記切換回路による前記センサの切り換えを実行させる実行信号を前記読込信号から生成する実行信号生成手段を備えることをその要旨としている。

上記構成では、読込信号から生成された実行信号により、ピークホールド回路のリセットと切換回路によるセンサの切り換えとが実行されるようになる。そのため、ピークホールド回路の出力の読み込み、ピークホールド回路のリセット及び切換回路によるセンサの切り換えの各タイミングを容易且つ的確に設定することができるようになる。したがって上記構成によれば、計測精度の低下を抑制しつつ、読込速度の高速化を図ることのできるようになる。

請求項２に記載の発明は、請求項１に記載の多チャンネルセンサ回路において、前記実行信号生成手段は、遅延回路からなり、前記読込信号の遅延信号を前記実行信号として生成することをその要旨としている。

上記構成では、遅延回路により構成された実行信号生成手段により、読込信号の遅延信号が上記実行信号として生成されるようになる。こうした構成では、読込信号の入力から遅延信号の出力までの遅延時間を適宜に設定することで、ピークホールド回路出力の読み込み後の最適な時期に、ピークホールド回路のリセット及び切換回路によるセンサの切り換えを実行させることが可能となる。

請求項３に記載の発明は、請求項１又は２に記載の多チャンネルセンサ回路において、前記ピークホールド回路は、ピークホールドコンデンサのチャージを通じて前記センサ信号のピークホールドを行うものであり、前記ピークホールド回路への前記センサ信号の入力を前記実行信号に応じて遮断する第１のスイッチと、前記実行信号に応じて前記ピークホールドコンデンサを接地する第２のスイッチと、を備えることをその要旨としている。

上記の如く多チャンネルセンサ回路を構成することで、上記実行信号に応じたピークホールド回路のリセットを実現することが可能である。
請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の多チャンネルセンサ回路において、センサ切り換えを指示する切換信号をラッチし、前記実行信号に応じてそのラッチした切換信号を前記切換回路に出力するレジスタ回路を備えることをその要旨としている。

上記の如く多チャンネルセンサ回路を構成することで、上記実行信号に応じたセンサ切り換えを実現することが可能である。
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の多チャンネルセンサ回路において、前記センサは、渦電流式の変位センサであることをその要旨としている。

このように本発明の多チャンネルセンサ回路は、渦電流式変位センサ用の多チャンネルセンサ回路として具体化すること可能である。

以下、本発明の多チャンネルセンサ回路を具体化した一実施の形態を、図１及び図２を参照して詳細に説明する。本実施の形態は、渦電流式変位センサ用の多チャンネルセンサ回路として本発明を具体化したものとなっている。

図１は、本実施の形態の多チャンネルセンサ回路の回路構成を示している。同図に示すように、この多チャンネルセンサ回路には、４つの渦電流式の変位センサＳ０〜Ｓ３が設けられ、マルチプレクサからなる切換回路１０に接続されている。切換回路１０には、能動とする変位センサＳ０〜Ｓ３を指示する切換信号が外部のコントローラＣより入力されており、正弦波発生回路１１及び増幅回路１２によって生成された正弦波信号を選択中の変位センサＳ０〜Ｓ３に供給して、これを駆動する。渦電流式の変位センサＳ０〜Ｓ３は、対向するターゲットとの距離に応じてその内部のインピーダンスが変化し、上記正弦波信号の供給時にその内部を流れる電流の振幅が変化するようになっている。

また切換回路１０は、駆動中の変位センサＳ０〜Ｓ３の出力（センサ信号）をピークホールド回路１３に出力する。ピークホールド回路１３は、ピークホールドコンデンサ１４を備え、そのピークホールドコンデンサ１４のチャージを通じて、入力されたセンサ信号の最大振幅をホールドするよう構成されている。

ピークホールド回路１３は、ＡＤ変換回路１５に接続されている。ＡＤ変換回路１５は、外部のコントローラＣからの読込信号の入力に応じてピークホールド回路１３のホールド値（センサ信号の最大信号）をデジタル信号に変換してコントローラＣに出力する。そしてこれにより、コントローラＣへのピークホールド回路１３の出力の読み込み（サンプリング）が行われるようになっている。なお本実施の形態の多チャンネルセンサ回路では、こうしたＡＤ変換回路１５が上記読込回路に相当する構成となっている。

一方、本実施の形態の多チャンネルセンサ回路では、上記ＡＤ変換回路１５に加え、遅延回路１６にも上記読込信号が入力されるようになっている。遅延回路１６は、読込信号の遅延信号として実行信号を生成して出力する。なお、こうした遅延回路１６での読込信号の入力から実行信号の出力迄の遅延時間は、上記ＡＤ変換回路１５のデジタル変換処理の所要時間よりも長くなるように設定されている。

遅延回路１６により生成された実行信号は、切換回路１０とピークホールド回路１３との間に介設された第１のスイッチ１７、ピークホールド回路１３の内部に設置された第２のスイッチ１８にそれぞれ入力されている。第１のスイッチ１７は、実行信号の入力に応じて、切換回路１０からピークホールド回路１３へのセンサ信号の入力を遮断するように構成されている。また第２のスイッチ１８は、実行信号の未入力時には、ピークホールドコンデンサ１４の高電位側を十分に大きい抵抗Ｒ（例えば１００ｋ〜１ＭΩ程度）を介して接地し、入力時には、ピークホールドコンデンサ１４の高電位側を十分に小さい抵抗ｒ０（＜＜Ｒ：例えば１０Ω以下）を介して接地するよう構成されている。これにより、第２のスイッチ１８は、実質的に実行信号の入力に応じてピークホールドコンデンサ１４の高電位側を接地させるものとなっている。実行信号の入力に応じたこれら第１及び第２のスイッチ１７，１８の作動により、ピークホールドコンデンサ１４が放電されて、ピークホールド回路１３がリセットされるようになる。

また遅延回路１６により生成された実行信号は、切換回路１０に上記切換信号を入力するための信号線上に配設されたレジスタ回路１９にも入力されている。レジスタ回路１９は、コントローラＣから入力された切換信号をラッチするとともに、上記実行信号の入力に応じてそのラッチした切換信号を切換回路１０に出力する。そのため、切換信号は、コントローラＣからの出力の時期に関わらず、実行信号の出力時に切換回路１０に入力されるようになる。したがって本実施の形態の多チャンネルセンサ回路では、読込信号の遅延信号として生成された実行信号の出力に応じて、ピークホールド回路１３のリセットと、切換回路１０によるセンサ切り換えとが実行されるようになる。

図２は、こうした多チャンネルセンサ回路の動作態様の一例を示す。なお同図における（ａ）は読込信号の、（ｂ）は実行信号の、（ｃ）は切換回路１０に入力される切換信号の、（ｄ）はピークホールド回路１３の入力（センサ信号）の、そして（ｄ）はその出力（ピークホールド出力）のそれぞれの推移を示している。

多チャンネルセンサ回路の動作中、ピークホールド回路１３には、切換回路１０により選択された変位センサＳ０〜Ｓ３の出力が供給され、それによりピークホールドコンデンサ１４には、センサ信号の最大振幅に応じた電荷がチャージされる。ここで同図の時刻ｔ１においてコントローラＣが読込信号を出力すると、ＡＤ変換回路１５がそのときのピークホールド回路１３の出力をデジタル変換してコントローラＣに出力する。なおコントローラＣは、読込信号の出力後に、次にサンプリングを行う変位センサＳ０〜Ｓ３を指示すべく、切換信号を出力する。ただし、この時点では、切換信号はレジスタ回路１９にてラッチされ、切換回路１０には未入力の状態となっている。

さて読込信号の出力後、規定の遅延時間が経過した時刻ｔ２には、遅延回路１６から読込信号の遅延信号として実行信号が出力される。そしてそれにより、第１及び第２のスイッチ１７，１８が作動して、ピークホールドコンデンサ１４が放電されてピークホールド回路１３がリセットされる。またこのときの実行信号の出力に応じては、レジスタ回路１９がラッチしていた切換信号を切換回路１０に出力し、センサ切換が実行されるようにもなる。そして時刻ｔ３において実行信号の出力が完了すると、切換回路１０により新たに選択された変位センサＳ０〜Ｓ３のセンサ信号がピークホールド回路１３に入力され、その最大振幅がホールドされるようになる。

以上説明した本実施の形態の多チャンネルセンサ回路によれば、次の効果を奏することができる。
・本実施の形態に係る多チャンネルセンサ回路では、ピークホールド回路１３の出力を読み込むべく出力される読込信号の遅延信号として生成された実行信号により、ピークホールド回路１３のリセット、及び切換回路１０による変位センサＳ０〜Ｓ３の切り換えを実行するようにしている。こうした本実施の形態では、読み込みの都度、ピークホールド回路１３がリセットされるため、センサ切換速度を高めることができる。またセンサ切換がピークホールド回路１３のリセットと同時に実施されるため、センサ切換時のセンサ信号の波形の乱れがサンプリング結果に与える影響を効果的に抑制することができるようにもなる。しかも、センサ切換及びピークホールド回路１３のリセットが、読込信号から生成された実行信号により実行されるため、ピークホールド回路の出力の読み込み、ピークホールド回路のリセット及び切換回路によるセンサの切り換えの各タイミングが容易且つ的確に設定されるようになる。したがって、本実施の形態の多チャンネルセンサ回路によれば、計測精度の低下を抑制しつつ、読込速度の高速化を図ることのできるようになる。

なお上記実施の形態は、以下のように変更して実施することもできる。
・上記実施の形態では、ピークホールド回路１３の出力をデジタル変換して読み込む（サンプリングする）ようにしていたが、必要に応じて、読み込みに係る処理としてフィルタ処理等の他の処理を行うようにしても良い。

・上記実施の形態では、コントローラＣの出力した切換信号を実行信号の出力までレジスタ回路１９がラッチすることで、切換回路１０によるセンサ切換の時期を実行信号の出力時期と同期させるようにしていた。もっとも、実行信号の出力に応じて切換回路１０のセンサ切換が実行されるようにすることができるのであれば、その実現に係る具体的な構成は、これに限らず、任意の構成を採用しても良い。

・上記実施の形態では、実行信号に応じて作動する第１及び第２のスイッチ１７，１８により、ピークホールド回路１３のリセットを行うようにしていたが、その実現に係る具体的な構成は、これに限らず、適宜に変更しても良い。

・上記実施の形態での切換回路１０、ピークホールド回路１３、遅延回路１６等の具体的な回路構成は、同等の機能を有するものであれば、図１に示される構成に限らず、適宜変更しても良い。

・上記実施の形態では、遅延回路１６にて読込信号に遅延処理を施すことで実行信号を生成するようにしていたが、読込実施後の適切な時期に実行信号を出力可能であれば、別の処理にて読込信号から実行信号を生成するようにしても良い。

・上記実施の形態では、渦電流式の変位センサＳ０〜Ｓ３用の多チャンネルセンサ回路として本発明を具体化した場合を説明したが、本発明に係る多チャンネルセンサ回路は、例えばＩＲ（赤外線）センサやカム角センサ等、それ以外のセンサにも適用することが可能である。

本発明に係る多チャンネルセンサ回路の一実施形態についてその模式的な回路構成を示す回路図。 同実施形態の多チャンネルセンサ回路の動作態様の一例を示すタイムチャート。 従来の多チャンネルセンサ回路についてその模式的な回路構成を示す回路図。

符号の説明

１０…切換回路、１１…正弦波発生回路、１２…増幅回路、１３…ピークホールド回路、１４…ピークホールドコンデンサ、１５…ＡＤ変換回路（読込回路）、１６…遅延回路（実行信号生成手段）、１７…第１のスイッチ、１８…第２のスイッチ、１９…レジスタ回路、Ｓ０〜Ｓ３変位センサ、Ｃ…コントローラ。

Claims (5)

1. 複数のセンサと、センサ信号のピークホールドを行うピークホールド回路と、そのピークホールド回路にセンサ信号の入力されるセンサを切り換える切換回路と、読込信号の入力に応じて前記ピークホールド回路の出力を読み込む読込回路と、を備える多チャンネルセンサ回路において、
   前記ピークホールド回路のリセット、及び前記切換回路による前記センサの切り換えを実行させる実行信号を前記読込信号から生成する実行信号生成手段を備える
   ことを特徴とする多チャンネルセンサ回路。
2. 前記実行信号生成手段は、遅延回路からなり、前記読込信号の遅延信号を前記実行信号として生成する
   請求項１に記載の多チャンネルセンサ回路。
3. 前記ピークホールド回路は、ピークホールドコンデンサのチャージを通じて前記センサ信号のピークホールドを行うものであり、
   前記ピークホールド回路への前記センサ信号の入力を前記実行信号に応じて遮断する第１のスイッチと、
   前記実行信号に応じて前記ピークホールドコンデンサを接地する第２のスイッチと、
   を備える請求項１又は２に記載の多チャンネルセンサ回路。
4. センサ切り換えを指示する切換信号をラッチし、前記実行信号に応じてそのラッチした切換信号を前記切換回路に出力するレジスタ回路を備える
   請求項１〜３のいずれか１項に記載の多チャンネルセンサ回路。
5. 前記センサは、渦電流式の変位センサである請求項１〜４のいずれか１項に記載の多チャンネルセンサ回路。

Images