JP5489835B2 - アナログ入力装置 - Google Patents
アナログ入力装置 Download PDFInfo
- Publication number
- JP5489835B2 JP5489835B2 JP2010095157A JP2010095157A JP5489835B2 JP 5489835 B2 JP5489835 B2 JP 5489835B2 JP 2010095157 A JP2010095157 A JP 2010095157A JP 2010095157 A JP2010095157 A JP 2010095157A JP 5489835 B2 JP5489835 B2 JP 5489835B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- transformer
- control pulse
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims description 16
- 238000009413 insulation Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Electronic Switches (AREA)
Description
図3は、従来のアナログ入力装置50を示す回路構成図である。図3において、アナログ入力装置50は、入力インタフェース回路51、マルチプレクサ52、AD変換器53および制御回路54を備えている。
また、制御回路54は、CPU(Central Processing Unit)とプログラムを格納したメモリとを有するマイクロプロセッサ(図示せず)で構成されており、入力チャンネル数に応じた複数のシーケンス手段71を含んでいる。
まず、温度センサ等から出力されたアナログ信号は、入力インタフェース回路51に入力され、シーケンス手段71からの制御パルス信号によってオンオフ制御されるスイッチ素子61と、信号トランス62および増幅器63とを介してマルチプレクサ52に絶縁伝送される。このとき、マルチプレクサ52には、Ch1〜8の各チャンネルの入力インタフェース回路51からアナログ信号が入力される。以下、入力インタフェース回路51から出力されてマルチプレクサ52に入力されるアナログ信号を、入力信号と称する。
従来のアナログ入力装置50では、スイッチ素子61がオン状態である期間に信号トランス62の巻線に励磁されたエネルギーが、スイッチ素子61がオフ状態となった後に放出(消費)されるので、入力インタフェース回路51から出力されてマルチプレクサ52に入力される入力信号において、大振幅のバックスイングが長時間にわたって継続する(図4参照)。そのため、各チャンネルの読み込み時間が長時間に及び、装置の高速化を図ることができないという問題がある。
そのため、信号トランスの巻線に励磁されたエネルギーを速やかに消費させることにより、入力信号のバックスイングを軽減し、各チャンネルの読み込み時間を短縮して、高速化を実現することができる。
図1は、この発明の実施の形態1に係るアナログ入力装置10を示す回路構成図である。図1において、アナログ入力装置10は、入力インタフェース回路11、マルチプレクサ12、AD変換器13および制御回路14を備えている。
また、制御回路14は、CPUとプログラムを格納したメモリとを有するマイクロプロセッサ(図示せず)で構成されており、入力チャンネル数に応じた複数の第1シーケンス手段41および第2シーケンス手段42を含んでいる。なお、第1シーケンス手段41および第2シーケンス手段42は、一体的に構成されてもよい。
まず、温度センサ等から出力されたアナログ信号は、入力インタフェース回路11に入力され、第1シーケンス手段41からの第1制御パルス信号によってオンオフ制御される第1スイッチ素子21と、信号トランス23と、信号振幅を増幅する増幅器24とを介して、入力信号としてマルチプレクサ12に絶縁伝送される。
ここで、信号トランス23の巻線に励磁されたエネルギーは、リセット回路22で消費されているので、入力インタフェース回路11から出力されてマルチプレクサ12に入力される入力信号のバックスイングは、軽減されている。
そのため、信号トランスの巻線に励磁されたエネルギーを速やかに消費させることにより、入力信号のバックスイングを軽減し、各チャンネルの読み込み時間を短縮して、高速化を実現することができる。
Claims (1)
- 外部から入力されたアナログ信号を絶縁する信号トランスと、
前記信号トランスの1次側に接続され、オンオフ制御されることで前記アナログ信号をパルス形状に変化させる第1スイッチ素子と、
前記信号トランスの1次側に、前記信号トランスの巻線端子と並列に接続され、互いに直列に接続された抵抗素子および第2スイッチ素子からなるリセット回路と、
前記第1スイッチ素子に対して、前記オンオフ制御のための第1制御パルス信号を出力するとともに、前記第1制御パルス信号を出力した後に、前記第2スイッチ素子に対して、前記信号トランスの巻線に励磁されたエネルギーを消費するための第2制御パルス信号を出力するシーケンス手段と、
を備えたことを特徴とするアナログ入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095157A JP5489835B2 (ja) | 2010-04-16 | 2010-04-16 | アナログ入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095157A JP5489835B2 (ja) | 2010-04-16 | 2010-04-16 | アナログ入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011227615A JP2011227615A (ja) | 2011-11-10 |
JP5489835B2 true JP5489835B2 (ja) | 2014-05-14 |
Family
ID=45042904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010095157A Active JP5489835B2 (ja) | 2010-04-16 | 2010-04-16 | アナログ入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5489835B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108474693B (zh) * | 2016-01-18 | 2020-05-01 | 三菱电机株式会社 | 测定装置及测定方法 |
KR20240060850A (ko) * | 2021-11-09 | 2024-05-08 | 미쓰비시덴키 가부시키가이샤 | 아날로그 신호 입력 장치 |
-
2010
- 2010-04-16 JP JP2010095157A patent/JP5489835B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011227615A (ja) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4972647B2 (ja) | 適応型入力セル回路 | |
KR101492496B1 (ko) | 계측용 아날로그 프론트 엔드 회로 | |
JP5489835B2 (ja) | アナログ入力装置 | |
US8471752B2 (en) | A/D conversion apparatus having an N-stage pulse circulating circuit | |
JP5101660B2 (ja) | プログラマブルコントローラ | |
JP6488710B2 (ja) | 通信用スレーブ | |
JP4751343B2 (ja) | A/d変換装置 | |
JP4917357B2 (ja) | 測定装置 | |
JP2008102060A (ja) | 半導体試験装置のタイミング校正回路及びタイミング校正方法 | |
JP4774079B2 (ja) | A/d変換装置 | |
JP7237246B1 (ja) | アナログ信号入力装置 | |
JP5458806B2 (ja) | A/d変換装置 | |
WO2002029909B1 (en) | Universal temperature compensation application specific integrated circuit | |
JPWO2008146450A1 (ja) | アナログ入力装置 | |
JP2005354375A (ja) | 多チャンネルa/d変換装置 | |
JP2008084272A (ja) | 伝送器システム | |
KR101548349B1 (ko) | 다채널 스위치 구동 장치 | |
JP2014082710A (ja) | アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 | |
JP4158107B2 (ja) | アナログ入力データ伝送装置 | |
JP2010011713A (ja) | パルス出力回路 | |
JP4379302B2 (ja) | プログラマブルコントローラ | |
JP2018092450A (ja) | プロセス出力モジュールの出力診断装置 | |
JP2009212930A (ja) | 入力レベル判定回路 | |
JP2010276374A (ja) | デバイス用電源装置 | |
JP2009049645A (ja) | アナログ/ディジタル変換方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5489835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |