JP2014082710A - アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 - Google Patents
アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 Download PDFInfo
- Publication number
- JP2014082710A JP2014082710A JP2012230927A JP2012230927A JP2014082710A JP 2014082710 A JP2014082710 A JP 2014082710A JP 2012230927 A JP2012230927 A JP 2012230927A JP 2012230927 A JP2012230927 A JP 2012230927A JP 2014082710 A JP2014082710 A JP 2014082710A
- Authority
- JP
- Japan
- Prior art keywords
- offset voltage
- control
- input device
- analog input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】入出力特性を改善することのできるアナログ入力装置を得る。
【解決手段】オペアンプ回路5は、第1の絶縁トランス1の2次側に接続され、第1の絶縁トランス1の出力電圧を増幅する。オフセット電圧調整回路7は、オペアンプ回路5の入力側のオフセット電圧を監視し、制御手段12からの制御パルスに基づいてオフセット電圧をゼロ電位に補正する。その後、制御手段12からドライブパルスが出力され、スイッチング素子2を介して第1の絶縁トランス1にアナログ信号が入力される。
【選択図】図1
【解決手段】オペアンプ回路5は、第1の絶縁トランス1の2次側に接続され、第1の絶縁トランス1の出力電圧を増幅する。オフセット電圧調整回路7は、オペアンプ回路5の入力側のオフセット電圧を監視し、制御手段12からの制御パルスに基づいてオフセット電圧をゼロ電位に補正する。その後、制御手段12からドライブパルスが出力され、スイッチング素子2を介して第1の絶縁トランス1にアナログ信号が入力される。
【選択図】図1
Description
この発明は、例えばファクトリーオートメーション(FA:Factory Automation)に適用され、センサ等から出力されるアナログ信号を、トランス素子等の絶縁手段を介して受信するアナログ入力装置及びそのオフセット電圧調整方法に関する。
従来より、外部装置から出力されるアナログ信号が入力し、それを収集するアナログ入力装置が用いられている。このようなアナログ入力装置として、例えば特許文献1に示すような装置があった。この装置は、入力されたアナログ信号を絶縁する絶縁トランスと、絶縁トランスの1次側に接続され、オンオフ制御されることでアナログ信号をパルス形状に変化させる第1スイッチ素子と、絶縁トランスの1次側に、その巻線端子と並列に接続され、互いに直列に接続された抵抗素子と第2スイッチ素子とからなるリセット回路とを備え、第1スイッチ素子に対して、オンオフ制御のための第1制御パルス信号を出力すると共に、その後、第2スイッチ素子に対して、絶縁トランスの巻線に励磁されたエネルギを消費するための第2制御パルス信号を出力するようにしたものである。
しかしながら、上記従来のアナログ入力装置では、絶縁トランスの出力信号を増幅するための演算増幅器(オペアンプ)の入力端子から流れる漏れ電流により、微小なオフセット電圧が発生することで、アナログ入力装置の入出力特性を悪化させるという問題があった。
この発明は上記のような課題を解決するためになされたもので、その入出力特性を改善することのできるアナログ入力装置及びそのオフセット電圧調整方法を得ることを目的とする。
この発明に係るアナログ入力装置は、外部から入力されたアナログ信号を絶縁する絶縁トランスと、絶縁トランスの1次側に接続され、ドライブパルスが与えられる間、オン状態となり、アナログ信号を絶縁トランスに入力させるスイッチング手段と、絶縁トランスの2次側に接続され、絶縁トランスの出力を増幅する演算増幅器と、ドライブパルスを供給すると共に、ドライブパルスに先立ち制御パルスを出力する制御手段と、演算増幅器の入力側のオフセット電圧を監視し、制御手段より制御パルスが出力された場合、オフセット電圧をゼロ電位に制御するオフセット電圧調整回路とを備えたものである。
この発明のアナログ入力装置は、演算増幅器の入力側のオフセット電圧を監視し、制御手段より制御パルスが出力された場合、オフセット電圧をゼロ電位に制御するようにしたので、アナログ入力装置の入出力特性を改善することができる。
実施の形態1.
図1は、この発明の実施の形態1によるアナログ入力装置を示す構成図である。
図1に示すアナログ入力装置100は、第1の絶縁トランス1、スイッチング素子(スイッチング手段)2、直列抵抗3、並列抵抗4、オペアンプ回路(演算増幅器)5、帰還抵抗6、オフセット電圧調整回路7、サンプルホールド(S/H)回路8、A/Dコンバータ9からなるスキャナ回路10、第2の絶縁トランス11、制御手段12を備えている。
図1は、この発明の実施の形態1によるアナログ入力装置を示す構成図である。
図1に示すアナログ入力装置100は、第1の絶縁トランス1、スイッチング素子(スイッチング手段)2、直列抵抗3、並列抵抗4、オペアンプ回路(演算増幅器)5、帰還抵抗6、オフセット電圧調整回路7、サンプルホールド(S/H)回路8、A/Dコンバータ9からなるスキャナ回路10、第2の絶縁トランス11、制御手段12を備えている。
第1の絶縁トランス1は、外部装置200からのアナログ信号を絶縁するトランスであり、その1次側にスイッチング素子2を介して外部装置200からのアナログ信号が入力されるよう配設されている。スイッチング素子2は、第2の絶縁トランス11の2次側から取り出されるドライブパルスに基づいて、入力されるアナログ信号のオンオフ制御を行うスイッチング素子であり、ドライブパルスが与えられる間オン状態となり、アナログ信号を第1の絶縁トランス1に入力させる。直列抵抗3と並列抵抗4は、第1の絶縁トランス1の2次側とオペアンプ回路5の非反転端子との間に接続される抵抗である。オペアンプ回路5は、第1の絶縁トランス1の出力信号を増幅するための演算増幅器であり、帰還抵抗6は、オペアンプ回路5の出力端子と反転入力端子との間に接続される抵抗である。オフセット電圧調整回路7は、オペアンプ回路5における非反転入力端子のオフセット電圧を監視し、制御手段12から出力される制御パルスに基づいて、そのオフセット電圧をゼロ電位とするよう補正を行う回路である。サンプルホールド回路8は、オペアンプ回路5の出力電圧をサンプル&ホールドするための回路である。A/Dコンバータ9は、サンプルホールド回路8から出力されるアナログ信号をデジタル信号に変換するためのコンバータである。また、これら第1の絶縁トランス1〜A/Dコンバータ9によりスキャナ回路10が構成されている。
第2の絶縁トランス11は、スキャナ回路10と並列に接続されたトランスであり、制御手段12から出力されるドライブパルスをスイッチング素子2に供給するよう構成されている。制御手段12は、所定のタイミングで制御パルスとドライブパルスを生成し出力するマイクロコンピュータからなる回路である。なお、これらパルスの生成タイミング等に関しては後述する。
次に、実施の形態1のアナログ入力装置の動作について図面を参照しながら説明する。
図2は、アナログ入力装置の各部の動作を示す説明図である。
外部装置200から出力されるアナログ信号Vinは、直流信号に近い低周波数信号であるため、このままでは第1の絶縁トランス1を介した絶縁伝送を実現することができない。そこで、第1の絶縁トランス1の1次側に接続されたスイッチング素子2をオンオフ制御し、外部装置200からのアナログ信号をパルス形状に変化させることにより、第1の絶縁トランス1を介した絶縁伝送を実現することができる。スイッチング素子2のオンオフ制御は、制御手段12から第2の絶縁トランス11を介して入力されるドライブパルスによって制御される。
図2は、アナログ入力装置の各部の動作を示す説明図である。
外部装置200から出力されるアナログ信号Vinは、直流信号に近い低周波数信号であるため、このままでは第1の絶縁トランス1を介した絶縁伝送を実現することができない。そこで、第1の絶縁トランス1の1次側に接続されたスイッチング素子2をオンオフ制御し、外部装置200からのアナログ信号をパルス形状に変化させることにより、第1の絶縁トランス1を介した絶縁伝送を実現することができる。スイッチング素子2のオンオフ制御は、制御手段12から第2の絶縁トランス11を介して入力されるドライブパルスによって制御される。
ここで、外部装置200から出力されたアナログ信号は、パルス整形をされた後に第1の絶縁トランス1を介してオペアンプ回路5の非反転入力端子に入力される。この入力信号Vampは、オペアンプ回路5の非反転入力端子から並列抵抗4に流れる漏れ電流のため、オフセット電圧Voffsetが生じる。最終的に、A/Dコンバータ9の入力信号にオフセット電圧Voffsetが重畳されることにより、アナログ入力回路の入出力特性が劣化する。
そこで、実施の形態1では、アナログ入力装置100の電源がオン状態になったとき、制御手段12から出力される制御パルスに応じ、オフセット電圧調整回路7が、オペアンプ回路5の非反転入力端子に発生するオフセット電圧Voffsetを監視して、これがゼロ電圧になるような最適な電圧をオペアンプ回路5の反転入力端子に印加し、この電圧を保持する。この保持状態は次の制御パルスが入力されるまで継続する。オフセット電圧を調整するシーケンスが終了した時点で、制御手段12からドライブパルスを出力し、アナログ入力装置100としての動作を開始する。すなわち、制御手段12は、ドライブパルスと制御パルスとを同時に出力しないようタイミング制御を行う。
このように、アナログ入力装置100の電源がオン状態になり、動作を開始する前にオペアンプ回路5の非反転入力端子に発生するオフセット電圧をキャンセルすることで、アナログ入力装置100の入出力特性を改善することができる。
以上説明したように、実施の形態1のアナログ入力装置によれば、外部から入力されたアナログ信号を絶縁する絶縁トランスと、絶縁トランスの1次側に接続され、ドライブパルスが与えられる間、オン状態となり、アナログ信号を絶縁トランスに入力させるスイッチング手段と、絶縁トランスの2次側に接続され、絶縁トランスの出力を増幅する演算増幅器と、ドライブパルスを供給すると共に、ドライブパルスに先立ち制御パルスを出力する制御手段と、演算増幅器の入力側のオフセット電圧を監視し、制御手段より制御パルスが出力された場合、オフセット電圧をゼロ電位に制御するオフセット電圧調整回路とを備えたので、アナログ入力装置の入出力特性を改善することができる。
また、実施の形態1のアナログ入力装置によれば、オフセット電圧調整回路は、オフセット電圧をゼロ電位に制御した後、次の制御パルスが入力されるまで、この制御状態を保持するようにしたので、簡単な構成でアナログ入力装置の入出力特性の改善を図ることができる。
また、実施の形態1のアナログ入力装置によれば、制御手段は、ドライブパルスと制御パルスとを同時に出力しないようタイミング制御を行うようにしたので、オフセット電圧の制御処理とスイッチング処理とが時系列的に重ならないため、確実にオフセット電圧のゼロ電位への制御を行うことができる。
また、実施の形態1のアナログ入力装置によれば、制御手段は、制御パルスを出力してオフセット電圧調整回路によるゼロ電位への制御が完了した後、ドライブパルスを出力するようにしたので、オフセット電圧がゼロ電位に制御された後に演算増幅器にアナログ信号が入力されるため、正確なアナログ信号の電圧値を得ることができる。
また、実施の形態1のアナログ入力装置のオフセット電圧調整方法によれば、オフセット電圧調整回路は、制御手段から制御パルスが出力された場合、オフセット電圧がゼロ電位となる電圧を演算増幅器の入力側に印加することでオフセット電圧を補正するようにしたので、アナログ入力装置の入出力特性を改善することができる。
実施の形態2.
実施の形態2は、オフセット電圧を逐次調整するようにした例である。なお、実施の形態2のアナログ入力装置における図面上の構成は、図1に示した実施の形態1と同様であるため、図1を用いて説明する。
実施の形態2は、オフセット電圧を逐次調整するようにした例である。なお、実施の形態2のアナログ入力装置における図面上の構成は、図1に示した実施の形態1と同様であるため、図1を用いて説明する。
実施の形態2の制御手段12は、制御パルスを出力した後、オフセット電圧調整回路7によるゼロ電位への制御が完了した後にドライブパルスを出力すると共に、ドライブパルスの出力後、スイッチング素子2がオフ状態となり、第1の絶縁トランス1の特性によるこの第1の絶縁トランス1からの出力信号の減衰振動が収束したタイミングで再度制御パルスを出力するよう構成されている。その他の構成については、実施の形態1と同様であるため、ここでの説明は省略する。
次に、実施の形態2のアナログ入力装置の動作について図面を参照して説明する。
図3は、実施の形態2のアナログ入力装置の各部の動作を示す説明図である。
実施の形態2のアナログ入力装置100の電源がオン状態になったとき、制御手段12から出力される制御パルスに応じて、オフセット電圧調整回路7は、オペアンプ回路5の非反転入力端子に発生するオフセット電圧Voffsetを監視して、これがゼロ電圧になるような最適な電圧をオペアンプ回路5の反転入力端子に印加し、この電圧を保持する。オフセット電圧を調整するシーケンスが終了した時点で、制御手段12からドライブパルスを出力し、アナログ入力装置100としての動作を開始する。ここまでの動作は実施の形態1と同様である。
図3は、実施の形態2のアナログ入力装置の各部の動作を示す説明図である。
実施の形態2のアナログ入力装置100の電源がオン状態になったとき、制御手段12から出力される制御パルスに応じて、オフセット電圧調整回路7は、オペアンプ回路5の非反転入力端子に発生するオフセット電圧Voffsetを監視して、これがゼロ電圧になるような最適な電圧をオペアンプ回路5の反転入力端子に印加し、この電圧を保持する。オフセット電圧を調整するシーケンスが終了した時点で、制御手段12からドライブパルスを出力し、アナログ入力装置100としての動作を開始する。ここまでの動作は実施の形態1と同様である。
次に、ドライブパルスの出力によりスイッチング素子2がオン制御され、外部装置200から出力されたアナログ信号はパルス整形されて、第1の絶縁トランス1を介してオペアンプ回路5の非反転入力端子に入力される。この入力信号Vampは、第1の絶縁トランス1の漏れインダクタンスや線間容量の影響により、ドライブパルスの出力が終了してからもしばらくの期間、減衰振動する。実施の形態2では、入力信号Vampが収束するタイミングで、再度、制御パルスが制御手段12から出力され、この制御パルスに応じてオフセット電圧調整回路7はオフセット電圧Voffsetをゼロ電圧になるように再調整した電圧をオペアンプ回路5の反転入力端子に印加し、この電圧を保持する。なお、制御手段12は、入力信号Vampの値を監視することで減衰振動が収束したか否かを判断することができる。以降、制御手段12からドライブパルスと制御パルスが繰り返し出力され、アナログ入力装置100は、オフセット電圧調整回路7によるオフセット電圧Voffsetの微調節を行いながら動作を行う。
このように、実施の形態2によれば、オフセット電圧調整を逐次調整することにより、使用環境の温度変化といった様々な要因によるオフセット電圧の時間変動による影響を低減し、アナログ入力装置の入出力特性の改善を実現することができる。
以上説明したように、実施の形態2によるアナログ入力装置によれば、制御手段は、ドライブパルスの出力後、スイッチング手段がオフ状態となり、絶縁トランスの特性による絶縁トランスからの出力信号の減衰振動が収束したタイミングで再度制御パルスを出力するようにしたので、オフセット電圧の時間変動が生じた場合でもこれを補正することができ、環境の変化等があってもアナログ入力装置の入出力特性の改善を図ることができる。
また、実施の形態2のアナログ入力装置のオフセット電圧調整方法によれば、オフセット電圧調整回路は、制御パルスの出力を受けてオフセット電圧の制御を繰り返すようにしたので、環境の変化等があってもアナログ入力装置の入出力特性の改善を図ることができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
1 第1の絶縁トランス(絶縁トランス)、2 スイッチング素子(スイッチング手段)、3 直列抵抗、4 並列抵抗、5 オペアンプ回路(演算増幅器)、6 帰還抵抗、7 オフセット電圧調整回路、8 サンプルホールド回路、9 A/Dコンバータ、10 スキャナ回路、11 第2の絶縁トランス、12 制御手段、100 アナログ入力装置、200 外部装置。
Claims (7)
- 外部から入力されたアナログ信号を絶縁する絶縁トランスと、
前記絶縁トランスの1次側に接続され、ドライブパルスが与えられる間、オン状態となり、前記アナログ信号を前記絶縁トランスに入力させるスイッチング手段と、
前記絶縁トランスの2次側に接続され、当該絶縁トランスの出力を増幅する演算増幅器と、
前記ドライブパルスを供給すると共に、当該ドライブパルスに先立ち制御パルスを出力する制御手段と、
前記演算増幅器の入力側のオフセット電圧を監視し、前記制御手段より前記制御パルスが出力された場合、前記オフセット電圧をゼロ電位に制御するオフセット電圧調整回路とを備えたことを特徴とするアナログ入力装置。 - オフセット電圧調整回路は、オフセット電圧をゼロ電位に制御した後、次の制御パルスが入力されるまで、当該制御状態を保持することを特徴とする請求項1記載のアナログ入力装置。
- 制御手段は、ドライブパルスと制御パルスとを同時に出力しないようタイミング制御を行うことを特徴とする請求項1または請求項2記載のアナログ入力装置。
- 制御手段は、制御パルスを出力してオフセット電圧調整回路によるゼロ電位への制御が完了した後、ドライブパルスを出力することを特徴とする請求項1から請求項3のうちのいずれか1項記載のアナログ入力装置。
- 制御手段は、ドライブパルスの出力後、スイッチング手段がオフ状態となり、絶縁トランスの特性による当該絶縁トランスからの出力信号の減衰振動が収束したタイミングで再度制御パルスを出力することを特徴とする請求項4記載のアナログ入力装置。
- 請求項1から請求項4のうちのいずれか1項記載のアナログ入力装置を用い、
オフセット電圧調整回路は、制御手段から制御パルスが出力された場合、オフセット電圧がゼロ電位となる電圧を演算増幅器の入力側に印加することで前記オフセット電圧を補正することを特徴とするアナログ入力装置のオフセット電圧調整方法。 - 請求項5に記載のアナログ入力装置を用い、
オフセット電圧調整回路は、制御パルスの出力を受けてオフセット電圧の制御を繰り返すことを特徴とするアナログ入力装置のオフセット電圧調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230927A JP2014082710A (ja) | 2012-10-18 | 2012-10-18 | アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012230927A JP2014082710A (ja) | 2012-10-18 | 2012-10-18 | アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014082710A true JP2014082710A (ja) | 2014-05-08 |
Family
ID=50786504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012230927A Pending JP2014082710A (ja) | 2012-10-18 | 2012-10-18 | アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014082710A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7237246B1 (ja) * | 2021-11-09 | 2023-03-10 | 三菱電機株式会社 | アナログ信号入力装置 |
-
2012
- 2012-10-18 JP JP2012230927A patent/JP2014082710A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7237246B1 (ja) * | 2021-11-09 | 2023-03-10 | 三菱電機株式会社 | アナログ信号入力装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI582447B (zh) | 磁場感測裝置及其磁場感測方法 | |
JP2017123552A5 (ja) | ||
RU2011105035A (ru) | Цифровой усилитель с управлением с использованием прямой и обратной связи | |
WO2018111424A3 (en) | Calibration device and method for determining an optimal operating frequency of a power transfer system | |
DE102009027221A1 (de) | Verfahren zum Abgleich von Ultraschallsensoren | |
CN102377343B (zh) | 固定工作时间切换式直流电源供应器及其控制电路及方法 | |
DE602004027406D1 (de) | Ladungsmodussteuerung für einen serienresonanten konverter | |
JP2014082710A (ja) | アナログ入力装置及びアナログ入力装置のオフセット電圧調整方法 | |
US20110181369A1 (en) | Digital pulse width modulation device | |
CN102971634B (zh) | 确定测量信道的修正参数和检测电动机的端子电压的方法或电压检测系统 | |
JP6314681B2 (ja) | 排気ガスセンサのa/d変換データ補正システム | |
JP6285689B2 (ja) | アクチュエータの駆動回路装置及び駆動方法並びにそれらを用いたレンズモジュール及び電子機器 | |
JP4028843B2 (ja) | 調節可能な高電流および高電圧パルス発生器 | |
JP5277671B2 (ja) | モータ駆動装置 | |
JP5489835B2 (ja) | アナログ入力装置 | |
JP2005091206A (ja) | パルス時間幅測定装置及びパルス時間幅測定方法 | |
JP2012023809A (ja) | ソフトスイッチング制御装置 | |
JP2013172286A (ja) | 信号伝達装置 | |
WO2023084557A1 (ja) | アナログ信号入力装置 | |
JP2021139665A (ja) | 電流検出回路および電流検出システム | |
KR20150043844A (ko) | 피에조 액츄에이터의 구동 장치 및 그의 구동 방법 | |
RU2341337C1 (ru) | Ультразвуковой генератор импульсов | |
JP5858797B2 (ja) | トランス絶縁アナログ入力装置 | |
CN114937402B (zh) | 一种补偿铷钟剩余磁场的模拟装置 | |
JP2018011173A (ja) | デジタルアイソレータ |