JP2010003869A - 画像処理装置および方法、製造装置 - Google Patents

画像処理装置および方法、製造装置 Download PDF

Info

Publication number
JP2010003869A
JP2010003869A JP2008161273A JP2008161273A JP2010003869A JP 2010003869 A JP2010003869 A JP 2010003869A JP 2008161273 A JP2008161273 A JP 2008161273A JP 2008161273 A JP2008161273 A JP 2008161273A JP 2010003869 A JP2010003869 A JP 2010003869A
Authority
JP
Japan
Prior art keywords
pixel
bayer
signal line
pixels
numbered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008161273A
Other languages
English (en)
Other versions
JP5292939B2 (ja
Inventor
Kenichi Okumura
健市 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008161273A priority Critical patent/JP5292939B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to TW098118935A priority patent/TWI397312B/zh
Priority to US12/487,149 priority patent/US8576311B2/en
Priority to KR1020090055206A priority patent/KR101644461B1/ko
Priority to CN2009101472916A priority patent/CN101610367B/zh
Publication of JP2010003869A publication Critical patent/JP2010003869A/ja
Application granted granted Critical
Publication of JP5292939B2 publication Critical patent/JP5292939B2/ja
Priority to US14/045,650 priority patent/US9001239B2/en
Priority to US14/636,445 priority patent/US9706149B2/en
Priority to US15/612,637 priority patent/US9888201B2/en
Priority to US15/647,072 priority patent/US10070091B2/en
Priority to US16/101,129 priority patent/US10277857B2/en
Priority to US16/298,475 priority patent/US10554920B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】読み出し処理を高速化する。
【解決手段】水平信号線２０４（２，３）が選択されているときには、ベイヤ２０１（２，２）のＢ画素４００（４，４）の画素信号と、ベイヤ２０１（２，３）のＧ画素４００（４，５）の画素信号が読み出される。同様に、水平信号線２０４（３，１）が選択されているときには、ベイヤ２０１（３，２）のＧ画素４００（５，４）の画素信号と、ベイヤ２０１（３，３）のＲ画素４００（５，５）の画素信号が読み出される。これらの読み出された４画素により、Ｒ画素、Ｇ１画素、Ｇ２画素、およびＢ画素から構成されるベイヤを作成することができる。本発明は、イメージセンサに対して適用できる。
【選択図】図１０

Description

本発明は画像処理装置および方法、製造装置に関し、特に、画素縮小により多画素化した場合の感度の低下を改善し、動画撮像時の高速化を可能にする画像処理装置および方法、製造装置に関する。
ビデオカメラに代表される撮像装置のなかには、動画像を撮影できるだけでなく、静止画像も撮影できる装置がある。そのような動画像を撮像する動画像モードと、静止画像を撮像する静止画像モードを備えている撮像装置においては、静止画モードで撮影する場合には全画素から読み出しが行われ、動画モードで撮影する場合には所定の画素だけから読み出しが行われる（間引き読み出しが行われる）。
動画像モードで撮影する場合には、間引き読み出しが行われることで、画面の画素情報を幾分犠牲にして、フレームレートを向上させる方法が採られる。これらの技術に関連し、撮像素子の配線レイアウトを工夫して、画素信号出力の高速化や間引して出力する方法、また感度やダイナミックレンジを最適に調整する方法などが検討されている。
特許文献１においては、全画素読み出しと間引き読み出しの切り替えを行う撮像素子についての記載がある。この特許文献１においては、図１に示すような撮像素子の構成が開示されている。
図１は、１乃至４行、１乃至１６列に配列されたＲ（Red）画素、Ｇ（Green）画素、およびＢ（Blue）画素から、第１の水平信号線群１５Ｄ 、第２の水平信号線群１５Ｕまでの間の接続状態を示す回路図である。なお、１乃至４行、１乃至１６列に配列されたＲ画素、Ｇ画素、およびＢ画素についての説明をするが、他の行、他の列に配列されたＲ画素、Ｇ画素、およびＢ画素についての構成も同様である。
第１の水平信号線群１５Dは、水平信号線１５D1乃至１５D4の４本の水平信号線を含む構成とされる。同様に第２の水平信号線群１５Uは、水平信号線１５U1乃至１５U4の４本の水平信号線を含む構成とされる。
１行目において、１列目にＲ画素２０(1、1)が、２列目にＧ画素２０(1、2)が配置される。１行目の３乃至１６列においてはＲ画素とＧ画素とが交互に並ぶように配列される。同様に、３行目において１列目にＲ画素２０(3、1)が、２列目にＧ画素２０(3、2)が配置される。３行目の３乃至１６列においてはＲ画素とＧ画素とが交互に並ぶように配列される。
２行目において、１列目にＧ画素２０(2、1)が、２列目にＢ画素２０(2、2)が配置される。２行目の３乃至１６列においてはＧ画素とＢ画素とが交互に並ぶように配列される。同様に、４行目において１列目にＧ画素２０(4、1)が、２列目にＢ画素２０(4、2)が配置される。４行目の３乃至１６列においてはＧ画素とＢ画素とが交互に並ぶように配列される。
１列目の第１の垂直信号線１７D(1)は、１，３行目のＲ画素２０(1、1)、２０(3、1)に接続される。同様に、奇数の列の第１の垂直信号線は、各列における１、３行目のＲ画素に接続される。例えば、１５列目の第１の垂直信号線１７D(15)は、１，３行目のＲ画素２０(1、15)、２０(3、15)に接続される。
１列目の第２の垂直信号線１７U(1)は、２，４行目のＧ画素２０(2、1) ，２０(4、1)に接続される。同様に、奇数の列の第２の垂直信号線は、各列における２，４行目のＧ画素に接続される。例えば、１５列目の第２の垂直信号線１７U(15)は、２，４行目のＧ画素２０(2、15) ，２０(4、15)に接続される。
２列目の第１の垂直信号線１７D(2)は、２，４行目のＢ画素２０(2、2) ，２０(4、2)に接続される。同様に、偶数の列の第１の垂直信号線は、各列における２，４行目のＢ画素に接続される。例えば、１６列目の第１の垂直信号線１７D(16)は、２，４行目のＢ画素２０(2、16) ，２０(4、16)に接続される。
２列目の第２の垂直信号線１７U(2)は、１，３行目のＧ画素２０(1、2) ，２０(3、2)に接続される。同様に、偶数の列の第２の垂直信号線は、各列における１，３行目のＧ画素に接続される。例えば、１６列目の第２の垂直信号線１７U(16)は、１，３行目のＧ画素２０(1、16) ，２０(3、16)に接続される。
１，２，１５，１６列目の垂直信号線１７D(1)，１７D(2)，１７D(15)，１７D(16)は、水平信号線１５D1に接続される。３，４，１３，１４列目の垂直信号線１７D(3)，１７D(4)，１７D(13)，１７D(14)は、水平信号線１５D2に接続される。５、６、１１、１２列目の垂直信号線１７D(5)，１７D(6)，１７D(11)，１７D(12)は、水平信号線１５D3に接続される。７，８，９，１０列目の垂直信号線１７D(7)，１７D(8)，１７D(9)，１７D(10)は、水平信号線１５D4に接続される。
なお、各列の垂直信号線１７D(1)乃至１７D(16)と、水平信号線１５D1乃至１５D4とは、図示していないＣＤＳ／ＳＨ回路、および列選択スイッチを介して接続される。
１，２，１５，１６列目の垂直信号線１７U(1)，１７U(2)，１７U(15)，１７U(16)は、水平信号線１５U1に接続される。３，４，１３，１４列目の垂直信号線１７U(3)，１７U(4)，１７U(13)，１７U(14)は、水平信号線１５U2に接続される。５，６，１１，１２列目の垂直信号線１７U(5)，１７U(6)，１７U(11)，１７U(12)は、水平信号線１５U3に接続される。７，８，９，１０列目の垂直信号線１７U(7)，１７U(8)，１７U(9)，１７U(10)は、水平信号線１５U4に接続される。
なお、各列の垂直信号線１７U(1)乃至１７U(16)と、水平信号線１５U1乃至１５U4とは、図示していないＣＤＳ／ＳＨ回路、および列選択スイッチを介して、接続される。
図１に示したような、カラムＣＤＳ方式のベイヤ配列ＣＭＯＳイメージセンサの画素領域の上下にＣＤＳ／ＳＨ処理部、列選択スイッチ部、さらに４本からなる水平信号線を配置し、必要に応じて列選択回路が切り替えられる。そのような切り換えが行われることで、全体モード、１/２間引きモード、１/４間引きモードなどのそれぞれのモードのときの読み出しが実行されることで、間引きモードにより出力処理が行われている。
図２を参照し、他の従来例について説明する。図２に示したイメージセンサも、図１に示したイメージセンサと同じく、カラムＣＤＳベイヤ配列方式のＣＭＯＳイメージセンサである。図２に示したイメージセンサについては、特許文献２に記載がある。図２に示したイメージセンサ５０は、画素アレイ部５１、Ｖデコーダ（垂直走査回路）５２-1，５２-2、Ｈデコーダ（水平走査回路）５３-1，５３-2、ＣＤＳ回路５４-1，５４-2、水平選択用トランジスタ５５-1，５５-2、水平信号線５６-1，５６-2、垂直信号線５７-1，５７-2、および垂直選択線５８-1，５８-2を有している。
画素アレイ部５１は、行列状に２次元配置された複数の画素５９-1で構成される第１の画素群と、同様に行列状に２次元配置された複数の画素５９-2で構成される第２の画素群とを有している。この画素アレイ部５１の各画素５９-1，５９-2は、図１に示したようなイメージセンサで用いられる正方画素の構成を斜め４５度傾けた配置とされている。この場合、隣接する行、列に配置される画素は、その中心位置が半画素分ずれた構成となる。すなわち、第２の画素群を構成する複数の画素５９-2は、第１の画素群を構成する複数の画素５９-1のそれぞれに対して行方向および列方向に半画素分ずれた状態となっている。各画素５９-1，５９-2に画素回路が設けられている。各画素５９-1，５９-2にはカラーフィルタが設定されている。
第１の画素群および第２の画素群には、それぞれ個別に、例えば２×２ＲＧＢＧにより構成されるベイヤ配列のカラーマトリックスが形成されている。ここで、Ｒは赤色フィルタ、Ｇは緑色フィルタ、Ｂは青色フィルタを示している。図２には、第１の画素群に係るベイヤ配列をベイヤ配列１として示し、第２の画素群に係るベイヤ配列をベイヤ配列２として示している。
図２に示したように第１、第２の画素群の２×２のカラーマトリックスはオーバーラップして形成される。Ｖデコーダ５２-1は、垂直選択線５８-1を通じて、画素アレイ部５１の第１の画素群の各画素５９-1を行単位で選択する。この場合、最下端から一行ずつ順番に選択され、行毎に一括して画素信号の読み出しが行われる。ＣＤＳ回路５４-1は、画素アレイ部５１の第１の画素群から行単位で読み出される各画素信号に対して相関二重サンプリングの処理を行ってリセット雑音を低減する。
この場合、画素信号のリセット期間に続く０レベル期間の電位がクランプパルスＣＬＰで所定電位にクランプされ、その後に画素信号の信号期間がサンプルホールドパルスＳ／Ｈでサンプルホールドされて、リセット雑音を低減した画素信号が得られる。Ｈデコーダ５３-1は、ＣＤＳ回路５４-1から出力される一行分の画素信号を、左端から順次画素単位で選択する。水平選択用トランジスタ５５-1は、水平出力回路を構成している。この場合、Ｈデコーダ５３-1で選択された位置のトランジスタ５５-1がオンとなり、ＣＤＳ回路５４-1でサンプルホールドされた画素信号が水平信号線５６-1に出力される。このように水平信号線５６-1に順次出力される画素信号は第１の画像信号ＨＬ１を構成する。
この第１の画素群から得られる第１の画像信号ＨＬ１は後段のアンプ（図示せず）にて増幅された後にセンサ外部に出力される。また、Ｖデコーダ５２-2は、垂直選択線５８-2を通じて、画素アレイ部５１の第２の画素群の各画素５９-2を行単位で選択する。この場合、最下端から一行ずつ順番に選択され、行毎に一括して画素信号の読み出しが行われる。ＣＤＳ回路５４-2は、画素アレイ部５１の第２の画素群から行単位で読み出される各画素信号に対して相関二重サンプリングの処理を行ってリセット雑音を低減する。Ｈデコーダ５３-2は、ＣＤＳ回路５４-2から出力される一行分の画素信号を、左端から順次画素単位で選択する。
水平選択用トランジスタ５５-2は、水平出力回路を構成している。この場合、Ｈデコーダ５３-2で選択された位置のトランジスタ５５-2がオンとなり、ＣＤＳ回路５４-2でサンプルホールドされた画素信号が水平信号線５６-2に出力される。このように水平信号線５６-2に順次出力される画素信号は第２の画像信号ＨＬ２を構成する。この第２の画素群から得られる第２の画像信号ＨＬ２は後段のアンプ（図示せず）にて増幅された後にセンサ外部に出力される。
各画素５９-1，５９-2の画素回路を説明する。図３は、画素回路を示している。この画素回路は、フォトダイオードＰＤ、転送トランジスタＴ１、リセットトランジスタＴ２、増幅トランジスタＴ３および選択トランジスタＴ４によって構成されている。フォトダイオードＰＤは、光電変換と電荷蓄積の機能を備えている。このフォトダイオードＰＤは、そのアノードが接地され、入射光をその光量に応じた量の電荷に光電変換し、その光電変換によって生成された電荷を蓄積する。転送トランジスタＴ１は、フォトダイオードＰＤのカソードとフローティングディフュージョン部ＦＤとの間に接続され、そのゲートに供給される転送パルスＴＲＳに基づいて、フォトダイオードＰＤで生成された電荷をフローティングディフュージョン部ＦＤに転送する。
リセットトランジスタＴ２は、電源とフローティングディフュージョン部ＦＤとの間に接続され、そのゲートに供給されるリセットパルスＲＳＴに基づいて、フローティングディフュージョン部ＦＤの電位を電源電位にリセットする。フローティングディフュージョン部ＦＤには、増幅トランジスタＴ３のゲートが接続されている。この増幅トランジスタＴ３は、選択トランジスタＴ４を介して、垂直信号線５７-1，５７-2に接続されている。画素選択信号ＳＥＬに基づいて選択トランジスタＴ４がオンすると、増幅トランジスタＴ３はフローティングディフュージョン部ＦＤの電位を増幅してその電位に応じた電圧を垂直信号線５７-1，５７-2に出力する。
このような図２に示したイメージセンサ５０は、第１および第２の画素群を行方向および列方向に半画素分ずれた状態で配置し、第１と第２の画素群の電荷蓄積時間が異なるように制御し、第１と第２の画素群から得られる画像信号を合成して出力画像信号とすることによって、画像に最適な感度およびダイナミックレンジを容易に得るようにしている。
特開２００６−３１９４０７号公報 特開２００７−１２４１３７号公報
近年、ビデオカメラが小型化している。また、イメージセンサも、ビデオカメラのような撮影機器の他に、携帯電話機などに搭載されるようにもなってきている。このような状況から、イメージセンサの小型化も望まれている。イメージセンサを小型化することで、画素寸法が小さくなり、感度低下を引き起こす可能性があった。また、動画像を撮影するとき、上記したような間引きを行う場合、高速化の妨げになる可能性があった。
ここでベイヤ配列において、共有画素構造を持つイメージセンサの一部分を、図３に示す。また、図３に示したイメージセンサの回路図を、図４に示す。図３および図４に示したイメージセンサは、Ｒ画素１００（１，１）、Ｇ画素１００（１，２）、Ｇ画素１００（２，１）、およびＢ画素１００（２，１）でベイヤ１０１−１を構成している。そして、このベイヤ１０１−１には、共有電極として、共有電極１０２−１が設けられ、その共有電極１０２−１に、垂直信号線１０３−１が接続されている。
同様に、Ｒ画素１００（１，３）、Ｇ画素１００（１，４）、Ｇ画素１００（２，３）、およびＢ画素１００（２，４）でベイヤ１０１−２を構成し、共有電極１０２−２が設けられ、その共有電極１０２−２に、垂直信号線１０３−２が接続されている。
同様に、Ｒ画素１００（１，５）、Ｇ画素１００（１，６）、Ｇ画素１００（２，５）、およびＢ画素１００（２，６）でベイヤ１０１−３を構成し、共有電極１０２−３が設けられ、その共有電極１０２−３に、垂直信号線１０３−３が接続されている。
同様に、Ｒ画素１００（１，７）、Ｇ画素１００（１，８）、Ｇ画素１００（２，７）、およびＢ画素１００（２，８）でベイヤ１０１−４を構成し、共有電極１０２−４が設けられ、その共有電極１０２−４に、垂直信号線１０３−４が接続されている。
各画素には、水平信号線１０４−１乃至１０４−４のいずれかと接続される電極が設けられている。Ｒ画素１００（１，１）には電極１０５−１が設けられ、水平信号線１０４−１に接続される。Ｇ画素１００（１，２）には電極１０５−２が設けられ、水平信号線１０４−２に接続される。Ｒ画素１００（１，３）には電極１０５−３が設けられ、水平信号線１０４−１に接続される。Ｇ画素１００（１，４）には電極１０５−４が設けられ、水平信号線１０４−２に接続される。
Ｒ画素１００（１，５）には電極１０５−５が設けられ、水平信号線１０４−１に接続される。Ｇ画素１００（１，６）には電極１０５−６が設けられ、水平信号線１０４−２に接続される。Ｒ画素１００（１，７）には電極１０５−７が設けられ、水平信号線１０４−１に接続される。Ｇ画素１００（１，８）には電極１０５−８が設けられ、水平信号線１０４−２に接続される。
さらに同様に、Ｇ画素１００（２，１）には電極１０６−１が設けられ、水平信号線１０４−３に接続される。Ｂ画素１００（２，２）には電極１０６−２が設けられ、水平信号線１０４−４に接続される。Ｇ画素１００（２，３）には電極１０６−３が設けられ、水平信号線１０４−３に接続される。Ｂ画素１００（２，４）には電極１０６−４が設けられ、水平信号線１０４−４に接続される。
Ｇ画素１００（２，５）には電極１０６−５が設けられ、水平信号線１０４−３に接続される。Ｂ画素１００（２，６）には電極１０６−６が設けられ、水平信号線１０４−４に接続される。Ｇ画素１００（２，７）には電極１０６−７が設けられ、水平信号線１０４−３に接続される。Ｂ画素１００（２，８）には電極１０６−８が設けられ、水平信号線１０４−４に接続される。
また、それぞれの画素は、リセット線１０７に接続されるとともに、読み出し信号線１０８とも接続されている。
このような構成を有するイメージセンサにおいては、水平方向に配列されているＲ画素１００（１，１），１００（１，３），１００（１，５），１００（１，７）は、水平信号線１０４−１により選択され、それぞれのベイヤ列が接続されている垂直信号線１０３−１乃至１０３−４から画素信号が読み出される。
また同様に、水平方向に配列されているＧ画素１００（１，２），１００（１，４），１００（１，６），１００（１，８）は、水平信号線１０４−２により選択され、それぞれのベイヤ列が接続されている垂直信号線１０３−１乃至１０３−４から画素信号が読み出される。
また同様に、水平方向に配列されているＧ画素１００（２，１），１００（２，３），１００（２，５），１００（２，７）は、水平信号線１０４−３により選択され、それぞれのベイヤ列が接続されている垂直信号線１０３−１乃至１０３−４から画素信号が読み出される。
また同様に、水平方向に配列されているＢ画素１００（２，２），１００（２，４），１００（２，６），１００（２，８）は、水平信号線１０４−４により選択され、それぞれのベイヤ列が接続されている垂直信号線１０３−１乃至１０３−４から画素信号が読み出される。
図５Ａと図５Ｂを参照して説明を加える。図５Ａに示したのは、全画素読み出し時の場合であり、図５Ｂに示したのは、１／２間引き読み出し時の場合である。全画素読み出し時の場合、ベイヤ１０１−１を構成する４画素からの画素信号を読み出すには、水平信号線１０４−１乃至１０４−４を、それぞれ選択し、各画素から画素信号を読み出す必要がある。よって、４回の読み出し処理が必要とされる。
また、１／２間引き読み出し時の場合も、ベイヤ１０１−１を構成する４画素から、それぞれ画素信号を読み出すには、水平信号線１０４−１乃至１０４−４をそれぞれ選択し、読み出す必要がある。すなわち、１／２間引き読み出し時も４回の読み出し処理が必要とされる。
よって、全画素読み出しのときも、１／２間引き読み出し時ときも、１ベイヤ（Ｒ画素・Ｇ画素・Ｇ画素・Ｂ画素）分の画素信号を読み出すためには、４回の読み出し処理が必要となる。
この水平信号線を選択することによる画素信号の読み出し回数を減らすことにより、処理の高速化を実現することができ、また、多画素化に伴う感度の低下を改善することができると考えられる。
本発明は、このような状況に鑑みてなされたものであり、処理の高速化を実現することができ、また、多画素化に伴う感度の低下を改善することができるようにするものである。
本発明の一側面の画像処理装置は、垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、前記画素は、水平信号線と接続される電極を有し、前記水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置である。
水平方向に隣接する前記ベイヤの隣接する画素の前記電極は、画素の同じ側に配置されるようにすることができる。
水平方向に隣接する前記ベイヤの隣接する画素の前記電極は、同一の前記水平信号線に接続されるようにすることができる。
前記水平信号線の選択順序を変更して、前記画素から画素信号を読み出すようにすることができる。
前記ベイヤを構成する４画素のうち、前記ベイヤ内で左下に位置する画素を第１の画素とし、右下に位置する画素を第２の画素とし、左上に位置する画素を第３の画素とし、右上に位置する画素を第４の画素とし、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、奇数列のベイヤ内の前記第１の画素と偶数列のベイヤ内の前記第２の画素が第１の水平信号線に接続され、奇数列のベイヤ内の前記第２の画素と偶数列のベイヤ内の前記第１の画素が第２の水平信号線に接続され、奇数列のベイヤ内の前記第３の画素と偶数列のベイヤ内の前記第４の画素が第３の水平信号線に接続され、奇数列のベイヤ内の前記第４の画素と偶数列のベイヤ内の前記第３の画素が第４の水平信号線に接続されるようにすることができる。
奇数列のベイヤに対しては前記第１の水平信号線を選択し、偶数列のベイヤに対しては前記第３の水平信号線を選択して、前記画素から画素信号を読み出すようにすることができる。
奇数列のベイヤに対しては前記第２の水平信号線を選択し、偶数列のベイヤに対しては前記第４の水平信号線を選択して、前記画素から画素信号を読み出すようにすることができる。
奇数列のベイヤに対しては前記第３の水平信号線を選択し、偶数列のベイヤに対しては前記第１の水平信号線を選択して、前記画素から画素信号を読み出すようにすることができる。
奇数列のベイヤに対しては前記第３の水平信号線を選択し、偶数列のベイヤに対しては前記第１の水平信号線を選択して、前記画素から画素信号を読み出し、奇数列のベイヤに対しては前記第２の水平信号線を選択し、偶数列のベイヤに対しては前記第４の水平信号線を選択して、前記画素から画素信号を読み出すようにすることができる。
前記４画素は、Ｒ画素、Ｇ１画素、Ｇ２画素、Ｂ画素から構成され、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、奇数列のベイヤ内のＲ画素と偶数列のベイヤ内のＧ１画素が第１の水平信号線に接続され、奇数列のベイヤ内のＧ１画素と偶数列のベイヤ内のＲ画素が第２の水平信号線に接続され、奇数列のベイヤ内のＧ２画素と偶数列のベイヤ内のＢ画素が第３の水平信号線に接続され、奇数列のベイヤ内のＢ画素と偶数列のベイヤ内のＧ２画素が第４の水平信号線に接続されるようにすることができる。
垂直方向に隣接する前記ベイヤの隣接する画素の前記電極は、一方が画素の上側に配置され、他方が画素の下側に配置されるようにすることができる。
前記ベイヤを構成する４画素のうち、前記ベイヤ内で左下に位置する画素を第１の画素とし、右下に位置する画素を第２の画素とし、左上に位置する画素を第３の画素とし、右上に位置する画素を第４の画素とし、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、奇数列のベイヤ内の前記第１の画素と偶数列のベイヤ内の前記第１の画素が第１の水平信号線に接続され、奇数列のベイヤ内の前記第２の画素と偶数列のベイヤ内の前記第２の画素が第２の水平信号線に接続され、奇数列のベイヤ内の前記第３の画素と偶数列のベイヤ内の前記第３の画素が第３の水平信号線に接続され、奇数列のベイヤ内の前記第４の画素と偶数列のベイヤ内の前記第４の画素が第４の水平信号線に接続され、奇数行のベイヤに対して偶数行のベイヤは、１／２ベイヤだけずれた位置に配置されるようにすることができる。
奇数列のベイヤに対しては前記第４の水平信号線を選択し、偶数列のベイヤに対しては前記第２の水平信号線を選択して、前記画素から画素信号を読み出し、奇数列のベイヤに対しては前記第３の水平信号線を選択し、偶数列のベイヤに対しては前記第１の水平信号線を選択して、前記画素から画素信号を読み出すようにすることができる。
前記４画素は、Ｒ画素、Ｇ１画素、Ｇ２画素、Ｂ画素から構成され、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、奇数列のベイヤ内のＲ画素と偶数列のベイヤ内のＲ画素が第１の水平信号線に接続され、奇数列のベイヤ内のＧ１画素と偶数列のベイヤ内のＧ１画素が第２の水平信号線に接続され、奇数列のベイヤ内のＧ２画素と偶数列のベイヤ内のＧ２画素が第３の水平信号線に接続され、奇数列のベイヤ内のＢ画素と偶数列のベイヤ内のＢ画素が第４の水平信号線に接続され、奇数行のベイヤに対して偶数行のベイヤは、１／２ベイヤだけずれた位置に配置されるようにすることができる。
本発明の一側面の画像処理方法は、垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、前記画素は、水平信号線と接続される電極を有し、水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされる画像処理装置の画像処理方法において、前記水平信号線の選択順序を変更し、選択された前記水平信号に接続されている前記画素から画素信号を読み出す。
本発明の一側面の画像処理装置および方法においては、垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、画素は、水平信号線と接続される電極を有し、水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされ、水平信号線の選択順序が変更されて画素から画素信号を読み出される。
本発明の一側面の製造装置は、垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、前記画素は、水平信号線と接続される電極を有し、水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされる画像処理装置を製造する。
本発明の一側面の製造装置においては、垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、前記画素は、水平信号線と接続される電極を有し、水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされる画像処理装置が製造される。
本発明によれば、信号の読み出し回数を少なくすることができる。また、読み出し回数を低減することで、全体としての処理の高速化を実現することが可能となる。
以下に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態について］
図６は、本発明を適用した画像処理装置の一実施の形態の構成を示す図である。本発明を適用した画像処理装置は、イメージセンサに適用できるため、以下の説明においては、本発明をイメージセンサに適用した場合を例に挙げて説明する。
図６に示したイメージセンサは、１乃至６行、１乃至８列に配列されたＲ（Red）画素、Ｇ（Green）画素、Ｂ（Blue）画素の接続状態を示す。図６に示したのは、イメージセンサの一部分であり、１乃至６行、１乃至８列に配列されたＲ画素、Ｇ画素、およびＢ画素以外の他の行、他の列に配列されたＲ画素、Ｇ画素、およびＢ画素についての構成も同様である。
以下の説明において、例えば、画素２００（ｍ，ｎ）との記載を行うが、ｍは行を表し、ｎは列を表すとする。また行とは、水平信号線が配置される水平方向とし、列とは、垂直信号線が配置される垂直方向とする。例えば、画素２００（２，１）とは、２行目の１列目に位置する画素であることを表す。
イメージセンサの水平方向（図６の左右方向であり、行方向）の構成を説明する。１行目には、Ｒ画素２００（１，１）、Ｇ画素２００（１，２）、Ｒ画素２００（１，３）、Ｇ画素２００（１，４）、Ｒ画素２００（１，５）、Ｇ画素２００（１，６）、Ｒ画素２００（１，７）、Ｇ画素２００（１，８）が配置されている。同様に、２行目には、Ｇ画素２００（２，１）、Ｂ画素２００（２，２）、Ｇ画素２００（２，３）、Ｂ画素２００（２，４）、Ｇ画素２００（２，５）、Ｂ画素２００（２，６）、Ｇ画素２００（２，７）、Ｂ画素２００（２，８）が配置されている。この１行目と２行目から、第１行ベイヤ配列が構成される。
第１行ベイヤ配列と同様に、第１行ベイヤ配列の上側に配置された第２行ベイヤ配列の１行目には、Ｒ画素２００（３，１）、Ｇ画素２００（３，２）、Ｒ画素２００（３，３）、Ｇ画素２００（３，４）、Ｒ画素２００（３，５）、Ｇ画素２００（３，６）、Ｒ画素２００（３，７）、Ｇ画素２００（３，８）が配置され、２行目には、Ｇ画素２００（４，１）、Ｂ画素２００（４，２）、Ｇ画素２００（４，３）、Ｂ画素２００（４，４）、Ｇ画素２００（４，５）、Ｂ画素２００（４，６）、Ｇ画素２００（４，７）、Ｂ画素２００（４，８）が配置されている。
第２行ベイヤ配列と同様に、第２行ベイヤ配列の上側に配置された第３行ベイヤ配列の１行目には、Ｒ画素２００（５，１）、Ｇ画素２００（５，２）、Ｒ画素２００（５，３）、Ｇ画素２００（５，４）、Ｒ画素２００（５，５）、Ｇ画素２００（５，６）、Ｒ画素２００（５，７）、Ｇ画素２００（５，８）が配置され、２行目には、Ｇ画素２００（６，１）、Ｂ画素２００（６，２）、Ｇ画素２００（６，３）、Ｂ画素２００（６，４）、Ｇ画素２００（６，５）、Ｂ画素２００（６，６）、Ｇ画素２００（６，７）、Ｂ画素２００（６，８）が配置されている。
次にイメージセンサの垂直方向（図６の上下方向で有り、列方向）の構成を説明する。１列目には、Ｒ画素２００（１，１）、Ｇ画素２００（２，１）、Ｒ画素２００（３，１）、Ｇ画素２００（４，１）、Ｒ画素２００（５，１）、Ｇ画素２００（６，１）が配置されている。同様に、２列目には、Ｇ画素２００（１，２）、Ｂ画素２００（２，２）、Ｇ画素２００（３，２）、Ｂ画素２００（４，２）、Ｇ画素２００（５，２）、Ｂ画素２００（６，２）が配置されている。この１列目と２列目から、第１列ベイヤ配列が構成される。
第１列ベイヤ配列と同様に、第１列ベイヤ配列の図中右側に配置された第２列ベイヤ配列の１列目には、Ｒ画素２００（１，３）、Ｇ画素２００（２，３）、Ｒ画素２００（３，３）、Ｇ画素２００（４，３）、Ｒ画素２００（５，３）、Ｇ画素２００（６，３）が配置され、２列目には、Ｇ画素２００（１，４）、Ｂ画素２００（２，４）、Ｇ画素２００（３，４）、Ｂ画素２００（４，４）、Ｇ画素２００（５，４）、Ｂ画素２００（６，４）が配置されている。
第２列ベイヤ配列と同様に、第２列ベイヤ配列の図中右側に配置された第３列ベイヤ配列の１列目には、Ｒ画素２００（１，５）、Ｇ画素２００（２，５）、Ｒ画素２００（３，５）、Ｇ画素２００（４，５）、Ｒ画素２００（５，５）、Ｇ画素２００（６，５）が配置され、２列目には、Ｇ画素２００（１，６）、Ｂ画素２００（２，６）、Ｇ画素２００（３，６）、Ｂ画素２００（４，６）、Ｇ画素２００（５，６）、Ｂ画素２００（６，６）が配置されている。
第３列ベイヤ配列と同様に、第３列ベイヤ配列の図中右側に配置された第４列ベイヤ配列の１列目には、Ｒ画素２００（１，７）、Ｇ画素２００（２，７）、Ｒ画素２００（３，７）、Ｇ画素２００（４，７）、Ｒ画素２００（５，７）、Ｇ画素２００（６，７）が配置され、２列目には、Ｇ画素２００（１，８）、Ｂ画素２００（２，８）、Ｇ画素２００（３，８）、Ｂ画素２００（４，８）、Ｇ画素２００（５，８）、Ｂ画素２００（６，８）が配置されている。
図６に示したイメージセンサは、４画素で１つの共有電極２０２を共有し、その共有電極２０２に、垂直信号線が接続されている。すなわち、Ｒ画素２００（１，１）、Ｇ画素２００（１，２）、Ｇ画素２００（２，１）、およびＢ画素２００（２，２）でベイヤ２０１（１，１）が構成され、共有電極２０２（１，１）が備えられている。
Ｒ画素２００（１，３）、Ｇ画素２００（１，４）、Ｇ画素２００（２，３）、およびＢ画素２００（２，４）でベイヤ２０１（１，２）が構成され、共有電極２０２（１，２）が備えられている。Ｒ画素２００（１，５）、Ｇ画素２００（１，６）、Ｇ画素２００（２，５）、およびＢ画素２００（２，６）でベイヤ２０１（１，３）が構成され、共有電極２０２（１，３）が備えられている。Ｒ画素２００（１，７）、Ｇ画素２００（１，８）、Ｇ画素２００（２，７）、およびＢ画素２００（２，８）でベイヤ２０１（１，４）が構成され、共有電極２０２（１，４）が備えられている。
Ｒ画素２００（３，１）、Ｇ画素２００（３，２）、Ｇ画素２００（４，１）、およびＢ画素２００（４，２）でベイヤ２０１（２，１）が構成され、共有電極２０２（２，１）が備えられている。Ｒ画素２００（３，３）、Ｇ画素２００（３，４）、Ｇ画素２００（４，３）、およびＢ画素２００（４，４）でベイヤ２０１（２，２）が構成され、共有電極２０２（２，２）が備えられている。Ｒ画素２００（３，５）、Ｇ画素２００（３，６）、Ｇ画素２００（４，５）、およびＢ画素２００（４，６）でベイヤ２０１（２，３）が構成され、共有電極２０２（２，３）が備えられている。Ｒ画素２００（３，７）、Ｇ画素２００（３，８）、Ｇ画素２００（４，７）、およびＢ画素２００（４，８）でベイヤ２０１（２，４）が構成され、共有電極２０２（２，４）が備えられている。
Ｒ画素２００（５，１）、Ｇ画素２００（５，２）、Ｇ画素２００（６，１）、およびＢ画素２００（６，２）でベイヤ２０１（３，１）が構成され、共有電極２０２（３，１）が備えられている。Ｒ画素２００（５，３）、Ｇ画素２００（５，４）、Ｇ画素２００（６，３）、およびＢ画素２００（６，４）でベイヤ２０１（３，２）が構成され、共有電極２０２（３，２）が備えられている。Ｒ画素２００（５，５）、Ｇ画素２００（５，６）、Ｇ画素２００（６，５）、およびＢ画素２００（６，６）でベイヤ２０１（３，３）が構成され、共有電極２０２（３，３）が備えられている。Ｒ画素２００（５，７）、Ｇ画素２００（５，８）、Ｇ画素２００（６，７）、およびＢ画素２００（６，８）でベイヤ２０１（３，４）が構成され、共有電極２０２（３，４）が備えられている。
ベイヤ２０１（１，１）の共有電極２０２（１，１）、ベイヤ２０１（２，１）の共有電極２０２（２，１）、およびベイヤ２０１（３，１）の共有電極２０２（３，１）には、垂直信号線２０３−１が接続されている。ベイヤ２０１（１，２）の共有電極２０２（１，２）、ベイヤ２０１（２，２）の共有電極２０２（２，２）、およびベイヤ２０１（３，２）の共有電極２０２（３，２）には、垂直信号線２０３−２が接続されている。
ベイヤ２０１（１，３）の共有電極２０２（１，３）、ベイヤ２０１（２，３）の共有電極２０２（２，３）、およびベイヤ２０１（３，３）の共有電極２０２（３，３）には、垂直信号線２０３−３が接続されている。ベイヤ２０１（１，４）の共有電極２０２（１，４）、ベイヤ２０１（２，４）の共有電極２０２（２，４）、およびベイヤ２０１（３，４）の共有電極２０２（３，４）には、垂直信号線２０３−４が接続されている。
各画素にも電極が設けられており、その電極は、水平信号線と接続されている。第１行ベイヤ配列の１行目のＲ画素２００（１，１）、Ｇ画素２００（１，４）、Ｒ画素２００（１，５）、Ｇ画素２００（１，８）には、水平信号線２０４（１，１）が接続されている。第１行ベイヤ配列の１行目のＧ画素２００（１，２）、Ｒ画素２００（１，３）、Ｇ画素２００（１，６）、Ｒ画素２００（１，７）には、水平信号線２０４（１，２）が接続されている。
第１行ベイヤ配列の２行目のＧ画素２００（２，１）、Ｂ画素２００（２，４）、Ｇ画素２００（２，５）、Ｂ画素２００（２，８）には、水平信号線２０４（１，３）が接続されている。第１行ベイヤ配列の２行目のＢ画素２００（２，２）、Ｇ画素２００（２，３）、Ｂ画素２００（２，６）、Ｇ画素２００（２，７）には、水平信号線２０４（１，４）が接続されている。
第２行ベイヤ配列の１行目のＲ画素２００（３，１）、Ｇ画素２００（３，４）、Ｒ画素２００（３，５）、Ｇ画素２００（３，８）には、水平信号線２０４（２，１）が接続されている。第２行ベイヤ配列の１行目のＧ画素２００（３，２）、Ｒ画素２００（３，３）、Ｇ画素２００（３，６）、Ｒ画素２００（３，７）には、水平信号線２０４（２，２）が接続されている。第２行ベイヤ配列の２行目のＧ画素２００（４，１）、Ｂ画素２００（４，４）、Ｇ画素２００（４，５）、Ｂ画素２００（４，８）には、水平信号線２０４（２，３）が接続されている。第２行ベイヤ配列の２行目のＢ画素２００（４，２）、Ｇ画素２００（４，３）、Ｂ画素２００（４，６）、Ｇ画素２００（４，７）には、水平信号線２０４（２，４）が接続されている。
第３行ベイヤ配列の１行目のＲ画素２００（５，１）、Ｇ画素２００（５，４）、Ｒ画素２００（５，５）、Ｇ画素２００（５，８）には、水平信号線２０４（３，１）が接続されている。第３行ベイヤ配列の１行目のＧ画素２００（５，２）、Ｒ画素２００（５，３）、Ｇ画素２００（５，６）、Ｒ画素２００（５，７）には、水平信号線２０４（３，２）が接続されている。第３行ベイヤ配列の２行目のＧ画素２００（６，１）、Ｂ画素２００（６，４）、Ｇ画素２００（６，５）、Ｂ画素２００（６，８）には、水平信号線２０４（３，３）が接続されている。第３行ベイヤ配列の２行目のＢ画素２００（６，２）、Ｇ画素２００（６，３）、Ｂ画素２００（６，６）、Ｇ画素２００（６，７）には、水平信号線２０４（３，４）が接続されている。
このような各画素に設けられた電極２０５と水平信号線との関係についてさらに説明するために、図６に示したイメージセンサの一部分を図７に示す。また、図７に示したイメージセンサの回路図を、図８に示す。図７および図８に示したイメージセンサは、ベイヤ２０１（１，１），２０１（１，２），２０１（１，３），２０１（１，４）を、図６に示したイメージセンサから取り出し、図示した図である。
ベイヤ２０１（１，１）に注目したとき、行方向に隣り合う画素である、Ｒ画素２００（１，１）とＧ画素２００（１，２）の、それぞれの電極２０５（１，１）と電極２０５（１，２）は、一方が画素の下側に備えられ、他方が画素の上側に備えられる。同様に、ベイヤ２０１（１，１）内の行方向に隣り合う画素である、Ｇ画素２００（２，１）とＢ画素２００（２，２）の、それぞれの電極２０５（２，１）と電極２０５（２，２）は、一方が画素の下側に備えられ、他方が画素の上側に備えられる。
すなわち、ベイヤ２０１内の行方向に隣り合う画素の電極２０５は、互い違いの位置に配置される。また、ベイヤ２０１内の行方向に隣り合う画素の電極２０５は、異なる水平信号線２０４に接続される。
また、ベイヤ２０１（１，１）に注目したとき、列方向に隣り合う画素であるＲ画素２００（１，１）とＧ画素２００（２，１）の、それぞれの電極２０５（１，１）と電極２０５（２，１）は、両方とも下側に備えられる。また、ベイヤ２０１（１，１）内の列方向に隣り合う画素であるＧ画素２００（２，１）とＢ画素２００（２，２）の、それぞれの電極２０５（２，１）と電極２０５（２，２）は、両方とも上側に備えられる。
すなわち、ベイヤ２０１内の列方向に隣り合う画素の電極２０５は、互いに同じ側の位置に配置される。また、ベイヤ２０１内の列方向に隣り合う画素の電極２０５は、異なる水平信号線２０４に接続される。
ベイヤ内での隣接する画素の電極２０５は、上記したような配置関係となっている。次に、行方向で隣接するベイヤ内の画素の電極２０５の配置関係について説明する。隣接するベイヤ２０１として、ベイヤ２０１（１，１）とベイヤ２０１（１，２）に注目したとき、ベイヤ２０１（１，１）のＧ画素２００（１，２）と、そのＧ画素２００（１，２）に行方向に隣接するベイヤ２０１（１，２）のＲ画素２００（１，３）の、それぞれの電極２０５（１，２）と電極２０５（１，３）は、両方とも上側に備えられる。同様に、ベイヤ２０１（１，１）のＢ画素２００（２，２）の電極２０５（２，２）と、ベイヤ２０１（１，２）のＧ画素２００（２，３）の電極２０５（２，３）は、両方とも上側に備えられる。
この場合、行方向で隣り合うベイヤ２０１の隣り合う画素同士の、それぞれの電極２０５は、上側に配置される。また、行方向で隣り合うベイヤ２０１の隣り合う画素同士の、それぞれの電極２０５は、同じ水平信号線２０４に接続される。
行方向で隣接するベイヤ２０１として、他のベイヤ２０１の組に注目する。ベイヤ２０１（１，２）とベイヤ２０１（１，３）に注目する。ベイヤ２０１（１，２）とベイヤ２０１（１，３）に注目したとき、ベイヤ２０１（１，２）のＧ画素２００（１，４）と、そのＧ画素２００（１，４）に行方向に隣接するベイヤ２０１（１，３）のＲ画素２００（１，５）の、それぞれの電極２０５（１，４）と電極２０５（１，５）は、両方とも下側に備えられる。同様に、ベイヤ２０１（１，２）のＢ画素２００（２，４）の電極２０５（２，４）と、ベイヤ２０１（１，３）のＧ画素２００（２，５）の電極２０５（２，５）は、両方とも下側に備えられる。
この場合、行方向で隣り合うベイヤ２０１の隣り合う画素同士の、それぞれの電極２０５は、下側に配置される。また、行方向で隣り合うベイヤ２０１の隣り合う画素同士の、それぞれの電極２０５は、同じ水平信号線２０４に接続される。
すなわち、行方向で隣り合うベイヤ２０１の隣り合う画素同士の、それぞれの電極２０５は、同じ側に配置され、同じ水平信号線２０４に接続される。
次に、列方向で隣接するベイヤ内の画素の電極２０５配置について説明する。ベイヤ２０１（１，１）とベイヤ２０１（２，１）（図６）に注目する。ベイヤ２０１（１，１）内の画素とベイヤ２０１（２，１）内の画素で、隣接する画素の電極２０５の配置は、ベイヤ２０１内の列方向に隣接する画素の電極２０５の配置と、同一の関係にある。
すなわち、列方向に隣接するベイヤ２０１内の画素であり、列方向に隣り合う画素の電極２０５は、互いに同じ側の位置に配置される。また、列方向に隣接するベイヤ２０１内の画素であり、列方向に隣り合う画素の電極２０５は、異なる水平信号線２０４に接続され、同じ垂直信号線２０３に接続される。
このように、各画素の電極２０５は配置され、水平信号線２０４や垂直信号線２０３と接続される。さらに、このような、各画素の電極２０５の配置について説明する。行方向に隣接するベイヤ２０１（１，１）とベイヤ２０１（１，２）に注目する。ベイヤ２０１（１，１）とベイヤ２０１（１，２）において、それぞれのベイヤ２０１内の画素の電極の配置関係は、一方の電極の配置は、他方の鏡像となるという関係にある。例えば、一方をベイヤ２０１（１，１）内の電極とした場合、他方のベイヤ２０１（１，２）の電極は、ベイヤ２０１（１，１）内の電極の鏡像となる位置に配置されるという関係にある。
また、各電極２０５と水平信号線２０４との接続関係についてさらに説明すると、電極２０５と水平信号線２０４との関係には、以下のような関係が成り立つ。
再度図７、図８を参照するに、１ベイヤは、Ｒ画素、Ｇ１画素、Ｇ２画素、およびＢ画素の４つの画素から構成されている。このような正方４画素共有で画素を配列している場合、水平方向、すなわちこの場合、行方向に並ぶ隣り合う２つのベイヤ同士で、第１のベイヤのＲ画素と第２のベイヤのＧ１画素が、第１の水平信号線に接続されると、水平方向に並ぶ複数のベイヤでは、常に、奇数番ベイヤのＲ画素と偶数番ベイヤのＧ１画素が、第１の水平信号線に接続されることになる。
このことを図７に示したイメージセンサで対応付けて説明すると、例えば第１のベイヤは、ベイヤ２０１（１，１）となり、第２のベイヤは、ベイヤ２０１（１，２）となる。そして、Ｒ画素は、Ｒ画素２００（１，１）であり、Ｇ１画素は、Ｇ画素２００（１，４）となる。また、第１の水平信号線は、水平信号線２０４（１，１）となる。
このとき、“水平方向に並ぶ複数のベイヤ”とは、図７に示したベイヤ２０１（１，１）、ベイヤ２０１（１，２）、ベイヤ２０１（１，３）、ベイヤ２０１（１，４）となる。そして、“奇数番ベイヤ”とは、ベイヤ２０１（１，１）とベイヤ２０１（１，３）となり、 “奇数番ベイヤのＲ画素”とは、Ｒ画素２００（１，１）とＲ画素２００（１，５）となる。同様に、“偶数番ベイヤ”とは、ベイヤ２０１（１，２）とベイヤ２０１（１，２）となり、 “偶数番ベイヤのＧ１画素”とは、Ｇ画素２００（１，４）とＧ画素２００（１，８）となる。この４画素が、第１の水平信号線、すなわち、水平信号線２０４（１，１）に接続される。
同様な記載をするために、第２の水平信号線を水平信号線２０４（１，２）とし、第３の水平信号線を水平信号線２０４（１，３）とし、第４の水平信号線を水平信号線２０４（１，４）とする。このように、以下の説明においては、水平信号線２０４（ｍ，ｎ）の記載において、ｎの部分に該当する数字は、第ｎの水平信号線を表すとする。すなわち、例えば、水平信号線２０４（１，２）は、ｎが２であるので、第２の水平信号線であることを表す。
また、ベイヤ２０１（ｍ，ｎ）との記載のうち、ｎの部分に該当する数値により、奇数番のベイヤであるか、偶数番のベイヤであるかを表すとする。すなわち、例えば、ベイヤ２０１（１，１）は、ｎ＝１であるので、奇数番のベイヤであることを表し、ベイヤ２０１（１，２）は、ｎ＝２であるので、偶数番のベイヤであることを表す。
第１の水平信号線以外に対して、同様に記載すると以下のようになる。水平方向に並ぶ隣り合う２つのベイヤ同士の第１のベイヤのＧ１画素と第２のベイヤのＲ画素を第２の水平信号線に接続されるようにすると、水平方向に並ぶ複数のベイヤでは、常に奇数番のベイヤのＧ１画素と偶数番のベイヤのＲ画素が、第２の水平信号線に接続される。
同様に、水平方向に並ぶ隣り合う２つのベイヤ同士で第１のベイヤのＧ２画素と第２のベイヤのＢ画素を第３の水平信号線に接続されるようにすると、水平方向に並ぶ複数のベイヤでは、常に奇数番のベイヤのＧ２画素と偶数番のベイヤのＢ画素が第３の水平信号線に接続される。
同様に、水平方向に並ぶ隣り合う２つのベイヤ同士で第１のベイヤのＢ画素と第２のベイヤのＧ２画素を第４の水平信号線に接続されるようにすると、水平方向に並ぶ複数のベイヤでは、常に奇数番のベイヤのＢ画素と偶数番のベイヤのＧ２画素が水平信号線４に接続される。
よって、まとめると、ベイヤを構成する４画素のうち、ベイヤ内で左下に位置する画素を第１の画素とし、右下に位置する画素を第２の画素とし、左上に位置する画素を第３の画素とし、右上に位置する画素を第４の画素とし、水平信号線が配置される水平方向を行とし、垂直信号線が配置される垂直方向を列とした場合、奇数列のベイヤ内の第１の画素と偶数列のベイヤ内の第２の画素が第１の水平信号線に接続され、奇数列のベイヤ内の第２の画素と偶数列のベイヤ内の第１の画素が第２の水平信号線に接続され、奇数列のベイヤ内の第３の画素と偶数列のベイヤ内の第４の画素が第３の水平信号線に接続され、奇数列のベイヤ内の第４の画素と偶数列のベイヤ内の第３の画素が第４の水平信号線に接続される。
このような接続方法は１つの例示であり、隣り合うベイヤ同士で異なる画素の組、４組を異なる４本の水平信号線の、いずれかに１つずつ割り当てるように接続されれば良い。
このように電極が配置され、水平信号線２０４と接続されるイメージセンサの読み出し動作について説明する。
図９は、全画素読み出し時の読み出し回数について説明するための図である。１ベイヤ分のＲ画素、Ｇ１画素、Ｇ２画素、およびＢ画素の４画素の画素信号を読み出すためには、４回の読み出し処理が行われる。すなわち、例えば、ベイヤ２０１（１，１）を構成するＲ画素（１，１）の画素信号を読み出すために、水平信号線２０４（１，１）での読み出し処理が行われ、Ｇ画素（１，２）の画素信号を読み出すために、水平信号線２０４（１，２）での読み出し処理が行われ、Ｇ画素（２，１）の画素信号を読み出すために、水平信号線２０４（１，３）での読み出し処理が行われ、Ｂ画素（２，２）の画素信号を読み出すために、水平信号線２０４（１，４）での読み出し処理が行われる。
よって、第１の水平信号線乃至第４の水平信号線のそれぞれの水平信号線における読み出し処理が行われるので、４回の水平走査が行われることになる。
図１０は、１／２間引き読み出し時の読み出し回数について説明するための図である。１ベイヤ分のＲ画素、Ｇ１画素、Ｇ２画素、およびＢ画素の４画素の画素信号を読み出すためには、２回の読み出し処理が行われる。また、１／２間引き読み出し時には、水平信号線２０４の選択順序が変更され、画素２００からの画素信号が読み出される。
図１０に示した例では、第１の水平信号線と第３の水平信号線での読み出し処理が行われれば、１ベイヤ分の画素信号を読み出すことができることを示している。
第１行ベイヤ配列から読み出しを行う場合、第１の水平信号を選択し、第２行ベイヤ配列から読み出しを行う場合、第３の水平信号を選択し、第３行ベイヤ配列から読み出しを行う場合、第１の水平信号を選択し、第４行ベイヤ配列から読み出しを行う場合、第３の水平信号を選択しといったように、ベイヤ配列毎に水平信号線の選択順序を変えることで、画素信号の読み出しが行われる。この場合、奇数行のベイヤ配列には、第１の水平信号線が選択され、偶数行のベイヤ配列には、第３の水平信号線が選択される。
例えば、第２行ベイヤ配列と第３行ベイヤ配列に注目して、この読み出し方について説明を加える。第１の水平信号線としての水平信号線２０４（３，１）での読み出し処理が行われることにより、Ｇ画素２００（５，４）とＲ画素２００（５，５）からの画素信号が読み出される。また、第３の水平信号線としての水平信号線２０４（２，３）での読み出し処理が行われることにより、Ｂ画素２００（４，４）とＧ画素２００（４，５）からの画素信号が読み出される。
Ｇ画素２００（５，４）、Ｒ画素２００（５，５）、Ｂ画素２００（４，４）、Ｇ画素２００（４，５）で１ベイヤが構成される。それぞれの画素は、異なるベイヤを構成する画素であるが、これらの画素を、１ベイヤを構成するＧ２画素、Ｒ画素、Ｂ画素、およびＧ２画素の４画素にそれぞれ対応させることができ、新ベイヤを構成させることができる。よって、Ｇ画素２００（５，４）、Ｒ画素２００（５，５）、Ｂ画素２００（４，４）、Ｇ画素２００（４，５）の４画素で１ベイヤが構成されたとして、処理することが可能である。
このようにすれば、２回の水平走査で、１ベイヤ分の画素信号を読み出すことが可能となり、従来、例えば、図５Ｂを参照して説明した例の半分の水平走査で良いことになり、処理の高速化を実現することが可能となる。
図１０に示した例は、第１の水平信号線と第３の水平信号線を用いたが、他の例として、図１１に、第２の水平信号線と第４の水平信号線を用いた例を示す。図１１は、第２の水平信号線と第４の水平信号線を用いたときの、１／２間引き読み出し時の読み出し回数について説明するための図である。
第１行ベイヤ配列から読み出しを行う場合、第２の水平信号を選択し、第２行ベイヤ配列から読み出しを行う場合、第４の水平信号を選択し、第３行ベイヤ配列から読み出しを行う場合、第２の水平信号を選択し、第４行ベイヤ配列から読み出しを行う場合、第４の水平信号を選択しといったように、ベイヤ配列毎に水平信号線の選択順序を変えることで、画素信号の読み出しが行われる。この場合、奇数行のベイヤ配列のときには、第２の水平信号線が選択され、偶数行のベイヤ配列のときには、第４の水平信号線が選択される。
例えば、第２行ベイヤ配列と第３行ベイヤ配列に注目して、この読み出し方について説明を加える。第２の水平信号線としての水平信号線２０４（３，２）での読み出し処理が行われることにより、Ｇ画素２００（５，２）とＲ画素２００（５，３）からの画素信号が読み出される。また、第４の水平信号線としての水平信号線２０４（２，４）での読み出し処理が行われることにより、Ｂ画素２００（４，２）とＧ画素２００（４，３）からの画素信号が読み出される。
Ｇ画素２００（５，２）、Ｒ画素２００（５，３）、Ｂ画素２００（４，２）、Ｇ画素２００（４，３）で１ベイヤが構成される。この場合も、それぞれの画素は、異なるベイヤを構成する画素であるが、これらの画素を、１ベイヤを構成するＧ２画素、Ｒ画素、Ｂ画素、およびＧ１画素の４画素にそれぞれ対応させることができ、新ベイヤを構成させることができる。よって、Ｇ画素２００（５，２）、Ｒ画素２００（５，３）、Ｂ画素２００（４，２）、Ｇ画素２００（４，３）の４画素で１ベイヤが構成されたとして、処理することが可能である。
図１１に示した場合も、２回の水平走査で、１ベイヤ分の画素信号を読み出すことが可能であり、従来の４回の水平走査を行う場合に比べて、半分の回数の水平走査で済むことになる。
さらに他の例として、図１２に、第１の水平信号線と第３の水平信号線を用いた例を示す。図１２は、第１の水平信号線と第３の水平信号線を用いたときの、１／２間引き読み出し時の読み出し回数について説明するための図である。
第１行ベイヤ配列から読み出しを行う場合、第３の水平信号を選択し、第２行ベイヤ配列から読み出しを行う場合、第１の水平信号を選択し、第３行ベイヤ配列から読み出しを行う場合、第３の水平信号を選択し、第４行ベイヤ配列から読み出しを行う場合、第１の水平信号を選択しといったように、ベイヤ配列毎に水平信号線の選択順序を変えることで、画素信号の読み出しが行われる。この場合、奇数行のベイヤ配列のときには、第３の水平信号線が選択され、偶数行のベイヤ配列のときには、第１の水平信号線が選択される。
図１２に示す例は、図１０に示した例と同じく、水平信号線として、第１の水平信号線と第３の水平信号線を用いるが、選択順序が異なるため、異なる画素の画素信号が読み出され、異なる新ベイヤが構成されることになる。
例えば、第１行ベイヤ配列と第２行ベイヤ配列に注目して、この読み出し方について説明を加える。第１の水平信号線としての水平信号線２０４（２，１）での読み出し処理が行われることにより、Ｇ画素２００（３，４）とＲ画素２００（３，５）からの画素信号が読み出される。また、第３の水平信号線としての水平信号線２０４（１，３）での読み出し処理が行われることにより、Ｂ画素２００（２，４）とＧ画素２００（２，５）からの画素信号が読み出される。
Ｇ画素２００（３，４）、Ｒ画素２００（３，５）、Ｂ画素２００（２，４）、Ｇ画素２００（２，５）で１ベイヤが構成される。この場合も、それぞれの画素は、異なるベイヤを構成する画素であるが、これらの画素を、１ベイヤを構成するＧ２画素、Ｒ画素、Ｂ画素、およびＧ１画素の４画素にそれぞれ対応させることができ、新ベイヤを構成させることができる。よって、Ｇ画素２００（３，４）、Ｒ画素２００（３，５）、Ｂ画素２００（２，４）、Ｇ画素２００（２，５）の４画素で１ベイヤが構成されたとして、処理することが可能である。
図１３は、第１の水平信号線乃至第４の水平信号線を用いて、１／２間引き読み出し時の読み出し回数について説明するための図である。図１３に示した例では、第１行ベイヤ配列から読み出しを行う場合、第２の水平信号線と第３の水平信号を選択し、第２行ベイヤ配列から読み出しを行う場合、第１の水平信号線と第４の水平信号線を選択し、第３行ベイヤ配列から読み出しを行う場合、第２の水平信号と第３の水平信号を選択し、第４行ベイヤ配列から読み出しを行う場合、第１の水平信号と第４の水平信号を選択しといったように、ベイヤ配列毎に水平信号線の選択順序を変えることで、画素信号の読み出しが行われる。この場合、奇数行のベイヤ配列のときには、第２と第３の水平信号線が選択され、偶数行のベイヤ配列のときには、第１と第４の水平信号線が選択される。
例えば、第１行ベイヤ配列と第２行ベイヤ配列に注目して、この読み出し方について説明を加える。第１の水平信号線としての水平信号線２０４（２，１）での読み出し処理が行われることにより、Ｇ画素２００（３，４）とＲ画素２００（３，５）からの画素信号が読み出される。また、第３の水平信号線としての水平信号線２０４（１，３）での読み出し処理が行われることにより、Ｂ画素２００（２，４）とＧ画素２００（２，５）からの画素信号が読み出される。この読み出しにより、１ベイヤ分の画素信号が読み出される。
このように、１回の読み出しのとき、奇数行のベイヤ配列に対して第３の水平信号線が選択され、偶数行のベイヤ配列のときには、第１の水平信号線が選択されて読み出しが行われるようにする。このように、ベイヤ毎に異なる水平信号線２０４を選択することも可能である。
また、第２の水平信号線としての水平信号線２０４（３，２）での読み出し処理が行われることにより、Ｇ画素２００（５，２）とＲ画素２００（５，３）からの画素信号が読み出される。また、第４の水平信号線としての水平信号線２０４（２，４）での読み出し処理が行われることにより、Ｂ画素２００（４，２）とＧ画素２００（４，３）からの画素信号が読み出される。この読み出しにより、１ベイヤ分の画素信号が読み出される。
このように、１回の読み出しのとき、奇数行のベイヤ配列に対して第２の水平信号線が選択され、偶数行のベイヤ配列のときには、第４の水平信号線が選択されて読み出しが行われるようにする。
このように、１回目の読み出しと２回目の読み出しで、また、奇数行ベイヤ配列と偶数行ベイヤ配列とで、それぞれ異なる水平信号線を選択することで、２回の読み出し処理で、２ベイヤ分の画素信号を読み出すことが可能である。また、このように読み出しを行うことで、ハニカム状に間引きされたベイヤ配列を作ることができる。
ベイヤを構成する画素の電極を上述したように配置することで、また、それらの電極を水平信号線に接続することで、読み出し回数（水平走査回数）を減らすことができ、読み出しにかかる時間を短縮することができるようになり、高速処理を行うことが可能となる。
［第２の実施の形態について］
図１４は、第２の実施の形態におけるイメージセンサの構成例を示す図である。図１４に示したイメージセンサは、共有画素（ベイヤ）が、ハニカム状に配置されている。１ベイヤは、第１の実施の形態と同じく、Ｒ画素、Ｇ１画素、Ｇ２画素、およびＢ画素の４画素から構成される。
図１４は、１乃至６行、１乃至８列に配列されたＲ画素、Ｇ画素、Ｂ画素の接続状態を示る。図１４に示したのは、イメージセンサの一部分であり、１乃至６行、１乃至８列に配列されたＲ画素、Ｇ画素、およびＢ画素以外の他の行、他の列に配列されたＲ画素、Ｇ画素、およびＢ画素についての構成も同様である。
イメージセンサの水平方向（図１４の左右方向）の構成を説明する。１行目には、Ｒ画素４００（１，１）、Ｇ画素４００（１，２）、Ｒ画素４００（１，３）、Ｇ画素４００（１，４）、Ｒ画素４００（１，５）、Ｇ画素４００（１，６）、Ｒ画素４００（１，７）、Ｇ画素４００（１，８）が配置されている。同様に、２行目には、Ｇ画素４００（２，１）、Ｂ画素４００（２，２）、Ｇ画素４００（２，３）、Ｂ画素４００（２，４）、Ｇ画素４００（２，５）、Ｂ画素４００（２，６）、Ｇ画素４００（２，７）、Ｂ画素４００（２，８）が配置されている。
また、Ｒ画素４００（１，１）、Ｇ画素４００（１，２）、Ｇ画素４００（２，１）、Ｂ画素４００（２，２）の４画素からベイヤ４０１（１，１）が構成され、Ｒ画素４００（１，３）、Ｇ画素４００（１，４）、Ｇ画素４００（２，３）、Ｂ画素４００（２，４）の４画素からベイヤ４０１（１，２）が構成され、Ｒ画素４００（１，５）、Ｇ画素４００（１，６）、Ｇ画素４００（２，５）、Ｂ画素４００（２，６）の４画素からベイヤ４０１（１，３）が構成され、Ｒ画素４００（１，７）、Ｇ画素４００（１，８）、Ｇ画素４００（２，７）、Ｂ画素４００（２，８）の４画素からベイヤ４０１（１，４）が構成される。
第１行ベイヤ配列と同様に、第１行ベイヤ配列の上側に配置された第２行ベイヤ配列の１行目には、Ｇ画素４００（３，１）、Ｒ画素４００（３，２）、Ｇ画素４００（３，３）、Ｒ画素４００（３，４）、Ｇ画素４００（３，５）、Ｒ画素４００（３，６）、Ｇ画素４００（３，７）、Ｒ画素４００（３，８）が配置され、２行目には、Ｂ画素４００（４，１）、Ｇ画素４００（４，２）、Ｂ画素４００（４，３）、Ｇ画素４００（４，４）、Ｂ画素４００（４，５）、Ｇ画素４００（４，６）、Ｂ画素４００（４，７）、Ｇ画素４００（４，８）が配置されている。
また、Ｇ画素４００（３，１）、Ｒ画素４００（３，２）、Ｂ画素４００（４，１）、Ｇ画素４００（４，２）の４画素からベイヤ４０１（２，１）が構成され、Ｇ画素４００（３，３）、Ｒ画素４００（３，４）、Ｂ画素４００（４，３）、Ｇ画素４００（４，４）の４画素からベイヤ４０１（２，２）が構成され、Ｇ画素４００（３，５）、Ｒ画素４００（３，６）、Ｂ画素４００（４，５）、Ｇ画素４００（４，６）の４画素からベイヤ４０１（２，３）が構成され、Ｇ画素４００（３，７）、Ｒ画素４００（３，８）、Ｂ画素４００（４，７）、Ｇ画素４００（４，８）の４画素からベイヤ４０１（２，４）が構成される。
この第２行ベイヤ配列は、第１行ベイヤ配列より、１／２ベイヤ分（１画素分）ずれた位置に配置される。すなわち、図１４に示したように、例えば、第１行ベイヤ配列を構成するベイヤ４０１（１，１）より１／２ベイヤ分だけ水平方向（図１４中、右方向）にずれた位置に、第２行ベイヤ配列を構成するベイヤ４０１（２，１）が配置される。さらに、画素に注目して説明すると、ベイヤ４０１（１，１）のＢ画素４００（２，２）の上の位置にベイヤ４０１（２，１）のＧ画素４００（３，１）が配置される。
このように、奇数ベイヤ行と偶数ベイヤ行は、１／２ベイヤ分（１画素分）だけ互いにずれた位置に配置される。また、奇数ベイヤ行と偶数ベイヤ行をそれぞれ構成するベイヤ内の画素の配列は、それぞれ異なる配置とされる。すなわち、奇数ベイヤ行を構成するベイヤ内の画素は、左下にＲ画素、右下にＧ１画素、左上にＧ２画素、右上にＢ画素が配置されるのに対し、偶数ベイヤ行を構成するベイヤ内の画素は、左下にＧ１画素、右下にＲ画素、左上にＢ画素、右上にＧ２画素が配置される。
さらに図１４を参照し説明を続けるに、第２行ベイヤ配列と同様に、第２行ベイヤ配列の上側に配置された第３行ベイヤ配列の１行目には、Ｒ画素４００（５，１）、Ｇ画素４００（５，２）、Ｒ画素４００（５，３）、Ｇ画素４００（５，４）、Ｒ画素４００（５，５）、Ｇ画素４００（５，６）、Ｒ画素４００（５，７）、Ｇ画素４００（５，８）が配置され、２行目には、Ｇ画素４００（６，１）、Ｂ画素４００（６，２）、Ｇ画素４００（６，３）、Ｂ画素４００（６，４）、Ｇ画素４００（６，５）、Ｂ画素４００（６，６）、Ｇ画素４００（６，７）、Ｂ画素４００（６，８）が配置されている。
また、Ｒ画素４００（５，１）、Ｇ画素４００（５，２）、Ｇ画素４００（６，１）、Ｂ画素４００（６，２）の４画素からベイヤ４０１（３，１）が構成され、Ｒ画素４００（５，３）、Ｇ画素４００（５，４）、Ｇ画素４００（６，３）、Ｂ画素４００（６，４）の４画素からベイヤ４０１（３，２）が構成され、Ｒ画素４００（５，５）、Ｇ画素４００（５，６）、Ｇ画素４００（６，５）、Ｂ画素４００（６，６）の４画素からベイヤ４０１（３，３）が構成され、Ｒ画素４００（５，７）、Ｇ画素４００（５，８）、Ｇ画素４００（６，７）、Ｂ画素４００（６，８）の４画素からベイヤ４０１（３，４）が構成される。
上記した第１行ベイヤ配列と第２ベイヤ配列との配置関係と同じく、第３行ベイヤ配列は、第２行ベイヤ配列より、１／２ベイヤ分（１画素分）ずれた位置に配置される。
次にイメージセンサの垂直方向（図１４の上下方向）の構成を説明する。１列目には、Ｒ画素４００（１，１）、Ｇ画素４００（２，１）、Ｒ画素４００（５，１）、Ｇ画素４００（６，１）が配置されている。この列には、第２ベイヤ配列を構成する画素は含まれない。２列目には、Ｇ画素４００（１，２）、Ｂ画素４００（２，２）、Ｇ画素４００（３，１）、Ｂ画素４００（４，１）、Ｇ画素４００（５，２）、Ｂ画素４００（６，２）が配置されている。この列には、第１ベイヤ配列と３ベイヤ配列をそれぞれ構成する２列目と第２ベイヤ配列を構成する１列目の画素が含まれる。この１列目と２列目から、第１列ベイヤ配列が構成される。
第１列ベイヤ配列と同様に、第１列ベイヤ配列の図中右側に配置された第２列ベイヤ配列の１列目には、Ｒ画素４００（１，３）、Ｇ画素４００（２，３）、Ｒ画素４００（３，２）、Ｇ画素４００（４，２）、Ｒ画素４００（５，３）、Ｇ画素４００（６，３）が配置され、２列目には、Ｇ画素４００（１，４）、Ｂ画素４００（２，４）、Ｇ画素４００（３，３）、Ｂ画素４００（４，３）、Ｇ画素４００（５，４）、Ｂ画素４００（６，４）が配置されている。
第２列ベイヤ配列と同様に、第２列ベイヤ配列の図中右側に配置された第３列ベイヤ配列の１列目には、Ｒ画素４００（１，５）、Ｇ画素４００（２，５）、Ｒ画素４００（３，４）、Ｇ画素４００（４，４）、Ｒ画素４００（５，５）、Ｇ画素４００（６，５）が配置され、２列目には、Ｇ画素４００（１，６）、Ｂ画素４００（２，６）、Ｇ画素４００（３，５）、Ｂ画素４００（４，５）、Ｇ画素４００（５，６）、Ｂ画素４００（６，６）が配置されている。
第３列ベイヤ配列と同様に、第３列ベイヤ配列の図中右側に配置された第４列ベイヤ配列の１列目には、Ｒ画素４００（１，７）、Ｇ画素４００（２，７）、Ｒ画素４００（３，６）、Ｇ画素４００（４，６）、Ｒ画素４００（５，７）、Ｇ画素４００（６，７）が配置され、２列目には、Ｇ画素４００（１，８）、Ｂ画素４００（２，８）、Ｇ画素４００（３，７）、Ｂ画素４００（４，７）、Ｇ画素４００（５，８）、Ｂ画素４００（６，８）が配置されている。
図１４に示したイメージセンサは、４画素で、１つの共有電極４０２を共有し、その共有電極４０２に、垂直信号線が接続されている。ベイヤ４０１（１，１）には、共有電極４０２（１，１）が備えられている。ベイヤ４０１（１，２）には、共有電極４０２（１，２）が備えられている。ベイヤ４０１（１，３）には、共有電極４０２（１，３）が備えられている。ベイヤ４０１（１，４）には、共有電極４０２（１，４）が備えられている。
ベイヤ４０１（２，１）には、共有電極４０２（２，１）が備えられている。ベイヤ４０１（２，２）には、共有電極４０２（２，２）が備えられている。ベイヤ４０１（２，３）には、共有電極４０２（２，３）が備えられている。ベイヤ４０１（２，４）には、共有電極４０２（２，４）が備えられている。
ベイヤ４０１（３，１）には、共有電極４０２（３，１）が備えられている。ベイヤ４０１（３，２）には、共有電極４０２（３，２）が備えられている。ベイヤ４０１（３，３）には、共有電極４０２（３，３）が備えられている。ベイヤ４０１（３，４）には、共有電極４０２（３，４）が備えられている。
ベイヤ４０１（１，１）の共有電極４０２（１，１）とベイヤ４０１（３，１）の共有電極４０２（３，１）には、垂直信号線４０３−１が接続されている。ベイヤ４０１（２，１）の共有電極４０２（２，１）には、垂直信号線４０３−２が接続されている。ベイヤ４０１（１，２）の共有電極４０２（１，２）とベイヤ４０１（３，２）の共有電極４０２（３，２）には、垂直信号線４０３−３が接続されている。ベイヤ４０１（２，２）の共有電極４０２（２，２）には、垂直信号線４０３−４が接続されている。
ベイヤ４０１（１，３）の共有電極４０２（１，３）とベイヤ４０１（３，３）の共有電極４０２（３，３）には、垂直信号線４０３−５が接続されている。ベイヤ４０１（２，３）の共有電極４０２（２，３）には、垂直信号線４０３−６が接続されている。ベイヤ４０１（１，４）の共有電極４０２（１，４）とベイヤ４０１（３，４）の共有電極４０２（３，４）には、垂直信号線４０３−７が接続されている。ベイヤ４０１（２，４）の共有電極４０２（２，４）には、垂直信号線４０３−８が接続されている。
このように、奇数列のベイヤと偶数列のベイヤとでは、異なる垂直信号線４０３に接続される。
各画素にも電極が設けられており、その電極は、水平信号線と接続されている。各画素の電極の配置について図１５と図１６を参照して説明する。図１５に示したイメージセンサは、図１４に示したイメージセンサの構成のうち、第１行ベイヤ配列と第２行ベイヤ配列の部分のみを示している。図１６は、図１５に示したイメージセンサの回路図を示している。
第１行ベイヤ配列の１行目のＲ画素４００（１，１）、Ｒ画素４００（１，３）、Ｒ画素４００（１，５）、Ｒ画素４００（１，７）の、それぞれの電極４０５（１，１）、電極４０５（１，３）、電極４０５（１，５）、電極４０５（１，７）には、水平信号線４０４（１，１）が接続されている。第１行ベイヤ配列の１行目のＧ画素４００（１，２）、Ｇ画素４００（１，４）、Ｇ画素４００（１，６）、Ｇ画素４００（１，８）の、それぞれの電極４０５（１，２）、電極４０５（１，４）、電極４０５（１，６）、電極４０５（１，８）には、水平信号線４０４（１，２）が接続されている。
第１行ベイヤ配列の２行目のＧ画素４００（２，１）、Ｇ画素４００（２，３）、Ｇ画素４００（２，５）、Ｇ画素４００（２，７）の、それぞれの電極４０５（２，１）、電極４０５（２，３）、電極４０５（２，５）、電極４０５（２，７）には、水平信号線４０４（１，３）が接続されている。第１行ベイヤ配列の２行目のＢ画素４００（２，２）、Ｂ画素４００（２，４）、Ｂ画素４００（２，６）、Ｂ画素４００（２，８）の、それぞれの電極４０５（２，２）、電極４０５（２，４）、電極４０５（２，６）、電極４０５（２，８）には、水平信号線４０４（１，４）が接続されている。
第２行ベイヤ配列の１行目のＧ画素４００（３，１）、Ｇ画素４００（３，３）、Ｇ画素４００（３，５）、Ｇ画素４００（３，７）の、それぞれの電極４０５（３，１）、電極４０５（３，３）、電極４０５（３，５）、電極４０５（３，７）には、水平信号線４０４（２，１）が接続されている。第２行ベイヤ配列の１行目のＲ画素４００（３，２）、Ｒ画素４００（３，４）、Ｒ画素４００（３，６）、Ｒ画素４００（３，８）の、それぞれの電極４０５（３，２）、電極４０５（３，４）、電極４０５（３，６）、電極４０５（３，８）には、水平信号線４０４（２，２）が接続されている。
第２行ベイヤ配列の２行目のＢ画素４００（４，１）、Ｂ画素４００（４，３）、Ｂ画素４００（４，５）、Ｂ画素４００（４，７）の、それぞれの電極４０５（４，１）、電極４０５（４，３）、電極４０５（４，５）、電極４０５（４，７）には、水平信号線４０４（２，３）が接続されている。第２行ベイヤ配列の２行目のＧ画素４００（４，２）、Ｇ画素４００（４，４）、Ｇ画素４００（４，６）、Ｇ画素４００（４，８）の、それぞれの電極４０５（４，２）、電極４０５（４，４）、電極４０５（４，６）、電極４０５（４，８）には、水平信号線４０４（２，４）が接続されている。
このような各画素に設けられた電極４０５と水平信号線４０４との関係について、図１４と図１５を再度参照して説明する。
ベイヤ４０１（１，１）に注目したとき、行方向に隣り合う画素である、Ｒ画素４００（１，１）とＧ画素４００（１，２）の、それぞれの電極４０５（１，１）と電極４０５（１，２）は、一方が画素の下側に備えられ、他方が画素の上側に備えられる。同様に、ベイヤ４０１（１，１）内の行方向に隣り合う画素である、Ｇ画素４００（２，１）とＢ画素４００（２，２）の、それぞれの電極４０５（２，１）と電極４０５（２，２）は、一方が画素の下側に備えられ、他方が画素の上側に備えられる。
すなわち、ベイヤ４０１内の行方向に隣り合う画素の電極４０５は、互い違いの位置に配置される。また、ベイヤ４０１内の行方向に隣り合う画素の電極４０５は、異なる水平信号線４０４に接続される。
ベイヤ４０１（１，１）に注目したとき、列方向に隣り合う画素であるＲ画素４００（１，１）とＧ画素４００（２，１）の、それぞれの電極４０５（１，１）と電極４０５（２，１）は、両方とも下側に備えられる。また、ベイヤ４０１（１，１）内の列方向に隣り合う画素であるＧ画素４００（２，１）とＢ画素４００（２，２）の、それぞれの電極４０５（２，１）と電極４０５（２，２）は、両方とも上側に備えられる。
すなわち、ベイヤ４０１内の列方向に隣り合う画素の電極４０５は、同じ側の位置に配置される。また、ベイヤ４０１内の列方向に隣り合う画素の電極４０５は、異なる水平信号線４０４に接続される。
ベイヤ内での隣接する画素の電極４０５は、上記したような配置関係となっている。次に、行方向で隣接するベイヤで、その２つのベイヤ内のそれぞれの画素の電極４０５の配置関係について説明する。ベイヤ４０１（１，１）とベイヤ４０１（１，２）に注目したとき、ベイヤ４０１（１，１）のＧ画素４００（１，２）と、そのＧ画素４００（１，２）に行方向に隣接するベイヤ４０１（１，２）のＲ画素４００（１，３）の、それぞれの電極４０５（１，２）と電極４０５（１，３）は、一方が画素の下側に備えられ、他方が画素の上側に備えられるという関係にある。
同様に、ベイヤ４０１（１，１）のＢ画素４００（２，２）の電極４０５（２，２）と、ベイヤ４０１（１，２）のＧ画素４００（２，３）の電極４０５（２，３）は、一方が画素の下側に備えられ、他方が画素の上側に備えられるという関係にある。
この場合、行方向で隣り合うベイヤ４０１の隣り合う画素の電極４０５は、一方が画素の下側に備えられ、他方が画素の上側に備えられる。また、行方向で隣り合うベイヤ４０１隣り合う画素の電極４０５は、異なる水平信号線４０４に接続される。
次に、列方向で隣接するベイヤ内の画素の電極４０５の配置について説明する。ベイヤ４０１（１，１）とベイヤ４０１（２，１）に注目する。この２つのベイヤは、半ベイヤ分だけずれた位置に配置されているが、列方向で隣接するベイヤという関係は満たされるため、ここではベイヤ４０１（１，１）とベイヤ４０１（２，１）を例に挙げて説明する。
ベイヤ４０１（１，１）内の画素の電極４０５とベイヤ４０１（２，１）内の画素の電極４０５の配置関係は、鏡像の関係にある。
ベイヤ４０１（１，１）内の左下に位置するＲ画素４００（１，１）の電極４０５（１，１）と、ベイヤ４０１（２，１）内の左下に位置するＧ画素４００（３，１）の電極４０５（２，１）は、一方が上側で、他方が下側という互いに異なる位置に配置される。ベイヤ４０１（１，１）内の右下に位置するＧ画素４００（１，２）の電極４０５（１，２）と、ベイヤ４０１（２，１）内の右下に位置するＲ画素４００（３，２）の電極４０５（３，２）は、一方が上側で、他方が下側という互いに異なる位置に配置される。
ベイヤ４０１（１，１）内の左上に位置するＧ画素４００（２，１）の電極４０５（２，１）と、ベイヤ４０１（２，１）内の左上に位置するＢ画素４００（４，１）の電極４０５（４，１）は、一方が上側で、他方が下側という互いに異なる位置に配置される。ベイヤ４０１（１，１）内の右上に位置するＢ画素４００（２，２）の電極４０５（２，２）と、ベイヤ４０１（２，１）内の右上に位置するＧ画素４００（４，２）の電極４０５（４，２）は、一方が上側で、他方が下側という互いに異なる位置に配置される。
このように、列方向に隣接するベイヤ４０１の画素の電極４０５は、互いに異なる側の位置に配置される。このような電極の配置は、上記したように、列方向に隣接するベイヤ４０１内の画素の電極の配置関係は、鏡像の関係にあるといえる。
このように、各画素の電極４０５は配置され、水平信号線４０４と接続される。次に、図１５または図１６に示したイメージセンサの読み出し動作について説明する。
図１７は、全画素読み出しのときの読み出し動作について説明するための図である。全画素読み出しのときには、まず、水平信号線４０４（ｒ，１）が選択され、その水平信号線４０４（ｒ，１）に接続された画素４００の画素信号が読み出される。水平信号線４０４（ｒ，１）のｒは、図１７に示した例では、１または２である。すなわち、水平信号線４０４（ｒ，１）は、水平信号線４０４（１，１）または水平信号線４０４（２，１）のことである。以下、同様に記載する。
水平信号線４０４（ｒ，１）が選択されると、垂直信号線４０３―１からＲ画素４００（１，１）の画素信号が読み出され、垂直信号線４０３―２からＲ画素４００（３，２）の画素信号が読み出され、垂直信号線４０３―３からＲ画素４００（１，３）の画素信号が読み出され、垂直信号線４０３―４からＲ画素４００（３，４）の画素信号が読み出され、垂直信号線４０３―５からＲ画素４００（１，５）の画素信号が読み出され、垂直信号線４０３―６からＲ画素４００（３，６）の画素信号が読み出され、垂直信号線４０３―７からＲ画素４００（１，７）の画素信号が読み出される。すなわち、この場合、水平信号線４０４（ｒ，１）が選択されたときには、各ベイヤからＲ画素の画素信号が読み出される。
次に水平信号線４０４（ｒ，２）が選択されると、垂直信号線４０３―１からＧ画素４００（１，２）の画素信号が読み出され、垂直信号線４０３―２からＧ画素４００（３，１）の画素信号が読み出され、垂直信号線４０３―３からＧ画素４００（１，４）の画素信号が読み出され、垂直信号線４０３―４からＧ画素４００（３，３）の画素信号が読み出され、垂直信号線４０３―５からＧ画素４００（１，６）の画素信号が読み出され、垂直信号線４０３―６からＧ画素４００（３，５）の画素信号が読み出され、垂直信号線４０３―７からＧ画素４００（１，８）の画素信号が読み出される。すなわち、この場合、水平信号線４０４（ｒ，２）が選択されたときには、各ベイヤからＧ１画素の画素信号が読み出される。
次に水平信号線４０４（ｒ，３）が選択されると、垂直信号線４０３―１からＧ画素４００（２，１）の画素信号が読み出され、垂直信号線４０３―２からＧ画素４００（４，２）の画素信号が読み出され、垂直信号線４０３―３からＧ画素４００（２，３）の画素信号が読み出され、垂直信号線４０３―４からＧ画素４００（４，４）の画素信号が読み出され、垂直信号線４０３―５からＧ画素４００（２，５）の画素信号が読み出され、垂直信号線４０３―６からＧ画素４００（４，６）の画素信号が読み出され、垂直信号線４０３―７からＧ画素４００（２，７）の画素信号が読み出される。すなわち、この場合、水平信号線４０４（ｒ，３）が選択されたときには、各ベイヤからＧ２画素の画素信号が読み出される。
次に水平信号線４０４（ｒ，４）が選択されると、垂直信号線４０３―１からＢ画素４００（２，２）の画素信号が読み出され、垂直信号線４０３―２からＢ画素４００（４，１）の画素信号が読み出され、垂直信号線４０３―３からＢ画素４００（２，４）の画素信号が読み出され、垂直信号線４０３―４からＢ画素４００（４，３）の画素信号が読み出され、垂直信号線４０３―５からＢ画素４００（２，６）の画素信号が読み出され、垂直信号線４０３―６からＢ画素４００（４，５）の画素信号が読み出され、垂直信号線４０３―７からＢ画素４００（２，８）の画素信号が読み出される。すなわち、この場合、水平信号線４０４（ｒ，４）が選択されたときには、各ベイヤからＢ画素の画素信号が読み出される。
このように、水平信号線４０４（ｒ，１）、水平信号線４０４（ｒ，２）、水平信号線４０４（ｒ，３）、水平信号線４０４（ｒ，４）を順次切り替えることで、１ベイヤを構成するＲ画素、Ｇ１画素、Ｇ２画素、およびＢ画素の画素信号が順次読み出される。すなわちこの場合、４回の水平走査で、読み出しが行えることになる。
次に、図１８を参照し、間引き読み出しのとき動作について説明する。
間引き読み出しのときには、１回目の読み出し処理として、奇数列のベイヤに対しては、第４の水平信号である水平信号線４０４（ｒ，４）が選択され、偶数行のベイヤに対しては第２の水平信号である水平信号線４０４（ｒ，２）が選択された読み出しが行われる。図１８に示した例では、奇数列のベイヤは、ベイヤ４０１（１，１）、ベイヤ４０１（１，２）、ベイヤ４０１（１，３）、ベイヤ４０１（１，４）であり、偶数行のベイヤは、ベイヤ４０１（２，１）、ベイヤ４０１（２，２）、ベイヤ４０１（２，３）である。
水平信号線４０４（ｒ，４）と水平信号線４０４（ｒ，２）が選択されることにより、垂直信号線４０３―１からＢ画素４００（２，２）の画素信号が読み出され、垂直信号線４０３―２からＧ画素４００（３，１）の画素信号が読み出され、垂直信号線４０３―３と垂直信号線４０３―４からは読み出しがなく、垂直信号線４０３―５からＢ画素４００（２，６）の画素信号が読み出され、垂直信号線４０３―６からＧ画素４００（３，５）の画素信号が読み出され、垂直信号線４０３―７からは読み出しがない。
すなわち、この場合、水平信号線４０４（ｒ，４）が選択されることにより、奇数列ベイヤからＢ画素の画素信号が読み出され、水平信号線４０４（ｒ，２）が選択されることにより、偶数行ベイヤからＧ１画素の画素信号が読み出される。また、新ベイヤを構成するときに必要とされない垂直信号線４０３からの読み出しは行われない。
次の２回目の読み出し処理として、奇数列のベイヤに対しては、第３の水平信号である水平信号線４０４（ｒ，３）が選択され、偶数行のベイヤに対しては第１の水平信号である水平信号線４０４（ｒ，１）が選択された読み出しが行われる。
水平信号線４０４（ｒ，３）と水平信号線４０４（ｒ，１）が選択されることにより、垂直信号線４０３―１からの読み出しはなく、垂直信号線４０３―２からＲ画素４００（３，２）の画素信号が読み出され、垂直信号線４０３―３からＧ画素４００（２，３）の画素信号が読み出され、垂直信号線４０３―４と垂直信号線４０３―５からは読み出しはなく、垂直信号線４０３―６からＲ画素４００（３，６）の画素信号が読み出され、垂直信号線４０３―７からＧ画素４００（２，７）の画素信号が読み出される。
すなわち、この場合、水平信号線４０４（ｒ，３）が選択されることにより、奇数列ベイヤからＧ２画素の画素信号が読み出され、水平信号線４０４（ｒ，１）が選択されることにより、偶数行ベイヤからＲ画素の画素信号が読み出される。また、新ベイヤを構成するときに必要とされない垂直信号線４０３からの読み出しは行われない。
このように、２回の水平走査により、新ベイヤを構成するＲ画素、Ｇ１画素、Ｇ２画素、およびＢ画素の画素信号が、それぞれ読み出される。すなわち、この場合、Ｒ画素として画素４００（３，２）、Ｇ１画素としてＧ画素４００（３，１）、Ｇ２画素としてＧ画素４００（２，３）、およびＢ画素としてＢ画素４００（２，２）で新ベイヤが構成される。同様に、この場合、Ｒ画素として画素４００（３，６）、Ｇ１画素としてＧ画素４００（３，５）、Ｇ２画素としてＧ画素４００（２，７）、およびＢ画素としてＢ画素４００（２，６）で新ベイヤが構成される。
このように、間引き読み出しのときには、奇数列ベイヤ配列に対して選択される水平信号線４０４と、偶数行ベイヤ配列に対して選択される水平信号線４０４とを異なるものとし、必要とされる画素の画素信号を読み出すための垂直信号線４０３が選択されることで、２回の読み出し動作を行うだけで、ベイヤを構成する４画素分の画素信号を読み出すことが可能となる。
これは従来の場合、例えば、図５Ｂを参照して説明した従来例の場合と比較し、半分の読み出し動作で、必要な画素の画素信号を読み出せることを意味している。
なお、図１８に示した例では、奇数列ベイヤに対する水平信号線４０４は、水平信号線４０４（ｒ，３）と水平信号線４０４（ｒ，４）とし、偶数行ベイヤに対する水平信号線４０４は、水平信号線４０４（ｒ，１）と水平信号線４０４（ｒ，２）としたが、水平信号線４０４の選択は、この組み合わせに限定されるものではなく、他の組み合わせでも良い。また、他の組み合わせのときであっても、間引き読み出し時には、２回の読み出し動作で行えることは、上記した場合と同様である。
なお、上記した実施の形態においては、ベイヤが４画素共有であり、Ｒ（赤色）画素、Ｇ１（第１の緑色）画素、Ｇ２（第２の緑色）画素、およびＢ（青色）画素から構成されるとしたが、補色でも良い。
上記したような電極の配置、および読み出し方を用いることで、ベイヤ配列において、画素選択を行う水平信号線の画素への接続を１列毎に変更することができる。また、これにより列毎に読み出す画素を変更できるようになる。よって、間引き読み出しの速度を、例えば従来の接続方法と比較して、倍以上の速度で行うことが可能となる。
また、垂直方向および水平方向に１/２間引き後、間引き前のベイヤ配列の境界を跨いで新たなベイヤ配列を形成することが可能となる。
また、水平信号線の読み出し順序を変更することで、垂直方向のみ１/２に間引くことも可能である。
また、画素共有をハニカム状にすることにより垂直配線を倍にすることができる。この配置により、画素間引き読み出しや加算動作（水平・垂直加算）を高速化できる。
また、間引き読み出しの場合、読み出し回数を低減させることができるので、読み出しに必要とされる消費電力を低減させることが可能となり、装置全体の低消費電力化が図れる。
また、全画素読み出し、画素加算、間引き読み出しなどの各処理への切り換えを容易に行えるようになる。
上記した実施の形態を、４５度回転させたベイヤ配列方式に対しても適用することができ、４５度回転させたベイヤ配列方式でも、本発明を適用することで、上記した効果と同様の効果を期待することができる。
上記したように、本発明を適用したイメージセンサ（画像処理装置）は、画素に設けられる電極の配置や、その電極と水平信号線との接続に特徴があり、そのような特徴を有する画像処理装置を製造する製造装置も本発明を適用した範囲に含まれる。
具体的には、垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、ベイヤを構成する画素は、画素毎に水平信号線と接続される電極を有するとともに、水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされる画像処理装置を製造する製造装置も、本発明に含まれる。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来のイメージセンサの一例の構成を示す図である。 従来のイメージセンサの一例の構成を示す図である。 従来のイメージセンサの電極の配置について説明する図である。 従来のイメージセンサの回路図である。 従来のイメージセンサからの画素信号の読み出しについて説明する図である。 本発明を適用したイメージセンサの一実施の形態の構成を示す図である。 電極の配置について説明する図である。 図７に示したイメージセンサの回路図である。 全画素読み出し時の動作について説明する図である。 間引き読み出し時の動作について説明する図である。 間引き読み出し時の動作について説明する図である。 間引き読み出し時の動作について説明する図である。 間引き読み出し時の動作について説明する図である。 本発明を適用したイメージセンサの他の実施の形態の構成を示す図である。 電極の配置について説明する図である。 図１５に示したイメージセンサの回路図である。 全画素読み出し時の動作について説明する図である。 間引き読み出し時の動作について説明する図である。
符号の説明
２００ 画素， ２０１ ベイヤ， ２０２ 電極， ２０３ 垂直信号線， ２０４ 水平信号線， ２０５ 電極， ４００ 画素， ４０１ ベイヤ， ４０２ 電極， ４０３ 垂直信号線， ４０４ 水平信号線， ４０５ 電極

Claims (16)

  1. 垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、
    前記画素は、水平信号線と接続される電極を有し、
    前記水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置である
    画像処理装置。
  2. 水平方向に隣接する前記ベイヤの隣接する画素の前記電極は、画素の同じ側に配置される
    請求項１に記載の画像処理装置。
  3. 水平方向に隣接する前記ベイヤの隣接する画素の前記電極は、同一の前記水平信号線に接続される
    請求項１に記載の画像処理装置。
  4. 前記水平信号線の選択順序を変更して、前記画素から画素信号を読み出す
    請求項１に記載の画像処理装置。
  5. 前記ベイヤを構成する４画素のうち、前記ベイヤ内で左下に位置する画素を第１の画素とし、右下に位置する画素を第２の画素とし、左上に位置する画素を第３の画素とし、右上に位置する画素を第４の画素とし、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、
    奇数列のベイヤ内の前記第１の画素と偶数列のベイヤ内の前記第２の画素が第１の水平信号線に接続され、
    奇数列のベイヤ内の前記第２の画素と偶数列のベイヤ内の前記第１の画素が第２の水平信号線に接続され、
    奇数列のベイヤ内の前記第３の画素と偶数列のベイヤ内の前記第４の画素が第３の水平信号線に接続され、
    奇数列のベイヤ内の前記第４の画素と偶数列のベイヤ内の前記第３の画素が第４の水平信号線に接続される
    請求項１に記載の画像処理装置。
  6. 奇数列のベイヤに対しては前記第１の水平信号線を選択し、偶数列のベイヤに対しては前記第３の水平信号線を選択して、前記画素から画素信号を読み出す
    請求項５に記載の画像処理装置。
  7. 奇数列のベイヤに対しては前記第２の水平信号線を選択し、偶数列のベイヤに対しては前記第４の水平信号線を選択して、前記画素から画素信号を読み出す
    請求項５に記載の画像処理装置。
  8. 奇数列のベイヤに対しては前記第３の水平信号線を選択し、偶数列のベイヤに対しては前記第１の水平信号線を選択して、前記画素から画素信号を読み出す
    請求項５に記載の画像処理装置。
  9. 奇数列のベイヤに対しては前記第３の水平信号線を選択し、偶数列のベイヤに対しては前記第１の水平信号線を選択して、前記画素から画素信号を読み出し、
    奇数列のベイヤに対しては前記第２の水平信号線を選択し、偶数列のベイヤに対しては前記第４の水平信号線を選択して、前記画素から画素信号を読み出す
    請求項５に記載の画像処理装置。
  10. 前記４画素は、Ｒ画素、Ｇ１画素、Ｇ２画素、Ｂ画素から構成され、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、
    奇数列のベイヤ内のＲ画素と偶数列のベイヤ内のＧ１画素が第１の水平信号線に接続され、
    奇数列のベイヤ内のＧ１画素と偶数列のベイヤ内のＲ画素が第２の水平信号線に接続され、
    奇数列のベイヤ内のＧ２画素と偶数列のベイヤ内のＢ画素が第３の水平信号線に接続され、
    奇数列のベイヤ内のＢ画素と偶数列のベイヤ内のＧ２画素が第４の水平信号線に接続される
    請求項１に記載の画像処理装置。
  11. 垂直方向に隣接する前記ベイヤの隣接する画素の前記電極は、一方が画素の上側に配置され、他方が画素の下側に配置される
    請求項１に記載の画像処理装置。
  12. 前記ベイヤを構成する４画素のうち、前記ベイヤ内で左下に位置する画素を第１の画素とし、右下に位置する画素を第２の画素とし、左上に位置する画素を第３の画素とし、右上に位置する画素を第４の画素とし、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、
    奇数列のベイヤ内の前記第１の画素と偶数列のベイヤ内の前記第１の画素が第１の水平信号線に接続され、
    奇数列のベイヤ内の前記第２の画素と偶数列のベイヤ内の前記第２の画素が第２の水平信号線に接続され、
    奇数列のベイヤ内の前記第３の画素と偶数列のベイヤ内の前記第３の画素が第３の水平信号線に接続され、
    奇数列のベイヤ内の前記第４の画素と偶数列のベイヤ内の前記第４の画素が第４の水平信号線に接続され、
    奇数行のベイヤに対して偶数行のベイヤは、１／２ベイヤだけずれた位置に配置される
    請求項１に記載の画像処理装置。
  13. 奇数列のベイヤに対しては前記第４の水平信号線を選択し、偶数列のベイヤに対しては前記第２の水平信号線を選択して、前記画素から画素信号を読み出し、
    奇数列のベイヤに対しては前記第３の水平信号線を選択し、偶数列のベイヤに対しては前記第１の水平信号線を選択して、前記画素から画素信号を読み出す
    請求項１２に記載の画像処理装置。
  14. 前記４画素は、Ｒ画素、Ｇ１画素、Ｇ２画素、Ｂ画素から構成され、前記水平信号線が配置される水平方向を行とし、前記垂直信号線が配置される垂直方向を列とした場合、
    奇数列のベイヤ内のＲ画素と偶数列のベイヤ内のＲ画素が第１の水平信号線に接続され、
    奇数列のベイヤ内のＧ１画素と偶数列のベイヤ内のＧ１画素が第２の水平信号線に接続され、
    奇数列のベイヤ内のＧ２画素と偶数列のベイヤ内のＧ２画素が第３の水平信号線に接続され、
    奇数列のベイヤ内のＢ画素と偶数列のベイヤ内のＢ画素が第４の水平信号線に接続され、
    奇数行のベイヤに対して偶数行のベイヤは、１／２ベイヤだけずれた位置に配置される
    請求項１に記載の画像処理装置。
  15. 垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、
    前記画素は、水平信号線と接続される電極を有し、
    水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされる画像処理装置の画像処理方法において、
    前記水平信号線の選択順序を変更し、
    選択された前記水平信号に接続されている前記画素から画素信号を読み出す
    画像処理方法。
  16. 垂直信号線に接続される電極を４画素で共有するベイヤを複数有し、
    前記画素は、水平信号線と接続される電極を有し、
    水平信号線と接続される電極の配置は、隣接するベイヤ同士で鏡像の関係が成り立つ配置とされる画像処理装置を製造する
    製造装置。
JP2008161273A 2008-06-20 2008-06-20 画像処理装置および方法、製造装置 Active JP5292939B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2008161273A JP5292939B2 (ja) 2008-06-20 2008-06-20 画像処理装置および方法、製造装置
TW098118935A TWI397312B (zh) 2008-06-20 2009-06-06 影像處理裝置，影像處理方法及製造裝置
US12/487,149 US8576311B2 (en) 2008-06-20 2009-06-18 Image processing apparatus, image processing method and manufacturing apparatus
KR1020090055206A KR101644461B1 (ko) 2008-06-20 2009-06-19 화상 처리 장치, 화상 처리 방법, 및 제조 장치
CN2009101472916A CN101610367B (zh) 2008-06-20 2009-06-19 图像处理装置和图像处理方法
US14/045,650 US9001239B2 (en) 2008-06-20 2013-10-03 Image processing apparatus, image processing method and manufacturing apparatus
US14/636,445 US9706149B2 (en) 2008-06-20 2015-03-03 Image processing apparatus, image processing method and manufacturing apparatus
US15/612,637 US9888201B2 (en) 2008-06-20 2017-06-02 Image processing apparatus, image processing method and manufacturing apparatus
US15/647,072 US10070091B2 (en) 2008-06-20 2017-07-11 Image processing apparatus, image processing method and manufacturing apparatus
US16/101,129 US10277857B2 (en) 2008-06-20 2018-08-10 Image processing apparatus, image processing method and manufacturing apparatus
US16/298,475 US10554920B2 (en) 2008-06-20 2019-03-11 Image processing apparatus, image processing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161273A JP5292939B2 (ja) 2008-06-20 2008-06-20 画像処理装置および方法、製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013123434A Division JP5557071B2 (ja) 2013-06-12 2013-06-12 固体撮像素子、電子装置

Publications (2)

Publication Number Publication Date
JP2010003869A true JP2010003869A (ja) 2010-01-07
JP5292939B2 JP5292939B2 (ja) 2013-09-18

Family

ID=41430835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161273A Active JP5292939B2 (ja) 2008-06-20 2008-06-20 画像処理装置および方法、製造装置

Country Status (5)

Country Link
US (7) US8576311B2 (ja)
JP (1) JP5292939B2 (ja)
KR (1) KR101644461B1 (ja)
CN (1) CN101610367B (ja)
TW (1) TWI397312B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046522A1 (ja) * 2010-10-04 2012-04-12 富士フイルム株式会社 撮像装置及び混色補正方法
JP2013005397A (ja) * 2011-06-21 2013-01-07 Sony Corp 電子機器、電子機器の駆動方法
JP2019106648A (ja) * 2017-12-13 2019-06-27 キヤノン株式会社 放射線撮像装置および放射線撮像システム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716205B1 (ja) * 2009-12-25 2011-07-06 日本ビクター株式会社 オブジェクト画像表示装置、オブジェクト画像表示方法、オブジェクト画像表示プログラム
EP2567287B1 (en) * 2010-05-03 2019-08-21 InVisage Technologies, Inc. Devices and methods for high-resolution image and video capture
KR101697341B1 (ko) * 2010-06-08 2017-02-01 삼성전자 주식회사 영상데이터처리방법, 상기 영상데이터처리방법을 이용하는 이미지센서 및 영상데이터처리시스템
CN103530856B (zh) * 2013-10-25 2017-05-17 上海交通大学 一种Bayer图像去椒盐噪声的方法和系统
JP2015115345A (ja) 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
KR102170627B1 (ko) * 2014-01-08 2020-10-27 삼성전자주식회사 이미지 센서
TWI672952B (zh) * 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
US9337241B2 (en) * 2014-03-19 2016-05-10 Apple Inc. Pixel patterns for organic light-emitting diode display
KR102212138B1 (ko) 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR102398025B1 (ko) * 2017-03-15 2022-05-17 에스케이하이닉스 주식회사 이미지 센서
JP2018181898A (ja) * 2017-04-04 2018-11-15 株式会社ジャパンディスプレイ 表示装置
US10483303B1 (en) * 2018-11-02 2019-11-19 Omnivision Technologies, Inc. Image sensor having mirror-symmetrical pixel columns
CN109638035B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 像素排列结构及有机发光二极管显示装置
US20220392388A1 (en) * 2021-06-06 2022-12-08 X Display Company Technology Limited Displays with distributed pixel interpolation
EP4184934A1 (en) * 2021-11-18 2023-05-24 Samsung Electronics Co., Ltd. Image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059696A (ja) * 1998-08-05 2000-02-25 Canon Inc 撮像装置及びそれを用いた撮像システム
JP2005167958A (ja) * 2003-02-13 2005-06-23 Matsushita Electric Ind Co Ltd 固体撮像装置、その駆動方法及びそれを用いたカメラ
JP2006222427A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 共有構造相補性金属酸化膜半導体センサアレイのレイアウト
JP2008098476A (ja) * 2006-10-13 2008-04-24 Sony Corp 固体撮像装置および撮像装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697073B2 (ja) 1998-08-05 2005-09-21 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
JP4160179B2 (ja) * 1998-11-06 2008-10-01 富士フイルム株式会社 固体撮像装置および信号読出し方法
EP1017230B1 (en) * 1998-12-28 2010-02-10 SANYO ELECTRIC Co., Ltd. Imaging apparatus and digital camera
JP2002261262A (ja) * 2001-03-01 2002-09-13 Mitsubishi Heavy Ind Ltd イメージセンサ及びその製造方法
JP4139088B2 (ja) * 2001-03-08 2008-08-27 富士フイルム株式会社 固体撮像装置及びその制御方法
CN1330172C (zh) * 2002-11-12 2007-08-01 松下电器产业株式会社 固态图像传感器件及使用该固态图像传感器件的照相机
JP4501350B2 (ja) 2003-03-18 2010-07-14 ソニー株式会社 固体撮像装置および撮像装置
JP2005062396A (ja) * 2003-08-11 2005-03-10 Sony Corp 表示装置及びその駆動方法
JP4658470B2 (ja) * 2003-11-28 2011-03-23 パナソニック株式会社 固体撮像素子、固体撮像装置及びカメラ
JP4396425B2 (ja) * 2004-07-07 2010-01-13 ソニー株式会社 固体撮像装置及び信号処理方法
JP4492250B2 (ja) * 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7554592B2 (en) * 2004-08-13 2009-06-30 Fujifilm Corporation Solid-state imaging device and its driving method for preventing damage in dynamic range
JP4678583B2 (ja) 2005-03-25 2011-04-27 日本ビクター株式会社 固体撮像装置
JP4855704B2 (ja) * 2005-03-31 2012-01-18 株式会社東芝 固体撮像装置
JP4628174B2 (ja) 2005-05-10 2011-02-09 Ｈｏｙａ株式会社 撮像素子、画像信号処理装置、及び撮像装置
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
JP5100052B2 (ja) * 2006-07-31 2012-12-19 キヤノン株式会社 固体撮像素子の駆動回路、方法及び撮像システム
US7916195B2 (en) * 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
JP2008099066A (ja) * 2006-10-13 2008-04-24 Olympus Corp 固体撮像装置
JP4952601B2 (ja) 2008-02-04 2012-06-13 日本テキサス・インスツルメンツ株式会社 固体撮像装置
US20090237530A1 (en) * 2008-03-20 2009-09-24 Ilia Ovsiannikov Methods and apparatuses for sharpening images
JP5436173B2 (ja) * 2009-12-02 2014-03-05 キヤノン株式会社 固体撮像装置
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059696A (ja) * 1998-08-05 2000-02-25 Canon Inc 撮像装置及びそれを用いた撮像システム
JP2005167958A (ja) * 2003-02-13 2005-06-23 Matsushita Electric Ind Co Ltd 固体撮像装置、その駆動方法及びそれを用いたカメラ
JP2006222427A (ja) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd 共有構造相補性金属酸化膜半導体センサアレイのレイアウト
JP2008098476A (ja) * 2006-10-13 2008-04-24 Sony Corp 固体撮像装置および撮像装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046522A1 (ja) * 2010-10-04 2012-04-12 富士フイルム株式会社 撮像装置及び混色補正方法
JP4997359B2 (ja) * 2010-10-04 2012-08-08 富士フイルム株式会社 撮像装置及び混色補正方法
US8416325B2 (en) 2010-10-04 2013-04-09 Fujifilm Corporation Imaging apparatus and color contamination correction method
JP2013005397A (ja) * 2011-06-21 2013-01-07 Sony Corp 電子機器、電子機器の駆動方法
US10044947B2 (en) 2011-06-21 2018-08-07 Sony Corporation Electronic apparatus and driving method therefor
JP2019106648A (ja) * 2017-12-13 2019-06-27 キヤノン株式会社 放射線撮像装置および放射線撮像システム
US11187816B2 (en) 2017-12-13 2021-11-30 Canon Kabushiki Kaisha Radiation imaging apparatus and radiation imaging system
JP7067912B2 (ja) 2017-12-13 2022-05-16 キヤノン株式会社 放射線撮像装置および放射線撮像システム

Also Published As

Publication number Publication date
US20170310916A1 (en) 2017-10-26
US20170272676A1 (en) 2017-09-21
JP5292939B2 (ja) 2013-09-18
TWI397312B (zh) 2013-05-21
KR101644461B1 (ko) 2016-08-10
US9706149B2 (en) 2017-07-11
KR20090132558A (ko) 2009-12-30
US8576311B2 (en) 2013-11-05
CN101610367A (zh) 2009-12-23
US10070091B2 (en) 2018-09-04
US20150237283A1 (en) 2015-08-20
US20190273882A1 (en) 2019-09-05
US20090316026A1 (en) 2009-12-24
US9001239B2 (en) 2015-04-07
CN101610367B (zh) 2012-07-18
US20140035967A1 (en) 2014-02-06
US10277857B2 (en) 2019-04-30
US10554920B2 (en) 2020-02-04
TW201004333A (en) 2010-01-16
US20180352185A1 (en) 2018-12-06
US9888201B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP5292939B2 (ja) 画像処理装置および方法、製造装置
US8174599B2 (en) Image pickup apparatus having control lines connected to alternate matrix rows
KR100660865B1 (ko) 이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀회로 및 구동 방법
KR101624748B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
JP5290923B2 (ja) 固体撮像装置および撮像装置
US20130194468A1 (en) Solid-state imaging apparatus
JP2011082768A (ja) 固体撮像装置および撮像装置
US8289423B2 (en) Solid-state imaging device, method for driving the same, and camera system
US8754971B2 (en) Image sensing apparatus and image capturing system
JP2013034045A (ja) 固体撮像装置、撮像装置
US20070120985A1 (en) Imaging apparatus and imaging system
JP2005110104A (ja) 固体撮像装置
JP5557071B2 (ja) 固体撮像素子、電子装置
JP2007235888A (ja) 単板式カラー固体撮像素子及び撮像装置
JP4848349B2 (ja) 撮像装置及び固体撮像素子の駆動方法
JP5256084B2 (ja) 撮像装置及び撮像装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R151 Written notification of patent or utility model registration

Ref document number: 5292939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250