JP2009543120A - 逆多重化ディスプレイ入力のための受動回路 - Google Patents

Abstract

ディスプレイとドライバ回路の間の行接続を少なくすることができるディスプレイアレイおよびその製造方法ならびに動作方法が開示される。一実施形態では、ディスプレイデバイスは、MEMSディスプレイエレメントのアレイと、該アレイに結合され、該アレイを駆動するための行出力電圧を提供するように構成された複数の分圧器と備える。個々の行は、分圧器によって結合された少なくとも2つの入力に接続される。

Description

本発明の分野は、微小電気機械システム(MEMS)に関する。

微小電気機械システム(MEMS)は、微小機械エレメント、アクチュエータおよび電子回路を含む。微小機械エレメントは、堆積、エッチング、ならびに/あるいは基板および/もしくは堆積材料層の一部をエッチング除去する、または層を追加して電気デバイスおよび電気機械デバイスを形成する他の微小機械加工プロセスを使用して生成することができる。1つのタイプのMEMSデバイスは、分岐干渉変調器と呼ばれる。本明細書では、分岐干渉変調器または分岐干渉光変調器という用語は、光干渉の原理を使用して光を選択的に吸収および/または反射するデバイスを意味する。特定の実施形態では、分岐干渉変調器は一対の導電性プレートを備えることができ、そのうちの一方または両方を全体的に、または部分的に透明および/または反射型にすることができる。また、適切な電圧を印加することによって相対運動させることも可能である。特定の実施形態では、一方のプレートは、基板の上に堆積した静止層を備えることができ、もう一方のプレートは、エアギャップによって静止層から分離された金属膜を備えることができる。本明細書においてより詳細に説明されているように、これらのプレートの相互の位置関係によって、分岐干渉変調器に入射する光の光干渉を変化させることができる。このようなデバイスは、広範囲な応用分野を有しており、当技術分野においては、これらのタイプのデバイスの特性を利用および/または修正し、それらの特徴を利用して既存の製品を改善し、また、未だ開発されていない新しい製品を創り出すことができるようにすることが有利であると思われる。

本発明によるシステム、方法およびデバイスは、それぞれいくつかの態様を有しており、そのうちの1つが単独でその望ましい属性の責任を負うものではない。以下、本発明の範囲を限定することなく、そのより顕著な特徴について簡単に説明する。以下の説明を考察することにより、また、とりわけ「発明を実施するための形態」の節を読めば、本発明の特徴が他のディスプレイデバイスに優る利点を如何にしてもたらすか理解されよう。

一実施形態では、ディスプレイデバイスは、微小電気機械システム(MEMS)ディスプレイエレメントのアレイと、前記アレイに結合され、前記アレイを駆動する行出力電圧を提供するように構成された複数の受動インピーダンスネットワーク回路とを備える。受動インピーダンスネットワークの各々は、少なくとも2つの入力およびディスプレイエレメントの行への少なくとも1つの出力を備えており、前記行出力は、前記入力によって制御される。

他の実施形態では、ディスプレイデバイスは、一組の交差する行および列として形成された微小電気機械システム(MEMS)ディスプレイエレメントのアレイと、個々の行のための行入力リード線と、第1の直列インピーダンスを介して第1の行入力リード線に接続された第1の電圧入力と、第2の直列インピーダンスを介して前記第1の行入力リード線に接続された第2の電圧入力とを備える。

他の実施形態では、ディスプレイデバイスは、画像データを表示するための手段と、1つまたは複数の行駆動電圧を逆多重化し、かつ、逆多重化された電圧を前記表示手段に提供するための手段とを備える。

他の実施形態では、ディスプレイデバイスを製造する方法には、微小電気機械システム(MEMS)ディスプレイエレメントのアレイを基板の上に形成するステップと、複数の受動インピーダンスネットワーク回路を同じ基板の上または異なる基板の上に形成するステップであって、複数の受動インピーダンスネットワーク回路の各々が少なくとも2つの入力および出力を備え、前記受動インピーダンスネットワーク回路のうちの少なくともいくつかが前記アレイに結合されるステップが含まれる。

他の実施形態では、ディスプレイデバイスの行アドレス指定スキームによって行の行駆動電圧を逆多重化する方法には、選択された電圧の前記行駆動電圧を一組の直列インピーダンスを介して複数の行に印加するステップと、第1の制御電圧を第1の直列インピーダンスを介して前記複数の行のうちの第1の行に印加するステップと、第2の制御電圧を第2の直列インピーダンスを介して前記複数の行のうちの第2の行に印加するステップが含まれる。

他の実施形態では、ディスプレイデバイスは、一組の交差する行および列として形成された微小電気機械システム(MEMS)ディスプレイエレメントのアレイと、個々の行のための行入力リード線と、第1の直列インピーダンスを介して第1の行入力リード線に接続され、かつ、第2の直列インピーダンスを介して第2の行入力リード線に接続された第1の電圧入力とを備える。

他の実施形態では、ディスプレイデバイスは、一組の交差する行および列として形成された微小電気機械システム(MEMS)ディスプレイエレメントのアレイであって、前記アレイへのN個の行入力を有するアレイと、n個の行ドライバ出力を有するディスプレイドライバ回路であって、nがNより小さいディスプレイドライバ回路と、入力として前記n個の行ドライバ出力を有し、かつ、前記アレイへの前記N個の行入力に結合されたN個の行ドライバ出力を有する受動インピーダンスネットワークとを備える。

第1の分岐干渉変調器の可動反射層が弛緩位置にあり、また、第2の分岐干渉変調器の可動反射層が始動後の位置にある分岐干渉変調器ディスプレイの一実施形態の一部を示す等角図である。 3×3分岐干渉変調器ディスプレイを組み込んだ電子デバイスの一実施形態を示すシステムブロック図である。 図1の分岐干渉変調器の一例示的実施形態の可動ミラー位置対印加電圧のグラフである。 分岐干渉変調器ディスプレイを駆動するために使用することができる一組の行電圧および列電圧を示す図である。 図2の3×3分岐干渉変調器ディスプレイ内のディスプレイデータの一例示的フレームを示す図である。 図5Aのフレームを作成するために使用することができる行電圧および列電圧の一例示的タイミング図である。 複数の分岐干渉変調器を備えた視覚ディスプレイデバイスの一実施形態を示すシステムブロック図である。 複数の分岐干渉変調器を備えた視覚ディスプレイデバイスの一実施形態を示すシステムブロック図である。 図1のデバイスの断面図である。 分岐干渉変調器の代替実施形態の断面図である。 分岐干渉変調器の他の代替実施形態の断面図である。 分岐干渉変調器のさらに他の代替実施形態の断面図である。 分岐干渉変調器の追加代替実施形態の断面図である。 ディスプレイアレイと、ディスプレイへの行入力ラインを少なくするデマルチプレクサとを組み込んだ電子デバイスの一実施形態を示すシステムブロック図である。 必要な行接続を少なくするためにディスプレイアレイに組み込むことができる、図8に示されているデマルチプレクサの一実施形態を示す略ブロック図である。 例示的な一組の行駆動入力電圧および制御電圧が印加された場合の、図9に示されているデマルチプレクサ実施形態の一組の出力電圧を示す図である。 図3のヒステリシス曲線を示すピクセルに使用することができる例示的な一組の列電圧および行電圧のレベルを示す図である。 図9に示されているディスプレイ構造をもたらすことになる、図9の6×6アレイに印加される一連の列駆動電圧および行駆動電圧ならびに分圧器に印加される制御電圧を示すタイミング図である。 図8に示されているデマルチプレクサの他の実施形態を示す略ブロック図である。 図13に示されているデマルチプレクサ実施形態の一組の出力電圧を示す図である。 ディスプレイへの行入力ラインを少なくするデマルチプレクサの他の実施形態を組み込んだ電子デバイスを示す略ブロック図である。 図15に示されているデバイスを駆動するための行出力ドライバ電圧の一例を示すタイミング図である。

以下の詳細な説明は、本発明のある特定の実施形態を対象にする。しかしながら、本発明は、多くの異なる方法で具体化することができる。以下の説明では、図の中の同様の部品がすべての図を通して同様の数表示で示されている図面を参照する。以下の説明から明らかなように、これらの実施形態は、画像を表示するように構成される任意のデバイスの中で実施することができ、表示される画像は、動画(たとえばビデオ)であっても、あるいは静止画像(たとえばスチル画像)であってもよく、また、テキスト画像であっても、あるいは描画像であってもよい。より詳細には、これらの実施形態は、それらに限定されないが、移動電話、無線デバイス、携帯情報端末(PDA)、ハンドヘルドすなわち可搬型コンピュータ、GPSレシーバ/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算器、テレビジョンモニタ、フラットパネルディスプレイ、コンピュータモニタ、オートディスプレイ(たとえば走行距離計ディスプレイ、等々)、コックピットコントロールおよび/またはディスプレイ、カメラビューのディスプレイ(たとえば車両のリアビューカメラのディスプレイ)、電子写真、電子ビルボードまたはサイン、プロジェクタ、建築構造、パッケージングおよび美的構造(たとえば宝石片上への画像の表示)などの様々な電子デバイスの中で、あるいはそれらと関連して実施することができることが企図されている。本明細書において説明されている構造と同様の構造のMEMSデバイスを、電子スイッチングデバイスなどの非ディスプレイ応用例に使用することも可能である。

ディスプレイデバイスの特定の実施形態の場合、ディスプレイとドライバ回路の間に必要な行接続の数を少なくすることが望ましい。たとえば、移動応用例に組み込まれるディスプレイデバイスの場合、ディスプレイモジュールの全コストに対するディスプレイドライバのコストの割合が極めて大きくなることがある。このコストは、ドライバ回路とディスプレイの間に必要な接続の数に直接関係することがしばしばである。電子回路コストが必然的に低減されることになるため、ディスプレイアレイとドライバ回路の間に必要な行接続の数を少なくすることが好ましい。本発明の一実施形態では、複数の分圧器がディスプレイアレイに統合されており、したがってドライバ回路とディスプレイアレイの間に必要な行接続の数を少なくすることができる。ディスプレイアレイの個々の行は、分圧器を介してドライバ回路から行駆動電圧および制御電圧に接続される。行駆動電圧の各々は、分圧器を介して一組の行に接続される。その一組の行の個々の行に接続される制御電圧を変調することにより、一回に1つの行のみが更新される。

分岐干渉MEMSディスプレイエレメントを備えた1つの分岐干渉変調器ディスプレイ実施形態が図1に示されている。これらのデバイスの場合、ピクセルは、明るい状態であるか、あるいは暗い状態であるかのいずれかである。明るい(「オン」または「開」)状態にある場合、ディスプレイエレメントは、入射する可視光のほとんどをユーザに向かって反射する。暗い(「オフ」または「閉」)状態にある場合、ディスプレイエレメントは、入射する可視光をユーザに向かってほとんど反射しない。実施形態に応じて、「オン」および「オフ」状態の光反射率特性を反転させることができる。MEMSピクセルは、選択された色を支配的に反射するように構成することができ、黒および白に加えてカラー表示を可能にする。

図1は、視覚ディスプレイの一連のピクセルのうちの隣接する2つのピクセルを等角図であり、ピクセルの各々は、MEMS分岐干渉変調器を備える。いくつかの実施形態では、分岐干渉変調器ディスプレイは、これらの分岐干渉変調器の行/列アレイを備える。分岐干渉変調器の各々は、寸法が可変の少なくとも1つの共鳴光共振器を形成するために、互いの距離が可変で、かつ、制御可能な位置に配置された一対の反射層を備える。一実施形態では、一方の反射層をこれらの2つの位置の間で移動させることができる。本明細書においては弛緩位置と呼ばれる第1の位置では、この可動反射層は、固定部分反射層から比較的遠くに離れた位置に配置される。本明細書においては始動後の位置と呼ばれる第2の位置では、この可動反射層は、部分反射層に隣接するもっと近い位置に配置される。これらの2つの層で反射する入射光は、可動反射層の位置に応じて強め合って、あるいは弱め合って干渉し、ピクセル毎に全体的な反射状態または非反射状態のいずれかを生成する。

図1に示されているピクセルアレイの位置には、隣接する2つの分岐干渉変調器12aおよび12bが含まれる。左側の分岐干渉変調器12aでは、可動反射層14aは、光スタック16aから所定の距離を隔てた弛緩位置に示されており、部分反射層を含んでいる。右側の分岐干渉変調器12bでは、可動反射層14bは、光スタック16bに隣接する始動後の位置に示されている。

本明細書において参照されている光スタック16aおよび16b(集合的に光スタック16で参照されている)は、通常、インジウム-スズ酸化物(ITO)などの電極層を含むことができる複数の溶融層、クロムなどの部分反射層および透明誘電体からなる。したがって光スタック16は、導電性かつ部分的に透明かつ部分的に反射型であり、たとえば上記の層のうちの1つまたは複数を透明基板20の上に堆積させることによって製造することができる。部分反射層は、部分的に反射型である、様々な金属、半導体および誘電体などの様々な材料から形成することができる。部分反射層は、1つまたは複数の材料層で形成することができ、これらの層の各々は、単一の材料または材料の組合せで形成することができる。

いくつかの実施形態では、光スタックの層が平行条片にパターン化され、以下でさらに説明するように、ディスプレイデバイス内に行電極を形成することができる。可動反射層14a、14bは、ポスト18の頂部に堆積された1つまたは複数の堆積金属層(16a、16bの行電極に対して直角をなす)の一連の平行条片、およびポスト18とポスト18の間に堆積された介在犠牲材料として形成することができる。この犠牲材料がエッチング除去されると、画定されたギャップ19によって可動反射層14a、14bが光スタック16a、16bから分離される。反射層14にはアルミニウムなどの高度に導電性で、かつ、反射型の材料を使用することができ、また、これらの条片は、ディスプレイデバイス内に列電極を形成することができる。

電圧が印加されていない場合、共振器19は、可動反射層14aと光スタック16aの間に留まり、可動反射層14aは、図1にピクセル12aによって示されているように機械的に弛緩状態にある。しかしながら、選択された行および列に電位差が印加されると、対応するピクセルの行電極と列電極の交点に形成されたコンデンサが充電されるようになり、静電力によって電極が共に引っ張られる。電圧が十分に高い場合、可動反射層14が変形し、光スタック16に向かって強制される。光スタック16内の誘電体層(図1には示されていない)は、図1の右側のピクセル12bによって示されているように、層14と16の間の短絡を防止し、かつ、これらの間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわりなく同じである。このようにして、反射ピクセル状態対非反射ピクセル状態を制御することができる行/列の始動は、多くの点で従来のLCDおよび他のディスプレイ技術に使用されている方法と同様である。

図2ないし5Bは、分岐干渉変調器のアレイをディスプレイ応用例に使用するための一例示的プロセスおよびシステムを示したものである。

図2は、本発明の態様を組み込むことができる電子デバイスの一実施形態をシステムブロック図で示したものである。この例示的実施形態では、電子デバイスはプロセッサ21を備える。このプロセッサ21は、ARM、Pentium(登録商標)、Pentium(登録商標) II、Pentium(登録商標) III、Pentium(登録商標) IV、Pentium(登録商標)Pro、8051、MIPS(登録商標)、Power PC(登録商標)、ALPHA(登録商標)などの任意の汎用シングルチップマイクロプロセッサまたはマルチチップマイクロプロセッサであっても、ディジタル電圧プロセッサ、マイクロコントローラなどの任意の専用マイクロプロセッサであっても、あるいはプログラマブルゲートアレイであってもよい。当技術分野における従来の場合と同様、プロセッサ21は、1つまたは複数のソフトウェアモジュールを実行するように構成することができる。プロセッサは、オペレーティングシステムの実行だけでなく、ウェブブラウザ、電話アプリケーション、電子メールプログラムを始めとする1つまたは複数のソフトウェアアプリケーションまたは他の任意のソフトウェアアプリケーションを実行するように構成することができる。

また、一実施形態では、プロセッサ21は、アレイドライバ22と通信するように構成される。一実施形態では、アレイドライバ22は、ディスプレイアレイすなわちパネル30に電圧を提供する行ドライバ回路24および列ドライバ回路26を備える。図lに示されているアレイの断面は、図2の線1-1で示されている。MEMS分岐干渉変調器の場合、行/列始動プロトコルは、図3に示されているこれらのデバイスのヒステリシス特性を利用することができる。たとえば、可動層を弛緩状態から始動後の状態へ変形させるためには、場合によっては10ボルトの電位差が必要である。しかしながら、電圧がその値から小さくなって10ボルト未満に降下しても、可動層はその状態を維持する。図3の例示的実施形態では、可動層は、電圧が2ボルト未満に降下するまで完全に弛緩しない。したがって、図3に示されている実施例には約3Vないし7Vの電圧範囲が存在しており、弛緩状態または始動後の状態のいずれかでデバイスが安定する印加電圧窓が存在する。これは、本明細書においては「ヒステリシス窓」または「安定窓」と呼ばれる。図3のヒステリシス特性を有するディスプレイアレイの場合、行/列始動プロトコルは、行をストローブしている間、ストローブされた、始動すべき行のピクセルが約10ボルトの電圧差にさらされ、また、弛緩させるべきピクセルがゼロボルトに近い電圧差にさらされるように設計することができる。ストローブの後、ピクセルは、行ストローブがそれらのピクセルをいかなる状態に置こうともその状態を維持するよう、約5ボルトの定常電圧差にさらされる。書き込まれると、個々のピクセルには、この実施例では3〜7ボルトの「安定窓」内の電位差が印加される。この特徴は、図1に示されているピクセル設計を、その前の状態が始動後の状態であれ、あるいは弛緩状態であれ、同じ印加電圧条件の下で安定にする。分岐干渉変調器の個々のピクセルは、始動後の状態であれ、あるいは弛緩状態であれ、本質的には固定された移動反射層によって形成されるコンデンサであるため、電力の散逸をほとんど伴うことなく、ヒステリシス窓内の電圧でこの安定状態を保持することができる。印加電位が固定される場合、ピクセルには本質的に電流は流れない。

典型的な応用例では、ディスプレイフレームは、第1の行の中の所望する一組の始動後のピクセルに従ってその一組の列電極をアサートすることによって生成することができる。次に、行1電極に行パルスが印加され、アサートされた列ラインに対応するピクセルを始動する。次に、アサートされた一組の列電極が変化して、第2の行の中の所望する一組の始動後のピクセルと一致する。次に、行2電極にパルスが印加され、アサートされた列電極に従って行2の中の適切なピクセルを始動する。行1のピクセルは、行2パルスには影響されず、行1パルスの間に設定された状態を維持する。一連のすべての行に対して逐次方式でこれを反復してフレームを生成することができる。通常、フレームは、1秒当たりにつき、いくつかの所望のフレーム数でこのプロセスを連続的に繰り返すことにより、新しいディスプレイデータにリフレッシュおよび/または更新される。また、ピクセルアレイの行電極および列電極を駆動してディスプレイフレームを生成するための広範囲にわたる様々なプロトコルについては良く知られており、これらのプロトコルは、本発明と共に使用することができる。

図4、5Aおよび5Bは、図2の3x3アレイ上にディスプレイフレームを生成するための1つの可能な始動プロトコルを示したものである。図4には、図3のヒステリシス曲線を示すピクセルに使用することができる可能な一組の列電圧および行電圧のレベルが示されている。図4の実施形態では、ピクセルを始動することは、適切な列に-V_biasを設定し、かつ、適切な行に+ΔVを設定することを必要とし、これらの電圧は、それぞれ-5ボルトおよび+5ボルトに対応することができる。ピクセルの弛緩は、適切な列に+V_biasを設定し、かつ、適切な行に同じ+ΔVを設定して、ピクセルの両端間にゼロボルトの電位差を生成することによって達成される。行電圧がゼロボルトに保持されるこれらの行では、ピクセルは、それらが元々おかれていた状態にかかわりなく、また、列が+V_biasであれ、あるいは-V_biasであれ、それにはかかわりなく安定である。また、同じく図4に示されているように、上記で説明したこれらの電圧の極性とは逆極性の電圧を使用することも可能であり、たとえばピクセルを始動することは、適切な列に+V_biasを設定し、かつ、適切な行に-ΔVを設定することを必要とする場合もあることは理解されよう。この実施形態では、ピクセルの解放は、適切な列に-V_biasを設定し、かつ、適切な行に同じ-ΔVを設定して、ピクセルの両端間にゼロボルトの電位差を生成することによって達成される。

図5Bは、図5Aに示されているディスプレイ構造をもたらすことになる、図2の3x3アレイに印加される一連の行電圧および列電圧をタイミング図で示したもので、始動後のピクセルは非反射型である。図5Aに示されているフレームの作成に先立って、ピクセルを任意の状態にすることができ、この実施例では、すべての行が0ボルトであり、また、すべての列が+5ボルトである。これらの電圧が印加されると、すべてのピクセルがそれらの既存の始動後の状態または弛緩状態で安定する。

図5Aのフレームでは、ピクセル(1,1)、(1,2)、(2,2)、(3,2)および(3,3)が始動される。そのために、行1の「ライン時間」の間、列1および2が-5ボルトに設定され、また、列3が+5ボルトに設定される。すべてのピクセルは3〜7ボルトの安定窓内に留まるため、これによっては、それらの状態は変化しない。次に、行1が、0ボルトから5ボルトまで立ち上がり、再びゼロに戻るパルスでストローブされる。これにより(1,1)および(1,2)ピクセルが始動され、(1,3)ピクセルが弛緩する。アレイ内の他のピクセルは何ら影響されない。行2を所望通りに設定するために、列2が-5ボルトに設定され、かつ、列1および3が+5ボルトに設定される。次に、行2に印加されるストローブと同じストローブが、ピクセル(2,2)を始動し、かつ、ピクセル(2,1)および(2,3)を弛緩させることになる。この場合も、アレイの他のピクセルは何ら影響されない。行3も、列2および3を-5ボルトに設定し、かつ、列1を+5ボルトに設定することによって同様に設定される。行3ストローブによって行3ピクセルが図5Aに示されているように設定される。フレームが作成されると、行電位はゼロであり、また、列電位は、+5ボルトまたは-5ボルトのいずれかを維持することができ、それによりディスプレイが図5Aの配置で安定する。数十本または数百本の行および列のアレイに同じ手順を使用することができることは理解されよう。また、同じく、行および列の始動を実行するために使用されるタイミング、シーケンスおよび電圧のレベルは、上記でその概要を示した一般原理の範囲内で大幅に変更することができ、上記実施例は単に例示的なものにすぎず、任意の始動電圧方法を本明細書において説明されているシステムおよび方法と共に使用することができることは理解されよう。

図6Aおよび6Bは、ディスプレイデバイス40の一実施形態をシステムブロック図で示したものである。ディスプレイデバイス40は、たとえば、セルラ電話または移動電話であってもよい。しかしながら、ディスプレイデバイス40の同じコンポーネントまたはそれらのわずかな変形形態も、テレビジョンおよび可搬型メディアプレーヤなどの同じくディスプレイデバイスの様々なタイプの実例である。

ディスプレイデバイス40は、ハウジング41、ディスプレイ30、アンテナ43、スピーカ45、入力デバイス48およびマイクロホン46を備える。ハウジング41は、通常、当業者に周知の、射出成形および真空成形を始めとする様々な製造プロセスのうちの任意のプロセスを使用して形成される。さらに、ハウジング41は、それらに限定されないが、プラスチック、金属、ガラス、ゴムおよびセラミックまたはそれらの組合せを始めとする様々な材料のうちの任意の材料を使用して構築することができる。一実施形態では、ハウジング41は、色が異なる他の取外し可能部分、または異なるロゴ、写真あるいは記号を含んだ他の取外し可能部分と交換することができる取外し可能部分(図示せず)を備える。

例示的ディスプレイデバイス40のディスプレイ30には、本明細書において説明されている双安定ディスプレイを始めとする様々なディスプレイのうちの任意のディスプレイを使用することができる。他の実施形態では、ディスプレイ30は、プラズマ、EL、OLED、STN LCDまたは上記で説明したTFT LCDなどのフラットパネルディスプレイ、あるいは当業者に周知のCRTまたは他の真空管デバイスなどの非フラットパネルディスプレイを備える。しかしながら、この実施形態を説明することを目的として、ディスプレイ30は、本明細書において説明されている分岐干渉変調器ディスプレイを備える。

図6Bは、例示的ディスプレイデバイス40の一実施形態のコンポーネントを略図で示したものである。図に示されている例示的ディスプレイデバイス40は、ハウジング41を備えており、また、少なくとも部分的にハウジング41の中に密閉された追加コンポーネントを備えることができる。たとえば、一実施形態では、例示的ディスプレイデバイス40は、トランシーバ47に結合されたアンテナ43を備えたネットワークインタフェース27を備える。トランシーバ47はプロセッサ21に接続されており、プロセッサ21は、条件付けハードウェア52に接続される。条件付けハードウェア52は、電圧を条件付けるように構成することができる(たとえば電圧をフィルタリングする)。条件付けハードウェア52は、スピーカ45およびマイクロホン46に接続される。プロセッサ21は、さらに、入力デバイス48およびドライバコントローラ29に接続される。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合されており、アレイドライバ22はディスプレイアレイ30に結合される。電源50は、特定の例示的ディスプレイデバイス40の設計によって要求されるすべてのコンポーネントに電力を提供する。

ネットワークインタフェース27は、アンテナ43およびトランシーバ47を備えており、したがってこの例示的ディスプレイデバイス40は、ネットワークを介して1つまたは複数のデバイスと通信することができる。一実施形態では、ネットワークインタフェース27は、プロセッサ21の要求事項を軽減するためのいくつかの処理能力を有することも可能である。アンテナ43は、当業者に知られている、電圧を送受信するための任意のアンテナである。一実施形態では、アンテナは、IEEE 802.11(a)、(b)または(g)を含むIEEE 802.11規格に従ってRF電圧を送受信する。他の実施形態では、アンテナは、BLUETOOTH規格に従ってRF電圧を送受信する。セルラ電話の場合、アンテナは、CDMA、GSM、AMPSまたは携帯電話網内での通信に使用される他の知られている電圧を受信するように設計される。トランシーバ47は、プロセッサ21が受け取り、かつ、さらに操作することができるよう、アンテナ43から受け取った電圧を予備処理する。また、トランシーバ47は、例示的ディスプレイデバイス40からアンテナ43を介して送信することができるよう、プロセッサ21から受け取った電圧を処理する。

一代替実施形態では、トランシーバ47は、レシーバに置き換えることができる。さらに他の代替実施形態では、ネットワークインタフェース27は、プロセッサ21に送信すべき画像データを記憶し、あるいは生成することができる画像源に置き換えることができる。たとえば、画像源は、画像データを含んだディジタルビデオディスク(DVD)またはハードディスクドライブであっても、あるいは画像データを生成するソフトウェアモジュールであってもよい。

プロセッサ21は、通常、例示的ディスプレイデバイス40の動作全体を制御する。プロセッサ21は、圧縮画像データなどのデータをネットワークインタフェース27または画像源から受け取り、受け取ったデータを生画像データに処理し、あるいは容易に生画像データに処理することができる書式に処理する。プロセッサ21は、次に、処理済みのデータをドライバコントローラ29またはフレームバッファ28に送信して保存する。生データは、通常、画像中の個々の位置における画像特性を識別する情報と呼ばれる。たとえば、このような画像特性は、色、サチュレーションおよびグレイスケールレベルを含むことができる。

一実施形態では、プロセッサ21は、例示的ディスプレイデバイス40の動作を制御するためのマイクロコントローラ、CPUまたは論理ユニットを備える。条件付けハードウェア52は、通常、スピーカ45に電圧を送信し、また、マイクロホン46から電圧を受け取るための増幅器およびフィルタを備える。条件付けハードウェア52は、例示的ディスプレイデバイス40内の離散コンポーネントであってもよく、あるいはプロセッサ21または他のコンポーネントの中に組み込むことも可能である。

ドライバコントローラ29は、プロセッサ21によって生成される生画像データをプロセッサ21またはフレームバッファ28から直接受け取り、受け取った生画像データを適切に書式変更し、アレイドライバ22に高速伝送する。詳細には、ドライバコントローラ29は、ディスプレイアレイ30全体を走査するのに適した時間順序を有するよう、生画像データをラスタ様書式を有するデータフローに書式変更する。ドライバコントローラ29は、次に、書式化された情報をアレイドライバ22に送信する。LCDコントローラなどのドライバコントローラ29は、独立型集積回路(IC)としてシステムプロセッサ21に結合されることがしばしばであるが、このようなコントローラは、多くの方法で実施することができる。これらのコントローラは、ハードウェアとしてプロセッサ21の中に埋め込むことも、ソフトウェアとしてプロセッサ21の中に埋め込むことも、あるいはアレイドライバ22のハードウェアと完全に一体化することも可能である。

通常、アレイドライバ22は、書式化された情報をドライバコントローラ29から受け取り、1秒当たりに多数回にわたって、ディスプレイのx-yマトリックスのピクセルからの数百本、場合によっては数千本に及ぶリード線に印加される一組の平行の波形にビデオデータを書式変更する。

一実施形態では、ドライバコントローラ29、アレイドライバ22およびディスプレイアレイ30は、本明細書において説明されている任意のタイプのディスプレイに適している。たとえば、一実施形態では、ドライバコントローラ29は、従来のディスプレイコントローラすなわち双安定ディスプレイコントローラ(たとえば分岐干渉変調器コントローラ)である。他の実施形態では、アレイドライバ22は、従来のドライバすなわち双安定ディスプレイドライバ(たとえば分岐干渉変調器ディスプレイ)である。一実施形態では、ドライバコントローラ29は、アレイドライバ22に統合される。このような実施形態は、セルラ電話、時計および他の微小面積ディスプレイなどの高度に集積化されたシステムに共通である。さらに他の実施形態では、ディスプレイアレイ30は、典型的なディスプレイアレイすなわち双安定ディスプレイアレイ(たとえば分岐干渉変調器のアレイを備えたディスプレイ)である。

入力デバイス48は、ユーザによる例示的ディスプレイデバイス40の動作の制御を可能にする。一実施形態では、入力デバイス48は、QWERTYキーボードすなわち電話キーパッドなどのキーパッド、ボタン、スイッチ、タッチセンシティブスクリーン、圧力感応膜または熱感応膜を備える。一実施形態では、マイクロホン46は、例示的ディスプレイデバイス40のための入力デバイスである。マイクロホン46を使用してデバイスにデータを入力する場合、ユーザは、例示的ディスプレイデバイス40の動作を制御するための音声コマンドを提供することができる。

電源50は、当業者に周知の様々なエネルギー蓄積デバイスを備えることができる。たとえば、一実施形態では、電源50は、ニッケル-カドミウム電池またはリチウムイオン電池などの蓄電池である。他の実施形態では、電源50は、再生可能エネルギー源、コンデンサまたはプラスチック太陽電池および太陽電池塗料を始めとする太陽電池である。他の実施形態では、電源50は、壁付きコンセントから電力を受け取るように構成される。

いくつかの実施態様では、上記で説明したように、電子ディスプレイシステム内の複数の場所に置くことができるドライバコントローラの中に制御プログラム作成可能性が存在する。いくつかの事例では、アレイドライバ22の中に制御プログラム作成可能性が存在する。上記で説明した最適化は、任意の数のハードウェアコンポーネントおよび/またはソフトウェアコンポーネントの中で、様々な構成で実施することができることは当業者には認識されよう。

上記で説明した原理に従って動作する分岐干渉変調器の構造の細部は、広範囲にわたってその構成を変更することができる。たとえば、図7A〜7Eは、可動反射層14の5つの異なる実施形態およびその支持構造を示したものである。図7Aは、図1の実施形態の断面図であり、1条の金属材料14が直角に展開するサポート18の上に堆積される。図7Bでは、可動反射層14は、その隅部のみがサポートのテザー32の上に取り付けられる。図7Cでは、可動反射層14は、可撓金属から構成することができる変形可能層34から懸垂される。この変形可能層34は、その周囲に沿って、直接または間接的に基板20に接続される。本明細書においては、これらの接続は、サポートポストと呼ばれる。図7Dに示されている実施形態は、サポートポストプラグ42を有しており、その上に変形可能層34が載っている。可動反射層14は、図7A〜7Cの場合と同様、共振器の上方に懸垂された状態を維持するが、変形可能層34は、変形可能層34と光スタック16の間の孔を充填することによってサポートポストを形成していない。この場合、サポートポストは、サポートポストプラグ42を形成するために使用される平坦化材料で形成される。図7Eに示されている実施形態は、図7Dに示されている実施形態に基づいているが、図7A〜7Cに示されている実施形態のうちの任意の実施形態、ならびに図には示されていない追加実施形態と共に動作するように適合させることも可能である。図7Eに示されている実施形態では、金属または他の導電材料の余分の層を使用してバス構造44が形成される。このバス構造44によって電圧を分岐干渉変調器の背面に添って経路化することができ、さもなければ基板20の上に形成しなければならないことになる多くの電極を除去することができる。

図7に示されているこのような実施形態では、分岐干渉変調器は、直視デバイスとして機能しており、透明基板20の前面から画像が観察され、その反対側の面に変調器が配置される。これらの実施形態では、反射層14は、反射層の基板20とは反対側の、変形可能層34を含む面の分岐干渉変調器の部分を光学的に遮蔽する。そのため、画像品質に悪影響を及ぼすことなく遮蔽領域を構成し、かつ、動作させることができる。このような遮蔽が、図7Eに示されている、アドレス指定およびそのアドレス指定によって生じる運動などの変調器の電気機械特性から変調器の光学特性を分離する能力を提供するバス構造44を可能にする。この分離可能な変調器アーキテクチャは、変調器の電気機械な側面および光学的な側面に使用される構造設計および材料を選択することを可能にし、かつ、互いに独立して機能することを可能にする。さらに、図7C〜7Eに示されている実施形態は、変形可能層34によって実行される反射層14の機械特性から反射層14の光学特性を分離することによって引き出される追加利点を有する。したがって、反射層14のために使用される構造設計および材料を光学特性に対して最適化することができ、また、変形可能層34のために使用される構造設計および材料を所望の機械特性に対して最適化することができる。

上記で説明したように、分岐干渉変調器は、行電圧と列電圧の差によって駆動される。「列」および「行」という用語は、それらのいずれか一方を垂直方向の配向にし、もう一方を水平方向の配向にすることができる、という意味では幾何学的に任意であることは理解されよう。本開示においては、「列」は、画像データに依存する電圧を受け取る一組のディスプレイ入力と見なすことができる。「行」は、上記で説明した逐次行ストローブ入力電圧などの、画像データによって変化しない電圧を受け取る一組のディスプレイ入力と見なすことができる。

ディスプレイデバイスの特定の実施形態の場合、ディスプレイとドライバ回路の間に必要な行接続の数を少なくすることが望ましい。たとえば、カラーピクセルを備えたディスプレイは、同じ数のピクセルを備えた黒および白のディスプレイの3倍の列および4倍の行を有することになる。これらのカラー実施形態では、個々のピクセルは、4つの赤変調器、4つの青変調器および4つの緑変調器を備えることができる。一組の12個の「サブ-ピクセル」の反射状態によって、知覚される全体としてのピクセルの色が決まる。したがって、通常は4倍の行ドライバ出力が必要である。したがって、行駆動ラインがより少ないドライバ回路を備えたこのようなディスプレイを駆動することが好ましい。移動応用例に組み込まれるディスプレイデバイスの特定の実施形態では、ディスプレイモジュールの全コストに対するディスプレイドライバのコストの割合が極めて大きくなることがある。このコストは、ドライバ回路とディスプレイの間に必要な接続の数に直接関係することがしばしばである。電子回路コストが必然的に低減されることになるため、ディスプレイアレイとドライバ回路の間に必要な行接続の数を少なくすることが好ましい。

図8は、ディスプレイアレイと、ディスプレイへの行入力ラインを少なくするデマルチプレクサとを組み込んだ電子デバイスの一実施形態をシステムブロック図で示したものである。この図では、ディスプレイアレイのためのN個の行電圧がデマルチプレクサ52によって生成される。デマルチプレクサ52は、入力として、行ドライバ出力電圧、および制御回路54によって生成される一組の個別の制御電圧を有する。デマルチプレクサ52は、個々の行ドライバ出力から複数のディスプレイ入力に、逐次、適切な順序で、かつ、制御電圧に応じたタイミングで行電圧を割り当てるように構成しなければならない。図8に示されているように、ディスプレイはN本の行を有することができ、行ドライバ24はn個の出力を有することができ、また、制御回路54はp個の出力を有することができる。いくつかの有利な実施形態では、制御回路54は、行ドライバ24の一部として実施される。n+pがNより著しく小さい場合、また、デマルチプレクサをディスプレイアレイの隣および/またはディスプレイアレイと共に単純に、かつ、安価に製造することができる場合、全体としてのシステムのコストを低減することができる。

図9は、必要な行接続を少なくするためにディスプレイアレイに組み込むことができる、図8に示されているデマルチプレクサの一実施形態を略ブロック図で示したものである。

例示的実施形態では、R1およびR2で識別される2つの抵抗器を個々に備えた6個の分圧器がディスプレイアレイのために形成される。分圧器の各々は、第1の入力として行ドライバ回路出力を受け取り、また、第2の入力として個別の制御電位を受け取って、ディスプレイの行への出力を生成する。分圧器は、3つの分圧器のグループに分割されており、1つのグループに個々の行ドライバ出力が接続される。制御電位の各々は、個々のグループ内の1つの分圧器にのみ接続される。個々の分圧器が所与の行に送り出す出力電位は、行ドライバ出力電位および分圧器が結合される制御電位ならびに2つの抵抗器のインピーダンス値によって制御される。これらの抵抗器の抵抗は、それらの相対値で変更することができる。例示的実施形態では、R1は、R2と等しくなるように選択される。R1とR2が等しいため、出力電圧の電圧は、行ドライバ出力の電圧と制御電位の電圧の平均になる。

図10は、例示的な一組の行ドライバ出力電圧および制御電圧が印加された場合の、図9に示されているデマルチプレクサ実施形態の一組の出力電圧を示したものである。行ドライバ出力電圧V_m1およびV_m2ならびに制御電圧V_L1、V_L2およびV_L3の各々は、+5ボルトまたは-1.5ボルトの2つの電圧のうちのいずれかを取ることになる。したがって個々の分圧器からの出力は、図10に示されている3つの電圧のうちの1つになる。分圧器からの個々の行出力は、一対の入力、1つの行ドライバ入力および1つの制御入力の値で決まる。行ドライバ出力電圧および制御電圧の両方が+5ボルトである場合、対応する行に存在するディスプレイへの出力は+5ボルトである。行ドライバ出力電圧および制御電圧のうちの一方が+5ボルトで、もう一方が-1.5ボルトである場合、その行に存在するディスプレイへの出力電圧は+1.75ボルトである。行ドライバ出力電圧および制御電圧の両方が-1.5ボルトである場合、その行に存在するディスプレイへの出力電圧は-1.5ボルトである。

図11は、図3のヒステリシス曲線を示すピクセルに使用することができる例示的な一組の列電圧および行電圧のレベルを示したものである。上記で説明したように、分圧器からの可能行出力電圧は、図10の実施形態で開示されているように、+5ボルト、+1.75ボルトおよび-1.5ボルトである。可能列ドライバ出力電圧は+5ボルトおよび-5ボルトである。図11の実施形態では、所与のピクセルの状態を変化させるために、そのピクセルを含む行に対する対応する行ドライバ出力および制御電圧出力は、-1.5ボルトから+5ボルトまで、また、+5ボルトから-1.5ボルトまでストローブされる。所与のピクセルが始動されるか、あるいは解放されるかは、列電圧によって決まる。列電圧が-5ボルトである場合、ピクセルは10ボルトの電位差にさらされ、始動されることになる。列電圧が+5ボルトである場合、ピクセルはゼロ電位差にさらされ、解放されることになる。行電圧が+1.75ボルトまたは-1.5ボルトであるディスプレイの他の行に対しては、ピクセルは、それらの元の状態がどうであれ、印加される電位差が常に図3の安定窓の中に存在するため、列電圧が+5ボルトであるか、あるいは-5ボルトであるかどうかにかかわりなく安定する。

図9に示されているディスプレイを駆動するための多くの異なる方法が存在する。特定の実施形態では、上記で説明した行×行(row by row)アドレス指定スキームが使用される。このようなスキームの場合、第1の行の中の所望の一組の始動後のピクセルに従ってその組の列電極をアサートすることによってディスプレイフレームを生成することができる。次に、行パルスが、ドライバ回路によって、ドライバ回路と分圧器の間の行接続に印加され、それにより一組の3つの分圧器は、ディスプレイアレイの第1の行に接続された分圧器を含むことになる。同じ行接続を共有するグループに属する個々の分圧器は、異なる制御電圧に接続される。第1の行および他の2つの行に印加される制御電圧を慎重に選択することにより、第1の行に接続される分圧器のみが、その第1の行の中のピクセルを始動し、あるいは解放するのに有効な出力電圧を生成することになる。他の2つの分圧器は、それらが接続される行の状態に影響を及ぼさない微小行パルスを送り出す。ディスプレイアレイの他の行にはパルスは印加されない。したがって、行1のためのライン時間の間に行1が更新され、他のすべての行は現在の状態を維持する。次に、同じ手法に従って、行2のためのライン時間の間に行2が更新され、他のすべての行はその前の状態を維持する。一連のすべての行に対して逐次方式でこれを反復し、フレームを生成することができる。通常、フレームは、1秒当たりにつき、いくつかの所望のフレーム数でこのプロセスを連続的に繰り返すことにより、新しいディスプレイデータにリフレッシュおよび/または更新される。また、ピクセルアレイの行電極および列電極を駆動してディスプレイフレームを生成するための広範囲にわたる様々なプロトコルについては良く知られており、これらのプロトコルは、本発明と共に使用することができる。

例示的プロトコルでは、図11に開示されているように、ディスプレイへの行出力電圧が+5ボルトである場合にのみピクセルを始動し、あるいは解放することができる。したがって、行をリフレッシュするために、行ドライバ出力電圧および制御電圧を+5ボルトに設定し、それによりディスプレイへの+5ボルトの行出力電圧を生成することができる。行を現在の状態で安定した状態に維持するために、行ドライバ出力電圧および制御電圧のうちの少なくとも一方を-1.5ボルトにすることができ、したがってディスプレイへの+1.75ボルトまたは-1.5ボルトの行出力電圧を生成することができる。

上記で説明したこれらの電圧の極性とは逆極性の電圧を使用することも可能であり、たとえばピクセルを始動することは、適切な列に+5Vボルトを設定し、かつ、適切な行に-5Vを設定することを必要とする場合もあることは理解されよう。その場合、ピクセルの解放は、適切な列に-5Vを設定し、かつ、適切な行に同じ-5Vを設定して、ピクセルの両端間にゼロボルトの電位差を生成することによって達成される。この実施形態では、行ドライバ出力電圧の行ストローブは、+1.5ボルトから-5ボルトまで立ち下がり、再び+1.5ボルトに復帰する。

図12は、図9に示されているディスプレイ構造をもたらすことになる、図9の6×6アレイに印加される一連の列駆動電圧、ならびに行出力ドライバ電圧、および分圧器に印加される制御電圧をタイミング図で示したもので、始動後のピクセルは非反射型である。図9には、同じく、始動プロトコルの説明を補助するために、行出力ドライバ電圧および制御電圧に応答して、分圧器によってアレイに印加される行出力電圧が含まれる。説明を分かり易くするために、ここでは列1および2のみが説明されている。しかしながら、列1および2に対するこの説明は、他の列にもそのまま適用される。

図9に示されているフレームの作成に先立って、ピクセルを任意の状態にすることができ、この実施例では、すべての行ドライバ出力電圧V_m1およびV_m2ならびに制御電圧V_L1、V_L2およびV_L3は-1.5ボルトである。したがってすべての行が-1.5ボルトである。すべての列は+5ボルトである。これらの電圧が印加されると、すべてのピクセルがそれらの既存の始動後の状態または弛緩状態で安定し、個々のピクセルの両端間の電位差は6.5ボルトである。

図9のフレームの最初の2つの列では、ピクセル(1,1)、(2,1)、(2,2)、(4,2)、(5,1)および(6,2)が始動される。そのために、行1の「ライン時間」の間、列1および2が-5ボルトおよび+5ボルトに設定される。すべてのピクセルは3〜7ボルトの安定窓内に留まるため、これによっては、それらの状態は変化しない。ドライバ回路は、-1.5ボルトから+5ボルトまで階段状に立ち上がって増加する行ドライバ出力電圧V_m1を生成する。また、ドライバ回路は、-1.5ボルトから+5ボルトまで立ち上がり、再び-1.5ボルトに戻るパルスからなる制御電圧V_L1を送り出す。行ドライバ出力電圧V_m2および制御電圧V_L2、V_L3は、-1.5ボルトを維持する。したがって行1に接続される電圧ドライバは、-1.5ボルトから+5ボルトまで立ち上がり、次に+1.75ボルトまで戻るパルスを行1へ送り出す。これにより(1,1)ピクセルが始動され、(2,1)ピクセルが弛緩する。行1ライン時間の間、-1.5ボルトから+1.75ボルトまで立ち上がる微小電圧変化が行2〜4に印加される。行5ないし6は-1.5ボルトを維持する。すべてのピクセルは3〜7ボルトの安定窓内に留まるため、これによっては行2〜6の状態は変化しない。

行2のための「ライン時間」の間、行2を所望通りに設定するために、列1および2が-5ボルトに設定される。ドライバ回路は、+5ボルトを維持する行ドライバ出力電圧V_m1を送り出す。また、ドライバ回路は、-1.5ボルトから+5ボルトまで立ち上がり、再び-1.5ボルトに戻るパルスからなる制御電圧V_L2を送り出す。行ドライバ出力電圧V_m2および制御電圧V_L1、V_L3は、-1.5ボルトを維持する。したがって行2は、+1.75ボルトから+5ボルトまで立ち上がり、再び+1.75ボルトに戻るパルスでストローブされる。これにより(2,1)、(2,2)ピクセルが始動される。-1.5ボルトから+1.75ボルトまで立ち上がり、再び-1.5ボルトに戻るパルスが行5に印加される。行1および3は+1.75ボルトを維持し、一方、行4および6は-1.5ボルトを維持する。すべてのこれらのピクセルは3〜7ボルトの安定窓内に留まるため、これによっては行1および3〜6の状態は変化しない。

また、上記で説明した手法に従うことにより、行3〜6を図9に示されている状態に適切に更新することができる。フレームが作成されると、行電位は-1.5ボルトであり、また、列電位は+5ボルトを維持することができ、それによりディスプレイが図9の配置で安定する。

例示的実施形態は6つの行を有するが、これを拡張して、必要な制御信号の数を3つに維持しつつ、任意の行数のディスプレイアレイを組み込むことができる。ディスプレイアレイ内の行数が比較的多い場合、ディスプレイとドライバ回路の間で行接続における3本から1本への削減を実現することができる。この例示的実施形態における3本から1本への削減をさらに拡張し、同じ原理に従ってもっと小さい削減またはもっと大きい削減を達成することができることは理解されよう。N行のディスプレイの場合、1つの有利な構成は、

個の制御入力および

個の行ドライバ出力である。この構成により、ディスプレイ回路に結合される制御/ドライバラインの総数が最小化される。たとえば、1024本の行をそれぞれ32本の行の32のグループに分割し、総数がわずかに64個の入力で駆動することができる。

考慮すべき他の要素は電力散逸である。電圧は、制御ラインV_L1、V_L2およびV_L3上記で変調されるため、アクティブではない分圧器のグループは、5ボルトである制御ラインから電流をシンクする。これは、個々の組がその独自の独立制御回路54に接続された複数の組のグループにそのグループを分割することによる余計な制御ラインを代償にして抑制することができる。非アクティブの組は、それらのすべての出力を-1.5ボルトに保持することができる。たとえば、36本の行を備えたアレイは、分圧器回路を介してそれぞれ3つの行に接続された12個の行ドライバ出力を有することができる。単一の組の3つの制御ラインを使用する代わりに、2組の3つの制御ラインを使用することができる。第1の組は、最初の6つのグループの3つの行に接続されており、第2の組は、最後の6つのグループの3つの行に接続される。この実施形態は、12本の行ドライバラインに6本の制御ラインを加えて、36本の行に対して合計18本のラインを有する。

また、個々のグループ間の個々の制御ラインにトランジスタまたはMEMSスイッチを直列に備えることによって電力削減を達成することも可能である。個々のグループ間のこれらのスイッチは、個々のグループ上の行のグループが書き込まれると、まとめて一度に制御して閉じることができ、フレームが完成するまで閉じた状態を維持することができる。

また、行および列の始動を実行するために使用されるタイミング、シーケンスおよび電圧のレベルは、上記でその概要を示した一般原理の範囲内で大幅に変更することができ、上記実施例は単に例示的なものにすぎず、任意の始動電圧方法を本明細書において説明されているシステムおよび方法と共に使用することができることは理解されよう。

また、図9に示されている、ドライバ回路とディスプレイの間の行接続を少なくするように構成された回路は、多くの異なる方法で実施することができることは認識されよう。抵抗分圧器は単純で、かつ、便利な実施態様であるが、上記で説明した原理によれば、複数の入力を取り、かつ、その入力に応じて適切に出力を提供する受動コンポーネントの任意のネットワークを利用することも可能である。このようなネットワークには、抵抗器に加えて、あるいは抵抗器の代わりに、インダクタまたはコンデンサを含むことができ、必ずしも厳密に分圧器として構成する必要はない。

図13は、図8に示されているデマルチプレクサの他の実施形態を略ブロック図で示したものである。この例示的実施形態では、回路は、2つの行ドライバ出力電圧V_m1およびV_m2を取り、ディスプレイへの6つの出力電圧を生成する。図9の実施形態で開示されている3つの制御電圧の代わりに、6つの制御電圧V_L1ないしV_L6が必要である。任意の数の行ドライバ出力電圧の各々を3つの出力電圧に変換するために同様のスキームを容易に適用することができることは理解されよう(ただし、その数の制御電圧を6つに維持する必要があるが)。また、同様のスキームに従って、2*p個の制御電圧を使用して、出力電圧への入力電圧のI-p変換を達成することができることは理解されよう。pは1より大きい整数である。

例示的実施形態では、R1ないしR4で識別される4つの抵抗器を個々に備えた6つの分圧器がディスプレイアレイのために形成される。分圧器の各々は、従来の行ドライバ出力電圧および2つの個別の制御電圧を受け取り、ディスプレイの行への出力電圧を生成する。分圧器は、3つの分圧器のグループに分割されており、1つのグループに個々の行ドライバ出力電圧が接続される。制御電圧の各々は、個々のグループ内の1つの分圧器にのみ接続される。個々の分圧器が送り出す出力電圧は、行ドライバ出力電圧および分圧器が結合される制御電圧ならびに4つの抵抗器のインピーダンス値によって制御される。これらの抵抗器の抵抗は、それらの相対値で変更することができる。図13の実施形態と図9の実施形態の間の主な相違は、図13の実施形態が、4つの抵抗器、2つの抵抗器の代わりに個々の分圧器のための2つの制御電圧、および図9の実施形態の場合と同様に1つの制御電圧を備え、したがってディスプレイへの出力電圧をより細かく制御することが可能になることである。

図14は、例示的な一組の行駆動入力電圧および制御電圧が印加された場合の、図13に示されているデマルチプレクサ実施形態の一組の出力電圧を示したものである。一実施例では、抵抗器の各々は、図12の表に示されている値に固定される。

一実施形態では、入力電圧V_m1およびV_m2の各々は、+13.5ボルトまたは+1.5ボルトの2つの電圧のうちのいずれかを取ることができる。制御電圧が図14に示されている特定の電圧になるように選択されると、ディスプレイアレイへの行出力電圧は、+5ボルト、+1.75ボルトまたは-1.75ボルトの3つの異なる電圧にすることができる。図9の実施形態に関連して上記で説明した原理に従って、図13に示されているディスプレイアレイを駆動するための様々なプロトコルを開発することができる。

図15は、ディスプレイへの行入力ラインを少なくするデマルチプレクサの他の実施形態を組み込んだ電子デバイスを略ブロック図で示したものである。例示的実施形態では、回路は、V_m1およびV_m2の2つの行ドライバ出力電圧を取り、ディスプレイへの6つの出力電圧を生成する。

例示的実施形態では、1つの分圧器が個々の行ドライバ出力電圧に接続される。分圧器は、R1ないしR3で識別される直列に接続された一群の3つの抵抗器を備えており、分圧器の一方の末端は行ドライバ出力電圧に結合され、また、もう一方の末端は制御電圧端子62に結合される。制御電圧端子62には制御電圧が印加される。一実施形態では、すべての分圧器が制御電圧端子62に接続されており、したがって同じ制御電圧にさらされる。

特定の実施形態では、制御電圧は、一定の値の電圧にすることができる。たとえば、図15の制御電圧端子62は接地に接続される。一実施形態では、制御電圧は、行ドライバ24が行ストローブ間にある場合の行ドライバリード線の出力における電圧レベルに等しい一定の値の電圧に設定される。

分圧器は、図15に示されているように、行ドライバ出力電圧および制御電圧を受け取り、ディスプレイの1つの行を駆動するためにそれぞれ印加される3つの出力電圧を生成する。例示的実施形態では、行ドライバ出力のうちの1つは、元の行ドライバに直接接続される。

個々の分圧器の3つの出力電圧は、行ドライバ出力電圧、制御電圧および3つの抵抗器のインピーダンス値によって制御される。これらの抵抗器の抵抗は、それらの相対値で変更することができる。例示的実施形態では、これらの3つの抵抗器は同じインピーダンス値を有する。しかしながら、他の実施形態では、これらの抵抗器は異なる値を有することができる。さらに、代替実施形態では、2つの抵抗器または4つ以上の抵抗器のいずれかを有する行のグループ化を利用することも可能であることは理解されよう。

図16は、図15に示されているデバイスを駆動するための行出力ドライバ電圧の一例をタイミング図で示したものである。説明を分かり易くするために、ここでは行1〜3のみが説明されている。しかしながら、以下の説明は、任意の追加行にもそのまま適用される。例示的実施形態では、個々のディスプレイピクセルは、図3のヒステリシス特性を有しており、ピクセルの各々は、3〜7ボルトの安定窓を有する。異なるヒステリシス特性を有するディスプレイピクセルの場合、行出力ドライバ電圧は、ここでの開示に適切に従うデバイスであるドライバに対して容易に調整することができる。

例示的実施形態では、個々の列は、ピクセルを始動するための+5ボルトまたはピクセルを解放するための-5ボルトのいずれかに設定される。行1のための「ライン時間」の開始時における行ドライバ出力電圧V_m1は0ボルトである(V_m2の出力および残りの行ドライバ出力も同様である)。したがって行1〜3はすべて0ボルトである。これらの電圧が印加されると、すべてのピクセルがそれらの既存の始動後の状態または弛緩状態で安定し、個々のピクセルの両端間の電位差は5ボルトである。

行1のためのライン時間の間、行ドライバ出力電圧V_mlは、0ボルトから+12ボルトまで階段状に立ち上がって増加する。抵抗器の値が等しい場合、これに応答して行1の電圧が0ボルトから+4ボルトまで階段状に立ち上がって増加する。したがって列電圧が-5ボルトである行1の中のピクセルは、9ボルトの電位差にさらされて始動され、一方、列電圧が+5ボルトである行1の中のピクセルは、1ボルトの電位差にさらされて解放される。したがって、データに従って行1の中のすべてのピクセルが更新される。この行1ライン時間の間、行2および行3の中のピクセルは、この12ボルトV_m1入力によって影響されるが、以下で説明するように、行1ライン時間の間にこれらの行に何が生じるかは、追って適切に重ね書きする。

行2のためのライン時間の間、行ドライバ出力電圧V_m1が+6ボルトになり、+12ボルトから+6ボルトへのV_m1のこの降下の後、列に存在するデータが行2のデータに更新される。引き続いて行1および行2の電圧がそれぞれ+2ボルトおよび+4ボルトになる。したがって、上記で説明した行1のためのライン時間の場合と同様、行2の中のピクセルが更新されることが期待される。行1の中のピクセルは、それらが3〜7ボルトの安定窓内に留まるため、列に出現するデータにはかかわりなく、その状態が変化することはない。行1ライン時間の場合と同様、行2ライン時間の間、行3の中のピクセルはその影響を受けることになるが、それについては、以下で説明する行3ライン時間の中で重ね書きする。

行3のためのライン時間の間、行ドライバ出力電圧V_m1が+3ボルトになる。引き続いて行1、行2および行3の電圧がそれぞれ+lボルト、+2ボルトおよび+3ボルトになる。行3の中のピクセルは、8ボルトまたは2ボルトのいずれかの電位差にさらされ、したがって更新されることが期待される。行2および行1の中のピクセルは、それらが3〜7ボルトの安定窓内に留まるため、その状態は変化しない。

また、上記で説明した手法に従うことにより、行1、2および3のために既に使用された行ストローブと同じ3つのレベルの行ストローブを使用して行4〜6を適切に更新することができる。フレームが作成されると、行電位は0ボルトであり、また、列電位は+5ボルトまたは-5ボルトを維持することができ、ディスプレイは、その前の状態で安定である。数十本または数百本の行および列のアレイに同じ手順を使用することができることは理解されよう。同じ手順を使用して、ドライバ回路と図15に示されているディスプレイの実施形態との間の行接続の数のもっと大きい削減またはもっと小さい削減を実現することができることは理解されよう。また、同じく、行および列の始動を実行するために使用されるタイミング、シーケンスおよび電圧のレベルは、上記でその概要を示した一般原理の範囲内で大幅に変更することができ、上記実施例は単に例示的なものにすぎず、任意の始動電圧方法を本明細書において説明されているシステムおよび方法と共に使用することができることは理解されよう。

また、本発明の行逆多重化回路の一部を形成する受動インピーダンスコンポーネントおよびネットワークには固定値を持たせる必要はないことに留意されたい。また、逆多重化回路は、トランジスタまたは他のタイプのスイッチなどの能動コンポーネントを全面的になくす必要はない。多くの有利な実施形態に必ずしも必要ではないが、スイッチは、場合によっては、適切なインピーダンスに適宜切り換えるために有用である。また、制御可能な値の抵抗器を有することも場合によっては有利である。これは、作成プロセスの間、回路内の適切な抵抗器の抵抗を適宜大きくし、ピクセルのための理想的な駆動および保持電圧により緊密に整合するように制御することができる局部抵抗加熱回路を使用して達成することができる。これらの実施形態は、複雑性が増し、かつ、コストが高くなる欠点を抱えることになるが、場合によっては有用である。

以上、本発明の特定の実施形態について詳細に説明した。しかしながら、本明細書において如何に詳細に説明したとしても、本発明は、多くの方法で実践することができることは理解されよう。本発明の特定の特徴または態様を記述する際の特定の専門用語の使用は、その専門用語が本明細書において再定義され、それによりその専門用語に関連する本発明の特徴または態様の任意の特定の特性を包含するように限定されるものと見なしてはならないことに留意されたい。

12a、12b 分岐干渉変調器
14、14a、14b 可動反射層(1条の金属材料)
16、16a、16b 光スタック
18 ポスト
19 ギャップ(共振器)
20 基板
21 プロセッサ
22 アレイドライバ
24 行ドライバ回路(行ドライバ)
26 列ドライバ回路
27 ネットワークインタフェース
28 フレームバッファ
29 ドライバコントローラ
30 パネル(ディスプレイ、ディスプレイアレイ)
32 テザー
34 変形可能層
40 ディスプレイデバイス
41 ハウジング
42 サポートポストプラグ
43 アンテナ
44 バス構造
45 スピーカ
46 マイクロホン
47 トランシーバ
48 入力デバイス
50 電源
52 条件付けハードウェア(デマルチプレクサ)
54 制御回路
62 制御電圧端子

Claims (39)

1. 微小電気機械システム(MEMS)ディスプレイエレメントのアレイと、
   前記アレイに結合され、前記アレイを駆動する行出力電圧を提供するように構成された複数の受動インピーダンスネットワーク回路であって、受動インピーダンスネットワークの各々が、少なくとも2つの入力およびディスプレイエレメントの行への少なくとも1つの出力を備え、前記行出力が前記入力によって制御される複数の受動インピーダンスネットワーク回路と
   を備えたディスプレイデバイス。
2. 受動インピーダンスネットワーク回路の各々が抵抗器ネットワークを備えた、請求項1に記載のデバイス。
3. 受動インピーダンスネットワーク回路の各々が分圧器を備えた、請求項1に記載のデバイス。
4. 分圧器の各々が、
   複数の抵抗器と、
   制御電圧が印加される第1の端子と、
   行駆動電圧が印加される第2の端子と、
   ディスプレイエレメントの行に結合され、前記行を駆動する前記行出力電圧を提供するように構成された第3の端子と
   をさらに備えた、請求項3に記載のデバイス。
5. すべての分圧器がN個の分圧器のグループに分割され、個々のグループのすべての分圧器の1つの入力が同じ行駆動電圧に接続され、Nが1より大きい整数である、請求項4に記載のデバイス。
6. 総数が少なくともN個の制御電圧が存在し、個々の制御電圧が実質的にすべてのグループの個々のグループに属するただ1つの分圧器にのみ印加される、請求項5に記載のデバイス。
7. 前記分圧器が、前記アレイを製造するために使用されるプロセスと平行に製造される、請求項3に記載のデバイス。
8. 前記分圧器が前記アレイの周囲に形成される、請求項3に記載のデバイス。
9. ディスプレイと、
   前記ディスプレイと電気通信する、画像データを処理するように構成されたプロセッサと、
   前記プロセッサと電気通信するメモリ素子と
   をさらに備えた、請求項3に記載のデバイス。
10. 少なくとも1つの電圧を前記ディスプレイに送信するように構成された第1のコントローラと、
    前記画像データの少なくとも一部を前記第1のコントローラに送信するように構成された第2のコントローラと
    をさらに備えた、請求項9に記載のデバイス。
11. 前記画像データを前記プロセッサに送信するように構成された画像源モジュールをさらに備えた、請求項10に記載のデバイス。
12. 前記画像源モジュールが、レシーバ、トランシーバおよびトランスミッタのうちの少なくとも1つを備えた、請求項11に記載のデバイス。
13. 入力データを受け取り、かつ、前記入力データを前記プロセッサに送信するように構成された入力デバイスをさらに備えた、請求項9に記載のデバイス。
14. 個々の分圧器が、
    制御電圧が印加される第1の端子と、
    行駆動電圧が印加される第2の端子と、
    ディスプレイエレメントの行に結合され、前記行を駆動する前記行出力電圧を提供するように構成された第3の端子と、
    前記第1の端子と第2の端子の間に直列に接続された複数の抵抗器と
    をさらに備え、
    前記第2の端子が1つまたは複数の抵抗器を介して前記第1および第2の端子の各々に接続された、請求項3に記載のデバイス。
15. 個々の行駆動電圧が1つの分圧器にのみ印加される、請求項14に記載のデバイス。
16. すべての分圧器の前記第1の端子が同じ制御電圧に接続された、請求項14に記載のデバイス。
17. 前記制御電圧が一定の値の電圧である、請求項14に記載のデバイス。
18. 一組の交差する行および列として形成された微小電気機械システム(MEMS)ディスプレイエレメントのアレイと、
    個々の行のための行入力リード線と、
    第1の直列インピーダンスを介して第1の行入力リード線に接続された第1の電圧入力と、
    第2の直列インピーダンスを介して前記第1の行入力リード線に接続された第2の電圧入力と
    を備えたディスプレイデバイス。
19. 第3の直列インピーダンスを介して前記第1の行入力リード線に接続された第3の電圧入力をさらに備えた、請求項18に記載のディスプレイデバイス。
20. 前記第1の電圧入力が、それぞれ一組の直列インピーダンスを介して第1の複数の行入力リード線に結合された、請求項18に記載のディスプレイデバイス。
21. 前記第2の電圧入力が、それぞれ一組の直列インピーダンスを介して第2の複数の行入力リード線に結合された、請求項20に記載のディスプレイデバイス。
22. 前記第1の複数の行入力リード線が前記第2の複数の行入力リード線とは異なる、請求項21に記載のディスプレイ。
23. 画像データを表示するための手段と、
    1つまたは複数の行駆動電圧を逆多重化し、かつ、逆多重化された電圧を前記表示手段に提供するための手段と
    を備えたディスプレイデバイス。
24. 前記表示手段が1つまたは複数のMEMSディスプレイエレメントを備えた、請求項23に記載のデバイス。
25. 前記逆多重化手段が1つまたは複数の分圧器を備えた、請求項23に記載のデバイス。
26. 微小電気機械システム(MEMS)ディスプレイエレメントのアレイを基板の上に形成するステップと、
    複数の受動インピーダンスネットワーク回路を前記基板と同じ基板または異なる基板の上に形成するステップであって、前記受動インピーダンスネットワーク回路がそれぞれ少なくとも2つの入力および1つの出力を備え、また、前記受動インピーダンスネットワーク回路の少なくとも一部が前記アレイに結合されるステップと
    を含むディスプレイデバイス製造方法。
27. 受動インピーダンスネットワーク回路の各々が抵抗器ネットワークを備えた、請求項26に記載の方法。
28. 受動インピーダンスネットワーク回路の各々が分圧器を備えた、請求項26に記載の方法。
29. 前記アレイを形成するステップおよび前記複数の分圧器を形成するステップが、少なくともいくつかの共通処理ステップを実行するステップを含む、請求項28に記載の方法。
30. 前記アレイを形成するステップおよび前記複数の分圧器を形成するステップを平行に実行することができる、請求項28に記載の方法。
31. 前記アレイおよび前記分圧器が共通の基板上に形成される、請求項28に記載の方法。
32. 前記分圧器が前記アレイの周囲に形成される、請求項28に記載の方法。
33. 請求項28に記載の方法によって製造されたディスプレイデバイス。
34. ディスプレイデバイスの行×行アドレス指定スキームで行駆動電圧を逆多重化する方法であって、
    選択された電圧の前記行駆動電圧を一組の直列インピーダンスを介して複数の行に印加するステップと、
    第1の制御電圧を第1の直列インピーダンスを介して前記複数の行のうちの第1の行に印加するステップと、
    第2の制御電圧を第2の直列インピーダンスを介して前記複数の行のうちの第2の行に印加するステップと
    を含む方法。
35. 微小電気機械システム(MEMS)ディスプレイエレメントのアレイと、
    前記アレイの個々の行のための行入力リード線と、
    第1の直列インピーダンスを介して第1の行入力リード線に接続され、かつ、第2の直列インピーダンスを介して第2の行入力リード線に接続された第1の電圧入力と
    を備えたディスプレイデバイス。
36. 微小電気機械システム(MEMS)ディスプレイエレメントのアレイであって、前記アレイへのN個の行入力を有するアレイと、
    n個の行ドライバ出力を有するディスプレイドライバ回路であって、nがNより小さいディスプレイドライバ回路と、
    前記n個の行ドライバ出力を入力として有し、かつ、前記アレイへの前記N個の行入力に結合されたN個の行ドライバ出力を有する受動インピーダンスネットワークと
    を備えたディスプレイデバイス。
37. 前記受動インピーダンスネットワークが抵抗器のネットワークを備えた、請求項36に記載のディスプレイデバイス。
38. 前記受動インピーダンスネットワークがインピーダンスコンポーネントとして抵抗器のみを備えた、請求項37に記載のディスプレイデバイス。
39. 前記受動インピーダンスネットワークがさらに少なくとも1つの制御入力に結合された、請求項36に記載のディスプレイデバイス。

Images