JP2016219819A - 集積受動デバイス及び集積受動デバイスを製造する方法 - Google Patents

Abstract

【課題】本開示は、集積回路デバイス内のビアに関し、より詳細には、集積受動デバイスに関する。【解決手段】本開示は、受動デバイスなどの、集積回路構造体中のビア用のシステム、方法、および装置を提供する。一態様では、集積受動デバイスは、第１の導電性トレースと、第１の導電性トレースの上方の第２の導電性トレースとを、第１の導電性トレースの一部と第２の導電性トレースとの間の層間誘電体とともに含む。第１の導電性トレースと第２の導電性トレースとの間に電気的接続を提供するために、層間誘電体内に１つまたは複数のビアが設けられる。ビアの幅は、導電性トレースの少なくとも一方の幅よりも大きい。【選択図】図４Ａ

Description

優先権データ
本開示は、すべての目的のためにその全体が参照により本明細書に組み込まれる、２０１２年７月３０日に出願された「ＣＯＭＰＬＥＸ ＰＡＳＳＩＶＥ ＤＥＳＩＧＮ ＷＩＴＨ ＳＰＥＣＩＡＬ ＶＩＡ ＩＭＰＬＥＭＥＮＴＡＴＩＯＮ」という名称の同時係属米国特許出願第１３／５６２，１６８号（代理人整理番号第１２０９４３／ＱＵＡＬＰ１４３号）の優先権の利益を主張する。

本開示は、概して、集積回路デバイス内のビアに関し、より詳細には、集積受動デバイス（ｉｎｔｅｇｒａｔｅｄ ｐａｓｓｉｖｅ ｄｅｖｉｃｅ）に関する。

電気機械システム（ＥＭＳ）は、電気的および機械的な要素と、アクチュエータと、トランスデューサと、センサと、ミラーおよび光学フィルムなどの光学的構成要素と、電子回路とを有するデバイスを含む。ＥＭＳデバイスまたはＥＭＳ要素は、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム（ＭＥＭＳ）デバイスは、約１ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに／または、基板および／もしくは堆積された材料層の部分をエッチング除去するかもしくは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。

１つのタイプのＥＭＳデバイスは、干渉変調器（ＩＭＯＤ）と呼ばれる。ＩＭＯＤまたは干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。いくつかの実装形態では、ＩＭＯＤディスプレイ要素は、伝導性プレートの対を含み得、その対の一方または両方は、全体的にまたは部分的に、透明および／または反射性であり、適切な電気信号を印加すると相対運動が可能であり得る。たとえば、一方のプレートは、基板よりも上もしくは基板上に堆積され、または基板によってサポートされた固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対する一方のプレートの位置は、ＩＭＯＤディスプレイ要素に入射する光の光学干渉を変化させることがある。ＩＭＯＤベースのディスプレイデバイスは、広範囲の適用例を有しており、特に表示能力がある製品の場合、既存の製品を改善し、新しい製品を作製する際に使用されることが予期される。

ビアおよび導電性トレースは、ＥＭＳデバイスを、互いにまたは受動構成要素などの他の構成要素に電気的に接続するために使用され得る。たとえば、ビアおよび導電性トレースは、基板上のＥＭＳデバイス中に含まれる異なる材料層間の電気的接続を可能にし得る。

本開示のシステム、方法、およびデバイスは、各々いくつかの革新的態様を有し、それらのうちの単一の態様が、単独で、本明細書で開示する望ましい属性に関与するとは限らない。

本開示で説明する主題の１つの革新的態様は、集積受動デバイスにおいて実装され得る。本デバイスは、基板と、基板の上の第１の導電性トレースと、第１の導電性トレースの上方の第２の導電性トレースと、第１の導電性トレースの一部と第２の導電性トレースとの間に配設された層間誘電体とを含む。層間誘電体は、その中に形成された１つまたは複数のビアを有し、ビアの幅は、導電性トレースのうちの少なくとも１つの幅よりも大きく、１つまたは複数のビアは、導電性トレース間の電気的接続を提供する。

いくつかの実装形態では、１つまたは複数のビアは、層間誘電体と接触していない、第１の導電性トレースの少なくとも一部を囲むことができる。いくつかの実装形態では、第２の導電性トレースは、銅を含むことができる。いくつかの実装形態では、第２の導電性トレースの厚さは、約１μｍよりも大きい可能性がある。いくつかの実装形態では、第２の導電性トレースは、磁区受動構成要素（ｍａｇｎｅｔｉｃ ｄｏｍａｉｎ ｐａｓｓｉｖｅ ｃｏｍｐｏｎｅｎｔ）の一部を形成することができる。磁区受動構成要素は、インダクタ、トランスフォーマ、および受動フィルタのうちの１つであり得る。

本開示で説明する主題の別の革新的態様は、集積受動デバイスにおいて実装され得る。本デバイスは、基板と、基板の上方に位置する、電気を伝導するための第１の手段と、第１の伝導手段の上方に位置する、電気を伝導するための第２の手段と、第１の伝導手段の一部と第２の伝導手段との間に位置する、第１の伝導手段と第２の伝導手段とを電気的に絶縁するための手段と、電気絶縁手段中で第１の伝導手段と第２の伝導手段との間の電気的接続を提供するための手段とを含む。電気的接続を提供する手段は、電気絶縁手段と接触していない、第１の伝導手段の少なくとも一部を囲む。

いくつかの実装形態では、電気的接続を提供する手段は、伝導手段のうちの少なくとも１つの幅よりも大きい幅を有することができる。いくつかの実装形態では、第２の伝導手段は、銅を含むことができる。いくつかの実装形態では、本デバイスは、第２の伝導手段の上方に電気的絶縁を提供するための手段をさらに含むことができる。

本開示で説明する主題の別の革新的態様は、集積受動デバイスを製造する方法において実装され得る。本方法は、基板を設けるステップと、基板の上方に第１の導電性トレースを堆積させるステップと、第１の導電性トレースの上方に第１の層間誘電体を堆積させるステップと、第１の層間誘電体中に１つまたは複数のビアを形成するステップと、第１の導電性トレースの上方に第２の導電性トレースを堆積させるステップと、第２の導電性トレースの上方に第２の層間誘電体を堆積させるステップとを含む。１つまたは複数のビアの幅は、導電性トレースのうちの少なくとも１つの幅よりも大きく、１つまたは複数のビアは、導電性トレース間の電気的接続を提供する。

いくつかの実装形態では、１つまたは複数のビアを形成するステップは、第１の層間誘電体と接触していない、第１の導電性トレースの一部を囲むステップを含むことができる。いくつかの実装形態では、第２の導電性トレースを堆積させるステップは、第１の導電性トレースの上方に銅を電気めっきするステップを含むことができる。いくつかの実装形態では、第２の導電性トレースおよび第２の層間誘電体を堆積させるステップは、粗いプロセス制御制約のもとで起こり得る。

本開示で説明する主題の１つまたは複数の実装形態の詳細は、添付の図面および以下の説明において示されている。本開示で提供される例は、主として、ＥＭＳおよびＥＭＳベースのディスプレイの観点から説明されているが、本明細書で提供される概念は、液晶ディスプレイ、有機発光ダイオード（「ＯＬＥＤ」）ディスプレイ、および電界放出ディスプレイなどの他のタイプのディスプレイに適用することができる。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対寸法は、一定の縮尺で描かれていないことがあることに留意されたい。

いくつかの実装形態による、ビアを有する、単純な幾何学的受動デバイスの上面図の一例である。 図１Ａの断面１Ｂ−１Ｂに沿った、単純な幾何学的受動デバイスの断面概略図である。 いくつかの実装形態による、ビアを有する、単純な幾何学的受動デバイスの上面図の一例である。 図２Ａの断面２Ｂ−２Ｂに沿った、単純な幾何学的受動デバイスの断面概略図である。 いくつかの実装形態による、複数のビアを有する、複雑な幾何学的受動デバイスの上面図の一例である。 図３Ａの断面３Ｂ−３Ｂに沿った、複雑な幾何学的受動デバイスの断面概略図である。 いくつかの実装形態による、ビア設計を有する、複雑な幾何学的受動デバイスの上面図の一例である。 図４Ａの断面４Ｂ−４Ｂに沿った、複雑な幾何学的受動デバイスの断面概略図である。 図４Ａの断面４Ｃ−４Ｃに沿った、複雑な幾何学的受動デバイスの断面概略図である。 いくつかの実装形態による、ビア設計を有する、複雑な幾何学的受動デバイスの上面図の一例である。 図５の断面Ａ−Ａに沿った、複雑な幾何学的受動デバイスを製造する方法を示す断面図である。 図５の断面Ｂ−Ｂに沿った、複雑な幾何学的受動デバイスを製造する方法を示す断面図である。 集積受動デバイスを製造する方法の流れ図の一例である。 一連の２つの隣接する干渉変調器（ＩＭＯＤ）ディスプレイ要素、またはＩＭＯＤディスプレイデバイスのディスプレイ要素のアレイを示す等角図である。 ＩＭＯＤディスプレイ要素の３つの要素×３つの要素のアレイを含む、ＩＭＯＤベースのディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。 電気機械システム（ＥＭＳ）要素およびバックプレートのアレイを含む、ＥＭＳパッケージの一部の概略分解部分斜視図である。 電気機械システム（ＥＭＳ）要素およびバックプレートのアレイを含む、ＥＭＳパッケージの一部の概略分解部分斜視図である。 複数のＩＭＯＤディスプレイ要素を含むディスプレイデバイスを示すシステムブロック図である。 複数のＩＭＯＤディスプレイ要素を含むディスプレイデバイスを示すシステムブロック図である。

様々な図面中の同様の参照番号および名称は同様の要素を示す。

以下の説明は、本開示の革新的態様について説明する目的で、いくつかの実装態様を対象とする。ただし、本明細書の教示が多数の異なる方法で適用され得ることを、当業者は容易に認識されよう。説明される実装形態は、動いていようと（ビデオなど）、または静止していようと（静止画像など）、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成され得る任意のデバイス、装置、またはシステムにおいて実装され得る。より詳細には、説明される実装形態は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、グローバルポジショニングシステム（ＧＰＳ）受信機／ナビゲータ、カメラ、デジタルメディアプレーヤ（ＭＰ３プレーヤなど）、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（たとえば、電子リーダー）、コンピュータモニタ、自動車ディスプレイ（オドメータおよびスピードメータディスプレイなどを含む）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（車両における後部ビューカメラのディスプレイなど）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、ＤＶＤプレーヤ、ＣＤプレーヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメータ、（マイクロ電気機械システム（ＭＥＭＳ）適用例を含む電気機械システム（ＥＭＳ）適用例、および非ＥＭＳ適用例などにおける）パッケージング、審美構造物（たとえば、１つの宝飾品または衣服上の画像の表示など）、ならびに様々なＥＭＳデバイスなどの、種々の電子デバイスに含まれ得るかまたはそれらに関連付けられ得ることを企図している。本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、運動検知デバイス、磁力計、コンシューマーエレクトロニクス用の慣性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テスト機器などの、ディスプレイ以外の適用例に使用することもできる。したがって、本教示は、単に図に示す実装形態に限定されるものではなく、代わりに、当業者には容易に明らかになるであろう広い適用性を有する。

本明細書で説明するいくつかの実装形態は、集積受動デバイスなどの、基板に結合されたデバイス内の導電性トレース間の電気的相互接続を提供するためのビアに関する。集積受動デバイスは、限定はしないが、インダクタ、トランスフォーマ、および受動フィルタを含む、磁区受動構成要素を含み得る。これらの受動デバイスのいずれも、単純なまたは複雑な幾何形状を有し得る。単純な受動デバイスは、構成要素間の接続と定義され得る、任意の数のネットを有し得る。各ネットは、誘電体層に、１つまたは少数の上部導電性トレースと、１つまたは少数の下部導電性トレースと、１つまたは少数のビアとを含み得る。そうでない場合、受動デバイスは、概して、複雑な受動構成要素である。集積受動デバイスは、基板と、基板上の第１の導電性トレースと、第１の導電性トレース上の第２の導電性トレースとを含み得る。層間誘電体は、第１の導電性トレースの一部と第２の導電性トレースとの間に配設され得る。第１の導電性トレースと第２の導電性トレースとの間に電気的接続を提供するために、層間誘電体内に１つまたは複数のビアが形成され得る。１つまたは複数のビアの幅は、導電性トレースの一方または両方の幅よりも大きい。いくつかの実装形態では、１つまたは複数のビアは、層間誘電体と接触していない、第１の導電性トレースの少なくとも一部を囲む。

本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの１つまたは複数を実現するように実装され得る。各々が導電性トレースの一方または両方の幅よりも大きい幅を有するビアを実装することによって、複雑な幾何形状を有する受動構成要素を、より粗い設計制約を使用して製造することを可能にする。より粗い設計制約で作製された受動構成要素は、銅再配線層（ＲＤＬ）などの、厚い金属／厚い誘電体層を有する受動構成要素を含む。そのような構成要素は、典型的には、高い品質（Ｑ）値を有する。したがって、各々が導電性トレースの一方または両方の幅よりも大きい幅を有するビアを使用することによって、高いＱ値を有する複雑な受動構成要素の製造が可能になる。その結果、厚い金属／厚い誘電体層用のそのようなビア構成は、バックエンドオブライン（ＢＥＯＬ）層に対して電気的性能を改善し得る。さらに、このビア構成は、複雑な幾何形状の受動構成要素を含む受動構成要素を設計する際のフレキシビリティを増大させる。加えて、このビア構成は、粗い制御プロセスを使用することによってコストを低減し得る。低コストの粗い制御プロセスは、ＢＥＯＬ層の複雑なプロセスフローを回避するが、ファーバックエンドオブライン（ＦＢＥＯＬ）層のポストパッシベーションプロセスにおける組立てを可能にする。

説明する実装形態が適用され得る好適なＥＭＳデバイスもしくは装置またはＭＥＭＳデバイスもしくは装置の一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および／または反射するように実装され得る干渉変調器（ＩＭＯＤ）ディスプレイ要素を組み込み得る。ＩＭＯＤディスプレイ要素は、部分的な光吸収器、吸収器に対して可動である反射体、および吸収器と反射体との間に画定された光共振キャビティを含むことができる。いくつかの実装形態では、反射体は、２つ以上の異なる位置に移動させることができ、これは、光共振キャビティのサイズを変化させ、それによりＩＭＯＤの反射率に影響を及ぼすことがある。ＩＭＯＤディスプレイ要素の反射率スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、様々な色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって調節され得る。光共振キャビティを変更する１つの方法は、吸収器に対する反射体の位置を変更することによるものである。

集積回路の継続的な小型化は、コスト減少の期待を伴ってきた。しかしながら、能動構成要素の占有面積が縮小する一方、集積回路内の受動構成要素の面積が概して減少せず、その結果、受動回路の単位面積当たりのコストが高くなる。抵抗器、キャパシタ、およびインダクタなどの受動構成要素は、集積回路の電気的性能を安定させるのを助けることができる。そのような受動構成要素は、無線周波数集積回路（ＲＦＩＣ）を含む、ＥＭＳデバイス内の回路および集積回路で実装され得る。

インダクタまたは他の受動構成要素の性能は、Ｑ＝ω_０Ｌ／Ｒによって表され得る品質（Ｑ）値に関連し、ここで、ω_０は共振周波数であり、Ｌはインダクタンス値であり、Ｒは抵抗値である。抵抗値は、材料の導電率および材料の断面積に反比例する。したがって、Ｑ値を改善する１つの方法は、金属の厚さを増大させるか、または高導電率を有する金属を使用することである。

従来、多くの集積回路は、比較的低電力で低コストの特徴のために、相補型金属酸化物半導体（ＣＭＯＳ）製造技術を使用して作製される。受動構成要素を作製するために、典型的なＣＭＯＳ技術プロセスフローが使用される。多くの受動構成要素は、既存のバックエンドオブライン（ＢＥＯＬ）プロセスフローを介してオンチップで作製される。いくつかの実装形態では、受動構成要素は、パッシブオングラス（ＰＯＧ：ｐａｓｓｉｖｅ−ｏｎ−ｇｌａｓｓ）構成で作製される。標準のＢＥＯＬおよびＰＯＧプロセスは、典型的には、サブミクロン（たとえば、約１μｍよりも小さいかまたはそれに等しい）のリソグラフィで動作し、アルミニウム（Ａｌ）などの低導電率の金属を使用する。その結果、そのようなプロセスフローは、薄い金属堆積および／または低導電率の金属の制限のために、高いＱ値性能を有しない可能性がある。

いくつかの集積回路は、厚い金属堆積、および銅（Ｃｕ）などの高導電率の金属を使用して作製されている。しかしながら、厚い金属は、大量の集積回路空間を消費する可能性があり、高導電率の金属に適した面積が限定され得る。多くの集積回路は、ＣＭＯＳリソグラフィの代わりにオンチップとオフチップとの間のワイアリングにメタライゼーションを使用し得るファーバックエンドオブラインプロセスフロー（ＦＢＥＯＬ）を使用する。ＦＢＥＯＬプロセスフローは、たとえば約１０μｍよりも大きいかまたはそれに等しい、サブミクロンよりも大きい制約で動作し得る。ＦＢＥＯＬ層は、アンダーバンプメタル（ＵＢＭ）、または銅ＲＤＬなどの再配線層（ＲＤＬ）によって特徴づけられ得る。

したがって、厚い金属／厚い誘電体層においてＦＢＥＯＬプロセスフローを使用して形成された単純な受動構成要素は、標準的なアルミニウムＢＥＯＬ層またはＰＯＧ層を上回る性能の利点を提供し得る。しかしながら、集積回路は、不正確なプロセス制御からのプロセス制約のために、厚い金属／厚い誘電体層上の複雑な受動構成要素（たとえば、複雑なインダクタ、トランスフォーマ、ハイブリッドトランスフォーマ、バラン、受動フィルタなど）を実装することができない可能性がある。これは、少なくとも部分的には、金属層を接続するためのサブミクロンビアが、そのような不正確なプロセス制御を使用して作製することができないためである。

図１Ａは、いくつかの実装形態による、ビアを有する、単純な幾何学的受動デバイスの上面図の一例を示す。図１Ａの例に示すように、単純な幾何学的受動デバイス１００は、らせん状のインダクタであり得る。しかしながら、受動デバイス１００は、らせん状のインダクタに限定されず、他の単純な幾何形状も含み得ることが理解されよう。受動デバイス１００の他の単純な幾何形状は、多巻インダクタ、単一巻インダクタ、（たとえば、横方向に結合された複数の単純なインダクタからの）トランスフォーマ、単純な受動構成要素から構成された任意の回路、および任意の単純な相互接続部（たとえば、上部の金属を下部の金属と接続する、誘電体内のビアによる接続部）を含み得る。受動デバイス１００は、らせん状のインダクタの終端部にビア１１０を有し得る。ビア１１０は、上部導電性トレース１４０と下部導電性トレース１３０との間に電気的接続を提供する。上部導電性トレース１４０は、限定はしないが、インダクタ、抵抗器、およびキャパシタを含む、受動構成要素の一部を形成し得る。下部導電性トレース１３０は、能動デバイスなどの他のデバイスへの電気的接続を提供する金属アンダーパスの一部を形成し得る。いくつかの実装形態では、受動デバイス１００は、標準のＢＥＯＬプロセスの正確なプロセス制約（たとえば、サブミクロンリソグラフィ）を使用して形成され得る。

図１Ｂは、図１Ａの断面１Ｂ−１Ｂに沿った、単純な幾何学的受動デバイスの断面概略図を示す。図１Ｂの例に示すように、ビア１１０は、導電性トレース１３０および１４０の一方または両方の幅より大きくない幅を有する。たとえば、ビア１１０の幅は、約３μｍなどの、約１μｍから約５μｍの間であり得るが、上部導電性トレース１４０の幅は、約９μｍなどの、約５μｍから約１０μｍの間であり得る。

いくつかの実装形態では、上部導電性トレース１４０は、限定はしないが、Ａｌ、Ｃｕ、銀（Ａｇ）、タングステン（Ｗ）、ならびにそれらの合金および組合せを含む、導電性金属を含み得る。たとえば、上部導電性トレース１４０は、ＡｌまたはＡｌ合金を含み得る。ＡｌまたはＡｌ合金は、ＰＶＤおよびフォトリソグラフィ（フォトおよびウェット／ドライエッチング）によって堆積され得る。いくつかの実装形態では、下部導電性トレース１３０も、Ａｌ、Ｃｕ、銀（Ａｇ）、タングステン（Ｗ）、ならびにそれらの合金および組合せなどの、導電性金属を含み得る。いくつかの実装形態では、導電性トレース１３０および１４０の厚さは、約１μｍよりも小さいかまたはそれに等しい。

層間誘電体１５０は、導電性トレース１３０および１４０の上方に、ならびに導電性トレース１３０と１４０との間に形成され得る。層間誘電体１５０は、導電性トレース１３０および１４０を電気的に絶縁し得る。層間誘電体１５０は、窒化ケイ素（Ｓｉ_３Ｎ_４）、二酸化ケイ素（ＳｉＯ_２）、酸窒化ケイ素、ならびにポリイミド（ＰＩ）およびベンゾシクロブテン（ＢＣＢ）などのポリマー絶縁体などの、任意の好適な誘電体材料を含み得る。

下部導電性トレース１３０は、基板１２０の上方に形成され得る。基板１２０は、半導体または絶縁材料を含み得る。たとえば、基板１２０は、シリコン（Ｓｉ）、シリコンオンインシュレータ（ＳＯＩ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、インジウムリン（ＩｎＰ）、ガリウムアルミニウムヒ素（ＧａＡｌＡｓ）、インジウムガリウムリン（ＩｎＧａＰ）、シリコンカーバイド（ＳｉＣ）、ＳｉＯ_２、ガラス、および石英基板を含み得る。基板１２０は、その上に１つまたは複数の能動デバイスまたは受動デバイスが形成された集積回路の一部とすることができる。いくつかの実装形態では、基板１２０は、高抵抗値を有するガラス材料であり得る、誘電体層を含むこともできる。この誘電体層は、融解石英、石英、二酸化ケイ素、ケイ酸を含み得る。誘電体層は、窒化ケイ素、シリコンカーバイド、酸窒化ケイ素、セラミック、ガラスセラミック、プラスチック、ポリマー、エポキシなどを含むこともできる。

いくつかの実装形態では、受動デバイス１００は、標準のＢＥＯＬプロセスまたはＰＯＧプロセスの一部として形成され得る。そのようなプロセスは、典型的には、たとえばＦＢＥＯＬプロセスに使用され得る、より粗い設計制約と比較してより正確な設計制約を適用する。しかしながら、単純な幾何学的受動デバイスは、ＰＣＢ作製に使用される厚い金属／厚い誘電体層に粗い設計制約を使用して製造することもでき、ここで、最小特徴部サイズまたはライン幅およびラインスペースのプロセス設計ルールは、典型的には、１０μｍよりも大きい。プロセス設計ルールは、チップ特徴部に関する最小の面積、幅、スペースなどを確立し得る、半導体メーカーによって提供される一連のパラメータまたは制約である。たとえば、スペースルールは、２つの隣接する物体間の最小距離を指定する。幅ルールは、設計において任意の形状の最小の幅を指定する。そのような設計制約は、マスクセットの正確性を検証し、製造のばらつきを考慮するように十分なマージンを確保し得る。したがって、粗い設計制約の場合、最小特徴部サイズまたはライン幅およびラインスペースのプロセス設計ルールは、約１０μｍよりも大きくなるように確立され得る。そのような制約は、たとえば、同じ層内または異なる層間の設計特徴部のレイアウト関係を参照する、パターニング（たとえば、フォトリソグラフィ）を含む処理ステップに適用され得る。図２Ａは、いくつかの実装形態による、ビアを有する、単純な幾何学的受動デバイスの上面図の一例を示す。

図２Ａの例では、受動デバイス２００は、下部導電性トレース２３０の上方に上部導電性トレース２４０を含み得る。上部導電性トレース２４０は、ＢＥＯＬアンダーパスとなり得る下部導電性トレース２３０の上方のらせん状のインダクタであり得る。しかしながら、受動デバイス２００は、らせん状のインダクタに限定されず、他の単純な幾何形状も含み得ることが理解されよう。受動デバイス２００の他の単純な幾何形状は、多巻インダクタ、単一巻インダクタ、（たとえば、横方向に結合された複数の単純なインダクタからの）トランスフォーマ、単純な受動構成要素から構成された任意の回路、および任意の単純な相互接続部（たとえば、上部の金属を下部の金属と接続する、誘電体内のビアによる接続部）を含み得る。受動デバイス２００は、上部導電性トレース２４０と下部導電性トレース２３０との間に電気的接続を提供するためにらせん状のインダクタの終端部にビア２１０を有し得る。ビア２１０が厚い金属／厚い誘電体層内に形成され得るとき、ビア２１０の幅は、標準のＢＥＯＬプロセスまたはＰＯＧプロセスのときよりも広くなり得る。いくつかの実装形態では、ビア２１０は、約３５μｍなどの、約１０μｍから約７５μｍの間であり得る。しかしながら、上部導電性トレース２４０は、ビア２１０の幅よりも大きい幅を有し得る。たとえば、上部導電性トレース２４０の幅は、約５５μｍなどの、２５μｍから１００μｍの間であり得る。いくつかの実装形態では、受動デバイス２００は、ＦＢＥＯＬプロセスの粗いプロセス制約で形成され得る。

図２Ｂは、図２Ａの断面２Ｂ−２Ｂに沿った、単純な幾何学的受動デバイスの断面概略図を示す。厚い金属／厚い誘電体層内の上部導電性トレース２４０の厚さは、図１Ｂの上部導電性トレース１４０の厚さよりも大幅に大きい可能性がある。たとえば、上部導電性トレース２４０の厚さは、約１μｍよりも大きい、たとえば約５μｍから約１０μｍの間である可能性がある。いくつかの実装形態では、上部導電性トレース２４０は、Ｃｕなどの導電性金属を含み得る。Ｃｕの使用により、比較的高い導電率の金属が提供され、Ｃｕの厚さを増大させることにより、一層大きい導電率が提供される。したがって、厚いＣｕの使用により、受動デバイス２００のＱ値が改善される一方、比較的低コストを維持することができる。上部導電性トレース２４０は、ＰＶＤによって堆積され、フォトリソグラフィ（フォトおよびウェット／ドライエッチング）によってパターニングされた、ＡｌまたはＡｌ合金などの他の導電性金属を含み得ることが理解される。下部導電性トレース２３０は、ＡｌまたはＡｌ合金などの導電性金属を含み得る。層間誘電体２５０は、導電性トレース２３０および２４０の上方に、ならびに導電性トレース２３０と２４０との間に形成され、導電性トレース２３０および２４０を電気的に絶縁し得る。層間誘電体２５０は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯ_ｘＮ_ｙ、ならびにポリイミドおよびＢＣＢなどのポリマー絶縁体などの、任意の好適な誘電体材料を含み得る。下部導電性トレース２３０は、本明細書で前に説明したように、半導体材料または絶縁材料を有する基板２２０の上方にある可能性がある。本明細書で使用する、別の要素の上方の任意の要素の記述は、他の要素の上方に任意の要素を置く、および／または形成する（たとえば、堆積させる、電気めっきするなど）プロセスを含み得る。

厚い金属／厚い誘電体のプロセスでの厚いＣｕの使用により、受動デバイス２００の電気的性能を改善することができるが、受動デバイス２００のフレキシビリティは、単純な幾何学的受動構成要素に限定され得る。厚い金属／厚い誘電体のプロセスに関する粗い設計制約は、より複雑な幾何形状を有する受動構成要素に、この設計制約を適合させる課題をもたらす。複雑な幾何学的受動デバイスは、限定はしないが、対称的なインダクタ、（たとえば、横方向に結合された複数の複雑なインダクタからの）トランスフォーマ、複雑な受動構成要素を使用して構成された任意の回路、バラン、共振器、および受動フィルタを含み得る。図３Ａは、いくつかの実装形態による、複数のビアを有する、複雑な幾何学的受動デバイスの上面図の一例を示す。

図３Ａの例では、受動デバイス３００は、ビア３１０を介して上部導電性トレース３４０が下部導電性トレース３３０に接続された、対称的なインダクタであり得る。しかしながら、受動デバイス３００は、対称的なインダクタに限定されず、他の複雑な幾何形状も含み得ることが理解されよう。ビア３１０は、上部導電性トレース３４０と下部導電性トレース３３０との間の複数の点で電気的接続を提供し得る。対称的なインダクタは、いずれの端部から見ても同じ構造を有し、対称的な負荷を実現することができる。対称的なインダクタは、トレースが交差する多数の巻線を有し得る。そのような巻線は、対称的なインダクタによって生成される正味磁場を低減させ得る。巻線の各々は、上部導電性トレース３４０の終端部にビア３１０の対を含み得る。いくつかの実装形態では、下部導電性トレース３３０は、ワイヤアンダーパスであり得る。図３Ａの例では、下部導電性トレース３３０は、４つの別の点において上部導電性トレース３４０の下で交差し、８つの別の点においてビア３１０を介して接続し得る。ワイヤアンダーパスは、上部導電性トレース３４０よりも大幅に少ない材料を使用し得る。いくつかの実装形態では、受動デバイス３００は、標準のＢＥＯＬプロセスの正確なプロセス制約（たとえば、サブミクロンリソグラフィ）によって形成され得る。

図３Ｂは、図３Ａの断面３Ｂ−３Ｂに沿った、複雑な幾何学的受動デバイスの断面概略図を示す。いくつかの実装形態では、上部導電性トレース３４０は、本明細書で前に説明したように、任意の導電性金属を含み得る。たとえば、上部導電性トレース３４０は、ＡｌまたはＡｌ合金を含み得る。下部導電性トレース３３０も、本明細書で前に説明したように、任意の導電性金属を含み得る。たとえば、下部導電性トレース３３０も、ＡｌまたはＡｌ合金を含み得る。いくつかの実装形態では、ＡｌまたはＡｌ合金は、下部および上部の導電性トレース３３０および３４０の両方の場合にＰＶＤおよびフォトリソグラフィによって形成され得る。層間誘電体３５０は、導電性トレース３３０および３４０の上方に、ならびに導電性トレース３３０と３４０との間に形成され得る。層間誘電体３５０は、導電性トレース３３０および３４０を電気的に絶縁し得る。層間誘電体３５０は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯ_ｘＮ_ｙ、ならびにポリイミドおよびＢＣＢなどのポリマー絶縁体などの、任意の好適な誘電体材料を含み得る。図３Ｂの例に示すように、ビア３１０は、導電性トレース３３０および３４０の一方または両方の幅より大きくない幅を有する。たとえば、ビア３１０の幅は、約３μｍなどの、約１μｍから約５μｍの間であり得るが、上部導電性トレース３４０の幅は、約９μｍなどの、約５μｍから約１０μｍの間であり得る。いくつかの実装形態では、導電性トレース３３０および３４０の厚さは、約１μｍよりも小さいかまたはそれに等しい。下部導電性トレース３３０は、本明細書で前に説明したように、半導体材料または絶縁材料を有する基板３２０の上方に形成され得る。

複雑な幾何学的受動デバイスは、正確なプロセス制約を使用したオンチップＢＥＯＬプロセス（たとえば、サブミクロンリソグラフィ）で製造され得る。いくつかの複雑な幾何学的受動デバイスは、図３Ａおよび図３Ｂの例に示す実装形態で構成され得る。しかしながら、そのような複雑な幾何学的受動デバイスは、金属／誘電体材料および厚さの点で電気的性能が制限され得る。より高い電気的性能を実現するために、複雑な幾何学的受動デバイスが、厚い金属／厚い誘電体層に形成され得る。したがって、ＦＢＥＯＬプロセスに粗いプロセス制約を使用して複雑な幾何学的受動デバイスを形成することが望ましい可能性がある。しかしながら、複雑な受動デバイスが比較的小さいフォームファクタ（たとえば、狭いトレース幅）を保持し、ビアが比較的高いフォームファクタ（たとえば、広いビア幅）で形成される場合、粗いプロセス制約は、複雑な幾何学的受動デバイスを形成するのと互換性がない可能性がある。

いくつかの実装形態では、複雑な受動デバイスは、粗いプロセス制約を使用して形成され得る。図４Ａは、いくつかの実装形態による、ビア設計を有する、複雑な幾何学的受動デバイスの上面図の一例を示す。受動デバイス４００は、ビア４１０を介して上部導電性トレース４４０が下部導電性トレース４３０に接続された、対称的なインダクタであり得る。ビア４１０は、上部導電性トレース４４０および下部導電性トレース４３０の一方または両方の幅よりも大きい幅を有する。いくつかの実装形態では、ビアの幅は、上部導電性トレース４４０および下部導電性トレース４３０の一方または両方の幅の約５倍よりも大きい可能性がある。いくつかの実装形態では、図４Ａの例に示すように、ビア４１０は、受動デバイス４００のまわりおよびそれにわたるほぼすべてである。ビア４１０は、上部導電性トレース４４０が下部導電性トレース４３０と交差する巻線における場所を除き、受動デバイス４００にわたって上部導電性トレース４４０と下部導電性トレース４３０との間の電気的接続を提供し得る。対称的なインダクタの巻線では、上部導電性トレース４４０は、下部導電性トレース４３０から電気的に絶縁され得る。いくつかの実装形態では、ビア４１０は、複数の層内の複数の導電性トレースを接続し得る。いくつかの実装形態では、下部導電性トレース４３０は、上部導電性トレース４４０とほぼ同一の広がりを有し得る。

導電性トレース４３０および４４０の一方または両方の幅よりも大きいビア４１０の幅を有するプロセス制約は、複雑な幾何学的受動デバイスのみに限定されず、らせん状のインダクタなどの単純な幾何学的受動デバイスにも実装され得ることが理解されよう。

上部導電性トレース４４０は、受動構成要素の一部を形成することができ、下部導電性トレース４３０も、受動構成要素の一部を形成することができる。磁区受動構成要素の場合、磁性材料は、上部導電性トレース４４０および／または下部導電性トレース４３０の表面に磁性材料をコーティングすることによって堆積され得る。いくつかの実装形態では、磁性材料は、受動構成要素の近傍の層間誘電体の一部に材料を埋め込むことによって堆積され得る。

図４Ｂは、図４Ａの断面４Ｂ−４Ｂに沿った、複雑な幾何学的受動デバイスの断面概略図を示す。下部導電性トレース４３０は、基板４２０の上方にある可能性がある。下部導電性トレース４３０は、ＢＥＯＬ層であり、ＡｌまたはＡｌ合金などの材料から作製され得る。いくつかの実装形態では、下部導電性トレース４３０は、約１μｍから約５μｍの間の厚さを有し得る。

上部導電性トレース４４０は、下部導電性トレース４３０の上方にある可能性がある。図４Ｂの断面図では、上部導電性トレース４４０は、第１の導電性トレース４３０の直接上にあり、それに接触している。上部導電性トレース４４０は、ＦＢＥＯＬ層であり、Ｃｕなどの高導電性材料から作製され得る。下部導電性トレース４３０と上部導電性トレース４４０の両方は、ＰＶＤおよびフォトリソグラフィによって形成されたＡｌまたはＡｌ合金などの、ＡｌまたはＡｌ合金から作製され得ることが理解される。いくつかの実装形態では、上部導電性トレース４４０は、銅ＲＤＬ層の一部である。いくつかの実装形態では、上部導電性トレース４４０は、約５μｍから約１０μｍの間などの、約１μｍよりも大きい厚さを有し得る。

層間誘電体４５０は、上部導電性トレース４４０および下部導電性トレース４３０の上方にある可能性がある。いくつかの実装形態では、層間誘電体４５０は、限定はしないが、ポリイミド、ＢＣＢ、ポリノルボルネン、ポリテトラフルオロエチレン（ＰＴＦＥ）、およびポリフッ化ビニリデン／トリフルオロエチレンコポリマーを含む、ポリマー絶縁体であり得る。いくつかの実装形態では、層間誘電体４５０は、限定はしないが、ＳｉＯ_２およびＳｉＯＮを含む無機材料から作製され得る。いくつかの実装形態では、層間誘電体４５０は、上部導電性トレース４４０の上部表面から測定されるとき、約１μｍから約１５μｍの間の厚さを有し得る。

図４Ｂの断面図に示すように、ビア４１０は、下部導電性トレース４３０の上部表面にわたって広がり、その上部表面を覆う。言い換えれば、ビア４１０は、導電性トレース４３０および４４０の縁部を越えて横方向に延在する。ビア４１０の幅は、導電性トレース４３０または４４０の一方または両方の幅よりも大きい。いくつかの実装形態では、ビアの幅は、約２５μｍから約１００μｍの間であるが、導電性トレースの幅は、約５μｍから約１５μｍの間であり得る。ビア４１０は、層間誘電体４５０の１つまたは複数の孔として形成され、上部導電性トレース４４０は、層間誘電体４５０の１つまたは複数の孔内に形成され得る。したがって、上部導電性トレース４４０は、図４Ｂの断面図において、下部導電性トレース４３０と十分に接続され、それと直接電気的接触し得る。下部導電性トレース４３０は、本明細書で前に説明したように、半導体材料または絶縁材料から作製され得る基板４２０の上方にある可能性がある。

図４Ｃは、図４Ａの断面４Ｃ−４Ｃに沿った、複雑な幾何学的受動デバイスの断面概略図を示す。下部導電性トレース４３０は、基板４２０の上方にある可能性がある。上部導電性トレース４４０は、下部導電性トレース４３０の上方にある可能性がある。上部層間誘電体４５０ｂは、上部導電性トレース４４０の上方にある可能性がある。しかしながら、図４Ｃの断面図に示すように、下部層間誘電体すなわち層間誘電体アイランド４５０ａは、下部導電性トレース４３０の一部と上部導電性トレース４４０との間にある可能性がある。したがって、上部導電性トレース４４０は、下部導電性トレース４３０と直接接触している可能性があり、下部導電性トレース４３０は、層間誘電体アイランド４５０ａと接触していない。層間誘電体アイランド４５０ａは、下部導電性トレース４３０の一部を上部導電性トレース４４０から電気的に絶縁する。いくつかの実装形態では、層間誘電体アイランド４５０ａは、約１μｍから約５μｍの間の厚さを有し得る。

ビア４１０は、層間誘電体アイランド４５０ａが上部導電性トレース４４０を下部導電性トレース４３０から分離する場所を除き、受動デバイス４００にわたって上部導電性トレース４４０と下部導電性トレース４３０との間の電気的接続を提供する。言い換えれば、上部導電性トレース４４０および下部導電性トレース４３０は、それらが層間誘電体アイランド４５０ａによって電気的に絶縁される場所を除いてどこでも十分に接続される。それゆえ、ビア４１０は、上部導電性トレース４４０が下部導電性トレース４３０と接続される場所のどこでも存在する。

ビアが導電性トレース間の電気的相互接続を提供するように実装され得る一方、導電性トレースの一方または両方の幅よりも大きい幅を有する場合、複雑な幾何学的受動デバイスは、粗いプロセス制約を使用して形成され得る。したがって、ビア設計は、ＦＢＥＯＬプロセスフローによる複雑な幾何学的受動デバイスの製造を可能にし得る。これは、パッシベーションプロセスが完了した後、組立供給業者が複雑な幾何学的受動デバイスをパッケージングすることをさらに可能にし得る。そのようなビアを設計するためのプロセスフローは、以下にさらに詳細に説明され得る。

図５は、いくつかの実装形態による、ビア設計を有する、複雑な幾何学的受動デバイスの上面図の一例を示す。複雑な幾何学的受動デバイス５００は、トランスフォーマであり得る。しかしながら、受動デバイス５００は、トランスフォーマに限定されず、他の複雑な幾何形状も含み得ることが理解されよう。断面Ａ−Ａは、上部導電性トレースおよび下部導電性トレースが互いに同一の広がりを有する、受動デバイス５００の一部を示す。断面Ｂ−Ｂは、上部導電性トレースが下部導電性トレースと交差する巻線における受動デバイス５００の一部を示す。

図５Ａ−１〜図５Ａ−５は、図５の断面Ａ−Ａに沿った、複雑な幾何学的受動デバイスを製造する方法を示す断面図の例を示す。図５Ｂ−１〜図５Ｂ−５は、図５の断面Ｂ−Ｂに沿った、複雑な幾何学的受動デバイスを製造する方法を示す断面図の例を示す。図５Ａ−１および図５Ｂ−１では、第１の導電性トレース５３０は、基板５２０の上方に堆積され得る。第１の導電性トレース５３０は、物理気相堆積（ＰＶＤ、たとえばスパッタリング）、プラズマ強化化学蒸着（ＰＥＣＶＤ）、熱化学気相堆積（熱ＣＶＤ）、原子層堆積（ＡＬＤ）、電気めっき、またはスピンコーティングなどの、当技術分野で知られている任意の好適な堆積技法を使用して堆積され得る。第１の導電性トレース５３０は、一連のＢＥＯＬ金属ラインまたは部分を形成するためにパターニングおよびエッチングされ得る。いくつかの実装形態では、第１の導電性トレース５３０は、アルミニウム銅（ＡｌＣｕ）またはアルミニウムシリコン銅（ＡｌＳｉＣｕ）などの、ＡｌまたはＡｌ合金から作製され得る。いくつかの実装形態では、第１の導電性トレース５３０の厚さは、約１μｍから約５μｍの間であり得る。

図５Ａ−２および図５Ｂ−２では、第１の層間誘電体５５０ａは、第１の導電性トレース５３０および基板５２０の上方に堆積され得る。第１の層間誘電体５５０ａは、ＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ、ＡＬＤ、またはスピンコーティングなどの、当技術分野で知られている任意の好適な堆積技法を使用して堆積され得る。層間誘電体層５５０ａの厚さは、第１の導電性トレース５３０の上部表面から測定されるとき、約１μｍから約５μｍの間であり得る。本明細書で説明するように、層間誘電体５５０ａは、限定はしないが、ポリマー絶縁体を含む、任意の好適な誘電体材料を含み得る。いくつかの実装形態では、層間誘電体５５０ａは、ポリイミドまたはＢＣＢを含み得る。

図５Ａ−３および図５Ｂ−３では、層間誘電体５５０ａは、パターニングおよびエッチングされ得る。ビア５１０を形成するために、層間誘電体５５０ａをエッチングすることにより、層間誘電体５５０ａの一部が除去される。典型的には、２つの導電性トレース間の導電性経路を提供するために、層間誘電体内に狭い孔をエッチングすることによって、ビアが形成される。そのようなビアは、導電性トレースの一方または両方の幅よりも小さい幅を有する。ここで、断面Ｂ−Ｂの絶縁された部分を除いて、第１の導電性トレース５３０のまわりのすべてをエッチングすることによって、ビア５１０が形成される。第１の導電性トレース５３０のまわりをエッチングすることによって、第１の導電性トレース５３０の少なくとも上部表面が露出する。層間誘電体５５０ａの一部は、ビア５１０が、導電性トレース５３０および５４０の一方または両方の幅よりも大きい幅を有するようにエッチングされる。実際は、ビア５１０は、断面Ｂ−Ｂの絶縁された部分を除いて第１の導電性トレース５３０の上部表面を囲み得る。したがって、ビア５１０は、厚い金属／厚い誘電体層における粗いプロセス制約のもとで形成され得る。

図５Ａ−４および図５Ｂ−４では、第２の導電性トレース５４０は、第１の導電性トレース５３０の上方に堆積され得る。いくつかの実装形態では、第２の導電性トレース５４０は、本明細書で前に説明したように、当技術分野で知られている任意の好適な技法を使用して堆積され得る。たとえば、第２の導電性トレース５４０は、電気めっきによって堆積され得る。いくつかの実装形態では、図５Ａ−４に示すように、第２の導電性トレース５４０は、第１の導電性トレース５３０の上に直接揃うようにパターニングおよびエッチングされ得る。いくつかの実装形態では、第２の導電性トレース５４０は、一連の銅ＲＤＬラインまたは部分を形成するためにパターニングおよびエッチングされ得る。銅ＲＤＬラインは、トランスフォーマなどの複雑な幾何学的受動デバイスの一部を形成し得る。第２の導電性トレース５４０は、第１の導電性トレース５３０と直接電気的接触するようにビア５１０内に堆積され得る。図５Ｂ−４では、第２の導電性トレース５４０は、残っている層間誘電体５５０ａおよび第１の導電性トレース５３０の上方に堆積され得る。

いくつかの実装形態では、第２の導電性トレース５４０は、Ｃｕの電気めっきによって堆積される。Ｃｕの厚さは、第１の導電性トレース５３０の上部表面から測定されるとき、約５μｍから約１０μｍの間などの、約１μｍよりも大きい可能性がある。しかしながら、第２の導電性トレース５４０は、ＰＶＤによって堆積され、ＡｌまたはＡｌ合金のフォトリソグラフィによってパターニングされ得ることが理解される。

図５Ａ−５および図５Ｂ−５では、第２の層間誘電体５５０ｂは、第２の導電性トレース５４０の上方に堆積される。第２の層間誘電体５５０ｂは、本明細書で前に説明したように、任意の既知の堆積技法を使用して堆積され得る。第２の層間誘電体５５０ｂは、限定はしないが、ポリマー絶縁体を含む、任意の好適な誘電体材料から作製され得る。いくつかの実装形態では、第２の層間誘電体５５０ｂの厚さは、約５μｍなどの、約１μｍから約１０μｍの間であり得る。

図６は、集積受動デバイスを製造する方法の流れ図の一例を示す。追加のプロセスが存在し得ることが理解されよう。たとえば、下部の層または上部の層の堆積は、ＰＶＤ、ＰＥＣＶＤ、熱ＣＶＤ、ＡＬＤ、スピンオンコーティング、および電気めっきなどの、様々な膜堆積プロセスによって実現され得る。所望の導電率を実現するように半導体材料に不純物を添加するために、拡散および注入などのドーピングプロセスが使用され得る。マスク上のパターンを材料層に転写するために、フォトリソグラフィなどのパターニング技法が使用され得る。不要な材料を除去するために、パターニング後に、エッチングプロセスが実行され得る。さらに処理するために、ほぼ平坦な表面をもたらすように、「エッチバック」および化学機械研磨（ＣＭＰ）などの平坦化プロセスが使用され得る。

プロセス６００は、基板が設けられる、ブロック６１０において開始する。本明細書で前に説明したように、基板は、限定はしないが、Ｓｉ、ＳＯＩ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＡｓＰ、ＩｎＰ、ＧａＡｌＡｓ、ＩｎＧａＰ、ＳｉＣ、ＳｉＯ_２、ガラス、および石英基板を含む、半導体材料または絶縁材料から形成され得る。いくつかの実装形態では、基板は、高抵抗値を有するガラス材料であり得る、誘電体層を含むこともできる。この誘電体層は、融解石英、石英、二酸化ケイ素、ケイ酸を含み得る。誘電体層は、窒化ケイ素、シリコンカーバイド、酸窒化ケイ素、セラミック、ガラスセラミック、プラスチック、ポリマー、エポキシなどを含むこともできる。

プロセス６００は、第１の導電性トレースが基板の上方に堆積される、ブロック６２０において継続する。第１の導電性トレースを形成するために、上記で説明した堆積、パターニング、エッチング、および／または平坦化プロセスを含む、様々なプロセスフローが実行され得る。第１の導電性トレースが、集積回路のＢＥＯＬ層に堆積され得る。いくつかの実装形態では、第１の導電性トレースは、Ａｌ、Ｃｕ、Ａｇ、Ｗ、ならびにそれらの合金および組合せを含み得る。

プロセス６００は、第１の層間誘電体が第１の導電性トレースの上方に堆積される、ブロック６３０において継続する。第１の層間誘電体は、導電性トレースを電気的に絶縁するように機能し得る。いくつかの実装形態では、第１の層間誘電体は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯ_ｘＮ_ｙ、ならびにポリイミドおよびＢＣＢなどのポリマー絶縁体を含み得る。

プロセス６００は、１つまたは複数のビアが第１の層間誘電体内に形成される、ブロック６４０において継続する。１つまたは複数のビアが、第１の層間誘電体内の孔であり得る。１つまたは複数のビアは、当技術分野で知られている技法を使用して第１の層間誘電体をパターニングおよびエッチングすることによって形成され得る。１つまたは複数のビアは、第１の層間誘電体内の第１の導電性トレースのまわりにトレンチを形成し得る。いくつかの実装形態では、１つまたは複数のビアは、第１の層間誘電体と接触していない、第１の導電性トレースの一部を囲み得る。

プロセス６００は、第２の導電性トレースが第１の導電性トレースの上方に堆積される、ブロック６５０において継続する。１つまたは複数のビアの幅は、導電性トレースのいずれかよりも大きく、導電性トレース間に電気的接続を提供する。第２の導電性トレースが、第１の層間誘電体内に形成された１つまたは複数のビア内に堆積される。第２の導電性トレースは、第１の層間誘電体が第１の導電性トレースの一部を第２の導電性トレースから電気的に絶縁する場所を除いてどこでも第１の導電性トレースと十分に接続され得る。いくつかの実装形態では、第２の導電性トレースを堆積することは、銅ＲＤＬ層などの厚い金属／厚い誘電体層に関する粗いプロセス条件のもとで起こる。第２の導電性トレースを堆積することにより、インダクタ、トランスフォーマ、または受動フィルタなどの、磁区受動構成要素の一部が形成され得る。いくつかの実装形態では、第２の導電性トレースは、ＣｕもしくはＣｕ合金、ＡｌもしくはＡｌ合金、または他の好適な金属を含み得る。

プロセス６００は、第２の層間誘電体が第２の導電性トレースの上方に堆積される、ブロック６６０において継続する。第２の層間誘電体は、集積回路デバイス内の他の回路からの電気絶縁体として機能し得る。いくつかの実装形態では、第２の層間誘電体は、Ｓｉ_３Ｎ_４、ＳｉＯ_２、ＳｉＯ_ｘＮ_ｙ、ならびにポリイミドおよびＢＣＢなどのポリマー絶縁体を含み得る。いくつかの実装形態では、受動デバイスから集積回路デバイス内の他の構成要素への電気的接続が行われるのを可能にするために、誘電体を通して接触開口部が形成され得る。

図７は、一連の２つの隣接する干渉変調器（ＩＭＯＤ）ディスプレイ要素、またはＩＭＯＤディスプレイデバイスのディスプレイ要素のアレイを示す等角図である。ＩＭＯＤディスプレイデバイスは、１つまたは複数の、ＭＥＭＳなどの干渉ＥＭＳディスプレイ要素を含む。これらのデバイスでは、干渉ＭＥＭＳディスプレイ要素が、明状態または暗状態のいずれかで構成され得る。明（「緩和」、「開」または「オン」など）状態では、ディスプレイ要素は、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」など）状態では、ディスプレイ要素は、入射可視光をほとんど反射しない。ＭＥＭＳディスプレイ要素は、黒および白に加えて、主に、カラーディスプレイを可能にする光の特定の波長において、反射するように構成され得る。いくつかの実装形態では、複数のディスプレイ要素を使用することによって、原色の様々な強度およびグレーの濃淡が実現され得る。

ＩＭＯＤディスプレイデバイスは、行および列に配置され得る、ＩＭＯＤディスプレイ要素のアレイを含み得る。このアレイ内の各ディスプレイ要素は、エアギャップ（光学的ギャップ、キャビティまたは光共振キャビティとも呼ばれる）を形成するために、互いに可変の制御可能な距離に位置する、可動反射層（すなわち、機械層とも呼ばれる可動層）および固定部分反射層（すなわち、固定層）などの、少なくとも反射層と半反射層の対を含み得る。可動反射層は、少なくとも２つの位置の間で移動され得る。たとえば、第１の位置、すなわち緩和位置では、可動反射層は、固定部分反射層から、ある距離に配置され得る。第２の位置、すなわち作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら２つの層から反射する入射光は、可動反射層の位置および入射光の波長に応じて、強め合うようにおよび／または弱め合うように干渉し、各ディスプレイ要素について全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実装形態では、ディスプレイ要素は、作動していないときに反射状態にあり、可視スペクトル内の光を反射させることができ、作動しているときに暗状態にあり、可視範囲内の光を吸収し、および／または弱め合うようにその光を干渉させることができる。ただし、いくつかの他の実装形態では、ＩＭＯＤディスプレイ要素は、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実装形態では、印加電圧の導入により、状態を変更するようにディスプレイ要素が駆動され得る。いくつかの他の実装形態では、印加電荷は、状態を変更するようにディスプレイ要素を駆動することができる。

図７のアレイの図示された部分は、ＩＭＯＤディスプレイ要素１２の形態で、２つの隣接する干渉ＭＥＭＳディスプレイ要素を含む。（図示のような）右側のディスプレイ要素１２では、可動反射層１４は、光学スタック１６の近くの、光学スタック１６に隣接する、または光学スタック１６に接触した作動位置に示されている。右側のディスプレイ要素１２にわたって印加された電圧Ｖ_ｂｉａｓは、移動するのに、可動反射層１４を作動位置に維持するのにも十分である。（図示のような）左側のディスプレイ要素１２では、可動反射層１４は、部分反射層を含む光学スタック１６からの、ある距離（設計パラメータに基づいてあらかじめ決定され得る）における緩和位置に示されている。左側のディスプレイ要素１２にわたって印加された電圧Ｖ_０は、右側のディスプレイ要素１２の位置などの作動位置まで可動反射層１４を作動させるには不十分である。

図７では、ＩＭＯＤディスプレイ要素１２の反射特性が、概して、ＩＭＯＤディスプレイ要素１２に入射する光１３と、左側のディスプレイ要素１２から反射する光１５とを示す矢印を用いて示されている。ディスプレイ要素１２に入射する光１３の大部分は、透明基板２０を通して、光学スタック１６の方に透過され得る。光学スタック１６に入射する光の一部は、光学スタック１６の部分反射層を透過され得、一部は反射され、透明基板２０を通って戻ることになる。光学スタック１６を透過された光１３の一部は、可動反射層１４から反射され得、透明基板２０に向かって（およびそれを通って）戻り得る。光学スタック１６の部分反射層から反射された光と可動反射層１４から反射された光との間の干渉（強め合うおよび／または弱め合う）が、デバイスの視点側または基板側のディスプレイ要素１２から反射される光１５の波長の強度を部分的に決定することになる。いくつかの実装形態では、透明基板２０は、ガラス基板（カラスプレートまたはパネルと呼ばれることもある）であり得る。ガラス基板は、たとえば、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス（登録商標）、または他の好適なガラス材料であるか、または、それらを含み得る。いくつかの実装形態では、ガラス基板は、０．３、０．５、または０．７ミリメートルの厚さを有し得るが、いくつかの実装形態では、ガラス基板は、より厚い（数十ミリメートルなど）か、またはより薄い（０．３ミリメートル未満など）可能性がある。いくつかの実装形態では、ポリカーボネート、アクリル、ポリエチレンテレフタラート（ＰＥＴ）、またはポリエーテルエーテルケトン（ＰＥＥＫ）基板などの、非ガラス基板が使用され得る。そのような実装形態では、非ガラス基板は、０．７ミリメートル未満の厚さを有する可能性があるが、基板は、設計考慮事項に応じてより厚くなり得る。いくつかの実装形態では、金属箔またはステンレス鋼ベースの基板などの不透明基板が使用され得る。たとえば、部分透過性および部分反射性がある、固定反射層および可動層を含む、反転型のＩＭＯＤベースのディスプレイは、図７のディスプレイ要素１２として基板の反対側から見られるように構成され得、不透明基板によってサポートされ得る。

光学スタック１６は、単一の層またはいくつかの層を含むことができる。その層は、電極層、部分反射および部分透過層、ならびに透明な誘電体層のうちの１つまたは複数を含むことができる。いくつかの実装形態では、光学スタック１６は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板２０上に上記の層のうちの１つまたは複数を堆積させることによって作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ（ＩＴＯ）など、様々な材料から形成され得る。部分反射層は、様々な金属（たとえば、クロムおよび／またはモリブデン）、半導体、および誘電体などの、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の１つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実装形態では、光学スタック１６のいくつかの部分は、部分的光吸収体と導電体の両方として機能する、金属または半導体の単一の半透明の厚み部分（ｔｈｉｃｋｎｅｓｓ）を含むことができるが、（たとえば、光学スタック１６の、またはディスプレイ要素の他の構造の）異なる、電気的により伝導性の高い層または部分は、ＩＭＯＤディスプレイ要素間で信号をバス伝達するように機能することができる。光学スタック１６は、１つもしくは複数の導電層または導電性／部分的吸収層をカバーする、１つまたは複数の絶縁層または誘電体層をも含むことができる。

いくつかの実装形態では、光学スタック１６の層のうちの少なくともいくつかは、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実装形態では、アルミニウム（Ａｌ）などの高導電性および高反射性の材料が可動反射層１４のために使用され得、これらのストリップは、ディスプレイデバイスにおける行電極を形成し得る。可動反射層１４は、図示されたポスト１８などのサポートの上部に堆積された列と、ポスト１８間に配置された介在する犠牲材料とを形成するために、（光学スタック１６の行電極に直交する）１つまたは複数の堆積された金属層の一連の平行ストリップとして形成され得る。犠牲材料がエッチング除去されると、画定されたギャップ１９または光キャビティが可動反射層１４と光学スタック１６との間に形成され得る。いくつかの実装形態では、ポスト１８間のスペースは、約１〜１０００μｍであり得、ギャップ１９は、約１０，０００オングストローム（Å）未満であり得る。

いくつかの実装形態では、各ＩＭＯＤディスプレイ要素は、作動状態であろうと、または緩和状態であろうと、固定反射層および可動反射層によって形成されるキャパシタと見なされ得る。電圧が印加されないとき、可動反射層１４は、図７の左側のディスプレイ要素１２によって示されるように、機械的に緩和した状態にとどまり、可動反射層１４と光学スタック１６との間のギャップ１９がある。しかしながら、電位差、すなわち電圧が、選択された行および列のうちの少なくとも１つに印加されたとき、対応するディスプレイ要素における行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、変形し、光学スタック１６の近くにまたはそれに対して移動することができる。光学スタック１６内の誘電体層（図示せず）は、図７の右側の作動ディスプレイ要素１２によって示されるように、短絡を防ぎ、層１４と層１６との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである可能性がある。いくつかの事例では、アレイ中の一連のディスプレイ要素が「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。いくつかの実装形態では、行は「コモン」ラインと呼ばれ得、列は「セグメント」ラインと呼ばれ得るが、逆もまた同様である。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか（「アレイ」）、または、たとえば、互いに一定の位置オフセットを有する、非線形構成で配置され得る（「モザイク」）。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。

図８は、ＩＭＯＤディスプレイ要素の３つの要素×３つの要素のアレイを含む、ＩＭＯＤベースのディスプレイを組み込んだ電子デバイスを示すシステムブロック図である。電子デバイスは、１つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ２１を含む。オペレーティングシステムを実行することに加えて、プロセッサ２１は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または任意の他のソフトウェアアプリケーションを含む、１つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

プロセッサ２１は、アレイドライバ２２と通信するように構成され得る。アレイドライバ２２は、たとえば、ディスプレイアレイまたはパネル３０に信号を与える、行ドライバ回路２４と列ドライバ回路２６とを含むことができる。図８には、図７に示したＩＭＯＤディスプレイデバイスの断面が線１−１によって示されている。図８は、明快のためにＩＭＯＤディスプレイ要素の３×３アレイを示しているが、ディスプレイアレイ３０は、極めて多数のＩＭＯＤディスプレイ要素を含んでいることがあり、列におけるＩＭＯＤディスプレイ要素の数とは異なる数のＩＭＯＤディスプレイ要素を行において有し得るが、その逆も同様である。

図９Ａおよび図９Ｂは、ＥＭＳ要素およびバックプレート９２のアレイ３６を含む、ＥＭＳパッケージ９１の一部の概略分解部分斜視図である。図９Ａは、バックプレート９２のいくつかの部分をわかりやすく示すためにバックプレート９２の２隅を切り取って示されているが、図９Ｂは、隅を切り取らずに示されている。ＥＭＳアレイ３６は、基板２０、支持ポスト１８、および可動層１４を含み得る。いくつかの実装形態では、ＥＭＳアレイ３６は、透明基板上の１つまたは複数の光学スタック部分１６を有するＩＭＯＤディスプレイ要素のアレイを含むことができ、可動層１４は、可動反射層として実装され得る。

バックプレート９２は、本質的に平坦であるか、または少なくとも１つの起伏のある表面を有することができる（たとえば、バックプレート９２は、陥凹部および／または突起部を有するように形成され得る）。バックプレート９２は、透明または不透明、導電性または絶縁性の任意の好適な材料から作ることができる。バックプレート９２の好適な材料には、限定はしないが、ガラス、プラスチック、セラミック、ポリマー、積層板、金属、金属箔、コバール、およびめっきされたコバールがある。

図９Ａおよび図９Ｂに示されているように、バックプレート９２は、バックプレート９２内に部分的にまたは全体的に埋め込まれ得る、１つまたは複数のバックプレート構成要素９４ａおよび９４ｂを含み得る。図９Ａでわかるように、バックプレート構成要素９４ａは、バックプレート９２に埋め込まれている。図９Ａおよび図９Ｂでわかるように、バックプレート構成要素９４ｂは、バックプレート９２の表面に形成された陥凹部９３内に配設される。いくつかの実装形態では、バックプレート構成要素９４ａおよび／または９４ｂは、バックプレート９２の表面から突き出る可能性がある。バックプレート構成要素９４ｂは、基板２０に面するバックプレート９２の側面に配設されるが、他の実装形態では、バックプレート構成要素は、バックプレート９２の反対側に配設され得る。

バックプレート構成要素９４ａおよび／または９４ｂは、トランジスタ、キャパシタ、インダクタ、抵抗器、ダイオード、スイッチ、および／またはパッケージングされた標準または個別の集積回路（ＩＣ）などのＩＣなどの、１つまたは複数の能動電気構成要素または受動電気構成要素を含み得る。様々な実装形態で使用され得るバックプレート構成要素の他の例には、アンテナ、電池、および電気的、接触式、光学的、もしくは化学的なセンサなどのセンサ、または薄膜堆積デバイスがある。

いくつかの実装形態では、バックプレート構成要素９４ａおよび／または９４ｂは、ＥＭＳアレイ３６の一部と電気的に連通している可能性がある。トレース、バンプ、支柱、またはビアなどの導電性構造物は、バックプレート９２または基板２０のうちの一方または両方に形成され、互いに、または他の導電性構成要素と接触して、ＥＭＳアレイ３６とバックプレート構成要素９４ａおよび／または９４ｂとの間に電気的接続部を形成することができる。たとえば、図９Ｂは、ＥＭＳアレイ３６内の可動層１４から上方に延在する電気接点９８と揃えられ得るバックプレート９２上の１つまたは複数の導電性ビア９６を含む。いくつかの実装形態では、バックプレート９２は、ＥＭＳアレイ３６の他の構成要素からバックプレート構成要素９４ａおよび／または９４ｂを電気的に絶縁する１つまたは複数の絶縁層を含み得る。バックプレート９２が蒸気透過性材料から形成されるいくつかの実装形態では、バックプレート９２の内面は、防湿材（図示せず）でコーティングされ得る。

バックプレート構成要素９４ａおよび９４ｂは、ＥＭＳパッケージ９１に入る可能性のある水分を吸収する働きをする１つまたは複数の乾燥剤を含み得る。いくつかの実装形態では、乾燥剤（または吸着体などの他の水分吸収材料）は、任意の他のバックプレート構成要素とは別に、たとえば、バックプレート９２（またはその中に形成されている陥凹部内）に接着剤で装着されているシートとして設けられ得る。代替として、乾燥剤は、バックプレート９２に一体化され得る。いくつかの他の実装形態では、乾燥剤は、たとえば、吹き付け塗装、スクリーン印刷、または任意の他の好適な方法によって、他のバックプレート構成要素上に直接または間接的に施され得る。

いくつかの実装形態では、ＥＭＳアレイ３６および／またはバックプレート９２は、バックプレート構成要素とディスプレイ要素との間に、ある距離を維持し、それにより、これらの構成要素間の機械的干渉を防ぐための機械的スタンドオフ９７を含むことができる。図９Ａおよび図９Ｂに示されている実装形態では、機械的スタンドオフ９７は、ＥＭＳアレイ３６の支持ポスト１８と位置を揃えてバックプレート９２から突き出ているポストとして形成される。代替的に、またはそれに加えて、レールまたはポストなどの、機械的スタンドオフは、ＥＭＳパッケージ９１の縁に沿って設けることができる。

図９Ａおよび図９Ｂには例示されていないが、ＥＭＳアレイ３６を部分的に、または完全に取り囲むシールを設けることができる。バックプレート９２および基板２０とともに、シールはＥＭＳアレイ３６を囲む保護キャビティを形成することができる。シールは、従来のエポキシベースの接着剤などの、半気密シールとすることができる。いくつかの他の実装形態では、シールは、薄膜金属溶接材またはガラスフリットなどの、気密シールとすることができる。いくつかの他の実装形態では、シールの材料として、ポリイソブチレン（ＰＩＢ）、ポリウレタン、液体スピンオンガラス、ハンダ、ポリマー、プラスチック、または他の材料が挙げられる。いくつかの実装形態では、機械的スタンドオフを形成するために、強化封止材が使用され得る。

代替的実装形態では、シールリングは、バックプレート９２または基板２０の一方または両方のいずれかの延長部を含み得る。たとえば、シールリングは、バックプレート９２の機械的延長部（図示せず）を含み得る。いくつかの実装形態では、シールリングは、Ｏリングまたは他の環状部材などの、個別部材を含むことができる。

いくつかの実装形態では、ＥＭＳアレイ３６およびバックプレート９２は、互いに取り付けるかまたは結合する前に別々に形成される。たとえば、基板２０の縁は、上記で説明したように、バックプレート９２の縁に取り付けられるか、または封止され得る。代替として、ＥＭＳアレイ３６およびバックプレート９２は、ＥＭＳパッケージ９１として互いに形成および接合され得る。いくつかの他の実装形態では、ＥＭＳパッケージ９１は、堆積によりＥＭＳアレイ３６の上方にバックプレート９２の構成要素を形成するなどの、任意の他の好適な方法で作製され得る。

図１０Ａおよび図１０Ｂは、複数のＩＭＯＤディスプレイ要素を含むディスプレイデバイス４０を示すシステムブロック図である。ディスプレイデバイス４０は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス４０の同じ構成要素またはその若干異なる形態はまた、テレビ、コンピュータ、タブレット、電子リーダー、ハンドヘルドデバイス、およびポータブルメディアデバイスなどの、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカ４５と、入力デバイス４８と、マイクロフォン４６とを含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから作製され得る。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含む、他の取外し可能な部分と交換され得る、取外し可能な部分（図示せず）を含み得る。

ディスプレイ３０は、本明細書で説明するように、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、またはＴＦＴ ＬＣＤなど、フラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。加えて、ディスプレイ３０は、本明細書で説明するように、ＩＭＯＤベースのディスプレイを含み得る。

ディスプレイデバイス４０の構成要素は、図１０Ａに概略的に示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス４０はネットワークインターフェース２７を含んでおり、ネットワークインターフェース２７はアンテナ４３を含んでおり、アンテナ４３はトランシーバ４７に結合され得る。ネットワークインターフェース２７は、ディスプレイデバイス４０に表示されることのある画像データのソースであり得る。したがって、ネットワークインターフェース２７は、画像ソースモジュールの一例であるが、プロセッサ２１および入力デバイス４８も、画像ソースモジュールの働きをすることができる。トランシーバ４７はプロセッサ２１に接続され、プロセッサ２１は調整ハードウェア５２に接続される。調整ハードウェア５２は、（信号をフィルタリングするか、または別の方法で操作するなど）信号を調整するように構成され得る。調整ハードウェア５２は、スピーカ４５およびマイクロフォン４６に接続され得る。プロセッサ２１は、入力デバイス４８およびドライバコントローラ２９にも接続され得る。ドライバコントローラ２９は、フレームバッファ２８およびアレイドライバ２２に結合されてよく、アレイドライバ２２は、次いでディスプレイアレイ３０に結合され得る。図１０Ａに明示されていない要素を含む、ディスプレイデバイス４０における１つまたは複数の要素は、メモリデバイスとして機能するように構成され、プロセッサ２１と通信するように構成され得る。いくつかの実装形態では、電源５０は、特定のディスプレイデバイス４０の設計における実質的にすべての構成要素に電力を提供することができる。

ネットワークインターフェース２７は、ディスプレイデバイス４０がネットワークを介して１つまたは複数のデバイスと通信することができるように、アンテナ４３とトランシーバ４７とを含む。ネットワークインターフェース２７はまた、たとえば、プロセッサ２１のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ４３は、信号を送信および受信することができる。いくつかの実装形態では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、もしくは（ｇ）を含むＩＥＥＥ１６．１１規格、またはＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎを含むＩＥＥＥ８０２．１１規格、およびそれらのさらなる実装形態に従って、ＲＦ信号を送信および受信する。いくつかの他の実装形態では、アンテナ４３は、Ｂｌｕｅｔｏｏｔｈ（登録商標）規格に従ってＲＦ信号を送信および受信する。セルラー電話の場合、アンテナ４３は、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））、ＧＳＭ（登録商標）／汎用パケット無線サービス（ＧＰＲＳ：Ｇｅｎｅｒａｌ Ｐａｃｋｅｔ Ｒａｄｉｏ Ｓｅｒｖｉｃｅ）、拡張データＧＳＭ（登録商標）環境（ＥＤＧＥ：Ｅｎｈａｎｃｅｄ Ｄａｔａ ＧＳＭ（登録商標） Ｅｎｖｉｒｏｎｍｅｎｔ）、地上基盤無線（ＴＥＴＲＡ：Ｔｅｒｒｅｓｔｒｉａｌ Ｔｒｕｎｋｅｄ Ｒａｄｉｏ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、１ｘＥＶ−ＤＯ、ＥＶ−ＤＯ Ｒｅｖ Ａ、ＥＶ−ＤＯ Ｒｅｖ Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋：Ｅｖｏｌｖｅｄ Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）、ＡＭＰＳ、または３Ｇ、４Ｇもしくは５Ｇ技術を利用するシステムなど、ワイヤレスネットワーク内で通信するために使用される他の既知の信号を受信するように設計され得る。トランシーバ４７は、アンテナ４３から受信された信号を、プロセッサ２１によって受信でき、さらにプロセッサ２１によって操作できるように前処理することができる。トランシーバ４７はまた、プロセッサ２１から受信された信号を、アンテナ４３を介してディスプレイデバイス４０から送信できるように処理することができる。

いくつかの実装形態では、トランシーバ４７は受信機によって置き換えられ得る。さらに、いくつかの実装形態では、ネットワークインターフェース２７は、プロセッサ２１に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ２１は、ディスプレイデバイス４０の全体的な動作を制御することができる。プロセッサ２１は、圧縮された画像データなどのデータを、ネットワークインターフェース２７または画像ソースから受信し、そのデータを生の画像データへ、または生の画像データに素早く変換できるフォーマットへと処理する。プロセッサ２１は、処理されたデータをドライバコントローラ２９に、または記憶のためにフレームバッファ２８に送ることができる。生データは、通常、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。

プロセッサ２１は、ディスプレイデバイス４０の動作を制御するためのマイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカ４５に信号を送信し、マイクロフォン４６から信号を受信するための増幅器およびフィルタを含み得る。調整ハードウェア５２は、ディスプレイデバイス４０内の個別構成要素であり得、またはプロセッサ２１もしくは他の構成要素内に組み込まれ得る。

ドライバコントローラ２９は、プロセッサ２１によって生成された生画像データをプロセッサ２１から直接、またはフレームバッファ２８から取ることができ、アレイドライバ２２への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ２９は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ３０にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ２９は、フォーマットされた情報をアレイドライバ２２に送る。ＬＣＤコントローラなどのドライバコントローラ２９は、しばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ２１中に埋め込まれるか、ソフトウェアとしてプロセッサ２１中に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化され得る。

アレイドライバ２２は、フォーマットされた情報をドライバコントローラ２９から受信することができ、ビデオデータを、ディスプレイ要素のディスプレイのｘ−ｙマトリクスから来る数百、場合によっては数千（またはそれよりも多く）のリード線（ｌｅａｄ）に１秒当たり多数回適用される波形の並列セットに再フォーマットすることができる。

いくつかの実装形態では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明するディスプレイのタイプのいずれにも適している。たとえば、ドライバコントローラ２９は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ（ＩＭＯＤディスプレイ要素コントローラなど）であり得る。加えて、アレイドライバ２２は、従来のドライバまたは双安定ディスプレイドライバ（ＩＭＯＤディスプレイ要素ドライバなど）であり得る。さらに、ディスプレイアレイ３０は、従来のディスプレイアレイまたは双安定ディスプレイアレイ（ＩＭＯＤディスプレイ要素のアレイを含むディスプレイなど）であり得る。いくつかの実装形態では、ドライバコントローラ２９は、アレイドライバ２２と一体化され得る。そのような実装形態は、高集積システム、たとえば、モバイルフォン、ポータブル電子デバイス、ウォッチまたは小面積ディスプレイにおいて、有用であることがある。

いくつかの実装形態では、入力デバイス４８は、たとえば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように構成され得る。入力デバイス４８は、ＱＷＥＲＴＹキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ３０と一体化されたタッチセンシティブスクリーン、または感圧膜もしくは感熱膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成され得る。いくつかの実装形態では、ディスプレイデバイス４０の動作を制御するために、マイクロフォン４６を介したボイスコマンドが使用され得る。

電源５０は、様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源５０は、ニッケルカドミウムバッテリまたはリチウムイオンバッテリなどの充電式バッテリとすることができる。充電式バッテリを使用する実装形態では、充電式バッテリは、たとえば、壁コンセントあるいは光起電性デバイスまたはアレイから来る電力を使用して充電可能であり得る。代替的には、充電式バッテリは、ワイヤレス充電可能とすることができる。電源５０はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池とすることもできる。電源５０はまた、壁コンセントから電力を受け取るように構成することもできる。

いくつかの実装形態では、制御プログラマビリティがドライバコントローラ２９中に存在し、ドライバコントローラ２９は、電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実装形態では、制御プログラマビリティがアレイドライバ２２中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。

本明細書で使用する、アイテムのリスト「のうちの少なくとも１つ」を指すフレーズは、単一の部材を含む、これらのアイテムの任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃをカバーすることが意図される。

本明細書で開示する実装形態に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示されてきた。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサは、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成などのコンピューティングデバイスの組合せとして実施することもできる。いくつかの実装形態では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。

１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実装形態は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして実施され得る。

本開示で説明した実装形態への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用され得る。したがって、特許請求の範囲は、本明細書で示した実装形態に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与えられるべきである。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、たとえば、実施されたＩＭＯＤディスプレイ要素の適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。

また、別個の実装形態に関して本明細書で説明されたいくつかの特徴は、単一の実装形態において組合せで実施され得る。また、逆に、単一の実装形態に関して説明した様々な特徴は、複数の実装形態において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果を達成するために、示される特定の順序でまたは順番に実行される必要がないこと、またはすべての例示される動作が実行される必要があるとは限らないことは、当業者は容易に認識されよう。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。

１２ ＩＭＯＤディスプレイ要素
１４ 可動反射層
１６ 光学スタック
１８ ポスト
２０ 基板
２１ プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインターフェース
２８ フレームバッファ
２９ ドライバコントローラ
３０ ディスプレイアレイ
３６ ＥＭＳアレイ
４０ ディスプレイデバイス
４１ ハウジング
４３ アンテナ
４５ スピーカ
４６ マイクロフォン
４７ トランシーバ
４８ 入力デバイス
５０ 電源
５２ 調整ハードウェア
９１ ＥＭＳパッケージ
９２ バックプレート
９３ 陥凹部
９４ａ バックプレート構成要素
９４ｂ バックプレート構成要素
９７ 機械的スタンドオフ
９８ 電気接点
１００ 受動デバイス
１１０ ビア
１２０ 基板
１３０ 下部導電性トレース
１４０ 上部導電性トレース
１５０ 層間誘電体
２００ 受動デバイス
２１０ ビア
２２０ 基板
２３０ 下部導電性トレース
２４０ 上部導電性トレース
２５０ 層間誘電体
３００ 受動デバイス
３１０ ビア
３２０ 基板
３３０ 下部導電性トレース
３４０ 上部導電性トレース
３５０ 層間誘電体
４００ 受動デバイス
４１０ ビア
４２０ 基板
４３０ 下部導電性トレース
４４０ 上部導電性トレース
４５０ 層間誘電体
４５０ａ 下部層間誘電体
４５０ｂ 上部層間誘電体
５００ 受動デバイス
５１０ ビア
５２０ 基板
５３０ 第１の導電性トレース
５４０ 第２の導電性トレース
５５０ａ 第１の層間誘電体
５５０ｂ 第２の層間誘電体

Claims (33)

1. 集積受動デバイスであって、
   基板と、
   前記基板の上の第１の導電性トレースと、
   前記第１の導電性トレースの上方の第２の導電性トレースと、
   前記第１の導電性トレースの一部と前記第２の導電性トレースとの間に配設された層間誘電体であって、その中に形成された１つまたは複数のビアを有し、前記ビアのうちの一つの幅は、前記導電性トレースのうちの少なくとも１つの幅よりも大きく、両者の幅は前記デバイスの横方向寸法に沿って測定されたものであり、前記１つまたは複数のビアは、前記導電性トレース間の電気的接続を提供する、層間誘電体と
   を含む、集積受動デバイス。
2. 前記ビアのうちの前記一つの前記幅は、前記導電性トレースの縁部を越えて横方向に延在する、請求項１に記載のデバイス。
3. 前記第２の導電性トレースは銅を含む、請求項１に記載のデバイス。
4. 前記第２の導電性トレースの厚さは、約１μｍよりも大きい、請求項１に記載のデバイス。
5. 前記層間誘電体の厚さは、約１μｍから約５μｍの間である、請求項１に記載のデバイス。
6. 前記第２の導電性トレースは、磁区受動構成要素の一部を形成する、請求項１に記載のデバイス。
7. 前記磁区受動構成要素は、インダクタ、トランスフォーマ、および受動フィルタのうちの１つである、請求項６に記載のデバイス。
8. 前記第２の導電性トレースは、前記層間誘電体と接触していない、前記第１の導電性トレースの少なくとも一部の直接上にあり、それと接触している、請求項１に記載のデバイス。
9. 前記ビアのうちの前記一つの前記幅は、前記導電性トレースのうちの前記少なくとも１つの前記幅の５倍よりも大きい、請求項１に記載のデバイス。
10. 前記第１の導電性トレースは、少なくともアルミニウムまたはアルミニウム合金を含む、請求項１に記載のデバイス。
11. 前記第２の導電性トレースの上方に第２の層間誘電体をさらに含む、請求項１に記載のデバイス。
12. ディスプレイと、
    前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
    前記プロセッサと通信するように構成されたメモリデバイスと
    をさらに含む、請求項１に記載のデバイス。
13. 少なくとも１つの信号を前記ディスプレイに送るように構成されたドライバ回路と、
    前記画像データの少なくとも一部を前記ドライバ回路に送るように構成されたコントローラと
    をさらに含む、請求項１２に記載のデバイス。
14. 前記画像データを前記プロセッサに送るように構成された画像ソースモジュールであって、受信機、トランシーバ、および送信機のうちの少なくとも１つを含む画像ソースモジュール
    をさらに含む、請求項１２に記載のデバイス。
15. 入力データを受信し、前記プロセッサに前記入力データを通信するように構成された入力デバイス
    をさらに含む、請求項１２に記載のデバイス。
16. 集積受動デバイスであって、
    基板と、
    前記基板の上方に位置する、電気を伝導するための第１の伝導手段と、
    前記第１の伝導手段の上方に位置する、電気を伝導するための第２の伝導手段と、
    前記第１の伝導手段の一部と前記第２の伝導手段との間に位置する、前記第１の伝導手段と前記第２の伝導手段とを電気的に絶縁するための電気絶縁手段と、
    前記電気絶縁手段中で前記第１の伝導手段と前記第２の伝導手段との間の電気的接続を提供するための手段であって、前記伝導手段のうちの少なくとも一つの幅より大きい幅を有しており、両者の幅は前記孔があるところでの前記デバイスの横方向寸法に沿って測定されたものである、電気的接続を提供するための手段と
    を含む、集積受動デバイス。
17. 前記電気的接続を提供するための手段の幅は、前記伝導手段の縁部を越えて横方向に延在する、請求項１６に記載のデバイス。
18. 前記第２の伝導手段は銅を含む、請求項１６に記載のデバイス。
19. 前記第２の伝導手段の厚さは、約１μｍよりも大きい、請求項１６に記載のデバイス。
20. 前記第２の伝導手段は、磁区受動構成要素の一部を形成する、請求項１６に記載のデバイス。
21. 前記第２の伝導手段の上方に電気的絶縁を提供するための第２の手段をさらに含む、請求項１６に記載のデバイス。
22. 集積受動デバイスを製造する方法であって、
    基板を設けるステップと、
    前記基板の上方に第１の導電性トレースを堆積させるステップと、
    前記第１の導電性トレースの上方に第１の層間誘電体を堆積させるステップと、
    前記第１の層間誘電体中に１つまたは複数のビアを形成するステップと、
    前記第１の導電性トレースの上方に第２の導電性トレースを堆積させるステップであって、前記ビアのうちの一つの幅は、前記導電性トレースのうちの少なくとも１つの幅よりも大きく、前記１つまたは複数のビアは、前記導電性トレース間の電気的接続を提供し、両者の幅は前記孔が形成されるところでの前記デバイスの横方向寸法に沿って測定されたものである、ステップと、
    前記第２の導電性トレースの上方に第２の層間誘電体を堆積させるステップと
    を含む、集積受動デバイスを製造する方法。
23. 前記１つまたは複数のビアを形成するステップは、前記第１の導電性トレースの一部を露出させるために前記第１の層間誘電体をエッチングするステップを含む、請求項２２に記載の方法。
24. 前記第１の層間誘電体をエッチングするステップは、前記第１の導電性トレースと前記第２の導電性トレースとの間の前記第１の層間誘電体の１つまたは複数の残っている部分を除いて前記第１の層間誘電体の前記一部を除去するステップを含み、前記第１の層間誘電体の前記１つまたは複数の残っている部分は、前記第１の導電性トレースの一部を前記第２の導電性トレースから電気的に絶縁する、請求項２３に記載の方法。
25. 前記ビアのうちの前記一つの前記幅は、前記導電性トレースの縁部を越えて横方向に延在する、請求項２２に記載の方法。
26. 前記第２の導電性トレースを堆積させるステップは、前記第１の導電性トレースの上方に銅を電気めっきするステップを含む、請求項２２に記載の方法。
27. 前記第２の層間誘電体は、前記第２の導電性トレースの上部表面から測定されるとき、約１μｍから約１５μｍの間の厚さを有する誘電体材料を含む、請求項２２に記載の方法。
28. 前記第２の導電性トレースは、約１μｍよりも大きい厚さを有する導電性材料を含む、請求項２２に記載の方法。
29. 前記第２の導電性トレースおよび前記第２の層間誘電体を堆積させるステップは、粗いプロセス制御制約のもとで起こる、請求項２２に記載の方法。
30. 前記第２の導電性トレースおよび前記第２の層間誘電体を堆積させるステップは、ファーバックエンドオブライン（ＦＢＥＯＬ）プロセスにおいて起こる、請求項２９に記載の方法。
31. 前記第１の導電性トレースを堆積させるステップは、前記基板の上方に少なくともアルミニウムまたはアルミニウム合金を堆積させるステップを含む、請求項２２に記載の方法。
32. 前記第２の導電性トレースは、磁区受動構成要素の一部を形成する、請求項２２に記載の方法。
33. 前記磁区受動構成要素は、インダクタ、トランスフォーマ、または受動フィルタのうちの１つである、請求項３２に記載の方法。

Images