JP2006121100A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2006121100A JP2006121100A JP2005342351A JP2005342351A JP2006121100A JP 2006121100 A JP2006121100 A JP 2006121100A JP 2005342351 A JP2005342351 A JP 2005342351A JP 2005342351 A JP2005342351 A JP 2005342351A JP 2006121100 A JP2006121100 A JP 2006121100A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- spiral inductor
- electronic device
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】電子回路が形成されると共に表面に無機絶縁層41が形成された基板11と、無機絶縁層41上に形成された第1の絶縁膜42,43と、この第1の絶縁膜42,43上に形成された配線により構成されるインダクタ20と、前記第1の絶縁膜42,43上にインダクタ20を覆うよう形成された第2の絶縁膜45とを有する電子装置であって、前記第1の絶縁膜42,43の厚さを9μm以上とし、かつ、前記第2の絶縁膜45の厚さを55μm以上とする。
【選択図】図16
Description
電子回路が形成されると共に、表面に無機絶縁層が形成された基板と、
前記無機絶縁層上に形成された第1の絶縁膜と、
該第1の絶縁膜上に形成された配線により構成されるインダクタと、
該第1の絶縁膜上に前記インダクタを覆うよう形成された第2の絶縁膜とを有する電子装置であって、
前記第1の絶縁膜の厚さを9μm以上とし、かつ、前記第2の絶縁膜の厚さを55μm以上としたことを特徴とするものである。
請求項1記載の電子装置において、
前記第1の絶縁膜を、ポリイミドまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とするものである。
請求項1または2記載の電子装置において、
前記第1の絶縁膜を複数の絶縁層を積層した多層構造とすると共に、前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第1の絶縁膜を構成する各絶縁層に形成される層間配線が設けられる孔の直径寸法が、前記基板に対して上層となる程小さくなるよう構成し、
かつ、少なくとも最上位置に位置する絶縁層が前記無機絶縁層を覆う構成としたことを特徴とするものである。
請求項1乃至3のいずれか1項に記載の電子装置において、
前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第1の絶縁膜に形成される前記層間配線が設けられる孔の直径寸法が、前記無機絶縁層に形成される前記層間配線が設けられる孔の直径寸法よりも小さくなるよう構成し、
かつ、前記第1の絶縁膜が前記無機絶縁層を覆う構成としたことを特徴とするものである。
請求項4記載の電子装置において、
前記第1の絶縁膜に形成される層間配線が設けられる孔の直径寸法を20〜50μmとしたことを特徴とするものである。
この際、ビア48(層間配線)となる導電金属膜が形成される孔の表面は、即ち被覆部43Bの表面は滑らかな傾斜面となるため、この被覆部43Bにビア48を形成してもビア48の内部に応力が残留することを防止できる(階段状の場合には、角部に応力が発生する)。従って、ビア48に亀裂等が生じることはなく、半導体装置10Gの信頼性を高めることができる。また、被覆部43Bの表面は滑らかなテーパ面となるため、ビア48となる金属膜を孔内に確実に形成することができる。
(付記1) 電子回路が形成されると共に、表面に無機絶縁層が形成された基板と、
前記無機絶縁層上に形成された第1の絶縁膜と、
該第1の絶縁膜上に形成された配線により構成されるインダクタと、
該第1の絶縁膜上に前記インダクタを覆うよう形成された第2の絶縁膜とを有する電子装置であって、
前記第1の絶縁膜の厚さを9μm以上とし、かつ、前記第2の絶縁膜の厚さを55μm以上としたことを特徴とする電子装置。
(付記2) 付記1記載の電子装置において、
前記基板として半導体基板を用いたことを特徴とする付記1記載の電子装置。
(付記3) 付記1または2記載の電子装置において、
前記第1の絶縁膜を、ポリイミドまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とする電子装置。
(付記4) 付記1乃至3のいずれか1項に記載の電子装置において、
前記第2の絶縁膜を、エポキシまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とする電子装置。
(付記5) 付記1乃至4のいずれか1項に記載の電子装置において、
前記第1の絶縁膜を、単層構造としたことを特徴とする電子装置。
(付記6) 付記1乃至4のいずれか1項に記載の電子装置において、
前記第1の絶縁膜を、多層構造としたことを特徴とする電子装置。
(付記7) 付記6記載の電子装置において、
前記第1の絶縁膜を、複数種類の有機絶縁材よりなる層を積層して多層構造としたことを特徴とする電子装置。
(付記8) 付記1乃至4のいずれか1項に記載の電子装置において、
前記第1の絶縁膜を複数の絶縁層を積層した多層構造とすると共に、前記基板に形成された電極と前記インダクタとをビアにより接続する構成とし、
かつ、前記第1の絶縁膜を構成する各絶縁層に形成されるビア孔の直径寸法が、前記基板に対して上層となる程小さくなるよう構成し、
かつ、少なくとも最上位置に位置する絶縁層が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。
(付記9) 付記1乃至4のいずれか1項に記載の電子装置において、
前記基板に形成された電極と前記インダクタとをビアにより接続する構成とし、
かつ、前記第1の絶縁膜に形成されるビア孔の直径寸法が、前記無機絶縁層に形成されるビア孔の直径寸法よりも小さくなるよう構成し、
かつ、前記第1の絶縁膜が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。
(付記10) 付記9記載の電子装置において、
前記第1の絶縁膜に形成されるビア孔の直径寸法を20〜50μmとしたことを特徴とする電子装置。
(付記11) 付記1乃至10のいずれか1項に記載の電子装置において、
外部接続端子と前記配線とを接続する配線ポストを設け、
かつ、前記第2の絶縁膜の厚さが前記配線ポストの高さにより規定される構成としたことを特徴とする電子装置。
11 基板
12 電子回路
13 絶縁膜層
14 配線層
15 ポリイミド層
15A 第1のポリイミド層
15B 第2のポリイミド層
16 再配線層
17 封止樹脂層
19 ポスト
20 スパイラルインダクタ
20A 第1のスパイラルインダクタ
20B 第2のスパイラルインダクタ
20C 第3のスパイラルインダクタ
21 ポスト
23 分離層
27 アンテナ
30 シールド層
41 無機絶縁層
41A,42A,43A 開口部
42 第1のポリイミド層
43 第2のポリイミド層
43B 被覆部
44 第1の有機絶縁膜
45 第2の有機絶縁膜
48 ビア
49 外部電極
50 スパイラルインダクタ
51 外側端部
52 内側端部
53 引き出し配線
54 中心点
Claims (5)
- 電子回路が形成されると共に、表面に無機絶縁層が形成された基板と、
前記無機絶縁層上に形成された第1の絶縁膜と、
該第1の絶縁膜上に形成された配線により構成されるインダクタと、
該第1の絶縁膜上に前記インダクタを覆うよう形成された第2の絶縁膜とを有する電子装置であって、
前記第1の絶縁膜の厚さを9μm以上とし、かつ、前記第2の絶縁膜の厚さを55μm以上としたことを特徴とする電子装置。 - 請求項1記載の電子装置において、
前記第1の絶縁膜を、ポリイミドまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とする電子装置。 - 請求項1または2記載の電子装置において、
前記第1の絶縁膜を複数の絶縁層を積層した多層構造とすると共に、前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第1の絶縁膜を構成する各絶縁層に形成される層間配線が設けられる孔の直径寸法が、前記基板に対して上層となる程小さくなるよう構成し、
かつ、少なくとも最上位置に位置する絶縁層が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。 - 請求項1乃至3のいずれか1項に記載の電子装置において、
前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第1の絶縁膜に形成される層間配線が設けられる孔の直径寸法が、前記無機絶縁層に形成されるビア孔の直径寸法よりも小さくなるよう構成し、
かつ、前記第1の絶縁膜が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。 - 請求項4記載の電子装置において、
前記第1の絶縁膜に形成される層間配線が設けられる孔の直径寸法を20〜50μmとしたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005342351A JP4328761B2 (ja) | 2001-12-14 | 2005-11-28 | 電子装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001381325 | 2001-12-14 | ||
JP2005342351A JP4328761B2 (ja) | 2001-12-14 | 2005-11-28 | 電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002307429A Division JP3792635B2 (ja) | 2001-12-14 | 2002-10-22 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006121100A true JP2006121100A (ja) | 2006-05-11 |
JP4328761B2 JP4328761B2 (ja) | 2009-09-09 |
Family
ID=36538618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005342351A Expired - Fee Related JP4328761B2 (ja) | 2001-12-14 | 2005-11-28 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4328761B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219819A (ja) * | 2012-07-30 | 2016-12-22 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 集積受動デバイス及び集積受動デバイスを製造する方法 |
KR20220065637A (ko) * | 2020-11-13 | 2022-05-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 이중 층 인덕터 구조물을 포함하는 유기 인터포저 및 이를 형성하는 방법들 |
-
2005
- 2005-11-28 JP JP2005342351A patent/JP4328761B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219819A (ja) * | 2012-07-30 | 2016-12-22 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 集積受動デバイス及び集積受動デバイスを製造する方法 |
KR20220065637A (ko) * | 2020-11-13 | 2022-05-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 이중 층 인덕터 구조물을 포함하는 유기 인터포저 및 이를 형성하는 방법들 |
KR102503509B1 (ko) * | 2020-11-13 | 2023-02-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 이중 층 인덕터 구조물을 포함하는 유기 인터포저 및 이를 형성하는 방법들 |
US11769741B2 (en) | 2020-11-13 | 2023-09-26 | Taiwan Semiconductor Manufacturing Company Limited | Organic interposer including a dual-layer inductor structure and methods of forming the same |
Also Published As
Publication number | Publication date |
---|---|
JP4328761B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3792635B2 (ja) | 電子装置 | |
KR100917508B1 (ko) | 고주파 모듈 기판 장치 | |
US6998710B2 (en) | High-frequency device | |
US8299572B2 (en) | Semiconductor die with backside passive device integration | |
US7978031B2 (en) | High frequency module provided with power amplifier | |
US7859383B2 (en) | Spiral inductor with multi-trace structure | |
US7312685B1 (en) | Symmetrical inductor | |
US8253523B2 (en) | Spiral inductor device | |
WO2010050091A1 (ja) | 半導体装置 | |
US7724116B2 (en) | Symmetrical inductor | |
KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
JP2004214561A (ja) | 半導体装置及びその製造方法 | |
JP2002299496A (ja) | 半導体装置及びその製造方法 | |
JP4328761B2 (ja) | 電子装置 | |
WO2010100845A1 (ja) | 半導体チップ及び半導体装置 | |
US20210329773A1 (en) | Integrated passive component | |
WO2018008422A1 (ja) | Esd保護機能付きインダクタ | |
JP4507508B2 (ja) | インダクタ装置およびその製造方法 | |
JP2009038203A (ja) | 半導体装置 | |
JP2008078184A (ja) | 高周波チップ搭載用多層配線板および高周波回路モジュール | |
TW202129902A (zh) | 晶粒上靜電放電保護 | |
JP5374808B2 (ja) | 可変受動デバイス及びこれを用いた半導体装置 | |
US7696630B2 (en) | Semiconductor device | |
JP4211717B2 (ja) | 半導体装置 | |
CN117559938A (zh) | 一种双工器、多工器和通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |