JP2006292819A - 表示装置 - Google Patents

Abstract

【課題】メモリ性を有して頻繁に書き換える必要がない表示装置に、静電結合方式の駆動回路を適用する。
【解決手段】√Ｍ本のデータ線の給電端は、１本の給電端にまとめられて１ブロックを形成し、Ｍ本のデータ線の一端における各ブロックは、他端における√Ｍ個のブロックと１本のデータ線のみを共有する。走査線側も同様に、√Ｎ本の走査線の給電端が１本の給電端にまとめられて１ブロックを形成し、Ｎ本の走査線の一端における各ブロックは、他端における√Ｎ個のブロックと１本の走査線のみを共有する。ドライバ（アドレスドライバＡＤ及びスキャンドライバーＳＤ）は、走査線及びデータ線とも電極の両端の給電端とコンデンサＣｓ、Ｃａを介して静電結合されている。表示内容を頻繁に書き換える必要のない表示装置に用いることで、静電結合方式の駆動回路の欠点であった表示画面の書き換えに時間がかかるという問題を考慮しなくてすむ。
【選択図】図１

Description

本発明は、表示内容についてメモリ性を有する電子ペーパーなどの表示装置に関する。

一般に、液晶パネルやプラズマディスプレイでは、駆動回路の簡素化などを目的としてマトリクス駆動方式をとるものが多い。通常のマトリクス駆動方式の駆動回路は、Ｍ本（但し、Ｍは２以上の自然数）のデータ線と、Ｍ本のデータ線に直交するＮ本（但し、Ｎは２以上の自然数）の走査線を備えた構造を有し、それぞれの電極の給電端には、駆動ドライバが取付けられる。Ｍ本のデータ線及びＮ本の走査線は選択駆動され、その選択駆動されたデータ線と走査線の交点における画素の画素電極の間に、電圧が印加される。この画素電極の間の電圧を制御することで、画素における液晶の配向の制御や放電の制御が行われ、表示画面に所望の画像が表示される。

しかしながら、通常のマトリクス駆動方式の駆動回路の場合、選択駆動のためにＭ＋Ｎ個の駆動ドライバが必要となる。従って、データ線及び走査線の数が増えれば、ドライバの数もその増えた数量分増やす必要があり、コストの増大に直結することとなる。

特許文献１では、静電結合方式の駆動回路が記載されている。静電結合方式の駆動回路では、Ｍ本のデータ線の両端の給電端は、√Ｍ本ごとにまとめられて√Ｍ個のブロックに分割されており、各ブロックにつき、１つの駆動ドライバが、静電結合されている。また、Ｎ本の走査線の両端の給電端も、√Ｎ本ごとにまとめられて√Ｎ個のブロックに分割され、各ブロックにつき、１つの駆動ドライバが、静電結合されている。これにより、静電結合方式の駆動回路における駆動ドライバの数は、２√Ｍ＋２√Ｎ個となり、通常のマトリクス駆動方式における駆動ドライバの数であるＭ＋Ｎ個と較べて、ドライバの数を削減することができる。しかし、静電結合方式の駆動回路は、表示画面の書き換えに時間がかかるという問題や、非選択電極に半選択電位が印加されることによる画素の書き換えの誤作動が発生する問題があった。

特開平１−３９１８５号公報

本発明は上記の点に鑑みてなされたものであり、表示内容についてメモリ性を有しており、頻繁に書き換える必要がない表示装置において、静電結合方式の駆動回路を用いることで、静電結合方式の駆動回路の欠点を克服することを課題とする。

本発明の一つの観点では、表示装置は、基板上に配列され、互いに交差する複数の走査線及び複数のデータ線と、前記走査線及び前記データ線の交差に対応して設けられ、前記走査線及び前記データ線の夫々と電気的に接続している一対の画素電極を有する画素と、前記走査線及び前記データ線のうち、少なくとも一方の電極の両端の給電端と静電結合してなる駆動ドライバと、を備え、前記画素は、前記画素電極間の電圧の印加を停止しても表示内容を保持する。

上記の表示装置は、電子ペーパーなどの反射型のディスプレイである。表示装置は、基板上に配列された互いに交差する複数の走査線及び複数のデータ線を有する。表示装置の画素は、前記走査線及び前記データ線の交差に対応して設けられ、前記走査線及び前記データ線の夫々と電気的に接続している一対の画素電極を有し、さらに前記画素電極間の電圧の印加を停止しても表示内容を保持する特性を有する。駆動ドライバは、前記走査線及び前記データ線のうち、少なくとも一方の電極の両端の給電端と静電結合されている。このように、静電結合方式の駆動回路を、画素電極間への電圧の印加を停止しても表示内容を保持する特性を有し、表示内容を頻繁に書き換える必要のない表示装置に用いることで、静電結合方式の駆動回路の欠点であった表示画面の書き換えに時間がかかるという問題を考慮しなくてすむ。

上記の表示装置の一態様では、前記複数の走査線は、Ｎ本（但し、Ｎは２以上の自然数）の走査線であり、前記複数のデータ線は、Ｍ本（但し、Ｍは２以上の自然数）のデータ線であり、前記Ｎ本の走査線の両端の給電端は、√Ｎ本の走査線ごとに１つにまとめられて、駆動ドライバと静電結合し、前記Ｍ本のデータ線の両端の給電端は、√Ｍ本のデータ線ごとに１つにまとめられて、駆動ドライバと静電結合してなる。このようにすることで、駆動ドライバの数を、通常のマトリクス駆動方式の駆動回路における駆動ドライバの数よりも減らすことができるので、コストの削減を図ることができる。

上記の表示装置の他の一態様では、前記画素は、前記一対の画素電極間に印加される電圧の大きさが所定の電圧よりも大きくなると表示を変化させる。これにより、静電駆動方式の駆動回路の欠点であった非選択電極に半選択電位が印加されることによる画素の書き換えの誤作動を防ぐことができる。

以下、図面を参照して本発明の好適な実施形態について説明する。

[第１実施形態]
（表示装置における駆動回路の構成）
まず、本発明の第１実施形態に係る表示装置について説明する。図１は、第１実施形態に係る表示装置１００の概略構成を模式的に示す平面図である。表示装置１００は、電子ペーパーなどの反射型のディスプレイである。図１では、主に、表示装置１００の配線の構成を平面図として示している。表示装置１００は、対向する透明な上側基板１および下側基板２を有している。ここで、上側基板１の内面上には、Ｎ本の走査線が配置され、下側基板２の内面上には、Ｎ本の走査線と直交するＭ本のデータ線が配置される。即ち、表示装置１００は、Ｎ本の走査線Ｘ１〜ＸＮとＭ本のデータ線Ｙ１〜ＹＭがマトリクス状に配置されてなる駆動回路２０を有する。走査線Ｘ１〜ＸＮとデータ線Ｙ１〜ＹＭの交点には、それぞれ画素が形成される。

駆動回路２０は、静電結合方式の駆動回路である。駆動回路２０において、√Ｍ本のデータ線の給電端は、１本の給電端にまとめられて１ブロックを形成する。よって、Ｍ本のデータ線の給電端は、両端で合わせて２√Ｍ個のブロックに分割される。このとき、Ｍ本のデータ線の一端における各ブロックは、他端における√Ｍ個のブロックと１本のデータ線のみを共有する。また、データ線に電位を供給する駆動ドライバであるアドレスドライバＡＤは、各ブロックの給電端とコンデンサＣａを介して静電結合される。従って、Ｍ本のデータ線全体としては、２√Ｍ個のアドレスドライバＡＤが取付けられることとなる。

√Ｎ本の走査線の給電端は、１本の給電端にまとめられて１ブロックを形成する。よって、Ｎ本の走査線の給電端は、両端で合わせて２√Ｎ個のブロックに分割される。このとき、Ｎ本の走査線の一端における各ブロックは、他端における√Ｎ個のブロックと１本の走査線のみを共有する。また、走査線に電位を供給する駆動ドライバであるスキャンドライバＳＤは、各ブロックとコンデンサＣｓを介して静電結合される。従って、Ｎ本の走査線全体としては、２√Ｎ個のスキャンドライバＳＤが取付けられることとなる。

図２は、駆動回路２０を簡略化して模式的に示した平面図である。図２において、駆動回路２０は、９本の走査線Ｘ１〜Ｘ９と、９本のデータ線Ｙ１〜Ｙ９で構成される９×９のマトリクス構造を有する。図２において、給電端Ｘａ１〜Ｘａ３およびＸｂ１〜Ｘｂ３は、スキャンドライバＳＤが接続される給電端を示し、給電端Ｙａ１〜Ｙａ３およびＹｂ１〜Ｙｂ３は、アドレスドライバＡＤが接続される給電端を示す。駆動回路２０は、９本の走査線を有するので、２√９＝６個のスキャンドライバＳＤを有する。また、駆動回路２０は、９本のデータ線を有するので、２√９＝６個のアドレスドライバＡＤを有する。以下の説明では、説明の便宜のために、表示装置１００の駆動回路２０は、特にことわりがない限り、図２に示す構成を有するとする。さらに、走査線Ｘ１〜Ｘ９とデータ線Ｙ１〜Ｙ９の交点に形成される画素の位置を、それぞれの走査線とデータ線の符号を用いて表すこととし、例えば、走査線Ｘ１とデータ線Ｙ１の交点にある画素の位置Ｐを示す場合には、座標（Ｘ１、Ｙ１）と表すこととする。

（画素電極の構造）
次に表示装置１００において、走査線とデータ線の交点に形成される画素の構造について述べる。

図３は、表示装置１００における１つの画素の断面構成を示す断面図であり、表示機構として、モノクロのトナーディスプレイを用いた例を示している。モノクロのトナーディスプレイは、対向する画素電極の間に、黒トナーＢＴおよび白色粒子ＷＴが封入されてなる構造を有する。後に詳しく述べるが、トナーディスプレイでは、画素電極間に印加された電圧により、帯電した黒トナーＢＴを画素電極間で移動させて、書き込みや書き込みの消去といった書き換えを行う。

以下では、座標（Ｘ１、Ｙ１）に位置する画素を例にとって説明する。図３において、上側基板１の内面上には、画素電極３が形成されており、下側基板２の内面上には、画素電極４が形成されている。画素電極３は、走査線Ｘ１と電気的に接続されており、画素電極４は、データ線Ｙ１と電気的に接続されている。よって、画素電極３の電位は、走査線Ｘ１の電位となり、画素電極４の電位は、データ線Ｙ１の電位となる。

画素電極３の電位をＶ３、給電端Ｘａ１に印加される電位をＶｘａ１、給電端Ｘｂ１に印加される電位をＶｘｂ１、コンデンサＣｓの静電容量をＣｓとする。画素電極３は、コンデンサＣｓと静電結合しているので、画素電極３の電位Ｖ３は、以下のように表すことができる。

従って、式（１）は、以下のように表すことができる。

図４（ａ）は、式（２）を基に、給電端Ｘａ１または給電端Ｘｂ１に印加される電位として、電位Ｖを加えた場合、または電位を０にした場合における画素電極３の電位の大きさを示す図表である。図４（ａ）が示すように、給電端Ｘａ１にのみ、または給電端Ｘｂ１にのみ、電位Ｖが印加された場合には、画素電極３の電位はＶ／２となり、給電端Ｘａ１と給電端Ｘｂ１の両方に電位Ｖが印加された場合には、画素電極３の電位はＶとなる。給電端Ｘａ１にのみ、または給電端Ｘｂ１にのみ、電位が加えられたときの画素電極３の電位Ｖ／２は、半選択電位となる。

一方、画素電極４の電位をＶ４、給電端Ｙａ１に印加される電位をＶｙａ１、給電端Ｙｂ１に印加される電位をＶｙｂ１とすると、画素電極３は、コンデンサＣｓと静電結合しているので、画素電極３の電位Ｖ３は、式（２）と同様、以下のように表すことができる。

図４（ｂ）は、式（３）を基に、給電端Ｙａ１または給電端Ｙｂ１に印加される電位として、電位Ｖを加えた場合、または電位を０にした場合における画素電極４の電位の大きさを示す図表である。図４（ｂ）が示すように、給電端Ｙａ１にのみ、または給電端Ｙｂ１にのみ、電位Ｖが加えられた場合には、画素電極４の電位はＶ／２となり、給電端Ｙａ１と給電端Ｙｂ１の両方に電位Ｖが加えられた場合には、画素電極４の電位はＶとなる。給電端Ｙａ１にのみ、または給電端Ｙｂ１にのみ、電位が加えられたときの画素電極４の電位Ｖ／２は、半選択電位となる。

座標（Ｘ１、Ｙ１）の位置にある画素にのみ、書き込みを行うために画素電極間に電圧Ｖを印加する場合には、走査線Ｘ１に電位−Ｖ／２を印加し、データ線Ｙ１に電位Ｖ／２を印加すればよい。具体的には、給電端Ｘａ１と給電端Ｘｂ１に対し、同時に電位−Ｖ／２を印加することにより、走査線Ｘ１に電位−Ｖ／２を印加する。また、給電端Ｙａ１と給電端Ｙｂ１に対し、同時に電位Ｖ／２を印加することにより、データ線Ｙ１に電位Ｖ／２を印加する。このようにして、座標（Ｘ１、Ｙ１）の位置にある画素の画素電極間には、電位差Ｖが生じて、電圧Ｖが印加される。

この場合、給電端Ｘａ１、Ｘｂ１と接続されている走査線Ｘ１以外の走査線や給電端Ｙａ１、Ｙｂ１と接続されているデータ線Ｙ１以外のデータ線にも、走査線Ｘ１およびデータ線Ｙ１に印加された電位の半分の大きさの電位、即ち、先に述べた半選択電位が印加される。図２で言えば、給電端Ｘａ１に電位−Ｖ／２、給電端Ｘｂ１に電位−Ｖ／２が印加された場合、給電端Ｘａ１と給電端Ｘｂ１の両方に接続されている走査線Ｘ１は、先に述べたように電位−Ｖ／２となる。しかし、給電端Ｘａ１には接続されているが給電端Ｘｂ１には接続されていない走査線Ｘ２、Ｘ３と、給電端Ｘａ１には接続されていないが給電端Ｘｂ１には接続されている走査線Ｘ４、Ｘ７にも、それぞれ電位−Ｖ／４が印加される。この電位−Ｖ／４が半選択電位となる。また、給電端Ｙａ１に電位Ｖ／２、給電端Ｙｂ１に電位Ｖ／２が印加された場合、給電端Ｙａ１と給電端Ｙｂ１の両方に接続されている走査線Ｙ１は、先に述べたように電位Ｖ／２となる。しかし、給電端Ｙａ１には接続されているが給電端Ｙｂ１には接続されていない走査線Ｙ２、Ｙ３と、給電端Ｙａ１には接続されていないが給電端Ｙｂ１には接続されている走査線Ｙ４、Ｙ７にも、それぞれ電位Ｖ／４が印加される。この電位Ｖ／４が半選択電位となる。

このことから、書き込みを行わない画素に印加された半選択電位によって、当該書き込みを行わない画素が、書き込みを行ってしまうという誤動作を防ぐ必要がある。よって、画素は、画素電極に半選択電位が印加されたときに画素電極間に生じる電圧では書き込みを行わず、それよりも大きな電圧が画素電極間に印加されたときにのみ、書き込みを行う特性を有する必要がある。即ち、画素は、画素電極間の電圧の大きさが所定の値（閾値電圧）よりも大きくなったときに始めて、書き込みを行う特性を有する必要がある。

また、静電結合方式の駆動回路において、画素電極は、駆動ドライバとコンデンサを介して接続される。よって、静電結合方式の駆動回路は、電気信号の交流成分のみしか画素電極に伝送できないので、駆動することができる表示装置が限定される。具体的には、電圧駆動型の表示装置には用いることができるが、電流駆動型の表示装置やバイアス電圧が必要な表示装置には用いることができない。

（トナーディスプレイの構造）
次に、図３に戻り、表示装置１００の表示機構であるモノクロのトナーディスプレイの構造について述べる。先に述べたように、走査線およびデータ線に電位が付加されることにより、その交点における画素の画素電極間に電圧が印加される。図３では、画素電極４にＶ／２、画素電極３に−Ｖ／２の電位がそれぞれ印加されることにより、画素電極３から画素電極４の方向に、電圧Ｖが印加されることとなる。これにより、画素電極４には正電荷が付加され、画素電極３には負電荷が付加される。

画素電極３と画素電極４の間には、黒トナーＢＴおよび白色粒子ＷＴが封入されている。黒トナーＢＴには、導電性のトナーが用いられ、白色粒子ＷＴには、フッ化炭素などの滑りやすい微粒子が用いられる。画素電極４には、電荷輸送層６が塗布されており、この電荷輸送層６は、画素電極４の正電荷を黒トナーＢＴに注入する役目を有する。

画素が黒色表示を行う場合について説明する。電荷輸送層６に接触した黒トナーＢＴは、電荷輸送層６により正電荷を注入されることで、正に帯電する。正に帯電した黒トナーＢＴは、負電荷を付加された画素電極３との間にクーロン引力を有することとなるので、画素電極３に向かって移動する。もし、画素電極間に付加される電圧が低い場合には、画素電極３に付加される負電荷の量および黒トナーＢＴに付加される正電荷の量は、少なくなるので、黒トナーＢＴは、応答するのに十分なクーロン引力を得ることができない。従って、黒トナーＢＴが応答するためには、画素電極間に付加される電圧の大きさを、ある一定の電圧よりも大きくする必要がある。

画素電極３まで移動した黒トナーＢＴは、クーロン引力によって、画素電極３に付着することとなる。図５（ａ）は、画素電極３に黒トナーＢＴが付着したときの画素の断面図であり、図５（ｂ）は、画素を上側基板１の上方より観察したときの平面図である。図５（ｂ）に示すように、上側基板１の上方から見ると、画素電極３に黒トナーＢＴが付着することによって、画素は黒色に見える。このようにして、画素の黒色表示、即ち画素への書き込みが行われる。

ここで、画素電極間への電圧の印加を停止しても、即ち画素電極間に印加されている電圧を０[Ｖ]にしても、画素電極４には正電荷が、画素電極３には負電荷が、それぞれ付加された状態を保つので、黒トナーＢＴは、画素電極３に付着した状態を保つ。従って、画素電極間への電圧の印加を停止しても、画素は黒色表示された状態を保つ。言い換えれば、画素は書き込まれた状態を保つ。

次に、画素が白色表示を行う場合について説明する。この場合、画素電極３および画素電極４に印加されている電圧の極性を変え、画素電極４に−Ｖ／２、画素電極３にＶ／２の電位がそれぞれ印加されることにより、画素電極４から画素電極３の方向に、電圧Ｖが印加されることとなる。これにより、画素電極３には正電荷が付加され、画素電極４には負電荷が付加される。

画素電極３にも、電荷輸送層５が塗布されており、この電荷輸送層５は、画素電極３の正電荷を黒トナーＢＴに注入する役目を有する。電荷輸送層５に接触している黒トナーＢＴは、電荷輸送層５により正電荷を注入されることで、正に帯電する。正に帯電した黒トナーＢＴは、負電荷を付加された画素電極４との間にクーロン引力を有することとなり、画素電極４に向かって移動し、画素電極４に付着することとなる。この場合も、黒トナーＢＴは、応答するための十分なクーロン力を得る必要があるので、画素電極間に付加される電圧の大きさは、ある一定の電圧よりも大きくされる必要がある。

図６（ａ）は、画素電極４に黒トナーＢＴが付着したときの画素の断面図であり、図６（ｂ）は、画素を上側基板１の上方より観察したときの平面図である。図６（ｂ）に示すように、上側基板１の上方から見ると、画素電極４に黒トナーＢＴが付着することによって、白色粒子ＷＴのみが視認されるので、画素Ｇは白色に見える。このようにして、画素の白色表示、即ち書き込みの消去が行われる。

ここで、画素電極間への電圧の印加を停止しても、即ち、画素電極間に印加されている電圧を０[Ｖ]にしても、画素電極４には負電荷が、画素電極３には正電荷が、それぞれ付加された状態を保つので、黒トナーＢＴは、画素電極４に付着した状態を保つ。従って、画素電極間への電圧の印加を停止しても、画素Ｇは、白色表示された状態を保つ。

以上述べたように、トナーディスプレイを表示機構として用いた表示装置１００の画素は、画素電極３および画素電極４に印加する電圧の極性を変えることにより、黒色表示および白色表示が可能となる。従って、トナーディスプレイを表示機構として用いた表示装置１００は、駆動に電流を殆ど必要としない電圧駆動型の表示装置であり、静電結合方式の駆動回路を用いるのに最適である。

また、表示装置１００は、黒色表示および白色表示を行うために、ある一定以上の電圧を画素電極間に印加する必要があることから、表示装置１００の画素は、明確な閾値電圧を有するといえる。従って、表示装置１００の画素の閾値電圧が、半選択電位を画素電極に印加したときの画素電極間の電位差よりも大きく設定されていれば、書き込みを行わない画素に半選択電位が付加されても、当該画素が書き込みを行うことはない。

さらに、データ線および走査線の交点の画素が、黒色表示および白色表示を行っている状態で、データ線および走査線への電位の印加を停止しても、それぞれの画素は、その表示の状態を保持することができる。即ち、表示装置１００は、駆動回路からの印加電圧が０[Ｖ]になっても、一旦表示した内容を保持することができるメモリ性を有する。

（駆動回路における駆動シーケンス）
次に、駆動回路２０における駆動シーケンスについて述べる。図７は、例として、駆動回路２０による全画素への書き込み、即ち全画素に黒色表示を行わせる場合における駆動シーケンスを示す図である。図７の駆動シーケンスは、図２の駆動回路２０における走査線の給電端Ｘａ１〜Ｘａ３、Ｘｂ１〜Ｘｂ３のそれぞれに印加される電圧の大きさと、データ線の給電端Ｙａ１〜Ｙａ３、Ｙｂ１〜Ｙｂ３のそれぞれに印加される電圧の大きさを示している。

表示装置１００の電気的特性は、ノーマリーホワイトで、画素への書き込みのための閾値電圧を、９０[Ｖ]とし、画素電極間に印加される電圧が、７５[Ｖ]では変化せず、１００[Ｖ]で書き換えが行われるとする。黒色表示は、データ線に対し、相対的に正の電位を印加するか、走査線に対し、相対的に負の電位を印加することによって行うこととする。白色表示は、データ線に対し、相対的に負の電位を印加するか、走査線に対し、相対的に正の電位を印加することによって行うこととする。以下、具体的な駆動シーケンスを述べる。

まず、最初の期間Ｔ１では、表示装置１００に対し、以前の表示内容を消去し、表示パネル内の電荷保持状態を均一化するリフレッシュ動作を行う。電荷保持状態の均一化のためには、通常の書き込み電圧よりも高い電圧を、画素電極間に印加するのが効果的であるので、１００〜１５０[Ｖ]の正の電圧を有するパルス電圧を、リフレッシュパルスとして、走査線とデータ線に交互に複数回、印加する必要がある。最終的な表示を白色表示とするために、最後は走査線にリフレッシュパルスを印加して、リフレッシュ動作を終了する。具体的には、例えば１５０[Ｖ]のリフレッシュパルスを画素電極間に印加して、白色表示、黒色表示、白色表示の順に表示させる場合には、図７に示すように、走査線の給電端Ｘａ１〜Ｘａ３、Ｘｂ１〜Ｘｂ３に対し、同時に１５０[Ｖ]の電圧を有するリフレッシュパルスを印加して白色表示を行う。その後、データ線の給電端Ｙａ１〜Ｙａ３、Ｙｂ１〜Ｙｂ３に対し、同時に１５０[Ｖ]の電圧を有するリフレッシュパルスを印加して黒色表示を行う。さらにその後、走査線の給電端Ｘａ１〜Ｘａ３、Ｘｂ１〜Ｘｂ３に対し、同時に１５０[Ｖ]の電圧を有するリフレッシュパルスを印加して白色表示を行う。このように、走査線およびデータ線のそれぞれに、通常の書き込み電圧よりも高い電圧を交互に印加することで、表示パネル内の電荷保持状態を均一化することのできるリフレッシュ動作を行うことができる。

次の期間Ｔ２では、座標（Ｘ１、Ｙ１）の画素に書き込みを行う。画素に書き込みを行うためには、閾値電圧９０[Ｖ]よりも高い電圧を画素電極間に印加する必要があり、図７の駆動シーケンスでは、先に述べた電気的特性を基に、画素電極間に１００[Ｖ]の電圧を印加することにより、画素への書き込みが行われる。第１実施形態に係る表示装置では、画素電極間に１００[Ｖ]の電圧を印加するために、走査線Ｘ１に−５０[Ｖ]の電位を印加し、データ線Ｙ１に５０[Ｖ]の電位を印加する。具体的には、走査線Ｘ１に−５０[Ｖ]の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０[Ｖ]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ１に５０[Ｖ]の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ１に対し、同時に５０[Ｖ]の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１、Ｙ１）の画素における画素電極間に１００[Ｖ]の電圧が印加され、画素への書き込みが行われる。なお、このパルスの幅の最適値は、印加電圧の大きさや、上側基板１と下側基板２の間の幅、１画素当たりの電荷量、直列に接続するコンデンサの容量などから決められる。この後、期間Ｔ３において行われるデータ線Ｙ２への電位の印加の前に、走査線Ｘ１の電位を一旦０[Ｖ]に戻すため、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０[Ｖ]を印加する。

期間Ｔ３では、座標（Ｘ１、Ｙ２）の画素に書き込みを行う。具体的には、走査線Ｘ１に−５０[Ｖ]の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０[Ｖ]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ２に５０[Ｖ]の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ２に対し、同時に５０[Ｖ]の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１、Ｙ２）の画素における画素電極間に１００[Ｖ]の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０[Ｖ]を印加することで、期間Ｔ４において行われるデータ線Ｙ３への電位の印加の前に、走査線Ｘ１の電位を一旦０[Ｖ]に戻す。

期間Ｔ４では、座標（Ｘ１、Ｙ３）の画素に書き込みを行う。具体的には、走査線Ｘ１に−５０[Ｖ]の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０[Ｖ]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ３に５０[Ｖ]の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ３に対し、同時に５０[Ｖ]の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１、Ｙ３）の画素における画素電極間に１００[Ｖ]の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０[Ｖ]を印加して、データ線Ｙ４への電位の印加の前に、走査線Ｘ１の電位を一旦０[Ｖ]に戻す。

以上に述べた期間Ｔ２〜Ｔ４における動作によって、走査線Ｘ１とデータ線Ｙ１〜Ｙ３の交点にある画素への書き込みが終了する。

期間Ｔ５では、走査線Ｘ１とデータ線Ｙ４〜Ｙ９の交点にある画素に書き込みを行う。この場合も、期間Ｔ２〜Ｔ４における動作と同様の動作が行われる。具体的には、まず、座標（Ｘ１、Ｙ４）における画素への書き込みを行う。走査線Ｘ１に−５０[Ｖ]の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に−５０[Ｖ]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ４に５０[Ｖ]の電位を印加するために、データ線の給電端Ｙａ２、Ｙｂ１に対し、同時に５０[Ｖ]の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ１、Ｙ４）における画素への書き込みが行われる。そして、走査線の給電端Ｘａ１、Ｘｂ１に対し、同時に０[Ｖ]を印加して、データ線Ｙ５への電位の印加の前に、走査線Ｘ１の電位を一旦０[Ｖ]に戻す。この動作を、データ線Ｙ５〜Ｙ９についても繰り返す。これにより、走査線Ｘ１とデータ線Ｙ４〜Ｙ９の交点にある画素への書き込みが行われる。

期間Ｔ６では、走査線Ｘ２とデータ線Ｙ１〜Ｙ９の交点にある画素への書き込みが行われる。具体的には、まず、座標（Ｘ２、Ｙ１）の画素に書き込みを行う。走査線Ｘ２に−５０[Ｖ]の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ２に対し、同時に−５０[Ｖ]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Ｙ１に５０[Ｖ]の電位を印加するために、データ線の給電端Ｙａ１、Ｙｂ１に対し、同時に５０[Ｖ]の電圧を有するパルス電圧を印加する。これにより、座標（Ｘ２、Ｙ１）の画素における画素電極間に１００[Ｖ]の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Ｘａ１、Ｘｂ２に対し、同時に０[Ｖ]を印加し、データ線Ｙ２への電位の印加の前に、走査線Ｘ１の電位を一旦０[Ｖ]に戻す。データ線Ｙ２〜Ｙ９についても、期間Ｔ３〜Ｔ５までの動作と同様の動作を繰り返す。これにより、走査線Ｘ２とデータ線Ｙ１〜Ｙ９の交点にある画素への書き込みが行われる。

期間Ｔ７では、走査線Ｘ３に−５０[Ｖ]の電位を印加するために、走査線の給電端Ｘａ１、Ｘｂ３に対し、同時に−５０[Ｖ]の電圧を有するパルス電圧を印加し、データ線Ｙ１〜Ｙ９について、期間Ｔ２〜Ｔ６までの動作と同様の動作を繰り返す。これにより、走査線Ｘ３とデータ線Ｙ１〜Ｙ９の交点にある画素への書き込みが行われる。

以上に述べた期間Ｔ２〜Ｔ７における動作と同様の動作を、走査線Ｘ４〜Ｘ９についても繰り返すことにより、全画素への書き込みを行うことができる。

このことから分かるように、第１実施形態に係る表示装置１００では、通常のマトリクス駆動方式の駆動回路で使用されるＭ＋Ｎ個の駆動ドライバ数よりも少ない２√Ｍ＋２√Ｎ個の駆動ドライバ数で、全画素への書き込みを行うことができる。具体的には、２５６×２５６[ｄｏｔ]の画素を有する表示装置を例にとると、全画素への書き込みのために、一般的な表示装置では、２５６＋２５６＝５１２個のドライバを必要とするのに対し、第１実施形態に係る表示装置１００では、２×√２５６＋２×√２５６＝６４個の駆動ドライバで足りる。従って、この場合、第１実施形態に係る表示装置１００では、一般的な表示装置と較べて、約８７％の駆動ドライバ数の削減が可能である。よって、第１実施形態に係る表示装置１００では、駆動ドライバの削減を図ることができ、コストの増大を抑えることができる。

また、図７の駆動シーケンスから分かるように、静電結合方式の駆動回路では、全画素への書き込みにかかる時間は、パルス電圧のパルス幅×全画素数となる。一方、通常の駆動方式の駆動回路では、全画素への書き込みにかかる時間は、パルス電圧のパルス幅×走査線の数又はデータ線の数となる。例えば、９本の走査線と９本のデータ線を有する表示装置において、静電結合方式の駆動回路による全画素への書き込みにかかる時間は、パルス電圧のパルス幅を４[ｍｓ]とすると、４×９×９＝３２４[ｍｓ]となる。一方、通常のマトリクス駆動方式の駆動回路による全画素への書き込みにかかる時間は、４×９＝３６[ｍｓ]となる。このことから、静電結合方式の駆動回路の方が、全画素への書き込みに時間がかかることが分かる。しかし、第１実施形態に係る表示装置１００は、先に述べたように、画素電極間の電圧の印加を停止しても表示を保持する特性、即ちメモリ性を有する電子ペーパーであり、電子ポスター、電子文書、電子ブック、電子棚札などの用途に用いられるものである。従って、テレビやＰＣモニタにおける動画とは異なり、頻繁に書き換える必要がなく、書き込みに時間がかかるという静電結合方式の駆動回路の欠点は考慮する必要がない。

なお、第１実施形態に係る表示装置１００に用いられる表示機構としては、トナーディスプレイに限られない。例えば、電子ペーパーの他の表示機構である、マイクロカプセル電気泳動型やツイストボール型のディスプレイなどを、表示装置１００の表示機構として用いることができる。表示装置１００に用いられる最適な表示機構として、要は、頻繁に書き換える必要性がなく、電圧駆動型で画素表示のための明確な閾値電圧を有するものであればよい。

以上より、静電結合方式を用いた駆動回路を、電子ペーパーなどの書き換え頻度の少ない表示装置に用いることで、書き換えに時間がかかるという静電結合方式の駆動回路が有する欠点を考慮せずに済み、ドライバ数の削減という静電結合方式の駆動回路が有する利点のみを生かすことができる。

[第２実施形態]
次に、本発明の第２実施形態に係る表示装置の構成について説明する。図８は、第２実施形態に係る表示装置１００ａの概略構成を模式的に示す平面図である。第２実施形態に係る表示装置１００ａは、第１実施形態の係る表示装置１００と同様、電子ペーパーなどの表示内容を保持することのできるメモリ性を有する反射型の表示装置である。また、第２実施形態に係る表示装置１００ａは、第１実施形態に係る表示装置１００と同様、Ｎ本の走査線Ｘ１〜ＸＮとＭ本のデータ線Ｙ１〜ＹＭがマトリクス状に配置されてなる駆動回路２０ａを有し、走査線Ｘ１〜ＸＮとデータ線Ｙ１〜ＹＭの交点には、それぞれ画素が形成される。ただし、第２実施形態に係る表示装置１００ａでは、Ｍ＞Ｎとされ、Ｍ本のデータ線は、アドレスドライバＡＤと静電結合される。一方、Ｎ本の走査線は、コンデンサを用いない通常のマトリクス駆動方式として、走査線の数だけ、スキャンドライバＳＤと接続される。これは、電極の本数の多いデータ線とアドレスドライバを静電結合する方が、電極の本数の少ない走査線とスキャンドライバを静電結合するよりも、駆動ドライバの削減の効果が高いからである。従って、もし、表示装置１００ａが、Ｎ＞Ｍとされているのであれば、Ｎ本の走査線をスキャンドライバと静電結合し、Ｍ本のデータ線を、通常のマトリクス駆動方式として、データ線の数だけ、アドレスドライバＡＤと接続すればよい。

第２実施形態に係る表示装置１００ａでは、駆動ドライバの削減効果は、データ線のみであるが、それ故に、第１実施形態に係る表示装置１００と比較して、半選択電位が印加される画素の数を減らすことができる。そのため、表示装置１００ａでは、書き込みのマージンを広く設定できる。即ち、第２実施形態に係る表示装置１００ａでは、第１実施形態に係る表示装置１００と比較して、書き込みのための閾値電圧を低く設定することができる。また、第１実施形態に係る表示装置１００と比較して、全画素への書き換えにかかる時間を減らすことができるのはいうまでもない。

第１実施形態に係る表示装置を示す平面図である。 第１実施形態に係る表示装置の駆動回路を示す平面図である。 第１実施形態に係る表示装置の画素の断面図である。 画素電極の電位の大きさを示す図表である。 黒色表示を行うときの画素の断面図及び平面図である。 白色表示を行うときの画素の断面図及び平面図である。 第１実施形態に係る表示装置の駆動シーケンスを示す図である。 第２実施形態に係る表示装置を示す平面図である。

符号の説明

１ 上側基板、 ２ 下側基板、 ３、４ 画素電極、 ５、６ 電荷輸送層、 ＢＴ 黒トナー、 ＷＴ 白色粒子

Claims (3)

1. 基板上に配列され、互いに交差する複数の走査線及び複数のデータ線と、
   前記走査線及び前記データ線の交差に対応して設けられ、前記走査線及び前記データ線の夫々と電気的に接続している一対の画素電極を有する画素と、
   前記走査線及び前記データ線のうち、少なくとも一方の電極の両端の給電端と静電結合してなる駆動ドライバと、を備え、
   前記画素は、前記画素電極間の電圧の印加を停止しても表示内容を保持することを特徴とする表示装置。
2. 前記複数の走査線は、Ｎ本（但し、Ｎは２以上の自然数）の走査線であり、
   前記複数のデータ線は、Ｍ本（但し、Ｍは２以上の自然数）のデータ線であり、
   前記Ｎ本の走査線の両端の給電端は、√Ｎ本の走査線ごとに１つにまとめられて、駆動ドライバと静電結合し、前記Ｍ本のデータ線の両端の給電端は、√Ｍ本のデータ線ごとに１つにまとめられて、駆動ドライバと静電結合してなることを特徴とする請求項１に記載の表示装置。
3. 前記画素は、前記一対の画素電極間に印加される電圧の大きさが所定の電圧よりも大きくなると表示を変化させることを特徴とする請求項１又は２に記載の表示装置。
   

Images