以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施の形態は、メモリ性を有するディスプレイ装置と、メモリ性を有しないディスプレイ装置と、を含んで構成される情報表示システムに対して本発明を適用した場合の実施形態である。
[1.第1実施形態]
[1.1 情報表示システムの構成及び機能概要]
先ず、本実施形態に係る情報表示システムSの構成及び機能について、図1を用いて説明する。
図1は、情報表示システムSの概要構成の一例を示す図である。
図1に示すように、情報表示システムSは、端末装置10と、メインディスプレイ20と、出力装置としてのI/F(Interface)ターミナル30と、制御装置及び表示装置としてのサブディスプレイ40と、を含んで構成されている。
メインディスプレイ20は、例えば、CRT、プラズマ、ネマティック液晶等のメモリ性を有しないディスプレイ装置であり、例えば、PC用ディスプレイ、テレビジョン受像機等が適用可能である。
そして、端末装置10と、メインディスプレイ20とは、ディスプレイケーブルK1により接続されており、アナログRGB信号として端末装置10から出力された画像データを、メインディスプレイ20が、ディスプレイケーブルK1を介して入力し、当該画像データに基づき画像を表示するようになっている。
また、端末装置10と、I/Fターミナル30とは、ディスプレイケーブルK2により接続されており、アナログRGB信号として端末装置10から出力された画像データを、ディスプレイケーブルK2を介してI/Fターミナル30が入力するようになっている。
そして、I/Fターミナル30が入力した画像データは、電磁誘導によりサブディスプレイ40に伝送され、当該画像データに基づきサブディスプレイ40が画像を表示するようになっている。
更に、端末装置10と、I/Fターミナル30とは、制御用ケーブルK3により接続されており、端末装置10から出力された表示指示信号を、I/Fターミナル30が、制御用ケーブルK3を介して入力し、当該表示指示信号に基づき、ディスプレイケーブルK2を介して入力された画像データをサブディスプレイ40に伝送するか否かの制御を行うようになっている。制御用ケーブルK3としては、例えば、USB(Universal Serial Bus)ケーブル、RS−232C(Recommended Standard 232 C)ケーブル等が適用可能である。
本情報表示システムSにおいては、ユーザによる端末装置10の操作等に応じた画像がメインディスプレイ20により表示されるとともに、ユーザによる端末装置10の操作により、当該端末装置10からI/Fターミナル30に表示指示信号が出力されると、I/Fターミナル30からサブディスプレイ40に画像データが伝送されることにより、そのときにメインディスプレイ20により表示されている画像(端末装置10から出力されている画像データに基づく画像)がサブディスプレイ40により表示されるようになっている。
なお、情報表示システムSは、複数のサブディスプレイ40を含んでいても良い。
[1.2 端末装置の構成及び機能概要]
次に、端末装置10の構成及び概要機能について説明する。
端末装置10としては、例えば、PC、STB(Set Top Box)等が適用可能である。
端末装置10は、演算機能を有するCPU(Central Processing Unit)、作業用RAM(Random-Access Memory)、ROM(Read-Only Memory)等から構成された制御部と、各種プログラム(例えば、OS(Operating System)、ドライバプログラム、アプリケーションソフト等)及び各種データ等を記憶する記憶部(例えば、HDD(Hard Disc Drive)、EEPROM(ElectriCally Erasable Programmable Read Only Memory)等)と、ユーザからの操作指示を入力する操作部(例えば、キーボード、マウス、操作パネル等)と、画像データをアナログRGB信号として出力する表示制御部(例えば、グラフィックコントローラ等)と、を備え、制御部と各部とはシステムバスにより接続されている。
表示制御部は、例えば、RAMDAC(RAM Digital/Analog Converter)と、グラフィックメモリ等により構成されており、制御部がディスプレイドライバプログラム等を実行することによりデジタルデータとしてグラフィックメモリに書き込まれた画像データを、RAMDACが所定の周期で1行分(1画面の水平方向の画素数分)ずつ読み出してアナログRGB信号に変換し、ディスプレイケーブルK1及びK2を介してメインディスプレイ20及びサブディスプレイ40に出力するようになっている。なお、表示制御部が出力するアナログRGB信号には、RGB各色の出力の他、+5V、GND(グランド)、垂直同期、水平同期、DDC(Display Data Channel)データ、データクロック等の信号が含まれている。
また、制御部は、CPUが、ROMまたは記憶部に記憶された各種プログラムを読み出し実行することにより、端末装置10を統括制御するとともに、ユーザによる操作部の操作(例えば、所定のキーの押下(押し下げる)、マウス操作により画面上の所定のメニューを選択等)によってサブディスプレイの表示を指示する信号が入力されると、表示指示信号を、制御用ケーブルK3を介してI/Fターミナル30に出力するようになっている。
また、記憶部は、メインディスプレイ20及びサブディスプレイ40の解像度(水平方向の表示画素数及び垂直方向の表示画素数)の情報を予め記憶しており、制御部が、当該解像度を読み出して、サブディスプレイ40の解像度がメインディスプレイ20の解像度より低い(水平方向又は垂直方向の画素数が少ない)場合は、表示指示信号を出力する際に、メインディスプレイ20に表示されている画像のどの領域をサブディスプレイ40に表示させるか否かを決定するための領域枠を、メインディスプレイ20に表示させるように表示制御部を制御するようになっている。そして、ユーザによる操作部の操作により領域が指定されると、当該領域の座標データを表示制御部に出力する。そして、表示制御部は、メインディスプレイに対しては、グラフィックメモリに書き込まれた全領域(全画素)分の画像データを出力するとともに、サブディスプレイ40に対しては、ユーザにより指定された領域の画像データのみを出力するようになっている。
なお、各種のプログラムは、例えば、所定のサーバからダウンロードされるようにしても良いし、CD−ROM等の記録媒体に記録されてドライブを介して読み込まれるようにしても良い。
[1.3 I/Fターミナルの構成及び機能概要]
次に、I/Fターミナル30の構成及び機能概要について、図2を用いて説明する。
図2は、第2実施形態に係るI/Fターミナル30の概要構成の一例を示すブロック図である。
図2に示すように、I/Fターミナル30は、モニタ部31と、出力制御部32と、画像データ送信手段としての送信部33と、を備えている。
また、I/Fターミナル30は、サブディスプレイ40を着脱可能に固定するパネル部を有しており(図示せず)、サブディスプレイ40が当該パネル部に固定された状態において、電磁誘導による画像データの伝送が可能になっている。なお、パネル部には、I/Fターミナル30とサブディスプレイ40とを電気的に接続する端子、接点等は備えておらず、サブディスプレイ40を容易に着脱することができるようになっている。
モニタ部31は、サブディスプレイ40がパネル部に固定されているか否かを示す固定状態信号を出力制御部32に出力するようになっている。
具体的にモニタ部31は、例えば、パネル部表面にスイッチを有しており、サブディスプレイ40がパネル部に固定されると、当該スイッチがサブディスプレイ40の筐体により押下されることにより固定状態信号としてONを出力し、パネル部からサブディスプレイ40が取り外されるとOFFを出力するようになっている。
また、出力制御部32は、ディスプレイケーブルK2及び制御用ケーブルK3を介して端末装置10から出力されたアナログRGB信号としての画像データ及び表示指示信号を入力するとともに、モニタ部31から出力された固定状態信号を入力し、当該信号等に基づいて、画像データを送信部33に出力するようになっている。
具体的に出力制御部32は、サブディスプレイ40がパネル部に固定されていることを固定状態信号が示している状態において、表示指示信号を入力すると、画像データの出力を開始し、その後、パネル部からサブディスプレイ40が取り外され、入力される固定状態信号の変化を検知すると、画像データの出力を停止するようになっている。
ここで、出力制御部32は、ディスプレイケーブルK2を介して入力したアナログRGB信号に含まれる各信号のうち、RGBの各画像信号、及び垂直同期信号並びに水平同期信号のみを画像データとして送信部33に出力するようになっている。
また、送信部33は、例えば、アンプ、フィルタ、送信用コイル等により構成されており、出力制御部32から出力された画像データを、増幅、フィルタリングした後、送信用コイルを介して電磁誘導によりサブディスプレイ40に送信するようになっている。
具体的には、出力制御部32から出力されたRGB各画像信号、垂直同期信号及び水平同期信号夫々に対応した送信用コイルがパネル部の内部に設けられており、サブディスプレイ40がパネル部に固定されたときに、後述するサブディスプレイ40の各受信用コイル(RGB各画像信号、垂直同期信号及び水平同期信号夫々に対応して用意されている)と夫々接近するようになっている。そして、出力制御部32から出力された各信号に応じた電磁波が送信用コイルから出力されると、当該送信用コイルと受信用コイルとの間の電磁誘導作用により、これらの各信号がサブディスプレイ40に伝送されるようになっている。
なお、各送信用コイルは、夫々から出力される電磁波が、他の信号伝送に干渉しないように、相互に所定の間隔を有して配置されている。
[1.4 サブディスプレイの構成及び機能概要]
次に、サブディスプレイ40の構成及び機能概要について、図3を用いて説明する。
図3は、第1実施形態に係るサブディスプレイ40の概要構成の一例を示すブロック図である。
サブディスプレイ40は、所謂、電子ペーパー等のメモリ性を有するディスプレイ装置であり、例えば、ツイスティングボールディスプレイ、マイクロカプセル型電気泳動ディスプイレイ、トナーディスプレイ、電子分流体式ディスプイレイ、コレステリック液晶ディスプレイ等が適用可能である。
図3に示すように、画像データ受信手段としての受信部41と、A/D(Analog/Digital)コンバータ42と、画像データ記憶手段としてのラインメモリ43と、表示位置検出手段としてのカウンタ部44と、データ線駆動部45と、走査線駆動部46と、ディスプレイモジュール47と、制御信号出力手段及び判定手段としてのデータ処理部48と、を備えている。
受信部41は、例えば、受信用コイル、アンプ、フィルタ等により構成されており、I/Fターミナル30の送信部33から送信された画像データを、当該コイルを介して電磁誘導により受信し、受信された画像データをA/Dコンバータ42及びカウンタ部44に出力するようになっている。
具体的には、RGB各画像信号、垂直同期信号及び水平同期信号夫々に対応した受信用コイルが、サブディスプレイ40の筐体内部に設けられており、サブディスプレイ40がパネル部に固定されたときに、I/Fターミナル30の各送信用コイルと夫々近接するようになっている。そして、I/Fターミナル30の各送信用コイルから各信号に応じた電磁波が出力されると、電磁誘導作用により各受信用コイルに起電力が生じ、当該各受信用コイルから電気信号が発生する。そして当該信号は増幅、フィルタリング等されてA/Dコンバータ42及びカウンタ部44に出力されるようになっている。このとき、RGB各画像信号はA/Dコンバータ42に、垂直同期信号及び水平同期信号はカウンタ部44に夫々出力されるようになっている。なお、受信された各信号に対して増幅やフィルタイリングを行わなくても各信号を処理できるのであれば、アンプやフィルタ等は必須の構成ではない。
また、A/Dコンバータ42は、受信部41から出力されたRGB各画像信号をアナログ信号からデジタル値に変換し、当該信号を各色の画像データとしてラインメモリ43に出力するようになっている。
また、ラインメモリ43は、A/Dコンバータ42から出力された画像データを直列的に記憶するようになっている。
具体的にラインメモリ43は、RGB夫々に対応して、画像データを、1画面を構成する全ラインのうちの1行分記憶する記憶領域を有し(例えば、1画面の水平方向の画素数が640であれば、640×3画素数分の記憶容量がある)、A/Dコンバータ42から入力された画像データを画素単位で順次更新記憶するとともに、データ処理部48からの読み出し制御に応じて、現在記憶している1行分の画像データをデータ処理部48に出力するようになっている。
このようにして、ラインメモリ43は、1画面を構成する全ラインの画像データが、その一部である1行入力されるごとに、当該1行分の画像データを記憶する画像データ記憶手段として機能するのである。
電子ペーパー等のメモリ性を有するディスプレイ装置の場合、その表示原理に起因して、通常、画像の表示速度(表示画像の書き換え速度)が画像データの入力速度に比して遅いため、画像データのバッファリングのためにフレームメモリを用いた場合には、1フレーム(1画面)分の画像データを一旦記憶してから、ゆっくりと画像表示が行われることとなる。しかし、このような構成では、記憶された画像データが読み出され画像表示が行われるまでの待ち時間、及び次のフレームの画像データが書き込まれるまでの待ち時間が長くなり、フレームメモリを用いたことによる費用対効果が低くなる。そこで、本実施形態においては、ラインメモリを用いることでコストダウンを図ることとした。
また、カウンタ部44は、受信部41から出力された垂直同期信号及び水平同期信号に基づいて、ラインメモリ43に記憶された画像データが、1画面を構成する全ラインのうちの何行目に表示される画像データであるかを検出するようになっている。
具体的にカウンタ部44は、現在ラインメモリ43に記憶されている画像データの表示行(表示位置の一例)を記憶しており、垂直同期信号を入力すると、当該記憶されている表示行を初期設定し(例えば、0に設定)、水平同期信号を入力する度に1加算する。そして、表示行を更新する都度、当該表示行に応じたパルスまたは電圧等を有する行検出信号をデータ処理部48に出力するようになっている。
このようにして、カウンタ部44は、1行分入力された画像データにより構成される画像がディスプレイモジュール47により表示される位置(行)を検出する表示位置検出手段として機能するのである。
また、データ線駆動部45は、複数のアドレスドライバ等により構成されており、データ処理部48からRGB各画像データに基づいて出力されたアドレス制御信号(制御信号の一例)を入力し、当該アドレス制御信号に応じた電圧を有する駆動信号を各アドレスドライバにより出力し、ディスプレイモジュール47の後述するデータ線に駆動電圧を印加するようになっている。
また、走査線駆動部46は、複数のスキャンドライバ等により構成されており、データ処理部48から行検出信号に基づいて出力されたスキャン制御信号(制御信号の一例)を入力し、当該スキャン制御信号に応じた電圧を有する駆動信号を各スキャンドライバにより出力し、ディスプレイモジュール47の後述する走査線に駆動電圧を印加するようになっている。
また、ディスプレイモジュール47は、表示素子、画素電極、データ線及び走査線等により構成されており、データ線駆動部45及び走査線駆動部46から出力された駆動電圧がデータ線及び走査線を介して画素電極から印加されることにより画像を表示するようになっている。なお、ディスプレイモジュール47の構成の詳細については後述する。
データ処理部48は、CPU、RAM、ROM等により構成されており、CPUが、ROM等に記憶された各種制御プログラムを読み出し実行することにより、サブディスプレイ40の各部を統括制御するとともに、制御信号出力手段及び判定手段等として機能するようになっている。
具体的にデータ処理部48は、カウンタ部44からの行検出信号の入力と同期して、ラインメモリ43に記憶された1行分の画像データを読み出し、所定の画像処理を行うことにより、例えば、256階調のグレースケールの画像データに変換し、当該変換された画像データをアドレス制御信号として、データ線駆動部45に出力するようになっている。また、データ処理部48は、入力された行検出信号が示す表示行に画像が表示されるように、アドレス制御信号の出力と同期して、スキャン制御信号を走査線駆動部46に出力するようになっている。
更に、データ処理部48は、ディスプレイモジュール47が1行分の画像表示に要する時間をROMに記憶しており、上記アドレス制御信号及びスキャン制御信号を出力してからの経過時間を、例えば、タイマ割り込み制御により計時し、当該経過時間とROMに記憶された時間とを比較することで、当該画像表示に要する時間が経過したことを検知し、その後に、ラインメモリ43から新たに画像データを読み出し、上記と同様にして各制御信号(アドレス制御信号及びスキャン制御信号)を出力するようになっている。
このようにして、データ処理部48は、ラインメモリ43に1行分記憶された画像データを読み出し、当該画像データにより構成される画像を、カウンタ部44が検出した表示行にディスプレイモジュール47に表示させるための各制御信号を出力し、当該出力してから、ディスプレイモジュール47による1行分の画像表示に要する時間が少なくとも経過した後、そのときにラインメモリ43に記憶されている画像データにつき、次の各制御信号を出力する制御信号出力手段として機能するのである。
更に、データ処理部48は、各制御信号を出力する度に、当該出力を行った表示行を出力済情報としてRAMに記憶するようになっている。そして、ラインメモリ43から画像データを読み込み、各制御信号を出力しようとする際に、出力済情報及びカウンタ部44により検出された表示行に基づいて、当該表示行について各制御信号が出力済みであるか否かを判定し、出力済みでないと判定された場合にのみ、当該表示行についての各制御信号を出力するようになっている。このようにして、データ処理部48は、判定手段として機能するのである。
画像データのバッファリングのためにラインメモリ43を用いたため、当該ラインメモリ43に記憶される画像データは、所定の水平同期周期(水平同期信号が出力される周期)で更新されることとなる。ここで、ラインメモリ43からある行目の画像データを読み出して各制御信号を出力した後、ディスプレイモジュール47による1行分の画像表示が完了するまでは、次の各制御信号を出力することはできない。しかし、画像表示を行っている間にも、ラインメモリ43に記憶される画像データは次々に更新されるため、画像表示が完了した時点でラインメモリ43記憶されている画像データが、先に画像表示された行の次の行である可能性はきわめて低い。このときに、1行目から順番に各制御信号を出力、つまり、1行目から順番に画像表示をしようとした場合には、画像表示が完了するのを待った後、更に所望の行の画像データがラインメモリ43に記憶されるまで待たなくてはならず、処理効率が悪化し、表示速度が遅くなる。そこで、本実施形態においては、画像表示に要する時間が経過(画像表示が完了)したら、その時点でラインメモリ43に記憶されている画像データについて各制御信号を出力するようにして、ラインメモリを用いた構成でも十分な速度で画像表示を行うことを可能とし、制御信号が出力済み(画像表示済)の行については再度の制御信号を出力しないようにして、処理を効率化することとしたのである。
[1.5 ディスプレイモジュールの構成等]
次に、ディスプレイモジュール47の構成等について、図4乃至図8を用いて説明する。
図4は、ディスプレイモジュール47の概要構成の一例を示す模式図であり、同図においては、主に配線構成を示している。
図4に示すように、ディスプレイモジュール47は、表示素子を構成するものとして、対向する透明な上側基板1及び下側基板2を有している。ここで、上側基板1の内面上には、N本の走査線が配置され、下側基板2の内面上には、N本の走査線と直交するM本のデータ線が配置されている。即ち、ディスプレイモジュール47は、N本の走査線X1〜XNとM本のデータ線Y1〜YMがマトリクス状に配置されてなる駆動回路50を有する。走査線X1〜XNとデータ線Y1〜YMの交点には、夫々画素電極が形成される。
駆動回路50は、静電結合方式の駆動回路である。駆動回路50において、√M本のデータ線の給電端は、1本の給電端にまとめられて1ブロックを形成する。よって、M本のデータ線の給電端は、両端で合わせて2√M個のブロックに分割される。このとき、M本のデータ線の一端における各ブロックは、他端における√M個のブロックと1本のデータ線のみを共有する。また、データ線に電位(駆動信号の電位)を供給するデータ線駆動部45のアドレスドライバADは、各ブロックの給電端とコンデンサCaを介して静電結合される。従って、M本のデータ線全体としては、2√M個のアドレスドライバADが取付けられることとなる。
√N本の走査線の給電端は、1本の給電端にまとめられて1ブロックを形成する。よって、N本の走査線の給電端は、両端で合わせて2√N個のブロックに分割される。このとき、N本の走査線の一端における各ブロックは、他端における√N個のブロックと1本の走査線のみを共有する。また、走査線に電位(駆動信号の電位)を供給する走査線駆動部46のスキャンドライバSDは、各ブロックとコンデンサCsを介して静電結合される。従って、N本の走査線全体としては、2√N個のスキャンドライバSDが取付けられることとなる。
図5は、駆動回路50を簡略化して模式的に示した平面図である。同図において、駆動回路50は、9本の走査線X1〜X9と、9本のデータ線Y1〜Y9で構成される9×9のマトリクス構造を有する。図5において、給電端Xa1〜Xa3及びXb1〜Xb3は、スキャンドライバSDが接続される給電端を示し、給電端Ya1〜Ya3及びYb1〜Yb3は、アドレスドライバADが接続される給電端を示す。駆動回路50は、9本の走査線を有するので、2√9=6個のスキャンドライバSDを有する。また、駆動回路50は、9本のデータ線を有するので、2√9=6個のアドレスドライバADを有する。以下の説明では、説明の便宜のために、ディスプレイモジュール47の駆動回路50は、特にことわりがない限り、図5に示す構成を有するとする。さらに、走査線X1〜X9とデータ線Y1〜Y9の交点に形成される画素の位置を、夫々の走査線とデータ線の符号を用いて表すこととし、例えば、走査線X1とデータ線Y1の交点にある画素の位置Pを示す場合には、座標(X1,Y1)と表すこととする。
次にディスプレイモジュール47において、走査線とデータ線の交点に形成される画素の構造について述べる。
図6は、ディスプレイモジュール47における表示素子の1つの画素の断面構成を示す断面図であり、表示機構として、モノクロのトナーディスプレイを用いた例を示している。モノクロのトナーディスプレイにおける表示素子は、対向する画素電極の間に、黒トナーBT及び白色粒子WTが封入されてなる構造を有する。後に詳しく説明するが、トナーディスプレイでは、画素電極間に印加された電圧により、帯電した黒トナーBTを画素電極間で移動させて、書き込みや書き込みの消去といった書き換えを行う。
以下では、座標(X1,Y1)に位置する画素を例にとって説明する。図6において、上側基板1の内面上には、画素電極3が形成されており、下側基板2の内面上には、画素電極4が形成されている。画素電極3は、走査線X1と電気的に接続されており、画素電極4は、データ線Y1と電気的に接続されている。よって、画素電極3の電位は、走査線X1の電位となり、画素電極4の電位は、データ線Y1の電位となる。
画素電極3の電位をV3、給電端Xa1に印加される電位をVXa1、給電端Xb1に印加される電位をVXb1、コンデンサCsの静電容量をCsとする。画素電極3は、コンデンサCsと静電結合しているので、画素電極3の電位V3は、以下のように表すことができる。
従って、式(1)は、以下のように表すことができる。
図7(a)は、式(2)を基に、給電端Xa1または給電端Xb1に印加される電位として、電位Vを加えた場合、または電位を0にした場合における画素電極3の電位の大きさを示す図表である。
図7(a)が示すように、給電端Xa1にのみ、または給電端Xb1にのみ、電位Vが印加された場合には、画素電極3の電位はV/2となり、給電端Xa1と給電端Xb1の両方に電位Vが印加された場合には、画素電極3の電位はVとなる。給電端Xa1にのみ、または給電端Xb1にのみ、電位が加えられたときの画素電極3の電位V/2は、半選択電位となる。
一方、画素電極4の電位をV4、給電端Ya1に印加される電位をVYa1、給電端Yb1に印加される電位をVYb1とすると、画素電極4は、コンデンサCaと静電結合しているので、画素電極4の電位V4は、式(2)と同様、以下のように表すことができる。
図7(b)は、式(3)を基に、給電端Ya1または給電端Yb1に印加される電位として、電位Vを加えた場合、または電位を0にした場合における画素電極4の電位の大きさを示す図表である。
図4(b)が示すように、給電端Ya1にのみ、または給電端Yb1にのみ、電位Vが加えられた場合には、画素電極4の電位はV/2となり、給電端Ya1と給電端Yb1の両方に電位Vが加えられた場合には、画素電極4の電位はVとなる。給電端Ya1にのみ、または給電端Yb1にのみ、電位が加えられたときの画素電極4の電位V/2は、半選択電位となる。
座標(X1,Y1)の位置にある画素にのみ、書き込みを行うために画素電極間に電圧Vを印加する場合には、走査線X1に電位−V/2を印加し、データ線Y1に電位V/2を印加すればよい。具体的には、給電端Xa1と給電端Xb1に対し、同時に電位−V/2を印加することにより、走査線X1に電位−V/2を印加する。また、給電端Ya1と給電端Yb1に対し、同時に電位V/2を印加することにより、データ線Y1に電位V/2を印加する。このようにして、座標(X1,Y1)の位置にある画素の画素電極間には、電位差Vが生じて、電圧Vが印加される。
この場合、給電端Xa1、Xb1と接続されている走査線X1以外の走査線や給電端Ya1、Yb1と接続されているデータ線Y1以外のデータ線にも、走査線X1及びデータ線Y1に印加された電位の半分の大きさの電位、即ち、先に述べた半選択電位が印加される。図5で言えば、給電端Xa1に電位−V/2、給電端Xb1に電位−V/2が印加された場合、給電端Xa1と給電端Xb1の両方に接続されている走査線X1は、先に述べたように電位−V/2となる。しかし、給電端Xa1には接続されているが給電端Xb1には接続されていない走査線X2、X3と、給電端Xa1には接続されていないが給電端Xb1には接続されている走査線X4、X7にも、夫々電位−V/4が印加される。この電位−V/4が半選択電位となる。また、給電端Ya1に電位V/2、給電端Yb1に電位V/2が印加された場合、給電端Ya1と給電端Yb1の両方に接続されている走査線Y1は、先に述べたように電位V/2となる。しかし、給電端Ya1には接続されているが給電端Yb1には接続されていない走査線Y2、Y3と、給電端Ya1には接続されていないが給電端Yb1には接続されている走査線Y4、Y7にも、夫々電位V/4が印加される。この電位V/4が半選択電位となる。
このことから、書き込みを行わない画素に印加された半選択電位によって、当該書き込みを行わない画素が、書き込みを行ってしまうという誤動作を防ぐ必要がある。よって、画素は、画素電極に半選択電位が印加されたときに画素電極間に生じる電圧では書き込みを行わず、それよりも大きな電圧が画素電極間に印加されたときにのみ、書き込みを行う特性を有する必要がある。即ち、画素は、画素電極間の電圧の大きさが所定の値(閾値電圧)よりも大きくなったときに始めて、書き込みを行う特性を有する必要がある。
また、静電結合方式の駆動回路において、画素電極は、アドレスドライバADまたはスキャンドライバSDとコンデンサを介して接続される。よって、静電結合方式の駆動回路は、電気信号の交流成分のみしか画素電極に伝送できないので、駆動することができる表示装置が限定される。具体的には、電圧駆動型の表示装置には用いることができるが、電流駆動型の表示装置やバイアス電圧が必要な表示装置には用いることができない。
次に、図6に戻り、ディスプレイモジュール47の表示素子の構造について説明する。先に述べたように、走査線及びデータ線に電位が付加されることにより、その交点における画素の画素電極間に電圧が印加される。図6では、画素電極4にV/2、画素電極3に−V/2の電位が夫々印加されることにより、画素電極3から画素電極4の方向に、電圧Vが印加されることとなる。これにより、画素電極4には正電荷が付加され、画素電極3には負電荷が付加される。
画素電極3と画素電極4の間には、黒トナーBT及び白色粒子WTが封入されている。黒トナーBTには、導電性のトナーが用いられ、白色粒子WTには、フッ化炭素などの滑りやすい微粒子が用いられる。画素電極4には、電荷輸送層6が塗布されており、この電荷輸送層6は、画素電極4の正電荷を黒トナーBTに注入する役目を有する。
画素が黒色表示を行う場合について説明する。電荷輸送層6に接触した黒トナーBTは、電荷輸送層6により正電荷を注入されることで、正に帯電する。正に帯電した黒トナーBTは、負電荷を付加された画素電極3との間にクーロン引力を有することとなるので、画素電極3に向かって移動する。もし、画素電極間に付加される電圧が低い場合には、画素電極3に付加される負電荷の量及び黒トナーBTに付加される正電荷の量は、少なくなるので、黒トナーBTは、応答するのに十分なクーロン引力を得ることができない。従って、黒トナーBTが応答するためには、画素電極間に付加される電圧の大きさを、ある一定の電圧よりも大きくする必要がある。
画素電極3まで移動した黒トナーBTは、クーロン引力によって、画素電極3に付着することとなる。このとき、上側基板1の上方から見ると、画素電極3に黒トナーBTが付着することによって、画素は黒色に見える。このようにして、画素の黒色表示、即ち画素への書き込みが行われる。
ここで、画素電極間への電圧の印加を停止しても、即ち画素電極間に印加されている電圧を0[V]にしても、画素電極4には正電荷が、画素電極3には負電荷が、夫々付加された状態を保つので、黒トナーBTは、画素電極3に付着した状態を保持する。従って、画素電極間への電圧の印加を停止しても、画素は黒色表示された状態を保持する。言い換えれば、画素は書き込まれた状態を保持する。
次に、画素が白色表示を行う場合について説明する。この場合、画素電極3及び画素電極4に印加されている電圧の極性を変え、画素電極4に−V/2、画素電極3にV/2の電位が夫々印加されることにより、画素電極4から画素電極3の方向に、電圧Vが印加されることとなる。これにより、画素電極3には正電荷が付加され、画素電極4には負電荷が付加される。
画素電極3にも、電荷輸送層5が塗布されており、この電荷輸送層5は、画素電極3の正電荷を黒トナーBTに注入する役目を有する。電荷輸送層5に接触している黒トナーBTは、電荷輸送層5により正電荷を注入されることで、正に帯電する。正に帯電した黒トナーBTは、負電荷を付加された画素電極4との間にクーロン引力を有することとなり、画素電極4に向かって移動し、画素電極4に付着することとなる。この場合も、黒トナーBTは、応答するための十分なクーロンカを得る必要があるので、画素電極間に付加される電圧の大きさは、ある一定の電圧よりも大きくされる必要がある。このとき、上側基板1の上方から見ると、画素電極4に黒トナーBTが付着することによって、白色粒子WTのみが視認されるので、画素は白色に見える。このようにして、画素の白色表示、即ち書き込みの消去が行われる。
ここで、画素電極間への電圧の印加を停止しても、即ち、画素電極間に印加されている電圧を0[V]にしても、画素電極4には負電荷が、画素電極3には正電荷が、夫々付加された状態を保つので、黒トナーBTは、画素電極4に付着した状態を保持する。従って、画素電極間への電圧の印加を停止しても、画素は、白色表示された状態を保持する。
以上説明したように、ディスプレイモジュール47の表示素子は、駆動電圧が印加されることにより画像を表示し、当該駆動電圧の印加を停止した後も画像状態を保持するのである。
[1.6 駆動回路における駆動シーケンス]
次に、駆動回路50における駆動シーケンスについて、図8を用いて説明する。
図8は、駆動回路50による1行目の画素に黒色表示を行わせる場合における駆動シーケンスの一例を示す図である。
本実施形態に係るディスプレイモジュール47は、1画面を構成する画像を1行目から最終行まで順番に表示するのではなく、データ処理部48の制御により、所定行の画像の表示が終了した時点でラインメモリ43に記憶されている画像データの表示行(カウンタ部44により検出された表示行)に対して画像の表示を行うようになっている。
そこで、以下では、一例として、1行目(座標(X1,Y1)〜(X1,Y9))の画素への書き込み、即ち1行目の画素に黒色表示を行わせる場合の駆動シーケンスについて説明する。
図8の駆動シーケンスは、図5の駆動回路50における走査線の給電端Xa1〜Xa3、Xb1〜Xb3の夫々に印加される電圧の大きさと、データ線の給電端Ya1〜Ya3、Yb1〜Yb3の夫々に印加される電圧の大きさを示している。
ディスプレイモジュール47の電気的特性は、ノーマリーホワイトで、画素への書き込みのための閾値電圧を、90[V]とし、画素電極間に印加される電圧が、75[V]では変化せず、100[V]で書き換えが行われるものとする。黒色表示は、データ線に対し、相対的に正の電位を印加するか、走査線に対し、相対的に負の電位を印加することによって行うこととする。白色表示は、データ線に対し、相対的に負の電位を印加するか、走査線に対し、相対的に正の電位を印加することによって行うこととする。以下、具体的な駆動シーケンスを述べる。
まず、最初の期間T1では、ディスプレイモジュール47に対し、以前の表示内容を消去し、表示パネル内の電荷保持状態を均一化するリフレッシュ動作を行う。電荷保持状態の均一化のためには、通常の書き込み電圧よりも高い電圧を、画素電極間に印加するのが効果的であるので、100〜150[V]の正の電圧を有するパルス電圧(駆動電圧の一例)を、リフレッシュパルスとして、走査線とデータ線に交互に複数回、印加する必要がある。最終的な表示を白色表示とするために、最後は走査線にリフレッシュパルスを印加して、リフレッシュ動作を終了する。具体的には、例えば150[V]のリフレッシュパルスを画素電極間に印加して、白色表示、黒色表示、白色表示の順に表示させる場合には、図7に示すように、走査線の給電端Xa1〜Xa3、Xb1〜Xb3に対し、同時に150[V]の電圧を有するリフレッシュパルスを印加して白色表示を行う。その後、データ線の給電端Ya1〜Ya3、Yb1〜Yb3に対し、同時に150[V]の電圧を有するリフレッシュパルスを印加して黒色表示を行う。さらにその後、走査線の給電端Xa1〜Xa3、Xb1〜Xb3に対し、同時に150[V]の電圧を有するリフレッシュパルスを印加して白色表示を行う。このように、走査線及びデータ線の夫々に、通常の書き込み電圧よりも高い電圧を交互に印加することで、表示パネル内の電荷保持状態を均一化することのできるリフレッシュ動作を行うことができる。
次の期間T2では、座標(X1,Y1)の画素に書き込みを行う。画素に書き込みを行うためには、閾値電圧90[V]よりも高い電圧を画素電極間に印加する必要があり、図8の駆動シーケンスでは、先に述べた電気的特性を基に、画素電極間に100[V]の電圧を印加することにより、画素への書き込みが行われる。画素電極間に100[V]の電圧を印加するために、走査線X1に−50[V]の電位を印加し、データ線Y1に50[V]の電位を印加する。具体的には、走査線X1に−50[V]の電位を印加するために、走査線の給電端Xa1、Xb1に対し、同時に−50[V]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Y1に50[V]の電位を印加するために、データ線の給電端Ya1、Yb1に対し、同時に50[V]の電圧を有するパルス電圧を印加する。これにより、座標(X1,Y1)の画素における画素電極間に100[V]の電圧が印加され、画素への書き込みが行われる。なお、このパルスの幅の最適値は、印加電圧の大きさや、上側基板1と下側基板2の間の幅、1画素当たりの電荷量、直列に接続するコンデンサの容量などから決められる。この後、期間T3において行われるデータ線Y2への電位の印加の前に、走査線X1の電位を一旦0[V]に戻すため、走査線の給電端Xa1、Xb1に対し、同時に0[V]を印加する。
期間T3では、座標(X1,Y2)の画素に書き込みを行う。具体的には、走査線X1に−50[V]の電位を印加するために、走査線の給電端Xa1、Xb1に対し、同時に−50[V]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Y2に50[V]の電位を印加するために、データ線の給電端Ya1、Yb2に対し、同時に50[V]の電圧を有するパルス電圧を印加する。これにより、座標(X1,Y2)の画素における画素電極間に100[V]の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Xa1、Xb1に対し、同時に0[V]を印加することで、期間T4において行われるデータ線Y3への電位の印加の前に、走査線X1の電位を一旦0[V]に戻す。
期間T4では、座標(X1,Y3)の画素に書き込みを行う。具体的には、走査線X1に−50[V]の電位を印加するために、走査線の給電端Xa1、Xb1に対し、同時に−50[V]の電圧を有するパルス電圧を印加する。さらに、それと同時に、データ線Y3に50[V]の電位を印加するために、データ線の給電端Ya1、Yb3に対し、同時に50[V]の電圧を有するパルス電圧を印加する。これにより、座標(X1,Y3)の画素における画素電極間に10[V]の電圧が印加され、画素への書き込みが行われる。この後、走査線の給電端Xa1、Xb1に対し、同時に0[V]を印加して、データ線Y4への電位の印加の前に、走査線X1の電位を一旦0[V]に戻す。
以上に述べた期間T2〜T4における動作によって、走査線X1とデータ線Y1〜T3の交点にある画素への書き込みが終了する。
期間T5では、走査線X1とデータ線Y4〜Y9の交点にある画素に書き込みを行う。この場合も、期間丁2〜T4における動作と同様の動作が行われる。
以上に述べた期間丁2〜T4における動作と同様の動作を、走査線X2〜X9についても繰り返すことにより、1画面の全ラインの画素への書き込みを行うことができる。例えば、2行目の表示を行うには、給電端Xa1及びXb2に夫々−50[V]のパルス電圧を印加し、3行目の表示を行うには給電端Xa1及びXb3に夫々−50[V]のパルス電圧を印加し、9行目の表示を行うには給電端Xa3及びXb3に夫々−50[V]のパルス電圧を印加する。このときYa1〜Ya3、Yb1〜Yb3には、上記1行目の場合と同様にパルス電圧を印加する。
このことから分かるように、本実施形態に係るディスプレイモジュール47では、通常のマトリクス駆動方式の駆動回路で使用されるM+N個のドライバ数よりも少ない2√M+2√N個のドライバ数で、1画面の全画素への書き込みを行うことができる。具体的には、256×256[dot]の画素を有する表示装置を例にとると、全画素への書き込みのために、一般的な表示装置では、256+256=512個のドライバを必要とするのに対し、本実施形態に係るディスプレイモジュール47では、2×√256+2×√256=64個のドライバで足りる。従って、この場合、一般的な表示装置と較べて、約87%のドライバ数の削減が可能である。
[1.7 情報表示システムの動作]
次に、情報表示システムSの動作について、図9を用いて説明する。
図9は、サブディスプレイ40のデータ処理部48の処理例を示すフローチャートである。
サブディスプレイ40は、ユーザによりI/Fターミナル30のパネル部に固定されており、I/Fターミナル30から画像データを入力して画像を表示することが可能な状態になっている。
端末装置10は、記憶部に記憶されたOS、ドライバプログラム、アプリケーションソフト等を実行しており、ディスプレイドライバプログラムの実行により表示制御部のグラフィックメモリに画像データが書き込まれ、表示制御部が所定のフレーム周期で当該画像データを読み出し、アナログRGB信号として繰り返しメインディスプレイ20及びI/Fターミナル30に出力している。
I/Fターミナル30は、端末装置10から出力されたアナログRGB信号を入力しているが、端末装置10からの表示指示信号が入力されていないため、出力制御部32から画像データは出力されず、送信部33から電磁波としての画像データは出力されない。従って、サブディスプレイ40のディスプレイモジュール47は未表示状態(全画素白表示)である。
ここで、ユーザが端末装置10の操作部を操作することにより、端末装置10から表示指示信号が出力されると、I/Fターミナル30の出力制御部32が画像データを送信部33に出力し、送信部33の送信用コイルから画像データが電磁波として出力され、電磁誘導作用によりサブディスプレイ40の受信部41に受信される。
サブディスプレイ40において、受信部41により受信された画像データのうち、RGB各画像信号はA/Dコンバータ42によりデジタル値に変換されてラインメモリ43に記憶され、垂直同期信号及び水平同期信号に基づいてカウンタ部44により行検出信号が出力される。
そして、データ処理部48が、行検出信号の入力に同期して図9に示す処理を実行する。
先ず、データ処理部48は、行検出信号の入力を監視しており(ステップS1)、行検出信号を入力すると(ステップS1:YES)、ラインメモリ43に記憶されている1行分の画像データを読み出す(ステップS2)。
次いで、データ処理部48は、ディスプレイモジュール47により1行分の画像表示が完了しているか否か、つまり、次の画像表示が可能か否かを、ROMに記憶された画像表示に要する時間と、前回各制御信号を出力してからの経過時間とを比較することにより判定し(ステップS3)、画像表示が完了していない場合は(ステップS3:NO)、行検出信号の入力待ちに移行する(ステップS1)。
一方、画像表示が完了している場合(ステップS3:YES)、データ処理部48は、出力済情報を参照して、行検出信号が示す表示行について各制御信号が出力済であるか否か、つまり、当該行の画像が未表示であるか否かを判定し(ステップS4)、出力済みである場合は(ステップS4:NO)、行検出信号の入力待ちに移行する(ステップS1)。
一方、各制御信号が未出力である場合は(ステップS4:YES)、読み出した画像データにより構成される画像が表示されるようにアドレス制御信号をデータ線駆動部45に出力し(ステップS5)、入力された行検出信号が示す表示行が走査されるようにスキャン制御信号を走査線駆動部46に出力する(ステップS6)。
そうすると、データ線駆動部45の各アドレスドライバADから上記アドレス制御信号に応じた駆動信号が出力され、夫々に接続されたデータ線に駆動電圧が、例えば、図8に示すように印加される。また、走査線駆動部46においては、上記スキャン制御信号に対応するスキャンドライバSDから駆動信号が出力され、当該ドライバに接続された走査線に駆動電圧が、例えば、図8に示すように印加される。
そして、上記パルス電圧の駆動により、ディスプレイモジュール47の表示素子の上記検出された表示行に位置する画素のうち、書き込みに必要な駆動電圧が印加された画素について黒表示が行われる。
データ処理部48は、各制御信号を出力した後、検出された表示行を出力済情報に追加記憶し(ステップS7)、経過時間を0にリセットする(ステップ8)。
そして、データ処理部48は、出力済情報を参照して、全ラインについて制御信号を出力したか否かを判定し(ステップS9)、未出力の行が存在する場合には(ステップS9:NO)、行検出信号の入力待ちに移行する(ステップS1)。
一方、全ライン出力した場合は(ステップS9:YES)、出力済情報をクリアして(ステップS10)、処理を終了する。ここで、全画素に対する画像表示が完了する。
その後、I/Fターミナル30のパネル部からサブディスプレイ40を取り外すと、I/Fターミナル30からの画像データの送信は停止されるが、サブディスプレイ40は画像の表示状態を保持し続ける。従って、サブディスプレイ40を端末装置10及びI/Fターミナル30から離れたところに移動させても、表示内容を確認することができる。
以上説明したように、本実施形態によれば、1画面を構成する全ラインの画像データが、その一部である1行入力されるごとに、当該1行分の画像データをラインメモリ43に記憶し、1行分入力された画像データにより構成される画像がディスプレイモジュール47により表示される位置をカウンタ部44が検出する。そして、データ処理部48が、ラインメモリ43に1行分記憶された画像データを読み出し、当該画像データにより構成される画像を、カウンタ部44が検出した表示行にディスプレイモジュール47に表示させるためのアドレス制御信号及びスキャン制御信号を出力し、当該出力してから、ディスプレイモジュール47による1行分の画像表示に要する時間が少なくとも経過した後、そのときにラインメモリ43に記憶されている画像データにつき、次の各制御信号を出力する。このようにして、次々に各制御信号を出力すると、1画面分の画像表示が完了する。
従って、ラインメモリ等の安価なメモリを用いて表示装置を製造することができ、コストを削減することができる。また、ラインメモリ等を用いた場合であっても、画像表示速度を比較的速くすることができる。
また、端末装置10から出力された画像データはI/Fターミナル30とサブディスプレイ40との間で、電磁誘導により伝送されるため、接続端子の磨耗や破損等が発生することなく、サブディスプレイ40の取り付け及び取り外しを容易に行うことができるとともに、通信部品のコストを抑えつつ無接点接続を行うことができる(理想的な構成であれば、送受信用のコイルのみ)。
更に、データ処理部48は、各制御信号を出力しようとする際に、出力済情報及びカウンタ部44により検出された表示行に基づいて、当該表示行について各制御信号が出力済みであるか否かを判定し、出力済みでないと判定された場合にのみ、当該表示行についての各制御信号を出力するので、既に表示された画像の再度の表示処理を防止し、効率的に画像を表示することができる。
また更に、ディスプレイモジュール47の表示素子上に、複数の走査線と複数のデータ線とが交差するように配置するとともに当該交差夫々に対応して画素電極を形成し、走査線及びデータ線は夫々アドレスドライバAD及びスキャンドライバSDと静電結合するように構成したので、アドレスドライバAD及びスキャンドライバSDの数を減らして、コストを削減することができる。
[2.第2実施形態]
次に、本発明の第2の実施形態について説明する。
上記説明した第1実施形態においては、I/Fターミナル30とサブディスプレイ40との間で、画像データ(アナログRGB信号)を電磁誘導により伝送していたが、以下に説明する第2実施形態においては、I/Fターミナル30において、画像データに基づいてアドレス制御信号及びスキャン制御信号を出力し、当該各制御信号を電磁誘導により伝送するようになっている。なお、本実施形態に係る情報表示システムSの全体構成は第1実施形態の場合と同様であるので、詳細な説明は省略する。
[2.1 I/Fターミナル30の構成及び機能概要]
次に、I/Fターミナル30の構成及び機能概要について、図10を用いて説明する。
図10は、第2実施形態に係るI/Fターミナル30の概要構成の一例を示すブロック図であり、同図において、上記図2と同様の要素については同様の符号を付している。
図10に示すように、I/Fターミナル30は、モニタ部31と、出力制御部32と、制御信号送信手段としての送信部33と、A/Dコンバータ34と、画像データ記憶手段としてのラインメモリ35と、表示位置検出手段としてのカウンタ部36と、制御信号出力手段及び判定手段としてのデータ処理部37と、を備えている。
ここで、A/Dコンバータ34、ラインメモリ35、カウンタ部36及びデータ処理部37の構成及び機能は、基本的に第1実施形態に係るサブディスプレイ40のA/Dコンバータ42、ラインメモリ43、カウンタ部44及びデータ処理部48と夫々同様である。
つまり、出力制御部32から出力されたRGB各画像信号はA/Dコンバータ34によりデジタル値の画像データに変換されラインメモリ35に記憶されるようになっている。また、出力制御部32から出力された垂直同期信号及び水平同期信号は、カウンタ部36に入力され、当該カウンタ部36から行検出信号が出力されるようになっている。
また、データ処理部37は出力検出信号を入力するとともに、ラインメモリ35から画像データを読み出し、アドレス制御信号及びスキャン制御信号を送信部33に出力するようになっている。
また、送信部33は、データ処理部37から出力される各制御信号に夫々対応する送信用コイルを有しており、各制御信号を電磁誘導によりサブディスプレイ40に送信するようになっている。
[2.2 サブディスプレイ40の構成及び機能概要等]
次に、サブディスプレイ40の構成及び機能概要について、図11を用いて説明する。
図11は、第2実施形態に係るサブディスプレイ40の概要構成の一例を示すブロック図であり、同図において、上記図3と同様の要素については同様の符号を付している。
図11に示すように、サブディスプレイ40は、制御信号受信手段としての受信部41と、データ線駆動部45と、走査線駆動部46と、ディスプレイモジュール47と、を備えている。
受信部41は、アドレス制御信号及びスキャン制御信号に夫々対応した受信用コイルを有しており、I/Fターミナル30の送信部33から電磁波として送信された各制御信号を受信し、データ線駆動部45及び走査線駆動部46に出力するようになっている。
なお、ディスプレイモジュール47及び駆動回路50の構成、並びに駆動回路50の駆動シーケンスは第1実施形態の場合と同様であるので、詳細な説明は省略する。
また、情報表示システムSの動作も、第1実施形態の場合と基本的に同様であり、I/Fターミナル30のデータ処理部37の処理内容は、第1実施形態に係るサブディスプレイ40のデータ処理部48の処理内容と同様であるので、詳細な説明は省略する。
以上説明したように、本実施形態によれば、第1実施形態と同様の作用による効果に加えて、端末装置10から出力された画像データを、I/Fターミナル30で処理し、アドレス制御信号及びスキャン制御信号を電磁誘導によりサブディスプレイ40に伝送するようにしたので、サブディスプレイを簡易な構成とすることが可能となり、サブディスプレイのコストを削減することができる。そして、当該コスト削減の効果は、情報表示システムに含まれるサブディスプレイが多数なるほど顕著に現れることとなる。
[3.第3実施形態]
次に、本発明の第3の実施形態について説明する。
上記説明した第2実施形態においては、I/Fターミナル30とサブディスプレイ40との間で、アドレス制御信号及びスキャン制御信号を電磁誘導により伝送していたが、以下に説明する第3実施形態においては、I/Fターミナル30が駆動信号を出力し、当該各駆動信号を電磁誘導により伝送するようになっている。なお、本実施形態に係る情報表示システムSの全体構成は第1実施形態の場合と同様であるので、詳細な説明は省略する。
[3.1 I/Fターミナル30の構成及び機能概要]
次に、I/Fターミナル30の構成及び機能概要について、図12を用いて説明する。
図12は、第3実施形態に係るI/Fターミナル30の概要構成の一例を示すブロック図であり、同図において、上記図10と同様の要素については同様の符号を付している。
図12に示すように、I/Fターミナル30は、モニタ部31と、出力制御部32と、駆動信号送信手段としての送信部33と、A/Dコンバータ34と、画像データ記憶手段としてのラインメモリ35と、表示位置検出手段としてのカウンタ部36と、制御信号出力手段及び判定手段としてのデータ処理部37と、データ線駆動部38と、走査線駆動部39と、を備えている。
ここで、データ線駆動部38及び走査線駆動部39構成及び機能は、基本的に第1実施形態に係るサブディスプレイ40のデータ線駆動部45及び走査線駆動部46と夫々同様である。
つまり、データ線駆動部38は、サブディスプレイ40におけるディスプレイモジュール47のデータ線の数をM本とした場合に、2√M個のアドレスドライバADを有しており、データ処理部37から出力されたアドレス制御信号に基づいて、各アドレスドライバADから、対応するデータ線に印加されるべき駆動電圧に応じた駆動信号を送信部33に出力するようになっている。
また、走査線駆動部39は、サブディスプレイ40におけるディスプレイモジュール47の走査線の数をN本とした場合に、2√N個のスキャンドライバSDを有しており、データ処理部37から出力されたスキャン制御信号に基づいて、各スキャンドライバSDから、対応する走査線に印加されるべき駆動電圧に応じた駆動信号を送信部33に出力するようになっている。
また、送信部33は、データ線駆動部38及び走査線駆動部39から出力される各駆動信号に夫々対応する送信用コイルを有しており(2√M+2√N個)、各駆動信号を電磁誘導によりサブディスプレイ40に送信するようになっている。
[3.2 サブディスプレイ40の構成及び機能概要等]
次に、サブディスプレイ40の構成及び機能概要について、図13を用いて説明する。
図13は、第3実施形態に係るサブディスプレイ40の概要構成の一例を示すブロック図であり、同図において、上記図11と同様の要素については同様の符号を付している。
図13に示すように、サブディスプレイ40は、駆動信号受信手段としての受信部41と、ディスプレイモジュール47と、を備えている。
受信部41は、各駆動信号に夫々対応した受信用コイルを有しており(2√M+2√N個)、I/Fターミナル30の送信部33から電磁波として送信された各駆動信号を受信し、当該各信号をディスプレイモジュール47のデータ線及び走査線の供給端に印加するようになっている。
また、ディスプレイモジュール47の各データ線及び走査線は、夫々対応する受信部41の受信用コイルとコンデンサCa及びCsを介して静電結合されている。
なお、ディスプレイモジュール47及び駆動回路50の構成、並びに駆動回路50の駆動シーケンスは第2実施形態の場合と同様であるので、詳細な説明は省略する。
また、情報表示システムSの動作も、第2実施形態の場合と基本的に同様であるので、詳細な説明は省略する。
以上説明したように、本実施形態によれば、第2実施形態と同様の作用による効果に加えて、I/Fターミナル30で駆動信号を出力し、当該駆動信号を電磁誘導によりサブディスプレイ40に伝送するようにしたので、更に、サブディスプレイを簡易な構成とすることが可能となり、サブディスプレイのコストを削減することができる。
なお、上記各実施形態においては、端末装置10、メインディスプレイ20及びI/Fターミナル30を別個の装置としていたが、この中の全部又は一部を一体の装置として構成しても良く、例えば、PDA(Personal Digital Assistant)等として構成しても良い。
また、上記各実施形態においては、端末装置10に2本のディスプレイケーブルを接続するように構成しているが、例えば、端末装置10には1本のディスプレイケーブルを接続し、信号分配器等を介して、メインディスプレイ20及びI/Fターミナル30夫々にディスプレイケーブルを接続するように構成しても良いし、当該信号分配器等をI/Fターミナル30が備えるようにしても良い。
更にまた、上記各実施形態においては、アナログRGB信号の形態で、端末装置10から画像データを出力するようにしているが、例えば、NTSC(National Television Standards Committee)、PAL(Phase Alternating Line)、DVI(Digital Visual Interface)等の信号の形態で出力しても良い。
また更に、上記各実施形態においては、1行分の画像データをラインメモリに記憶し、データ処理部は1行単位で制御信号の出力等の処理を行っているが、複数行の画像データをラインメモリに記憶し、当該複数行単位で処理を行うようにしても良い。
更にまた、上記各実施形態においては、サブディスプレイ40における駆動回路50の全てのデータ線及び走査線を駆動用の各ドライバまたは受信用コイルと静電結合し、静電結合方式により駆動していたが、例えば、コンデンサを介さずに結合し、単純マトリクス方式により駆動しても良い。ただし、この場合は、データ線及び走査線夫々に対応するドライバまたは受信用コイルが必要となるため、当該ドライバまたは受信用コイルの数が増加する。また、データ線または走査線のいずれか一方のみを静電結合するようにしても良く、この場合は、全てを単純マトリクス方式により結合するよりも、駆動用のドライバまたは受信用コイルの数を減らすことができる。