JP2009532820A - フラッシュメモリ装置におけるリーク電流及びプログラムディスターブの低減 - Google Patents
フラッシュメモリ装置におけるリーク電流及びプログラムディスターブの低減 Download PDFInfo
- Publication number
- JP2009532820A JP2009532820A JP2009504313A JP2009504313A JP2009532820A JP 2009532820 A JP2009532820 A JP 2009532820A JP 2009504313 A JP2009504313 A JP 2009504313A JP 2009504313 A JP2009504313 A JP 2009504313A JP 2009532820 A JP2009532820 A JP 2009532820A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- target cell
- cell
- bit line
- verify
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】フラッシュメモリ装置においてリーク電流及びプログラムディスターブを抑制すること。
【解決手段】本発明の実施例に従って構成されたフラッシュメモリシステム300は、仮想接地方式のアレイ構成(302)を採用している。プログラム動作中において、対象メモリセル(706)には負の基板電圧が印加され、当該電圧がなければ対象メモリセル(706)内を流れてしまうであろうリーク電流を制御または排除する。当該負の基板電圧はまた、対象セルのドレインに対応するビット線(BL2)の下方に空乏領域(714)をより深く拡張することにより、対象セルに隣接するセル(708)におけるプログラムディスターブの発生を抑制する。当該負の基板電圧は、ベリファイ動作(プログラムベリファイ、弱プログラムベリファイ、消去ベリファイ)の間にも、対象セル(706)に印加され、当該電圧がなければ引き起こされるであろうベリファイ動作中のエラーを抑制または排除する。
【選択図】図8
【解決手段】本発明の実施例に従って構成されたフラッシュメモリシステム300は、仮想接地方式のアレイ構成(302)を採用している。プログラム動作中において、対象メモリセル(706)には負の基板電圧が印加され、当該電圧がなければ対象メモリセル(706)内を流れてしまうであろうリーク電流を制御または排除する。当該負の基板電圧はまた、対象セルのドレインに対応するビット線(BL2)の下方に空乏領域(714)をより深く拡張することにより、対象セルに隣接するセル(708)におけるプログラムディスターブの発生を抑制する。当該負の基板電圧は、ベリファイ動作(プログラムベリファイ、弱プログラムベリファイ、消去ベリファイ)の間にも、対象セル(706)に印加され、当該電圧がなければ引き起こされるであろうベリファイ動作中のエラーを抑制または排除する。
【選択図】図8
Description
本発明の実施例は、一般的にはフラッシュメモリ装置に関するものであり、特にフラッシュメモリ装置のプログラム及びベリファイ動作に関するものである。
フラッシュメモリは電子記憶媒体の一種であり、動作電力のない状態でデータを保持することができる。フラッシュメモリは、耐用期間中(典型的なフラッシュメモリ装置では、例えば100万回の書き込みサイクルまで)においてプログラム、消去、及び再プログラムが可能である。フラッシュメモリは、信頼性が高くコンパクトで安価な不揮発性メモリとして、多くの消費者、商業、及びその他の用途においてますます人気を集めている。電子装置が小型化するに従い、集積回路記憶素子(例えば、フラッシュメモリユニット)上の単位領域当たりに記憶することのできるデータ量を増大させることが求められるようになっている。この点について、従来からあるフラッシュメモリ技術の1つは、2ビットのデータを格納可能な電荷捕獲誘電素子を利用したメモリセルに基づくものである。このような装置においては、電荷捕獲誘電素子の一端にある第1の電荷格納領域を使用して第1のビットを格納し、電荷捕獲誘電素子の他端にある第2の電荷格納領域を使用して第2のビットを格納することができる。
図1は、従来のデュアルビットメモリセル100の断面図である。メモリセル100は、窒化シリコン層102と、第1の埋設結合領域106及び第2の埋設結合領域108を有するP型半導体基板104とを含む。第1の埋設結合領域106及び第2の埋設結合領域108のそれぞれは、N+の半導体材料から形成されている。窒化シリコン層102は、2つの酸化シリコン層(参照符号110及び112にて図示)に挟まれている。窒化シリコン層102は、島状に埋設された多結晶シリコンや、その他の形状の電荷捕獲層を代わりに用いてもよい。
酸化シリコン層110は、ポリシリコンゲート114により覆われている。ゲート114は、N型の不純物(例えば、リン)によりドーピングされている。メモリセル100は、2つのデータビットを格納することができる。左側のビットは円破線116で表され、右側のビットは円破線118で表されている。実際には、メモリセル100は一般的に対称であり、第1の埋設結合領域106及び第2の埋設結合領域108は入れ替え可能である。この点、第1の埋設結合領域106は右側ビット118に対するソース領域として働き、第2の埋設結合領域108は右側ビット118に対するドレイン領域として働くことができる。反対に、第2の埋設結合領域108は左側ビットに対するソース領域として働き、第1の埋設結合領域106は左側ビット116に対するドレイン領域として働くことができる。
図2は、従来のアレイ構造200に従って配置された多数のデュアルビットメモリセルの略図である(実際のアレイ構造は、数千個のデュアルビットメモリセルを含み得る)。アレイ構造200は、前述のように半導体基板中に形成された多数の埋設ビット線を含む。図2には、3本の埋設ビット線(参照符号202、204、及び206)が描かれており、それぞれがアレイ構造200のメモリセルに対して、ドレインまたはソースとして機能することができる。アレイ構造200はまた、メモリセルのゲート電圧を制御するために利用される多数のワード線を含む。図2には、4本のワード線(参照符号208、210、212、及び214)が描かれており、一般的にこれらのワード線はビット線と共に交差パターンを形成する。図2には示されていないが、電子捕獲誘電素子はビット線とワード線の間の結合部に挟まれている。図2の中の点線は、アレイ構造200における2つのデュアルビットメモリセル(第1のセル216及び第2のセル218)を表す。特に、ビット線204は第1のセル216と第2のセル218により共有されている。アレイ構造200は、仮想接地方式として知られている。なぜならば、選択された任意のビット線に対して接地電位を印加することが可能であり、いずれかのビット線を接地電位に固定する必要がないためである。
アレイ構造200の制御ロジック及び回路は、従来のフラッシュメモリ動作(例えば、プログラミング、読み出し、消去、及び弱プログラミング)において、メモリセルの選択、ワード線への電圧印加、及びビット線への電圧印加を管理する。電圧は、導電性の金属線及びビット線コンタクトを用いてビット線へと伝えられる。図2には、3本の導電性の金属線(参照符号220、222、及び224)と、3つのビット線コンタクト(参照符号226、228、及び230)が図示されている。本実施例では、ビット線の抵抗が非常に高いため、ビット線コンタクトはワード線16本ごとに1つずつ使用されている。
メモリセル100のプログラミングは、周知のホットエレクトロン注入技術(チャネルホットエレクトロンまたはCHEプログラミングともいう)により実行することができる。従来のプログラミング技術によれば、右側ビット118は、比較的高いプログラミング電圧を適切に選択されたワード線を介してゲート114に印加し、(この場合はソースとして働く)第1の埋設結合領域106に対応するビット線を接地し、(この場合はドレインとして働く)第2の埋設結合領域108に対応するビット線に対し比較的高いドレイン電圧を印加することにより行われる。反対に、左側ビット116は、比較的高いプログラミング電圧を適切に選択されたワード線を介してゲート114に印加し、(この場合はソースとして働く)第2の埋設結合領域108に対応するビット線を接地し、(この場合はドレインとして働く)第1の埋設結合領域106に対応するビット線に対し比較的高いドレイン電圧を印加することにより行われる。
再び図2を参照に、仮想接地方式のフラッシュメモリアレイにおいて従来のCHEプログラミングを行う場合、選択されていないワード線の下や、ワード線同士の間、及びビット線コンタクト領域中に、過度のリーク電流が流れる可能性がある。このようなビット線リーク電流は、プログラミングに必要な電流を数十アンペアも増加させる場合があり、それはこのようなフラッシュメモリにおける公称の動作特性を考慮すると相当の量である。さらに、アレイが多数のプログラム−消去サイクルを経たあとは、セルの自然劣化により、この寄生リーク電流の量はおよそ2桁(100倍)ほど増加することがある。過度のリーク電流は、携帯電子機器・無線電話やその他の低電力アプリケーションにとっては、非常に望ましくない場合がある。過度のリーク電流は、実際のフラッシュメモリ装置において、他の悪影響(例えば、超過電流によるビット線電位の低下に起因するプログラミング効率の低下や、非選択のワード線に生じるチャネル電流に起因する非選択ワード線上のセルへのディスターブなど)を及ぼす可能性もある。
ビット線リーク電流は、仮想接地方式における従来のベリファイ動作(弱プログラムベリファイ、消去ベリファイ、及びプログラムベリファイ)においても発生する場合がある。これらのベリファイ動作は上述したプログラミング動作に似ているが、より低電圧のワード線電圧及びドレイン電圧が印加される。このようなベリファイ動作の目的は、対象セルの閾値電圧(VT)が所望の範囲内にあるか否かを判定することにある。所望の閾値電圧の範囲は、特定のベリファイ動作に依存し、好ましい弱プログラム状態、好ましい消去状態、または好ましいプログラム状態のいずれかに対応するものである。ベリファイされる特定の閾値電圧VTに関わらず、ベリファイ動作は非常に少量のベリファイ電流を対象セルに生じさせ、当該ベリファイ電流をリファレンスメモリセルで生成されたリファレンス電流と比較する。ビット線リーク電流は、たとえ少量であってもベリファイ動作にエラーをもたらす場合がある。これは、測定回路が、リーク電流と合わさった実際のベリファイ電流を測定するためである。
プログラミング及びベリファイ動作中におけるリーク電流は、コアデバイスの長さが減少するに従って悪化する。さらに、フラッシュメモリ装置が縮小され、メモリセルのチャネル長が減少するにつれ、隣接するデバイスへのプログラムディスターブも増大する。プログラムされるメモリセルと同じワード線を共有する隣接のメモリセルにおいては、別種類のプログラムディスターブが起こる可能性がある。このプログラムディスターブは、電子がビット線の周囲に拡散して隣接メモリセルの酸化膜に注入し、隣接メモリセルが実質的にプログラムまたは弱プログラムされる結果となることにより引き起こされる。
従って、仮想接地方式のメモリセルにおいて、プログラム中のリーク電流を制御、低減、または排除することが望ましい。同様に、仮想接地方式のメモリセルにおいて、ベリファイ動作中のリーク電流成分を抑制、低減、または排除することが望ましい。さらに、仮想接地方式のメモリセルへのプログラミングに関連するプログラムディスターブを低減することが望ましい。加えて、本発明の実施例に係る他の望ましい特徴及び特性は、付属の図面並びに前述の技術分野及び背景技術の記述と共に、後述する詳細な説明及び添付の特許請求の範囲により明らかになる。
ここで説明されるフラッシュメモリのプログラミング技術は、仮想接地方式のメモリセルに利用することができる。当該プログラミング技術は、プログラミング動作中のビット線リーク電流を低減し、消費電力を節約することができる。また、当該プログラミング技術は、メモリセルアレイ中におけるプログラムディスターブの発生数を低減することができる。ここで説明されるフラッシュメモリの種々のベリファイ技術も、同様に仮想接地方式のメモリセルに利用することができる。当該ベリファイ技術は、測定電流中におけるビット線リーク電流成分を低減し、対象セルにより生成される実際のベリファイ電流をより正確に判定することができる。
本発明の上記及びその他の側面は、一の実施例により実現することができる。それは、仮想接地方式のセルアレイを具備する不揮発性メモリ装置のプログラミング方法であって、各セルは、アレイ内のワード線に対応したゲートと、アレイ内のビット線に対応して半導体基板内に形成された選択可能なドレイン/ソースと、アレイ内のビット線に対応して半導体基板内に形成された選択可能なソース/ドレインと、を含む。この方法は、アレイ内の対象セルをプログラミングのために選択するステップと、前記対象セルに対応するワード線にプログラミング電圧を印加するステップと、前記対象セルの前記半導体基板に負の基板電圧を印加することにより、ビット線リーク電流を制御するステップと、を含む。
本発明の上記及びその他の側面は、同様に一の実施例により実現することができる。それは、仮想接地方式のセルアレイを具備する不揮発性メモリ装置において実行されるベリファイ動作の方法であって、各セルは、アレイ内のワード線に対応したゲートと、アレイ内のビット線に対応して半導体基板内に形成された選択可能なドレイン/ソースと、アレイ内のビット線に対応して半導体基板内に形成された選択可能なソース/ドレインと、を含む。この方法は、対象セルに対応する前記ワード線にベリファイ電圧を印加するステップと、前記対象セルの前記ドレインに対応する第1の選択可能なビット線に対しドレイン電圧を印加するステップと、前記対象セルの前記半導体基板に負の基板電圧を印加することにより、ビット線リーク電流を制御するステップと、前記対象セルを流れるベリファイ電流を処理するステップと、を含む。
本発明の上記及びその他の側面も、同様に一の実施例により実現することができる。それは、仮想接地方式のセルアレイを具備する不揮発性メモリ装置のプログラミング方法であって、各セルは、アレイ内のワード線に対応したゲートと、アレイ内のビット線に対応して半導体基板内に形成された選択可能なドレイン/ソースと、アレイ内のビット線に対応して半導体基板内に形成された選択可能なソース/ドレインと、を含む。この方法は、アレイ内の対象セルをプログラミングのために選択するステップと、前記対象セルに対応するワード線にプログラミング電圧を印加するステップと、前記対象セルの前記ドレインに対応する第1の選択可能なビット線にドレイン電圧を印加するステップと、前記第1の選択可能なビット線の下方におけるプログラミング中の電子拡散を低減するために、前記対象セルの前記半導体基板に負の基板電圧を印加するステップと、を含む。
本発明の更なる完全な理解は、下記の図面と一緒に、詳細な説明及び特許請求の範囲を参照することにより得ることができる。図中において、類似の参照符号は類似の構成要素を示すものである。
以下の詳細な説明は、事実上単なる実例に過ぎないものであり、発明の実施例や、当該実施例の応用及び利用の範囲を制限するものではない。さらに、前述の技術分野、背景技術、発明の概要、及び後述する詳細な説明において表示され、あるいは暗示されたいかなる理論によって拘束される意図も存在しない。
本発明の実施例は、機能的かつ/または論理的なブロック要素、及び種々の処理ステップによって記述される場合がある。このようなブロック要素は、数々のハードウェア、ソフトウェア、及び/または特定の機能を実行するように構成されたファームウェア要素によって実現できることが理解されるべきである。例えば、本発明の実施例は種々の集積回路素子(メモリ素子、デジタル信号処理素子、論理素子、参照テーブル等)を利用することができる。これらの集積回路素子は、1つまたはそれ以上のマイクロプロセッサ、またはその他の制御装置による制御のもとで、様々な機能を実行することができる。さらに、本発明の実施例は数々のデータ転送方式と共に実現することができ、ここで説明されるシステムは本発明の単なる実例の1つに過ぎないことが、当業者によれば理解される。
説明を簡潔にするために、トランジスタの設計及び製造、フラッシュメモリ装置及びメモリセルのプログラミング・消去・弱プログラミング・ベリファイ動作の制御、並びに装置及びシステムの他の機能的側面(並びに装置及びシステムにおける個々の動作の構成要素)については、ここで詳細に説明されない場合がある。さらに、種々の図面に示された接続線は、種々の構成要素同士の機能的な関係及び/または物理的な接続関係の一例を表すことを意図している。本発明の実施例においては、数多くの代替的または付加的な機能的関係及び物理的接続が存在し得る点が注目されるべきである。
ここで使用されるように、「ノード」とは内部的または外部的な全ての関係点、接続点、結合点、信号線、導体素子等を示す。ノードには、所与の信号、論理値、電圧、データパターン、電流、または電荷が存在する。さらに、2つまたはそれ以上のノードは、1つの物理的な要素によって実現することができる(2つまたはそれ以上の信号は、複合されるか変調される。さもなければ、たとえ共通のノードに受信されあるいは出力されたとしても識別される)。
以下の説明では、互いに「接続」または「結合」されたエレメント、ノード、または特徴について言及する。ここで使用されるように、特に違った形で明記されない限り、「接続」とは1つのエレメント/ノード/特徴が、他のエレメント/ノード/特徴に対し、(必ずしも機械的はなく)直接結び付けられている(または、直接伝達されている)ことを指す。同様に、特に違った形で明記されない限り、「結合」とは1つのエレメント/ノード/特徴が、他のエレメント/ノード/特長に対し、(必ずしも機械的はなく)直接的にまたは間接的に結び付けられている(または、直接的にまたは間接的に伝達されている)ことを指す。従って、図3の概略図は構成要素の配列の一例を示すものであるが、システムの機能が悪影響を受けないと仮定して、更なる仲介のエレメント、装置、特徴、またはコンポーネントが、本発明の実施例中に存在してもよい。
図3は、本発明の実施例に従って構成されたフラッシュメモリシステム300の模式図である。システム300は非常に単純化された実施形態を示しており、実際に配置されるシステム300は、図3には不図示の従来からあるエレメント、ロジック、コンポーネント、及び機能を含んでいてもよい。簡潔には、システム300は仮想接地方式を利用したコアセルアレイ302のプログラミング、ベリファイ、弱プログラミング、及び消去を実行するために提供される。この点において、コアセルアレイ302内のメモリセルはデュアルビットメモリセル(図1を参照)であってもよいし、シングルビットメモリセルであってもよいし、適切に構成された任意のフラッシュメモリセルであってもよい。実際の実施例では、コアセルアレイ302は多数のセクタに分割され、セクタ内のメモリセルは、同じセクタアドレスを共有する全てのワード線を介して一緒にグループ化されている。コアセルアレイ302は、様々な異なる構成によって実現できることが理解されるべきである(例えば、16のセルにおける16のノーマルビットと16の相補ビットから構成される128000のセクタ)。さらに、コアセルアレイ302は、(実用的な制限の範囲内において)任意の数のセクタを利用することができる。
フラッシュメモリシステム300は、コアセルアレイ302に結合されたアドレスデコーダ304を含む。アドレスデコーダ304は、コアセルアレイ302にて行われる種々の動作(プログラミング、読み出し、ベリファイ、弱プログラミング、消去)において、入力及び/または出力信号(I/O信号)をデコードする。本実施例では、アドレスデコーダ304はシステムコントローラ(不図示)等からアドレスバス情報を受け取る。アドレスデコーダ304は、ビット線選択及び制御ロジック306に結合されていてもよい。ビット線選択及び制御ロジック306は、ここで説明されるフラッシュメモリの種々の動作をサポートするために必要な、所望の1本またはそれ以上のビット線を選択するのに適した構成となっている。同様に、アドレスデコーダ304は、ワード線選択及び制御ロジック308に結合されていてもよい。ワード線選択及び制御ロジック308は、ここで説明されるフラッシュメモリの種々の動作をサポートするために必要な、所望の1本またはそれ以上のワード線を選択するのに適した構成となっている。システム300は、プログラミング、弱プログラミング、読み出し、消去、プログラムベリファイ、消去ベリファイ、及び弱プログラムベリファイ等において、コアセルアレイ302内の所望の1つの対象セル(または、複数の対象セル)を選択するために、周知のアドレス技術及びスイッチング技術を採用することができる。
フラッシュメモリ300はまた、コマンドロジック部310を利用することができる。コマンドロジック部310は、ステートマシン312を含むか、またはそれに結合されていてもよい。システム300の実施例では、コマンドロジック部310及び/またはステートマシン312は、ここで説明される機能を実行するために設計された以下のもの(汎用プロセッサ、コンテンツアドレッサブルメモリ、デジタルシグナルプロセッサ、エーシック、フィールドプログラマブルゲートアレイ、任意の適切なプログラム可能な論理デバイス、ディスクリートゲート又は論理トランジスタ、ディスクリートなハードウェア要素、並びにこれらの任意の組合せ)により実現または実行することができる。この点において、プロセッサはマイクロプロセッサ、コントローラー、マイクロコントローラー、またはステートマシンにより実現することができる。プロセッサはまた、コンピューティングデバイスの組合せ(例えば、DSPとマイクロプロセッサの組合せ、多数のマイクロプロセッサ、DSPのコアと接続されたさらに多くのマイクロプロセッサ、またはこのような他の任意の構成)により実現することもできる。
本実施例では、コマンドロジック部310は、適切な相互結合エレメント、構成、またはアーキテクチャを用いて、コアセルアレイ302と結合されている。コマンドロジック部310及びステートマシン312は、システムコントローラ等に接続されたデータバスから、コマンドまたは指示を受け取る。当該コマンド及び指示は、コマンドロジック部310及びステートマシン312に埋め込まれたアルゴリズムを呼び出す。当該アルゴリズムは、プログラミング、読み出し、消去、弱プログラミング、ベリファイ、及びここで説明される他の動作に関連した種々のタスク及びプロセスを実行する。さらに、ここで開示される具体例に関連して説明される方法のステップまたはアルゴリズムは、ハードウェア、ファームウェア、プロセッサにより実行されるソフトウェアモジュール、及びこれら全ての実用的な組合せにより、直接的に実現することができる。ソフトウェアモジュールは、RAM、フラッシュメモリ、ROM、EPROM、EEPROM、レジスタ、ハードディスク、リムーバブルディスク、CD−ROM、または技術的に周知な他の任意の記憶メディアの中に存在しうる。
フラッシュメモリシステム300は、電圧生成部314を含んでいてもよい。電圧生成部314は、コアセルアレイ302、コマンドロジック部310、及びステートマシン312に結合されている。電圧生成部314は、コマンドロジック部310及び/またはステートマシン312により制御される。電圧生成部314は、コアセル302内のメモリセルのプログラミング、リーディング、消去、弱プログラミング、及びベリファイに関連して使用される必要な電圧を生成するために適切に構成されている。例えば、電圧生成部314は、1つまたはそれ以上のチャージポンプ、1つまたはそれ以上の電圧分割回路、及び/または1つもしくはそれ以上の異なる電圧源を含んでいてもよい。電圧生成部314は、固定、可変、及び/または動的に調整可能な、任意の数の電圧信号を提供するように設計されていてもよい。以下に詳述するように、電圧生成部314は、コアセルアレイ302に対し以下の電圧を制限なしに生成及び印加するように構成されている。その電圧とは、対象セルのワード線に印加されるプログラミング電圧(VG)、対象セルの選択可能なビット線に印加されるドレイン電圧(VD)、対象セルの半導体基板に印加される電圧(VB)、対象セルのワード線に印加されるベリファイ電圧、リファレンスセルのワード線に印加されるベリファイ電圧、及びリファレンスセルに印加される電圧である。
図4は、本発明の実施例に係るCHEプログラミングの動作を説明するための回路図である。図4は、仮想接地方式のメモリデバイスアレイ内における4つのメモリセルを示している。本発明の要件ではないが、これらのメモリセルは前述のデュアルビットメモリセルであってもよい。すなわち、各セルがアレイ内の一のワード線に対応したゲートと、アレイ内の一のビット線に対応した選択可能なドレイン/ソースと、アレイ内の他のビット線に対応した選択可能なソース/ドレインとを含む。この点、図4には第1のビット線BL1、第2のビット線BL2、選択ワード線402、3本の非選択ワード線404、及びアレイ内の対象セル406が示されている。実際には、非選択ワード線404は接地されている。対象セル406はプログラミングのために選択されたセルを表し、残りの3つのセルはプログラミングのために選択されなかったセルを表す。図4には示されていないが、アレイは通常、対象セル406のプログラミングのために選択される必要のないビット線をさらに含む。開放回路状態を効率的に生成するために、非選択のビット線はフローティング状態にされるか、非常に高い抵抗に接続される。
デュアルビットメモリセルに関連して、図4は右側ビットへのプログラミング動作を示している。プログラミング電圧が対象セル406に対応するワード線(ワード線402)に印加され、ドレイン電圧が対象セル406のドレインに対応する選択ビット線(この例ではBL2)に印加され、対象セル406のソースに対応するビット線(この例ではBL1)は接地されている。さらに、このような従来のプログラミングにおいては、対象セル406の半導体基板は接地されている。このような従来のプログラミングにおいては、プログラム電圧は一般的に約9.5Vであり、ドレイン電圧は一般的に約4.0Vであり、ソース電圧は0Vの接地電位である。これら従来のプログラミング条件では、非選択ビット線404の下方、アレイ内のワード線間、及び/またはアレイ内のビット線コンタクト領域において、過剰なビット線リーク電流が発生する場合がある。図4において、意図的なプログラミング電流はIPRと表記され、望ましくないビット線リーク電流はILEAKと表記される。ドレイン電圧が増大するにつれ、ビット線リーク電流も増大し、当該リーク電流は最も実用的なドレイン電圧において10μAを超えることがある。当該リーク電流はアレイ内を流れ、プログラミング動作中において無駄に電力を消費する結果となる。この寄生リーク電流は、フラッシュメモリの耐用期間中において一般的に増大し、後年のプログラミング動作においてはより多くの無駄な電力消費を生ずる結果となる。
本発明の実施例に係るプログラミング動作についても、図4に関連して説明することができる。過剰なリーク電流の問題を解決するために、負の基板電圧(−VB)が対象セル406の半導体基板に印加される。この基板電圧は、プログラムされるセクタが存在するPウェルに印加される。個々のセクタを分離されたPウェルに配置することで、基板電圧を印加する際に必然的に充電されるキャパシタンスが低減される。負の基板電圧を印加することで閾値電圧が上昇し、その結果リーク電流が減少する。閾値電圧が増大することは、選択されていないセルにとって重要である。実施例では、フラッシュメモリシステムは当該負の基板電圧によりビット線リーク電流を制御することができる。そして、当該フラッシュメモリシステムは、対象セル406のプログラム閾値電圧VT、装置に要求されるビット線のリーク耐性、書き込みサイクルにおける対象セル406の状態、装置の経年数、及び/または他の動作条件・パラメータ・特性に応じて、負の基板電圧のポテンシャルを決定し、調整し、及び/または動的に変化させるように、適切に構成されることができる。
負の基板電圧の生成は、任意の適切な技術、回路、構成、またはアーキテクチャを用いて行うことができる。例えば、負の基板電圧は適切に構成された電圧生成機構(例えば、図3の電圧生成部314)により能動的に生成されもよい。能動的に生成された電圧は、任意の適切な導体要素または手段を用いて、半導体基板に印加されてもよい。
以下の電圧範囲は、(デュアルビットメモリセルを有する)フラッシュメモリ装置の例において、上述した新たなプログラミング方法を実行する際の典型的なものである。ワード線電圧は7.0V〜10.0Vの間、ドレイン電圧は2.5V〜5.0Vの間、負の基板電圧は−0.5V〜−5.0Vの間である。負の基板電圧を印加することに対応して、ドレイン電圧を(従来のプログラミング動作で用いられるドレイン電圧に比較して)調整することが望ましい場合もある。この点、基板電圧によりプログラミング速度が増すため、ドレイン電圧を減少させることも可能である。これにより、リーク電流をさらに低減することができる。例えば、ドレイン電圧は潜在的には0.5V付近まで落とすことができる。
実際には、上記のデュアルビットメモリセル100(図1を参照)の説明で述べたように、各セルのビット線は半導体基板内に形成されている。この例では、各セルのビット線はN型の導電性を有し、半導体基板はP型の導電性を有する。従って、負の基板電圧を対象セル406の半導体基板に印加することは、ビット線BL1から半導体基板へのリーク電流を低減させる。換言すれば、負の基板電圧はこの結合領域に対し、リーク電流を削減する逆バイアスを印加する結果となる。
上述したプログラミング技術により、プログラミング動作中に過剰なリーク電流を生成することなく、よりチャネル長の短いセルを使用することが容易になる。一般的に、チャネル長が減少すると、チャネル抵抗の減少によりリーク電流が増大する。その結果、フラッシュメモリ装置のスケールが小さくなると、リーク電流の影響がより重大になる。適切に定められた負のVBポテンシャルを使用することで、このようなリーク電流を低減することができ、十分な動力源を損なうことなくチャネル長の短縮を実現することができる。
図5は、本発明の実施例に係るベリファイ動作を説明するための回路図である。図5は、仮想接地方式のメモリ装置アレイ内おける、4つのメモリセルを示している。図5におけるメモリセルの配置及び動作は、図4に関連して上述したものと類似であり、共通の特徴、要素、及び機能については、ここで冗長な説明を行わない。図5には、第1のビット線BL1、第2のビット線BL2、選択ワード線502、非選択ワード線504、及びアレイ内の対象セル506が示されている。対象セル506は、ベリファイ動作(例えば、プログラムベリファイ、弱プログラムベリファイ、または消去ベリファイ)のために選択されたセルを表し、残りの3つのセルはベリファイ動作のために選択されなかったセルを示す。
フラッシュメモリのベリファイ動作は、対象セルの閾値電圧VTが所望の範囲にあるか否かを検査するために行われる。所望の範囲は、個々のベリファイ動作に依存し、好ましい弱プログラム状態、好ましい消去状態、または好ましいプログラム状態に対応するものである。この点、図6の分布図600は、実施例のデュアルビットメモリセルアレイにおける、セル数(またはビット数)による消去セルの閾値電圧分布及びプログラムセルの閾値電圧分布を示すものである。また、弱プログラミングが必要な過消去セルも一緒に図示されている。特に、図6は実施例のデュアルビットメモリアレイにおける、一般的な閾値電圧分布曲線を示しており、好ましい消去セルの閾値電圧分布602、好ましいプログラムセル閾値電圧分布604が図示されている。
消去動作の後、いくつかのセルが過消去状態となり、過消去セル(網掛領域606)の閾値電圧VTは過度に低い分布となる場合がある。これにより、後続の読み出し動作、プログラムベリファイ動作、または消去動作において問題が生じる場合がある。弱プログラミング技術は、1つまたはそれ以上のプログラムパルスを過消去セルに印加し、過消去セルを修正するために一般的に用いられる。弱プログラミングは、アレイ内の消去セルの閾値電圧VT分布を有効に狭めるために、これら過消去セルの低い閾値電圧VTを上昇(または修正)させる。弱プログラムベリファイは、対象メモリセルで生成される電流と、好ましい閾値電圧VTをもつリファレンスメモリセルで生成される電流とを比較することにより行われる。本実施例では、弱プログラムのリファレンスレベルは0.7V(参照符号608)である。
消去動作の後、いくつかのセルは消去不足となり、消去不足セルの閾値電圧VTは過度に高い分布となる場合がある。本実施例では、セルの閾値電圧VTが1.7V(参照符号610)を超えた場合、当該セルは消去不足状態、未消去状態、またはプログラム状態のいずれかであると考えられる。消去ベリファイは、対象メモリセルで生成される電流と、適切な閾値電圧VTをもつリファレンスメモリセルで生成される電流とを比較することにより行われる。セルが消去不足であると考えられる場合、消去ベリファイのリファレンスレベルを下回るまで閾値電圧VTを低下させるために、1つまたはそれ以上の消去パルスが当該セルにさらに印加される。
プログラム動作の後、いくつかのセルはプログラム不足となり、閾値電圧VTは過度に低い分布となる。従来のプログラム技術では、プログラム不足のセルに1つまたはそれ以上の電圧パルスを印加することにより、プログラム不足のセルを修正する。このような追加のプログラミングは、これらのセルの低い閾値電圧VTを上昇(または修正)させる。プログラムベリファイは、対象メモリセルで生成される電流と、適切な閾値電圧VTをもつリファレンスメモリセルで生成される電流とを比較することにより行われる。本実施例では、プログラムベリファイのリファレンスレベルは4.0V(参照符号612)である。
図5は、右側ビットに対する一般的なベリファイ動作を示している。対象セル506に対応するワード線(ワード線502)に対しベリファイ電圧が印加され、対象セルのドレインに対応する選択ビット線(この例ではBL2)に対しドレイン電圧が印加され、対象セル506のソースに対応する選択ビット線(この例ではBL1)は接地される。さらに、従来のベリファイ動作では、対象セル506の半導体基板は接地されている(換言すれば、VBは0ボルトである)。これら従来のベリファイ条件では、非選択ワード線504の下方、アレイ内のワード線間、及び/またはアレイ内のビット線コンタクト領域において、(上記の従来例に係るプログラム動作にて説明したように)過剰なビット線リーク電流が発生する可能性がある。図5では、意図的なベリファイ電流はIVFYと表記され、望ましくないビット線リーク電流はILEAKと表記されている。リーク電流はアレイ内を流れ、測定電流とリファレンス電流を比較するベリファイ手順において、エラーを引き起こす場合がある。この問題は、対象セルに流れる電流が非常に小さく(例えば、僅か10μA)、一般的に正確な条件が要求されるベリファイ動作において、特に顕著となる。このような非常に小さい電流のもとでは、僅かなリーク電流(例えば、4μA)であっても、ベリファイ手順に重大なエラーをもたらす。
本発明の実施例に係るベリファイ動作も、図5に関連して説明することができる。以下の説明は、プログラムベリファイ動作、消去ベリファイ動作、及び弱プログラムベリファイ動作に当てはまるものである。過剰なリーク電流の問題を解決するために、負の基板電圧が対象セルの半導体基板に印加される。当該負の基板電圧は、図5中に−VBで示される。当該負の基板電圧は閾値電圧を上昇させ、非選択セル、ワード線間、及びコンタクトにおけるリーク電流を遮断する。実施例では、フラッシュメモリシステムは当該負の基板電圧によりビット線リーク電流を制御することができる。そして、当該フラッシュメモリシステムは、対象セル506のプログラム閾値電圧VT、装置に要求されるビット線のリーク耐性、書き込みサイクルにおける対象セル506の状態、装置が製造されてからの年数、及び/または他の動作条件・パラメータ・特性に応じて、負の基板電圧のポテンシャルを決定し、調整し、及び/または動的に変化させるように、適切に構成されることができる。
負の基板電圧の生成は、任意の適切な技術、回路、構成、または構造を用いることにより行うことができる。特に、負の基板電圧は例えば、図4で示される上記の新しいプログラミング方法の中で説明された技術を用いて、能動的に生成されることができる。
個々のベリファイ動作に応じて、ベリファイ電圧とは、プログラムベリファイ電圧、消去ベリファイ電圧、または弱プログラムベリファイ電圧を表す。具体的なベリファイ電圧のレベルは、要求される(または、予定される)ベリファイ電流に従って、及び/または特定のベリファイ動作の要求に合うように変化することができる。以下の電圧範囲は、(デュアルビットメモリセルを有する)実施例のフラッシュメモリ装置において、ここで説明されるベリファイ技術を実現する際の典型的なものである。ベリファイ電圧は2.0V〜6.0Vの間、ドレイン電圧は0.5V〜2.0Vの間、負の基板電圧は−0.5V〜−5.0Vの間である。上記のプログラミング動作の説明にて述べたように、従来のベリファイ動作中に用いられるドレイン電圧に比べて、ドレイン電圧を調整する必要がある場合もある。同じく上記のプログラミング動作の説明にて述べたように、負の基板電圧を対象セル506の半導体基板に印加することで、ビット線BL1から半導体基板へのリーク電流が低減する。
特に、負の基板電圧はILEAK成分を十分に低減または排除することができ、対象セル506を流れるIVFY電流はフラッシュメモリシステムにより正確に処理されることができる。換言すれば、本発明の実施例に係るベリファイ動作は、従来のベリファイ動作におけるエラー源を含まない。実施例では、負のVB電圧ポテンシャルを印加することにより、リーク電流を許容可能な範囲(例えば、1μAまたは2μA)に制御することができる。当該フラッシュメモリシステムは、対象セルを流れる測定電流を得(再度説明するが、この測定電流には仮にあったとしても極僅かのリーク電流しか含まれない)、対応するリファレンス電流をリファレンスセルにより生成し、比較指標を得るために測定電流とリファレンス電流とを比較する。理論的には、この測定電流は実際のベリファイ電流と非常に近似したものとなるはずである。フラッシュメモリシステムは、上記の比較指標に基づいて、与えられた対象セルの閾値電圧VTが適切か否かを判定することができる。
図6を参照に、プログラムベリファイ動作中において、フラッシュメモリシステムは、比較指標がプログラムベリファイ参照レベル612より上または下にある閾値電圧VTに対応するか否かを判定することができる。同様に、消去ベリファイ動作中において、フラッシュメモリシステムは、比較指標が消去ベリファイ参照レベル610より上または下にある閾値電圧VTに対応するか否かを判定することができる。同様に、弱プログラムベリファイ動作中において、フラッシュメモリシステムは、比較指標が弱プログラムベリファイ参照レベル608より上または下にある閾値電圧VTに対応するか否かを判定することができる。測定電流とリファレンス電流の比較、及び比較結果の処理は、既知の方法論に従って実行することができる。フラッシュメモリのベリファイ動作におけるこれら周知の側面については、ここで詳細な説明を行わない。
上述の新しいプログラミング方法は、プログラム対象のセルに隣接するセルにおけるプログラムディスターブの可能性をも低減させる。この点において、図7は本発明の実施襟に係るプログラム動作を説明する回路図であり、図8は本発明の実施例に係るプログラム動作中における、2つの隣接するデュアルビットメモリセルの断面図である。図7におけるメモリセルの配置及び動作は、図4に関連して上述されたものと類似であり、共通の特徴、要素、及び機能については、ここで冗長な説明を行わない。加えて、図8のメモリセルにおける従来の構成上及び動作上の側面(図1に関連して上述されたものに類似)についても、ここでは説明を行わない。
図7は、仮想接地方式のメモリセルアレイ内における多数のメモリセルを示している。本発明の要件ではないが、これらのメモリセルは前述のようにデュアルビットメモリセルとすることができる。この点、図7は4本のビット線(BL0−BL3)、選択ワード線702、3本の非選択ワード線704、及びアレイ内における対象セル706を示している。実際には、非選択のワード線704は接地されている。対象セル706は、プログラミングのために選択されたセルを表し、残りのセルはプログラミングのために選択されなかったセルを表している。図7には示されていないが、当該アレイは一般的に、対象セル706のプログラミングのために選択される必要のない複数のビット線及びワード線をさらに含んでいる。非選択のビット線はフローティング状態にされるか、開放回路状態を効率的に生成するために非常に高い抵抗に接続される。
デュアルビットメモリセルに関連して、図7は対象セル706の右ビットへのプログラミング動作を図示している。プログラミング電圧が対象セル706に対応するワード線(ワード線702)に印加され、ドレイン電圧VDが対象セルのドレインに対応する選択ビット線(この例では、BL2)に印加され、対象セルのソースに対応する選択ビット線(この例では、BL1)は接地される。対象セル706の半導体基板が接地されている(換言すれば、VBが0Vである)従来のプログラミング動作では、対象セル706とワード線702を共有する隣接セル708においてプログラムディスターブが発生する可能性がある。この例では、隣接セル708は対象セル706とビット線BL2をも共有している。プログラムディスターブは、(対象セルのプログラミングに使用されている以外の)電子が、対象セルと隣接セルの間で共有されているビット線の下方に拡散し、隣接セルの電荷捕獲素子に注入されるときに発生する。隣接デバイスのプログラムディスターブは、ビット線のサイズが幅及び結合領域の深さの両方において減少し、電子がビット線の回りに拡散し易くなるに従って増加する。従って、小型化されたフラッシュメモリアレイにおいて、このようなプログラムディスターブの可能性を低減することが重要である。
本発明の実施例に係るプログラミング動作についても、図7及び図を参照して説明することができる。プログラムディスターブの問題を解決するために、負の基板電圧(−VB)が対象セルの半導体基板に印加される。実施例では、フラッシュメモリシステムは当該負の基板電圧により、隣接セル708におけるプログラムディスターブの影響を低減することができる。そして、当該フラッシュメモリシステムは、対象セル706のプログラム閾値電圧VT、装置に要求されるプログラムディスターブ耐性または仕様、書き込みサイクルにおける対象セル706の状態、装置が製造されてからの年数、及び/または他の動作条件・パラメータ・特性に応じて、負の基板電圧のポテンシャルを決定し、調整し、及び/または動的に変化させるように、適切に構成されることができる。
負の基板電圧の生成は、任意の適切な技術、回路、構成、または構造を用いることにより行うことができる。特に、負の基板電圧は例えば、図4で示される上記の新しいプログラミング方法の中で説明された技術を用いて、能動的に生成されることができる。
図8を参照に、上記のデュアルビットメモリセル100(図1を参照)の説明において述べたように、各セルのビット線は半導体基板710の中に形成されている。この例では、各セルのビット線はN型の導電性を有し、半導体基板はP型の導電性を有する。図8は、対象セル706の右側ビット712のプログラミングを示しており、ホットエレクトロンが対象セル706内の電荷捕獲素子に注入される。図8の実線矢印は、ホットエレクトロンの軌道を表す。プログラム電流(IPR)が図7に示す通りに流れるように、プログラミング動作中において対象セル706へ電圧を印加することで、半導体基板710内の空乏領域を変化させる。
図8は、負の基板電圧によって拡張された輪郭を有する空乏領域714の例を示している。当該負の基板電圧は、半導体基板710内のビット線BL2の下方領域に空乏領域714を拡張している。より具体的には、空乏領域714の下端はさらに深く、ビット線BL2の下方における半導体基板710の底に向かって推移している。この空乏領域714の拡張は、負の基板電圧がなければ発生するであろうビット線BL2周辺の電子拡散を効果的に「ブロック」することにより、プログラミング動作中におけるビット線BL2下方の電子拡散を抑制する。図8の破線矢印は、拡張された空乏領域714によってブロックされる電子の拡散の軌道を表している。反対に、従来のプログラミング動作においては、空乏領域はより浅くなり、ビット線BL1と電荷蓄積材716の間に開放経路が形成される。以上のように、負の基板電圧を半導体基板710に印加することにより、ビット線BL2下方の電子拡散を抑制し、その結果、隣接セル708におけるプログラムディスターブの可能性が低減することができる。
前述の詳細な説明において少なくとも1つの実施例が提示されたが、当然のことながら膨大な数のバリエーションが存在する。また、当然のことながら、ここで説明された実施例は、本発明の範囲、応用、または構成をいかなる方法においても制限するものではない。正確には、前述の詳細な説明は、説明された実施例を実行するための便利なロードマップを当業者に対し提供するものである。本発明の範囲は特許請求の範囲により定義され、それを逸脱しない限りにおいて、機能及び構成要素の配置に関する種々の変更が可能であることが理解されるべきである。特許請求の範囲には、本特許出願時において周知の均等物及び予測可能な均等物が含まれる。
Claims (10)
- 仮想接地方式のセルアレイを具備する不揮発性メモリ装置のプログラミング方法であって、
各セルは、前記アレイ内のワード線(702)に対応したゲートと、前記アレイ内のビット線に対応して半導体基板(710)内に形成された選択可能なドレイン/ソースと、前記アレイ内のビット線に対応して前記半導体基板(710)内に形成された選択可能なソース/ドレインと、を含み、
前記アレイ内の対象セル(706)をプログラミングのために選択するステップと、
前記対象セル(706)に対応する前記ワード線(702)にプログラミング電圧を印加するステップと、
前記対象セル(706)の前記ドレインに対応する第1の選択可能なビット線(BL2)に対しドレイン電圧を印加するステップと、
前記対象セル(706)の前記半導体基板(710)に負の基板電圧を印加することにより、ビット線リーク電流を制御するステップと、
を有することを特徴とするプログラミング方法。 - ビット線のリーク耐性に応じて、前記負の基板電圧を決定するステップをさらに有することを特徴とする請求項1記載のプログラミング方法。
- 前記対象セル(706)の書き込みサイクルにおける状態に応じて、前記負の基板電圧を調整するステップをさらに有することを特徴とする請求項1記載のプログラミング方法。
- 前記対象セル(706)のプログラム閾値電圧に基づいて、前記負の基板電圧を決定するステップをさらに有することを特徴とする請求項1記載のプログラミング方法。
- 前記対象セル(706)の前記半導体基板(710)に対し、前記負の基板電圧を印加するステップをさらに有することを特徴とする請求項1記載のプログラミング方法。
- 前記対象セル(706)に対応する前記ワード線(702)を共有する隣接セル(708)におけるプログラムディスターブの影響を、前記負の基板電圧により低減するステップをさらに有することを特徴とする請求項1記載のプログラミング方法。
- 仮想接地方式のセルアレイを具備する不揮発性メモリ装置において実行されるベリファイ動作の方法であって、
各セルは、前記アレイ内のワード線(702)に対応したゲートと、前記アレイ内のビット線に対応して半導体基板(710)内に形成された選択可能なドレイン/ソースと、前記アレイ内のビット線に対応して前記半導体基板(710)内に形成された選択可能なソース/ドレインと、を含み、
対象セル(706)に対応する前記ワード線(702)にベリファイ電圧を印加するステップと、
前記対象セル(706)の前記ドレインに対応する第1の選択可能なビット線(BL2)に対しドレイン電圧を印加するステップと、
前記対象セル(706)の前記半導体基板(710)に負の基板電圧を印加することにより、ビット線リーク電流を制御するステップと、
前記対象セル(706)を流れるベリファイ電流を処理するステップと、
を有することを特徴とするベリファイ方法。 - 前記ベリファイ電圧は、プログラムベリファイ電圧、消去ベリファイ電圧、弱プログラムベリファイ電圧、のいずれかであることを特徴とする請求項7記載のベリファイ方法。
- ビット線のリーク耐性に応じて、前記負の基板電圧を決定するステップをさらに有することを特徴とする請求項7記載のベリファイ方法。
- 前記対象セル(706)の書き込みサイクルの状態に応じて、前記負の基板電圧を調整するステップをさらに有することを特徴とする請求項7記載のベリファイ方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/398,414 US7489560B2 (en) | 2006-04-05 | 2006-04-05 | Reduction of leakage current and program disturbs in flash memory devices |
PCT/US2007/008576 WO2007117598A2 (en) | 2006-04-05 | 2007-04-05 | Reduction of leakage current and program disturbs in flash memory devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009532820A true JP2009532820A (ja) | 2009-09-10 |
Family
ID=38581643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504313A Pending JP2009532820A (ja) | 2006-04-05 | 2007-04-05 | フラッシュメモリ装置におけるリーク電流及びプログラムディスターブの低減 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7489560B2 (ja) |
JP (1) | JP2009532820A (ja) |
KR (1) | KR101345318B1 (ja) |
CN (2) | CN103474091B (ja) |
TW (1) | TWI355662B (ja) |
WO (1) | WO2007117598A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027154A (ja) * | 2008-07-22 | 2010-02-04 | Spansion Llc | 半導体装置へのデータ書き込み方法、半導体装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172718A (ja) * | 2005-12-20 | 2007-07-05 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置 |
US7468920B2 (en) * | 2006-12-30 | 2008-12-23 | Sandisk Corporation | Applying adaptive body bias to non-volatile storage |
KR100818717B1 (ko) * | 2007-01-18 | 2008-04-02 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 프로그램 방법 |
US7916551B2 (en) * | 2007-11-06 | 2011-03-29 | Macronix International Co., Ltd. | Method of programming cell in memory and memory apparatus utilizing the method |
US7944747B2 (en) * | 2008-03-17 | 2011-05-17 | Samsung Electronics Co., Ltd. | Flash memory device and method for programming flash memory device having leakage bit lines |
KR101360138B1 (ko) | 2008-03-17 | 2014-02-07 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US8482987B2 (en) | 2010-09-02 | 2013-07-09 | Macronix International Co., Ltd. | Method and apparatus for the erase suspend operation |
CN103345934B (zh) * | 2013-06-03 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 控制栅极电压译码电路 |
US10825529B2 (en) | 2014-08-08 | 2020-11-03 | Macronix International Co., Ltd. | Low latency memory erase suspend operation |
FR3031832B1 (fr) * | 2015-01-15 | 2017-02-03 | Commissariat Energie Atomique | Systeme de caracterisation d'une cellule memoire flash |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5487033A (en) * | 1994-06-28 | 1996-01-23 | Intel Corporation | Structure and method for low current programming of flash EEPROMS |
JPH113595A (ja) * | 1997-06-13 | 1999-01-06 | Sharp Corp | 不揮発性半導体記憶装置 |
US5912845A (en) | 1997-09-10 | 1999-06-15 | Macronix International Co., Ltd. | Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage |
US6009017A (en) | 1998-03-13 | 1999-12-28 | Macronix International Co., Ltd. | Floating gate memory with substrate band-to-band tunneling induced hot electron injection |
US6147907A (en) | 1999-10-29 | 2000-11-14 | Advanced Micro Devices, Inc. | Biasing scheme to reduce stress on non-selected cells during read |
US6456533B1 (en) | 2001-02-28 | 2002-09-24 | Advanced Micro Devices, Inc. | Higher program VT and faster programming rates based on improved erase methods |
US6493266B1 (en) | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
US6510085B1 (en) | 2001-05-18 | 2003-01-21 | Advanced Micro Devices, Inc. | Method of channel hot electron programming for short channel NOR flash arrays |
JP2003132683A (ja) | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
US7113430B2 (en) * | 2002-05-31 | 2006-09-26 | Freescale Semiconductor, Inc. | Device for reducing sub-threshold leakage current within a high voltage driver |
US6956768B2 (en) | 2003-04-15 | 2005-10-18 | Advanced Micro Devices, Inc. | Method of programming dual cell memory device to store multiple data states per cell |
US6868014B1 (en) | 2003-05-06 | 2005-03-15 | Advanced Micro Devices, Inc. | Memory device with reduced operating voltage having dielectric stack |
US6862221B1 (en) | 2003-06-11 | 2005-03-01 | Advanced Micro Devices, Inc. | Memory device having a thin top dielectric and method of erasing same |
JP2006040495A (ja) | 2004-07-30 | 2006-02-09 | Renesas Technology Corp | 半導体集積回路装置 |
-
2006
- 2006-04-05 US US11/398,414 patent/US7489560B2/en not_active Expired - Fee Related
-
2007
- 2007-04-04 TW TW096111975A patent/TWI355662B/zh not_active IP Right Cessation
- 2007-04-05 JP JP2009504313A patent/JP2009532820A/ja active Pending
- 2007-04-05 CN CN201310403394.0A patent/CN103474091B/zh not_active Expired - Fee Related
- 2007-04-05 CN CN2007800149372A patent/CN101432822B/zh not_active Expired - Fee Related
- 2007-04-05 WO PCT/US2007/008576 patent/WO2007117598A2/en active Application Filing
-
2008
- 2008-11-05 KR KR1020087027179A patent/KR101345318B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010027154A (ja) * | 2008-07-22 | 2010-02-04 | Spansion Llc | 半導体装置へのデータ書き込み方法、半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007117598A2 (en) | 2007-10-18 |
CN101432822A (zh) | 2009-05-13 |
CN101432822B (zh) | 2013-10-16 |
CN103474091B (zh) | 2016-05-04 |
US20070247907A1 (en) | 2007-10-25 |
WO2007117598A3 (en) | 2008-01-10 |
US7489560B2 (en) | 2009-02-10 |
KR101345318B1 (ko) | 2013-12-27 |
KR20090007400A (ko) | 2009-01-16 |
TW200802383A (en) | 2008-01-01 |
CN103474091A (zh) | 2013-12-25 |
TWI355662B (en) | 2012-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101428765B1 (ko) | 감소된 누설 전류를 갖는 플래시 메모리 프로그래밍 및 검증 | |
JP2009532820A (ja) | フラッシュメモリ装置におけるリーク電流及びプログラムディスターブの低減 | |
US7778088B2 (en) | Erasing flash memory using adaptive drain and/or gate bias | |
KR100828196B1 (ko) | 플래시 메모리 어레이의 코어 셀들의 소프트 프로그램 및소프트 프로그램 검증 | |
JP2007520028A (ja) | 非揮発性メモリの雑/ファインプログラミングのためのチャージパケット測定 | |
JP2007520029A (ja) | 非揮発性メモリの雑/ファインプログラミングのための可変電流シンキング | |
KR20050032103A (ko) | 플래쉬 메모리 디바이스의 다중 섹터 소거 동안에 소거전압을 제어하기 위한 시스템 및 방법 | |
US7463525B2 (en) | Negative wordline bias for reduction of leakage current during flash memory operation | |
JP2005505874A (ja) | 消去後自動プログラム妨害(apde)プロセスにおける効率を改善したフラッシュメモリ装置 | |
JP2007035179A (ja) | 不揮発性半導体記憶装置 | |
US7274598B2 (en) | Nonvolatile integrated circuit memory devices having staged application of program voltages and methods for programming the same | |
US7933150B2 (en) | Nonvolatile semiconductor memory device and programming method thereof | |
TWI719653B (zh) | 用於判定記憶體單元之預期資料使用期限之裝置及方法 | |
JP2010027162A (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法 | |
JP2006031821A (ja) | 不揮発性半導体記憶装置 | |
KR20020096876A (ko) | 반도체 기억장치 | |
JP2009129479A (ja) | 不揮発性半導体記憶装置の閾値制御方法 | |
JP4004527B2 (ja) | 多状態eepromの読み書き回路 | |
CN115775573A (zh) | 半导体存储装置 | |
JP2009129480A (ja) | 不揮発性半導体記憶装置の閾値制御方法 |