JP2009531924A - 遅延不整合補償を備えた送信機 - Google Patents
遅延不整合補償を備えた送信機 Download PDFInfo
- Publication number
- JP2009531924A JP2009531924A JP2009502276A JP2009502276A JP2009531924A JP 2009531924 A JP2009531924 A JP 2009531924A JP 2009502276 A JP2009502276 A JP 2009502276A JP 2009502276 A JP2009502276 A JP 2009502276A JP 2009531924 A JP2009531924 A JP 2009531924A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- delay
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
- H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、送信機装置、送信機装置を制御する方法及び電子信号装置に関する。
送信機、特にワイヤレス送信機が、ベースバンド信号をディジタル変調器からアナログ区分及びRF区分を介してアンテナに伝送する場合、例えば振幅及び遅延の不整合のような障害が起こる場合があり、これが原因となって、信号ひずみが生じる場合がある。伝送信号の同相成分と直角位相成分との間の遅延不整合は、ディジタル−アナログ変換器(DAC)の系統的サンプリング時間誤差又はプロセスドリフト又は設計上の非対称性に起因する低域後置フィルタ中の位相ミスアラインメントに起因して生じる場合がある。同様に、有極ループ変調器を備えたシステムでは、振幅と位相との間の遅延不整合は、アナログコンポーネントのミスアラインメントに起因して存在する場合がある。
したがって、本発明の目的は、電子装置が大量生産装置であっても、遅延不整合を減少させた電子装置を提供することにある。
図1は、ディジタル及びアナログベースバンド送信機のブロック図である。送信機TXは、ディジタル部DP及びアナログ部APを有している。ディジタル部は、入力として変調ビットMBを受け取り、アナログ部は、同相信号I(t)、\I(t)及び直角位相信号Q(t)、\Q(t)を出力する。送信機は、基本構成要素として、変調ビットMBを受け取り、変調したディジタル同相信号I[k]及び直角位相信号Q[k]を出力するディジタルI/Q変調器DMを有する。変調されたディジタル同相信号I[k]は、同相ディジタル−アナログ変換器IDACに転送され、直角位相信号Q[k]は、直角位相ディジタル−アナログ変換器QDACに転送される。同相ディジタル−アナログ変換器IDACは、差信号としてのアナログ同相信号I′(t)及び\I′(t)を出力する。直角位相ディジタル−アナログ変換器QDACは、差信号としての直角位相信号Q′(t)及び\Q′(t)を出力する。差信号としてのアナログ信号は、低域フィルタLPFにそれぞれ入力され、その結果、ディジタルサンプリング周波数の倍数の信号レプリカが取り除かれるようになる。したがって、所望のアナログ差信号I(t),\I(t)及びQ(t),\Q(t)が、アナログ部の出力のところに達成される。
A.V.Oppenheimの「Discrete-Time Signal Processing」(R.W.Shaefer Pretice Hall、ニュージャージー州、1999年)に記載されているように、次の形態、即ち、
SI(k)=2AGmcos(2πFk+2πfτi+2πfτm)+ni(k),
SQ(k)=2GAGmcos(2πF(k−N)+2πfτi+ΔΦ+2πfτm)+nq(k)
(ΔΦ,G)=ΔΦ及びk=1からMまでの和を(SQ(k)−GAmcos(2πFk+Δψ+ΔΦ))∧2で除算して得られたGに関するargmin
LI(k)=cos(2πFk+2πfτm)、そして直角位相信号については次の通りであり、即ち、
LQ(k)=sin(2πFk+ΔΦ+2πfτm)
時間シフトの値は、メモリ要素46からライン49を介して決定ユニット48に入力される。決定ユニット48は、第1の遅延値をライン50を介して遅延ユニット3の第1の遅延要素51に出力するようになっており、この決定ユニットは、第2の遅延値をライン53により第2の遅延要素52に出力するよう構成されている。第1の遅延要素51は、ディジタル変調器2と第1の変換器4との間に配置されていて、変調器2から出力されたディジタル同相信号を第1の遅延値により定められた遅延だけ遅延するようになっている。したがって、第2の遅延要素52は、このディジタル変調器2と第2の変換器5との間に配置されていて、ライン8を介して変調器2から出力されたディジタル直角位相信号を第2の遅延値によって定められた遅延だけ遅延するようになっている。それにより、第1及び第2の遅延値の各々は、大きく又はゼロに等しい。
さらに、特許請求の範囲に記載された参照符号は、特許請求の範囲に記載された本発明の範囲を限定するものと解されてはならない。
Claims (10)
- 送信機装置であって、
ディジタル部及びアナログ部と、
前記ディジタル部に設けられていて、ビットを受け取り、この受け取ったビットをディジタル変調するディジタル変調器と
第1のディジタル−アナログ変換器及び第2のディジタル−アナログ変換器と、
前記ディジタル部に設けられていて、前記第1及び(又は)前記第2のディジタル−アナログ変換器と前記ディジタル変調器との間に結合された少なくとも1つのフィルタユニットと、
前記少なくとも1つのフィルタユニットに結合されていて、前記少なくとも1つのフィルタユニットに関する既定の補償フィルタ値を記憶するために用いられるテーブルユニットとを有し、前記既定の補償フィルタ値は、前記送信機装置の前記アナログ部の互いに異なる遅延不整合を補償するのに必要であり、
前記少なくとも1つのフィルタユニットの前記フィルタ値は、前記テーブルユニットに記憶されていて、決定された遅延不整合に対応する補償フィルタ値に合わせて設定される、送信機装置。 - 前記ディジタル変調器は、少なくともディジタル信号を受け取り、少なくともディジタル同相信号及び少なくともディジタル直角位相信号を出力するようになっており、前記第1の変換器は、前記ディジタル同相信号を少なくともアナログ同相信号に変換するようになっており、前記第2の変換器は、前記ディジタル直角位相信号を少なくともアナログ直角位相信号に変換するようになっている、請求項1記載の送信機装置。
- 前記少なくとも1つのフィルタユニットは、極及びゼロ配置を有する一次全帯域通過フィルタを備え、前記一次全帯域通過フィルタは、前記テーブルユニットに記憶されている前記補償フィルタ値に従って同調可能である、請求項2記載の送信機装置。
- 前記テーブルユニットに結合されていて、較正測定により又は外部較正手段によって決定された、前記送信機装置の前記アナログ部の前記遅延不整合をもたらす遅延セレクタユニットを更に有する、請求項3記載の送信機装置。
- 前記ディジタル変調器は、ディジタル信号を受け取り、ディジタル振幅信号及びディジタル位相信号を出力し、前記第1の変換器は、前記ディジタル振幅信号を少なくともアナログ振幅信号に変換するようになっており、前記第2の変換器は、前記ディジタル位相信号を少なくともアナログ位相信号に変換するようになっており、前記フィルタユニットは、前記ディジタル位相出力と第2の変換器との間に結合されている、請求項1記載の送信機装置。
- 前記フィルタユニットは、極及びゼロ配置を有していて、前記テーブルユニットに記憶されている前記補償フィルタ値に従って同調可能な一次全帯域通過フィルタを有する、請求項5記載の送信機装置。
- 前記テーブルユニットに結合されていて、較正測定により又は外部較正手段によって決定された、前記送信機装置の前記アナログ部の前記遅延不整合をもたらす遅延セレクタユニットを更に有する、請求項6記載の送信機装置。
- 送信機装置を制御する方法であって、前記送信機装置が、ディジタル部及びアナログ部と、ディジタル変調器と、第1のディジタル−アナログ変換器及び第2のディジタル−アナログ変換器と、前記第1及び(又は)前記第2のディジタル−アナログ変換器と前記ディジタル変調器との間に結合された少なくともフィルタユニットとを有する、方法において、
受け取ったビットをディジタル変調するステップと、
前記送信機装置の前記アナログ部の互いに異なる遅延不整合を補償するのに必要な既定の補償フィルタ値を記憶するステップと、
前記少なくとも1つのフィルタユニットの前記フィルタ値を決定された遅延不整合に対応した記憶されている補償フィルタ値に合わせて設定するステップとを有する、方法。 - 前記送信機装置の前記アナログ部の前記遅延不整合は、
第1の所定のディジタル試験信号をディジタル同相及び直角位相変調器に送り、
前記第1のディジタル試験信号に基づいて前記送信機装置から出力されたアナログ同相試験信号をディジタル同相試験信号に変換し、
前記第1のディジタル試験信号と同一のビットストリームを含む第2の所定のディジタル試験信号を前記変調器に送り、
前記第2のディジタル試験信号に基づいて前記送信機装置から出力されたアナログ直角位相試験信号をディジタル直角位相試験信号に変換し、
前記ディジタル同相試験信号と前記ディジタル直角位相信号との間の時間シフトを測定し、
同相信号に関する前記送信機装置の経路のアナログ部と前記直角位相信号に関する前記送信機装置の経路との間の時間シフトを前記測定した時間シフトに基づいて訂正する遅延値を求めることによって決定される、請求項8記載の方法。 - 電子信号装置であって、
ディジタル部及びアナログ部と、
第1のディジタル−アナログ変換器及び第2のディジタル−アナログ変換器と、
前記ディジタル部に設けられていて、第1及び(又は)第2の端子と前記第1及び(又は)前記第2のディジタル−アナログ変換器との間に結合された少なくとも1つのフィルタユニットと、
前記少なくとも1つのフィルタユニットに結合されていて、前記送信機装置の前記アナログ部の互いに異なる遅延不整合を補償するのに必要な前記少なくとも1つのフィルタユニットに関する既定の補償フィルタ値を記憶するテーブルユニットとを有し、
前記少なくとも1つのフィルタユニットの前記フィルタ値は、前記テーブルユニットに記憶されていて、決定された遅延不整合に対応する補償フィルタ値に合わせて設定される、電子信号装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06300292 | 2006-03-28 | ||
PCT/IB2007/050953 WO2007110805A2 (en) | 2006-03-28 | 2007-03-19 | Transmitter with delay mismatch compensation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009531924A true JP2009531924A (ja) | 2009-09-03 |
Family
ID=38374071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009502276A Pending JP2009531924A (ja) | 2006-03-28 | 2007-03-19 | 遅延不整合補償を備えた送信機 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8094054B2 (ja) |
EP (1) | EP2002632B1 (ja) |
JP (1) | JP2009531924A (ja) |
CN (1) | CN101411155A (ja) |
WO (1) | WO2007110805A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061517A (ja) * | 2009-09-10 | 2011-03-24 | Renesas Electronics Corp | 送信機およびそれに使用可能な半導体集積回路 |
JP2014103671A (ja) * | 2012-11-20 | 2014-06-05 | Tektronix Inc | Rf信号源の校正方法及び振幅平坦及び位相リニアリティ校正器 |
JP2015504622A (ja) * | 2011-10-27 | 2015-02-12 | エルエスアイ コーポレーション | 最尤ビットストリーム符号化を使用する信号の直接デジタル合成 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109886B2 (ja) * | 2008-09-11 | 2012-12-26 | 富士通株式会社 | 群遅延特性補償装置及び群遅延特性補償方法 |
KR20120040240A (ko) * | 2009-07-14 | 2012-04-26 | 내셔널 아이씨티 오스트레일리아 리미티드 | P2p 네트워크의 가상 환경을 위한 관심 관리 |
US8564308B2 (en) * | 2009-09-30 | 2013-10-22 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
US8278940B2 (en) | 2009-09-30 | 2012-10-02 | Tektronix, Inc. | Signal acquisition system having a compensation digital filter |
KR101258193B1 (ko) * | 2011-11-22 | 2013-04-25 | 주식회사 이노와이어리스 | 다이렉트 업컨버전 시스템에서 i/q 불균형 보상 장치 및 방법 |
DE102013002087B4 (de) * | 2012-02-24 | 2020-01-30 | Infineon Technologies Ag | Verfahren und System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal |
US9025773B2 (en) * | 2012-04-21 | 2015-05-05 | Texas Instruments Incorporated | Undetectable combining of nonaligned concurrent signals |
US11076810B2 (en) * | 2012-09-05 | 2021-08-03 | Vital Connect, Inc. | Continuous assessment of ECG signal quality |
CN103986679A (zh) * | 2013-02-07 | 2014-08-13 | 芯迪半导体科技(上海)有限公司 | Ofdm收发器的同相和正交相信号传播时延补偿电路 |
US9473275B2 (en) * | 2013-11-13 | 2016-10-18 | Mediatek Singapore Pte. Ltd. | Gain asymmetry characterizing circuit and method for determining characteristics of gain asymmetry possessed by transmitter |
US10097396B2 (en) | 2014-08-22 | 2018-10-09 | Texas Instruments Incorporated | TX IQ mismatch pre-compensation |
DE102014119071A1 (de) * | 2014-12-18 | 2016-06-23 | Intel IP Corporation | Eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals |
US9231530B1 (en) * | 2015-01-08 | 2016-01-05 | Freescale Semiconductor, Inc. | System for calibrating power amplifier |
EP3306817B8 (en) * | 2016-10-07 | 2021-04-21 | Rohde & Schwarz GmbH & Co. KG | Predistortion system and method |
CN110138384B (zh) * | 2018-02-08 | 2022-09-16 | 瑞昱半导体股份有限公司 | 连续逼近式模拟数字转换器的校正电路与校正方法 |
US10819540B2 (en) * | 2018-09-11 | 2020-10-27 | Hughes Network Systems, Llc | Radio frequency impairments compensator for broadband quadrature-conversion architectures |
EP3672070A1 (en) * | 2018-12-19 | 2020-06-24 | Nxp B.V. | Communications device and method for operating a communications device |
CN111901261B (zh) * | 2020-07-03 | 2022-04-05 | 锐迪科创微电子(北京)有限公司 | 幅度偏移的校准方法、设备以及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11122311A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | ディジタル無線通信装置及びその調整方法 |
JP2000299652A (ja) * | 1999-04-15 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 送信装置 |
JP2002528985A (ja) * | 1998-10-22 | 2002-09-03 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 周波数安定化された送受信回路装置 |
WO2005101675A2 (en) * | 2004-03-31 | 2005-10-27 | Interdigital Technology Corporation | Apparatus for reducing channel interference between proximate wireless communication units |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE465494B (sv) * | 1990-01-22 | 1991-09-16 | Ericsson Telefon Ab L M | Foerfarande att kompensera foer olineariteter i en slutfoerstaerkare |
KR100326176B1 (ko) * | 1998-08-06 | 2002-04-17 | 윤종용 | 이동통신시스템의전력증폭장치및방법 |
JP3570898B2 (ja) * | 1998-08-24 | 2004-09-29 | 日本電気株式会社 | プレディストーション回路 |
FI990680A (fi) * | 1999-03-26 | 2000-09-27 | Nokia Networks Oy | I/Q-modulaattorin epälineaarisuuden korjaus |
JP2003243967A (ja) | 2002-02-20 | 2003-08-29 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ係数設定装置およびその方法 |
JP3846373B2 (ja) | 2002-06-28 | 2006-11-15 | ヤマハ株式会社 | 光ディスク記録方法、光ディスク記録プログラム、及び光ディスク記録装置 |
US6670900B1 (en) * | 2002-10-25 | 2003-12-30 | Koninklijke Philips Electronics N.V. | Quadrature mismatch compensation |
US7627055B2 (en) | 2003-02-27 | 2009-12-01 | Nokia Corporation | Error adjustment in direct conversion architectures |
TW200501611A (en) * | 2003-03-12 | 2005-01-01 | Koninkl Philips Electronics Nv | Transceiver with mismatch compensation scheme |
US6931343B2 (en) * | 2003-09-19 | 2005-08-16 | Globespanvirata, Incorporated | On-signal quadrature modulator calibration |
US7372918B2 (en) * | 2003-09-30 | 2008-05-13 | Infineon Technologies Ag | Transmission device with adaptive digital predistortion, transceiver with transmission device, and method for operating a transmission device |
US7197087B2 (en) * | 2004-07-09 | 2007-03-27 | Powerwave Technologies, Inc. | System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation |
-
2007
- 2007-03-19 EP EP07735179.9A patent/EP2002632B1/en active Active
- 2007-03-19 CN CNA2007800111750A patent/CN101411155A/zh active Pending
- 2007-03-19 WO PCT/IB2007/050953 patent/WO2007110805A2/en active Application Filing
- 2007-03-19 JP JP2009502276A patent/JP2009531924A/ja active Pending
- 2007-03-19 US US12/678,010 patent/US8094054B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11122311A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | ディジタル無線通信装置及びその調整方法 |
JP2002528985A (ja) * | 1998-10-22 | 2002-09-03 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 周波数安定化された送受信回路装置 |
JP2000299652A (ja) * | 1999-04-15 | 2000-10-24 | Matsushita Electric Ind Co Ltd | 送信装置 |
WO2005101675A2 (en) * | 2004-03-31 | 2005-10-27 | Interdigital Technology Corporation | Apparatus for reducing channel interference between proximate wireless communication units |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061517A (ja) * | 2009-09-10 | 2011-03-24 | Renesas Electronics Corp | 送信機およびそれに使用可能な半導体集積回路 |
JP2015504622A (ja) * | 2011-10-27 | 2015-02-12 | エルエスアイ コーポレーション | 最尤ビットストリーム符号化を使用する信号の直接デジタル合成 |
US9372663B2 (en) | 2011-10-27 | 2016-06-21 | Intel Corporation | Direct digital synthesis of signals using maximum likelihood bit-stream encoding |
US9760338B2 (en) | 2011-10-27 | 2017-09-12 | Intel Corporation | Direct digital synthesis of signals using maximum likelihood bit-stream encoding |
JP2014103671A (ja) * | 2012-11-20 | 2014-06-05 | Tektronix Inc | Rf信号源の校正方法及び振幅平坦及び位相リニアリティ校正器 |
Also Published As
Publication number | Publication date |
---|---|
WO2007110805A2 (en) | 2007-10-04 |
CN101411155A (zh) | 2009-04-15 |
US20100302083A1 (en) | 2010-12-02 |
EP2002632A2 (en) | 2008-12-17 |
EP2002632B1 (en) | 2015-10-21 |
WO2007110805A3 (en) | 2007-12-06 |
US8094054B2 (en) | 2012-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009531924A (ja) | 遅延不整合補償を備えた送信機 | |
JP2008526152A (ja) | 送信装置 | |
CN106817084B (zh) | 用于收发器中的局部振荡器的相位同步的装置和方法 | |
US7672364B2 (en) | Self-calibration method for use in a mobile transceiver | |
KR100735366B1 (ko) | 무선 송수신장치에서 자가 보상장치 및 방법 | |
US10191143B2 (en) | Method and apparatus for calibrating an IQ modulator | |
KR101655314B1 (ko) | 신호 발생, 수신, 및 자기-교정을 위한 장치 및 방법들 | |
US7181205B1 (en) | I/Q calibration | |
US8548091B2 (en) | Measuring and correcting errors in a transmit chain with an IQ up-converter and IQ down-converter | |
KR100819391B1 (ko) | Iq 불일치 측정 장치 | |
US8867596B2 (en) | Methods and apparatuses of calibrating I/Q mismatch in communication circuit | |
US7388926B2 (en) | Quadrature modulation system | |
JP2019507336A (ja) | レーダーシステムにおけるミスマッチのデジタル補償 | |
CN101106558A (zh) | 通信设备和正交误差补偿的设定值的计算方法 | |
US8472559B2 (en) | Polar transmitter and related signal transmitting method | |
TWI280002B (en) | Apparatus and method for calibrating IQ mismatch | |
US8526533B2 (en) | Systems and methods for measuring I-Q mismatch | |
Khandelwal et al. | A novel gain, phase and offset calibration scheme for wideband direct-conversion transmitters | |
Sen et al. | DSP assisted low cost IQ mismatch measurement and compensation using built in power detector | |
EP2020087A1 (en) | An apparatus for monitoring non-linear distortions of radio signals and a method therefor | |
JP2010504678A (ja) | 送信機のアナログi/q変調器をキャリブレーションするための方法およびシステム | |
US8045937B2 (en) | Digital phase feedback for determining phase distortion | |
KR101980862B1 (ko) | 트랜시버 내 국부 발진기의 위상 동기화를 위한 장치 및 방법 | |
CN111585646A (zh) | 偏振态相对时延的估计装置以及方法 | |
TWI657671B (zh) | 一種i/q不平衡校準裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100903 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |