-
Die Erfindung betrifft ein Verfahren und ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal.
-
Bei vielen Anwendungen (beispielsweise Steuerungen von Wechselstrommotoren mit Strommessung in den Phasenknoten) werden häufig Sigma-Delta-Analog/Digital-Wandler (ADCs) verwendet, weil sie eine kostengünstige Isolierung der Datenströme erlauben (sie beziehen sich nicht auf dasselbe Erdpotenzial).
-
Obwohl bei solchen Anwendungen ähnliche Sensoren (Shunts) verwendet werden, kann eine spätere analoge Aufbereitung und Filterung (zum Beispiel mittels Verstärkern oder passiven Komponenten mit Toleranzen) zu einer Abweichung bei der Verzögerung zwischen den Messkanälen führen. Dies führt dazu, dass sich die Ergebnisse der Wandlung nicht auf denselben Zeitpunkt beziehen.
-
Wenn die Eingangssignale gewandelt werden und die Ergebnisse in Verbindung mit anderen Signalen (zum Beispiel einem anderen Eingangssignal oder einem Referenzsignal) verwendet werden, führt die Abweichung in der Verzögerung zu einer unerwünschten Verringerung des ENOB-Werts der Wandler (ENOB = effektive Anzahl von Bits, die als Auflösung des Wandlers betrachtet werden können).
-
In dem Fall, dass verschiedene Sensorarten verwendet werden (zum Beispiel Spannungs- und Stromsensoren für Leistungsmesser) ist es auch sehr wichtig, Wandlungswerte abzunehmen, die demselben Zeitpunkt entsprechen. Jedoch kann bereits die Verwendung verschiedener Sensorarten zu einer erheblichen Verzögerungsabweichung führen.
-
Bei der Telekommunikation werden solche Effekte mittels späterer nummerischer Aufbereitung der Wandlungsergebnisse gelöst, weil auf diesem Gebiet sowieso eine äquivalente Berechnung stattfindet.
-
Bei der Steuerung von Wechselstrommotoren und anderen Anwendungen, insbesondere für den Markt preisgünstiger Verbraucherprodukte, steht die Rechenleistung zum Lösen dieses Problems auf nummerische Weise nicht zur Verfügung. Dies führt dazu, dass ein einfacher Mechanismus zur Minimierung der Verzögerungsabweichung vor der Verwendung der Ergebnisse zweckmäßig ist. Außerdem (und im Gegensatz zu Telekommunikationsanwendungen) wird bei der Steuerung von Wechselstrommotoren nicht jedes Wandlungsergebnis zwangsläufig berücksichtigt, sondern es sind nur diejenigen Werte von Interesse, die sich in einem definierten Messfenster befinden (zum Beispiel mit einem PWM-Signal synchronisiert).
-
Die Druckschrift US 2011 / 0 131 000 A1 beschreibt einen Chiptester zum Testen von mindestens zwei zu testenden Vorrichtungen, die mit dem Chiptester verbunden sind, mit einem Zeitrechner zum Erzeugen einer Zeitinformation für die Kanäle des Chiptesters. Die Druckschrift
US 7 889 811 B2 beschreibt einen digitalen LINC-Sender und Systeme und Verfahren zur Kompensation von Phasen- und Amplitudenfehlanpassungen zwischen zwei Signalwegen.
-
Daher gibt es einen Bedarf an einem Verfahren und an einem System zum Minimieren der Verzögerungsabweichung zwischen zwei Messkanälen, die einfach und kostengünstig sind.
-
Gemäß einem erfindungsgemäßen Aspekt werden ein Verfahren und ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen. Das Verfahren umfasst das Vorsehen eines Referenzpunkts zum Starten des ersten und des zweiten Messkanals und das Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an dem Referenzpunkt beginnt. Das Verfahren umfasst ferner das Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem Referenzpunkt beginnt, wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
-
Gemäß einem weiteren erfindungsgemäßen Aspekt wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen. Das System weist erste Mittel zum Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums auf, der an einem vordefinierten Referenzpunkt beginnt, und zweite Mittel zum Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem vordefinierten Referenzpunkt beginnt. Ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums ist im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal.
-
Gemäß einem Aspekt wird ein Verfahren zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das Verfahren Folgendes umfasst:
- Vorsehen eines Referenzpunkts zum Starten des ersten und des zweiten Messkanals;
- Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an dem Referenzpunkt beginnt; und
- Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem Referenzpunkt beginnt;
- wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
-
Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
-
Zweckmäßigerweise wird der erste Verzögerungszeitraum unter Verwendung einer ersten Zeitgeberstruktur eingestellt und/oder angepasst, und der zweite Verzögerungszeitraum wird unter Verwendung einer zweiten Zeitgeberstruktur eingestellt und/oder angepasst.
-
Zweckmäßigerweise ist ein erster Sigma-Delta-Analog/Digital-Wandler (ADC) in dem ersten Messkanal enthalten, und ein zweiter Sigma-Delta-ADC ist in dem zweiten Messkanal enthalten.
-
Zweckmäßigerweise wird der erste Verzögerungszeitraum unter Verwendung einer ersten Zeitgeberstruktur eingestellt und/oder angepasst, und der zweite Verzögerungszeitraum wird unter Verwendung einer zweiten Zeitgeberstruktur eingestellt und/oder angepasst; und
ein erster Dezimierungszähler des ersten Sigma-Delta-ADC wird nach der ersten Verzögerung gestartet, und ein zweiter Dezimierungszähler des zweiten Sigma-Delta-ADC wird nach der zweiten Verzögerung gestartet.
-
Zweckmäßigerweise wird eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen, wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und wobei eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen wird, wobei die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
-
Zweckmäßigerweise wird der erste Verzögerungszeitraum mittels erneutem Laden eines ersten Dezimierungszählers des ersten Sigma-Delta-ADC mit einem ersten anpassbaren Wert eingestellt und/oder angepasst; und der zweite Verzögerungszeitraum wird mittels erneutem Laden eines zweiten Dezimierungszählers des zweiten Sigma-Delta-ADC mit einem zweiten anpassbaren Wert eingestellt und/oder angepasst.
-
Zweckmäßigerweise wird eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen, wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und wobei eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen wird, wobei die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
-
Gemäß einem Aspekt wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das System Folgendes aufweist:
- erste Mittel zum Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an einem vordefinierten Referenzpunkt beginnt; und
- zweite Mittel zum Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem vordefinierten Referenzpunkt beginnt;
- wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
-
Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
-
Zweckmäßigerweise weisen die ersten Mittel zum Starten des ersten Messkanals nach Ablauf des ersten Verzögerungszeitraums eine erste Zeitgeberstruktur auf;
weisen die zweiten Mittel zum Starten des zweiten Messkanals nach Ablauf des zweiten Verzögerungszeitraums eine zweite Zeitgeberstruktur auf.
-
Zweckmäßigerweise weist das System außerdem Folgendes auf:
- einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC), der in dem ersten Messkanal enthalten ist, und
- einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei:
- die ersten Mittel zum Starten des ersten Messkanals so konfiguriert sind, dass sie nach Ablauf des ersten Verzögerungszeitraums einen ersten Dezimierungszähler des ersten Sigma-Delta-ADC starten; und
- die zweiten Mittel zum Starten des zweiten Messkanals so konfiguriert sind, dass sie nach Ablauf des zweiten Verzögerungszeitraums einen zweiten Dezimierungszähler des zweiten Sigma-Delta-ADC starten.
-
Zweckmäßigerweise weist das System außerdem Folgendes auf:
- einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC), der in dem ersten Messkanal enthalten ist, und
- einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei:
- die ersten Mittel zum Starten des ersten Messkanals so konfiguriert sind, dass sie den ersten Verzögerungszeitraum mittels erneutem Laden eines ersten Dezimierungszählers des ersten Sigma-Delta-ADC mit einem ersten anpassbaren Wert einstellen und/oder anpassen, und
- die zweiten Mittel zum Starten des zweiten Messkanals so konfiguriert sind, dass sie den zweiten Verzögerungszeitraum mittels erneutem Laden eines zweiten Dezimierungszählers des zweiten Sigma-Delta-ADC mit einem zweiten anpassbaren Wert einstellen und/oder anpassen.
-
Zweckmäßigerweise ist der erste Sigma-Delta-ADC so konfiguriert, dass er eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft, und
ist der zweite Sigma-Delta-ADC so konfiguriert, dass er eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft,
wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
-
Gemäß einem Aspekt wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das System einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC) aufweist, der in dem ersten Messkanal enthalten ist, und einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei:
- ein erster Dezimierungszähler des ersten Sigma-Delta-ADC nach Ablauf eines ersten Verzögerungszeitraums gestartet wird, der an einem vordefinierten Referenzpunkt beginnt; und
- ein zweiter Dezimierungszähler des zweiten Sigma-Delta-ADC nach Ablauf eines zweiten Verzögerungszeitraums gestartet wird, der an dem vordefinierten Referenzpunkt beginnt;
- wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
-
Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
-
Zweckmäßigerweise weist das System außerdem Folgendes auf:
- eine erste Zeitgeberstruktur, die so konfiguriert ist, dass sie den ersten Verzögerungszeitraum einstellt und anpasst;
- eine zweite Zeitgeberstruktur, die so konfiguriert ist, dass sie den zweiten Verzögerungszeitraum einstellt und anpasst.
-
Zweckmäßigerweise wird der erste Verzögerungszeitraum mittels erneutem Laden des ersten Dezimierungszählers des ersten Sigma-Delta-ADC mit einem ersten anpassbaren Wert eingestellt und/oder angepasst, und der zweite Verzögerungszeitraum wird mittels erneutem Laden des zweiten Dezimierungszählers des zweiten Sigma-Delta-ADC mit einem zweiten anpassbaren Wert eingestellt und/oder angepasst.
-
Zweckmäßigerweise ist der erste Sigma-Delta-ADC so konfiguriert, dass er eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft, und
ist der zweite Sigma-Delta-ADC so konfiguriert, dass er eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft,
wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
-
Gemäß einem Aspekt wird ein Sigma-Delta-Analog/Digital-Wandler (ADC) mit einem Dezimierungszähler und einem Dezimierungsfilter vorgesehen, wobei der Dezimierungszähler so konfiguriert ist, dass er ausgehend von einem Wert größer 0 startet, um mittels Emulieren einer bereits laufenden Dezimierungssequenz eine anpassbare Verzögerung vorzusehen.
-
Zweckmäßigerweise ist der Sigma-Delta-ADC ferner so konfiguriert, dass er eine von dem Dezimierungsfilter ausgegebene Anzahl von Dezimierungsabtastungen verwirft, wobei die Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass die anpassbare Verzögerung weiter angepasst wird.
-
Gemäß einem Beispiel wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das System dahingehend betriebsfähig ist, dass es:
- einen Referenzpunkt zum Starten des ersten und des zweiten Messkanals vorsieht;
- den ersten Messkanal nach Ablauf eines ersten Verzögerungszeitraums startet, der an dem Referenzpunkt beginnt; und
- den zweiten Messkanal nach Ablauf eines zweiten Verzögerungszeitraums startet, der an dem Referenzpunkt beginnt;
- wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
-
Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
-
Weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen deutlich.
-
Figurenliste
-
Die begleitenden Zeichnungen sind eingeschlossen, um ein tieferes Verständnis der vorliegenden Erfindung zu ermöglichen, und sind in diese Schrift aufgenommen und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erklären. Andere Ausführungsformen der vorliegenden Erfindung und viele der angestrebten Vorteile der vorliegenden Erfindung können ohne Weiteres gewürdigt werden, da sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
- 1 zeigt ein vereinfachtes Schemadiagramm eines Systems mit zwei Sigma-Delta-ADC-Messkanälen gemäß einer Ausführungsform.
- 2 veranschaulicht eine Anwendung für das in 1 gezeigte System gemäß einer Ausführungsform.
-
AUSFÜHRLICHE BESCHREIBUNG
-
In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Beispiele spezifische Ausführungsformen dargestellt sind, mit denen die Erfindung in die Praxis umgesetzt werden kann. Es sei klargestellt, dass weitere Ausführungsformen verwendet werden können und strukturelle oder andere Änderungen vorgenommen werden können, ohne dass vom Schutzumfang der vorliegenden Erfindung abgewichen wird. Die folgende ausführliche Beschreibung soll daher nicht in beschränkendem Sinn aufgefasst werden, und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
-
In vielen Anwendungen (wie zum Beispiel Steuerungen von Wechselstrommotoren mit Strommessung), bei denen Sigma-Delta-Analog/DigitalWandler (ADCs) verwendet werden, können Verzögerungsabweichungen zwischen zwei Sigma-Delta-ADC-Messkanälen auftreten. Eine derartige Verzögerungsabweichung führt dazu, dass zwei Wandlungsergebnisse - obgleich sie zu demselben Zeitpunkt ausgegeben wurden - sich nicht auf denselben Zeitpunkt beziehen. Da in vielen Anwendungen, wie zum Beispiel Steuerungen von Wechselstrommotoren, die Rechenleistung zum Ausgleichen einer derartigen Verzögerungsabweichung auf nummerische Weise nicht zur Verfügung steht, wird ein anderer Ansatz zum Ausgleichen einer solchen Verzögerungsabweichung benötigt.
-
Daher wird ein einfacher Mechanismus, und somit ein kostengünstiger Ansatz zum Ausgleichen einer Verzögerungsabweichung zwischen Sigma-Delta-ADC-Messkanälen vorgeschlagen, der die Verzögerungsabweichung minimiert, bevor die Ergebnisse verwendet werden.
-
1 zeigt beispielhaft ein vereinfachtes Schemadiagramm eines Systems mit zwei Sigma-Delta-ADC-Messkanälen. In jedem Messkanal gibt ein Sigma-Delta-Modulator 11, 12 digitale Abtastungen an eine Dezimierungseinheit oder an ein Dezimierungsfilter aus. Eine Dezimierungssequenz besteht aus der Eingabe von N Eingangsabtastungen in eine Filterstruktur der Dezimierungseinheit. Auf der rechten Seite von 1 geben zwei Sägezahnsignale die Anzahl von bereits aufbereiteten Eingangsabtastungen für die beiden Messkanäle an. Beim Erreichen von N wird ein dezimierter Abtastungswert ausgegeben, und die Dezimierungssequenz beginnt erneut. Die Zahl N wird auch als Überabtastrate (Oversampling Ratio, OSR) bezeichnet.
-
Die einfachste Möglichkeit, um dieses Verhalten zu erreichen, besteht darin, einen Dezimierungszähler zu verwenden, der die Anzahl von aufbereiteten Eingangsabtastungen zählt. Beim Erreichen von N-1 fährt er mit 0, 1, usw. fort. Wie aus 1 ersichtlich ist, kann die Verzögerungsabweichung minimiert werden, wenn die Dezimierungssequenzen für beide Kanäle zu unterschiedlichen Zeitpunkten begonnen werden, zum Beispiel nach zwei unterschiedlichen Verzögerungen, die sich auf einen vordefinierten Referenzpunkt beziehen.
-
Im Folgenden werden zwei beispielhafte Ausführungsformen zum Vorsehen anpassbarer Verzögerungen beschrieben.
-
In der ersten beispielhaften Ausführungsform kann jeder Messkanal eine Zeitgeberstruktur zum Einstellen einer anpassbaren Verzögerung aufweisen. Der Dezimierungszähler des ersten Sigma-Delta-ADC wird nach einer ersten (anpassbaren) Verzögerung gestartet, die mittels einer in dem ersten Messkanal enthaltenen ersten Zeitgeberstruktur eingestellt wird, und der zweite Dezimierungszähler des zweiten Sigma-Delta-ADC wird nach einer zweiten (anpassbaren) Verzögerung gestartet, die mittels einer in dem zweiten Messkanal enthaltenen zweiten Zeitgeberstruktur eingestellt wird, wobei sich beide Verzögerungen auf denselben Referenzzeitpunkt beziehen.
-
In der zweiten beispielhaften Ausführungsform kann jeder Messkanal Mittel zum erneuten Laden des Dezimierungszählers des jeweiligen Sigma-Delta-ADC mit einem anpassbaren Wert zum Emulieren einer bereits laufenden Dezimierungssequenz aufweisen, das heißt, der Dezimierungszähler startet mit einem anpassbaren Wert, der kleiner ist als der OSR-Wert (anstelle des üblichen Startwerts 0). Dieses Verfahren führt zu demselben Effekt, dass die Dezimierungszähler der ADCs zu unterschiedlichen Zeitpunkten gestartet werden, aber es benötigt keine zusätzliche Zeitgeberstruktur. Auf diese Weise kann eine Verzögerungsabweichung von mehr als einem Dezimierungszeitraum unterstützt werden, ohne Zwischenpufferstufen zum Speichern der dezimierten Abtastungen hinzuzufügen.
-
Außerdem kann die bereits vorhandene Hardware in Sigma-Delta-ADCs zweckmäßigerweise so modifiziert werden, dass sie ferner die Länge der Verzögerungszeiträume über einen größeren Bereich anpasst. In einem Sigma-Delta-ADC wird in der Regel eine bestimmte Anzahl von Dezimierungsabtastungen (Ausgaben des Dezimierungsfilters, wenn der Dezimierungszähler den OSR-Wert erreicht) verworfen, nachdem ein Referenz-Trigger-Signal den Beginn der Messung angibt, damit der Modulator und das Dezimierungsfilter in den Ruhezustand gelangen können.
-
Gemäß einer Ausführungsform kann die Anzahl der Dezimierungsabtastungen, die verworfen werden, für jeden Kanal gesondert anpassbar sein. Auf diese Weise kann eine Abweichung über einen großen Bereich (über mehrere Dezimierungsabtastungen hinweg) ausgeglichen werden.
-
Mit dieser Struktur ist es außerdem auf einfache Weise möglich, ein Messfenster unter Bezugnahme auf einen zum Beispiel mittels eines PWM-Generators gelieferten Referenzzeitpunkt zu erstellen. Um Messungen zu vermeiden, wenn eine Menge Schaltrauschen vorhanden ist, kann ein Messfenster in einem Zeitraum definiert werden, in dem keine Änderung des Schaltzustands erfolgt. Durch Hinzufügen des Werts, der für den Verzögerungsausgleich zwischen den Kanälen benötigt wird, zu der Verzögerung zwischen dem Referenzzeitpunkt und dem Start des Messfensters können beide Effekte mit denselben Hardware-Mitteln auf einfache Weise gehandhabt werden.
-
2 zeigt eine grafische Veranschaulichung eines Mechanismus zum Minimieren oder Ausgleichen einer Verzögerungsabweichung zwischen zwei Sigma-Delta-ADC-Messkanälen, wobei ein Messfenster in einem Zeitraum erstellt wird, in dem keine Änderung des Schaltzustands erfolgt.
-
In dieser Ausführungsform werden Dezimierungszähler der Sigma-Delta-ADCs unter Bezugnahme auf eine Zeitgeberreferenz erneut geladen, um eine anpassbare Verzögerung zum Ausgleichen einer Verzögerungsabweichung zwischen zwei Sigma-Delta-ADC-Messkanälen einzuführen. Ferner wird eine bestimmte Anzahl, zum Beispiel 3, von Dezimierungsabtastungen verworfen, um sicherzustellen, dass die Dezimierungsabtastungen, die als Ergebnisse der ADC-Wandlung ausgegeben werden, innerhalb eines vordefinierten Messfensters liegen. Obgleich in diesem Beispiel die Anzahl von verworfenen Dezimierungsabtastungen für beide Messkanäle gleich ist, kann die Anzahl von verworfenen Dezimierungsabtastungen auch so angepasst werden, dass sie für die beiden Kanäle unterschiedlich ist, wenn eine größere Verzögerungsabweichung zwischen den beiden Messkanälen ausgeglichen werden soll.
-
Somit kann eine Verzögerungsabweichung in einem großen Bereich (über mehrere Dezimierungsabtastungen hinweg) mit einer Granularität von Eingangsabtastungen ausgeglichen werden, indem Dezimierungszähler erneut geladen und Dezimierungsabtastungen verworfen werden, wobei die Anzahl von verworfenen Dezimierungsabtastungen für jeden Messkanal gesondert anpassbar ist.
-
In diesem Zusammenhang versteht es sich, dass dezimierte Messergebnisse an den Ausgängen der Filterstufen nicht zu demselben Zeitpunkt generiert werden, die Ergebnisse jedoch die analogen Eingangsspannungen zu demselben Zeitpunkt widerspiegeln.
-
In dem Fall, in dem der Betrag der Verzögerungsabweichung zwischen zwei Messkanälen nicht bekannt ist, kann eine Referenzmessung ausgeführt werden, wobei Eingangswerte der Referenzmessungen auf die beiden Messkanäle angewendet werden, um den Betrag der Verzögerungsabweichung zwischen den beiden Messkanälen zu bestimmen.
-
Obwohl in diesem Dokument spezifische Ausführungsformen veranschaulicht und beschrieben wurden, werden es die Durchschnittsfachleute auf dem Gebiet würdigen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Implementierungen ersetzt werden können, ohne dass vom Schutzumfang der vorliegenden Erfindung abgewichen wird. Diese Anmeldung soll jegliche Adaptionen oder Variationen der in diesem Dokument erörterten, spezifischen Ausführungsformen umfassen. Daher soll die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt werden.
