DE102013002087B4 - Verfahren und System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal - Google Patents

Verfahren und System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal Download PDF

Info

Publication number
DE102013002087B4
DE102013002087B4 DE102013002087.5A DE102013002087A DE102013002087B4 DE 102013002087 B4 DE102013002087 B4 DE 102013002087B4 DE 102013002087 A DE102013002087 A DE 102013002087A DE 102013002087 B4 DE102013002087 B4 DE 102013002087B4
Authority
DE
Germany
Prior art keywords
delay
sigma
measuring channel
delay period
decimation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013002087.5A
Other languages
English (en)
Other versions
DE102013002087A1 (de
Inventor
Jens Barrenscheen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013002087A1 publication Critical patent/DE102013002087A1/de
Application granted granted Critical
Publication of DE102013002087B4 publication Critical patent/DE102013002087B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/462Details relating to the decimation process
    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means
    • G04F10/005Time-to-digital converters [TDC]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37Compensation or reduction of delay or phase error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Verfahren zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal, wobei das Verfahren Folgendes umfasst:Vorsehen eines Referenzpunkts zum Starten des ersten und des zweiten Messkanals;Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an dem Referenzpunkt beginnt; undStarten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem Referenzpunkt beginnt;wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.

Description

  • Die Erfindung betrifft ein Verfahren und ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal.
  • Bei vielen Anwendungen (beispielsweise Steuerungen von Wechselstrommotoren mit Strommessung in den Phasenknoten) werden häufig Sigma-Delta-Analog/Digital-Wandler (ADCs) verwendet, weil sie eine kostengünstige Isolierung der Datenströme erlauben (sie beziehen sich nicht auf dasselbe Erdpotenzial).
  • Obwohl bei solchen Anwendungen ähnliche Sensoren (Shunts) verwendet werden, kann eine spätere analoge Aufbereitung und Filterung (zum Beispiel mittels Verstärkern oder passiven Komponenten mit Toleranzen) zu einer Abweichung bei der Verzögerung zwischen den Messkanälen führen. Dies führt dazu, dass sich die Ergebnisse der Wandlung nicht auf denselben Zeitpunkt beziehen.
  • Wenn die Eingangssignale gewandelt werden und die Ergebnisse in Verbindung mit anderen Signalen (zum Beispiel einem anderen Eingangssignal oder einem Referenzsignal) verwendet werden, führt die Abweichung in der Verzögerung zu einer unerwünschten Verringerung des ENOB-Werts der Wandler (ENOB = effektive Anzahl von Bits, die als Auflösung des Wandlers betrachtet werden können).
  • In dem Fall, dass verschiedene Sensorarten verwendet werden (zum Beispiel Spannungs- und Stromsensoren für Leistungsmesser) ist es auch sehr wichtig, Wandlungswerte abzunehmen, die demselben Zeitpunkt entsprechen. Jedoch kann bereits die Verwendung verschiedener Sensorarten zu einer erheblichen Verzögerungsabweichung führen.
  • Bei der Telekommunikation werden solche Effekte mittels späterer nummerischer Aufbereitung der Wandlungsergebnisse gelöst, weil auf diesem Gebiet sowieso eine äquivalente Berechnung stattfindet.
  • Bei der Steuerung von Wechselstrommotoren und anderen Anwendungen, insbesondere für den Markt preisgünstiger Verbraucherprodukte, steht die Rechenleistung zum Lösen dieses Problems auf nummerische Weise nicht zur Verfügung. Dies führt dazu, dass ein einfacher Mechanismus zur Minimierung der Verzögerungsabweichung vor der Verwendung der Ergebnisse zweckmäßig ist. Außerdem (und im Gegensatz zu Telekommunikationsanwendungen) wird bei der Steuerung von Wechselstrommotoren nicht jedes Wandlungsergebnis zwangsläufig berücksichtigt, sondern es sind nur diejenigen Werte von Interesse, die sich in einem definierten Messfenster befinden (zum Beispiel mit einem PWM-Signal synchronisiert).
  • Die Druckschrift US 2011 / 0 131 000 A1 beschreibt einen Chiptester zum Testen von mindestens zwei zu testenden Vorrichtungen, die mit dem Chiptester verbunden sind, mit einem Zeitrechner zum Erzeugen einer Zeitinformation für die Kanäle des Chiptesters. Die Druckschrift US 7 889 811 B2 beschreibt einen digitalen LINC-Sender und Systeme und Verfahren zur Kompensation von Phasen- und Amplitudenfehlanpassungen zwischen zwei Signalwegen.
  • Daher gibt es einen Bedarf an einem Verfahren und an einem System zum Minimieren der Verzögerungsabweichung zwischen zwei Messkanälen, die einfach und kostengünstig sind.
  • Gemäß einem erfindungsgemäßen Aspekt werden ein Verfahren und ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen. Das Verfahren umfasst das Vorsehen eines Referenzpunkts zum Starten des ersten und des zweiten Messkanals und das Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an dem Referenzpunkt beginnt. Das Verfahren umfasst ferner das Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem Referenzpunkt beginnt, wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  • Gemäß einem weiteren erfindungsgemäßen Aspekt wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen. Das System weist erste Mittel zum Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums auf, der an einem vordefinierten Referenzpunkt beginnt, und zweite Mittel zum Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem vordefinierten Referenzpunkt beginnt. Ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums ist im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal.
  • Gemäß einem Aspekt wird ein Verfahren zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das Verfahren Folgendes umfasst:
    • Vorsehen eines Referenzpunkts zum Starten des ersten und des zweiten Messkanals;
    • Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an dem Referenzpunkt beginnt; und
    • Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem Referenzpunkt beginnt;
    • wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  • Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
  • Zweckmäßigerweise wird der erste Verzögerungszeitraum unter Verwendung einer ersten Zeitgeberstruktur eingestellt und/oder angepasst, und der zweite Verzögerungszeitraum wird unter Verwendung einer zweiten Zeitgeberstruktur eingestellt und/oder angepasst.
  • Zweckmäßigerweise ist ein erster Sigma-Delta-Analog/Digital-Wandler (ADC) in dem ersten Messkanal enthalten, und ein zweiter Sigma-Delta-ADC ist in dem zweiten Messkanal enthalten.
  • Zweckmäßigerweise wird der erste Verzögerungszeitraum unter Verwendung einer ersten Zeitgeberstruktur eingestellt und/oder angepasst, und der zweite Verzögerungszeitraum wird unter Verwendung einer zweiten Zeitgeberstruktur eingestellt und/oder angepasst; und
    ein erster Dezimierungszähler des ersten Sigma-Delta-ADC wird nach der ersten Verzögerung gestartet, und ein zweiter Dezimierungszähler des zweiten Sigma-Delta-ADC wird nach der zweiten Verzögerung gestartet.
  • Zweckmäßigerweise wird eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen, wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und wobei eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen wird, wobei die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
  • Zweckmäßigerweise wird der erste Verzögerungszeitraum mittels erneutem Laden eines ersten Dezimierungszählers des ersten Sigma-Delta-ADC mit einem ersten anpassbaren Wert eingestellt und/oder angepasst; und der zweite Verzögerungszeitraum wird mittels erneutem Laden eines zweiten Dezimierungszählers des zweiten Sigma-Delta-ADC mit einem zweiten anpassbaren Wert eingestellt und/oder angepasst.
  • Zweckmäßigerweise wird eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen, wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und wobei eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verworfen wird, wobei die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
  • Gemäß einem Aspekt wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das System Folgendes aufweist:
    • erste Mittel zum Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an einem vordefinierten Referenzpunkt beginnt; und
    • zweite Mittel zum Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem vordefinierten Referenzpunkt beginnt;
    • wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  • Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
  • Zweckmäßigerweise weisen die ersten Mittel zum Starten des ersten Messkanals nach Ablauf des ersten Verzögerungszeitraums eine erste Zeitgeberstruktur auf;
    weisen die zweiten Mittel zum Starten des zweiten Messkanals nach Ablauf des zweiten Verzögerungszeitraums eine zweite Zeitgeberstruktur auf.
  • Zweckmäßigerweise weist das System außerdem Folgendes auf:
    • einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC), der in dem ersten Messkanal enthalten ist, und
    • einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei:
      • die ersten Mittel zum Starten des ersten Messkanals so konfiguriert sind, dass sie nach Ablauf des ersten Verzögerungszeitraums einen ersten Dezimierungszähler des ersten Sigma-Delta-ADC starten; und
      • die zweiten Mittel zum Starten des zweiten Messkanals so konfiguriert sind, dass sie nach Ablauf des zweiten Verzögerungszeitraums einen zweiten Dezimierungszähler des zweiten Sigma-Delta-ADC starten.
  • Zweckmäßigerweise weist das System außerdem Folgendes auf:
    • einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC), der in dem ersten Messkanal enthalten ist, und
    • einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei:
      • die ersten Mittel zum Starten des ersten Messkanals so konfiguriert sind, dass sie den ersten Verzögerungszeitraum mittels erneutem Laden eines ersten Dezimierungszählers des ersten Sigma-Delta-ADC mit einem ersten anpassbaren Wert einstellen und/oder anpassen, und
      • die zweiten Mittel zum Starten des zweiten Messkanals so konfiguriert sind, dass sie den zweiten Verzögerungszeitraum mittels erneutem Laden eines zweiten Dezimierungszählers des zweiten Sigma-Delta-ADC mit einem zweiten anpassbaren Wert einstellen und/oder anpassen.
  • Zweckmäßigerweise ist der erste Sigma-Delta-ADC so konfiguriert, dass er eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft, und
    ist der zweite Sigma-Delta-ADC so konfiguriert, dass er eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft,
    wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
  • Gemäß einem Aspekt wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das System einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC) aufweist, der in dem ersten Messkanal enthalten ist, und einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei:
    • ein erster Dezimierungszähler des ersten Sigma-Delta-ADC nach Ablauf eines ersten Verzögerungszeitraums gestartet wird, der an einem vordefinierten Referenzpunkt beginnt; und
    • ein zweiter Dezimierungszähler des zweiten Sigma-Delta-ADC nach Ablauf eines zweiten Verzögerungszeitraums gestartet wird, der an dem vordefinierten Referenzpunkt beginnt;
    • wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  • Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
  • Zweckmäßigerweise weist das System außerdem Folgendes auf:
    • eine erste Zeitgeberstruktur, die so konfiguriert ist, dass sie den ersten Verzögerungszeitraum einstellt und anpasst;
    • eine zweite Zeitgeberstruktur, die so konfiguriert ist, dass sie den zweiten Verzögerungszeitraum einstellt und anpasst.
  • Zweckmäßigerweise wird der erste Verzögerungszeitraum mittels erneutem Laden des ersten Dezimierungszählers des ersten Sigma-Delta-ADC mit einem ersten anpassbaren Wert eingestellt und/oder angepasst, und der zweite Verzögerungszeitraum wird mittels erneutem Laden des zweiten Dezimierungszählers des zweiten Sigma-Delta-ADC mit einem zweiten anpassbaren Wert eingestellt und/oder angepasst.
  • Zweckmäßigerweise ist der erste Sigma-Delta-ADC so konfiguriert, dass er eine erste, von einem ersten Dezimierungsfilter des ersten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft, und
    ist der zweite Sigma-Delta-ADC so konfiguriert, dass er eine zweite, von einem zweiten Dezimierungsfilter des zweiten Sigma-Delta-ADC ausgegebene Anzahl von Dezimierungsabtastungen verwirft,
    wobei die erste Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der erste Verzögerungszeitraum weiter angepasst wird, und die zweite Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass der zweite Verzögerungszeitraum weiter angepasst wird.
  • Gemäß einem Aspekt wird ein Sigma-Delta-Analog/Digital-Wandler (ADC) mit einem Dezimierungszähler und einem Dezimierungsfilter vorgesehen, wobei der Dezimierungszähler so konfiguriert ist, dass er ausgehend von einem Wert größer 0 startet, um mittels Emulieren einer bereits laufenden Dezimierungssequenz eine anpassbare Verzögerung vorzusehen.
  • Zweckmäßigerweise ist der Sigma-Delta-ADC ferner so konfiguriert, dass er eine von dem Dezimierungsfilter ausgegebene Anzahl von Dezimierungsabtastungen verwirft, wobei die Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass die anpassbare Verzögerung weiter angepasst wird.
  • Gemäß einem Beispiel wird ein System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal vorgesehen, wobei das System dahingehend betriebsfähig ist, dass es:
    • einen Referenzpunkt zum Starten des ersten und des zweiten Messkanals vorsieht;
    • den ersten Messkanal nach Ablauf eines ersten Verzögerungszeitraums startet, der an dem Referenzpunkt beginnt; und
    • den zweiten Messkanal nach Ablauf eines zweiten Verzögerungszeitraums startet, der an dem Referenzpunkt beginnt;
    • wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  • Zweckmäßigerweise wird die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
  • Weitere Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen deutlich.
  • Figurenliste
  • Die begleitenden Zeichnungen sind eingeschlossen, um ein tieferes Verständnis der vorliegenden Erfindung zu ermöglichen, und sind in diese Schrift aufgenommen und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erklären. Andere Ausführungsformen der vorliegenden Erfindung und viele der angestrebten Vorteile der vorliegenden Erfindung können ohne Weiteres gewürdigt werden, da sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
    • 1 zeigt ein vereinfachtes Schemadiagramm eines Systems mit zwei Sigma-Delta-ADC-Messkanälen gemäß einer Ausführungsform.
    • 2 veranschaulicht eine Anwendung für das in 1 gezeigte System gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Beispiele spezifische Ausführungsformen dargestellt sind, mit denen die Erfindung in die Praxis umgesetzt werden kann. Es sei klargestellt, dass weitere Ausführungsformen verwendet werden können und strukturelle oder andere Änderungen vorgenommen werden können, ohne dass vom Schutzumfang der vorliegenden Erfindung abgewichen wird. Die folgende ausführliche Beschreibung soll daher nicht in beschränkendem Sinn aufgefasst werden, und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • In vielen Anwendungen (wie zum Beispiel Steuerungen von Wechselstrommotoren mit Strommessung), bei denen Sigma-Delta-Analog/DigitalWandler (ADCs) verwendet werden, können Verzögerungsabweichungen zwischen zwei Sigma-Delta-ADC-Messkanälen auftreten. Eine derartige Verzögerungsabweichung führt dazu, dass zwei Wandlungsergebnisse - obgleich sie zu demselben Zeitpunkt ausgegeben wurden - sich nicht auf denselben Zeitpunkt beziehen. Da in vielen Anwendungen, wie zum Beispiel Steuerungen von Wechselstrommotoren, die Rechenleistung zum Ausgleichen einer derartigen Verzögerungsabweichung auf nummerische Weise nicht zur Verfügung steht, wird ein anderer Ansatz zum Ausgleichen einer solchen Verzögerungsabweichung benötigt.
  • Daher wird ein einfacher Mechanismus, und somit ein kostengünstiger Ansatz zum Ausgleichen einer Verzögerungsabweichung zwischen Sigma-Delta-ADC-Messkanälen vorgeschlagen, der die Verzögerungsabweichung minimiert, bevor die Ergebnisse verwendet werden.
  • 1 zeigt beispielhaft ein vereinfachtes Schemadiagramm eines Systems mit zwei Sigma-Delta-ADC-Messkanälen. In jedem Messkanal gibt ein Sigma-Delta-Modulator 11, 12 digitale Abtastungen an eine Dezimierungseinheit oder an ein Dezimierungsfilter aus. Eine Dezimierungssequenz besteht aus der Eingabe von N Eingangsabtastungen in eine Filterstruktur der Dezimierungseinheit. Auf der rechten Seite von 1 geben zwei Sägezahnsignale die Anzahl von bereits aufbereiteten Eingangsabtastungen für die beiden Messkanäle an. Beim Erreichen von N wird ein dezimierter Abtastungswert ausgegeben, und die Dezimierungssequenz beginnt erneut. Die Zahl N wird auch als Überabtastrate (Oversampling Ratio, OSR) bezeichnet.
  • Die einfachste Möglichkeit, um dieses Verhalten zu erreichen, besteht darin, einen Dezimierungszähler zu verwenden, der die Anzahl von aufbereiteten Eingangsabtastungen zählt. Beim Erreichen von N-1 fährt er mit 0, 1, usw. fort. Wie aus 1 ersichtlich ist, kann die Verzögerungsabweichung minimiert werden, wenn die Dezimierungssequenzen für beide Kanäle zu unterschiedlichen Zeitpunkten begonnen werden, zum Beispiel nach zwei unterschiedlichen Verzögerungen, die sich auf einen vordefinierten Referenzpunkt beziehen.
  • Im Folgenden werden zwei beispielhafte Ausführungsformen zum Vorsehen anpassbarer Verzögerungen beschrieben.
  • In der ersten beispielhaften Ausführungsform kann jeder Messkanal eine Zeitgeberstruktur zum Einstellen einer anpassbaren Verzögerung aufweisen. Der Dezimierungszähler des ersten Sigma-Delta-ADC wird nach einer ersten (anpassbaren) Verzögerung gestartet, die mittels einer in dem ersten Messkanal enthaltenen ersten Zeitgeberstruktur eingestellt wird, und der zweite Dezimierungszähler des zweiten Sigma-Delta-ADC wird nach einer zweiten (anpassbaren) Verzögerung gestartet, die mittels einer in dem zweiten Messkanal enthaltenen zweiten Zeitgeberstruktur eingestellt wird, wobei sich beide Verzögerungen auf denselben Referenzzeitpunkt beziehen.
  • In der zweiten beispielhaften Ausführungsform kann jeder Messkanal Mittel zum erneuten Laden des Dezimierungszählers des jeweiligen Sigma-Delta-ADC mit einem anpassbaren Wert zum Emulieren einer bereits laufenden Dezimierungssequenz aufweisen, das heißt, der Dezimierungszähler startet mit einem anpassbaren Wert, der kleiner ist als der OSR-Wert (anstelle des üblichen Startwerts 0). Dieses Verfahren führt zu demselben Effekt, dass die Dezimierungszähler der ADCs zu unterschiedlichen Zeitpunkten gestartet werden, aber es benötigt keine zusätzliche Zeitgeberstruktur. Auf diese Weise kann eine Verzögerungsabweichung von mehr als einem Dezimierungszeitraum unterstützt werden, ohne Zwischenpufferstufen zum Speichern der dezimierten Abtastungen hinzuzufügen.
  • Außerdem kann die bereits vorhandene Hardware in Sigma-Delta-ADCs zweckmäßigerweise so modifiziert werden, dass sie ferner die Länge der Verzögerungszeiträume über einen größeren Bereich anpasst. In einem Sigma-Delta-ADC wird in der Regel eine bestimmte Anzahl von Dezimierungsabtastungen (Ausgaben des Dezimierungsfilters, wenn der Dezimierungszähler den OSR-Wert erreicht) verworfen, nachdem ein Referenz-Trigger-Signal den Beginn der Messung angibt, damit der Modulator und das Dezimierungsfilter in den Ruhezustand gelangen können.
  • Gemäß einer Ausführungsform kann die Anzahl der Dezimierungsabtastungen, die verworfen werden, für jeden Kanal gesondert anpassbar sein. Auf diese Weise kann eine Abweichung über einen großen Bereich (über mehrere Dezimierungsabtastungen hinweg) ausgeglichen werden.
  • Mit dieser Struktur ist es außerdem auf einfache Weise möglich, ein Messfenster unter Bezugnahme auf einen zum Beispiel mittels eines PWM-Generators gelieferten Referenzzeitpunkt zu erstellen. Um Messungen zu vermeiden, wenn eine Menge Schaltrauschen vorhanden ist, kann ein Messfenster in einem Zeitraum definiert werden, in dem keine Änderung des Schaltzustands erfolgt. Durch Hinzufügen des Werts, der für den Verzögerungsausgleich zwischen den Kanälen benötigt wird, zu der Verzögerung zwischen dem Referenzzeitpunkt und dem Start des Messfensters können beide Effekte mit denselben Hardware-Mitteln auf einfache Weise gehandhabt werden.
  • 2 zeigt eine grafische Veranschaulichung eines Mechanismus zum Minimieren oder Ausgleichen einer Verzögerungsabweichung zwischen zwei Sigma-Delta-ADC-Messkanälen, wobei ein Messfenster in einem Zeitraum erstellt wird, in dem keine Änderung des Schaltzustands erfolgt.
  • In dieser Ausführungsform werden Dezimierungszähler der Sigma-Delta-ADCs unter Bezugnahme auf eine Zeitgeberreferenz erneut geladen, um eine anpassbare Verzögerung zum Ausgleichen einer Verzögerungsabweichung zwischen zwei Sigma-Delta-ADC-Messkanälen einzuführen. Ferner wird eine bestimmte Anzahl, zum Beispiel 3, von Dezimierungsabtastungen verworfen, um sicherzustellen, dass die Dezimierungsabtastungen, die als Ergebnisse der ADC-Wandlung ausgegeben werden, innerhalb eines vordefinierten Messfensters liegen. Obgleich in diesem Beispiel die Anzahl von verworfenen Dezimierungsabtastungen für beide Messkanäle gleich ist, kann die Anzahl von verworfenen Dezimierungsabtastungen auch so angepasst werden, dass sie für die beiden Kanäle unterschiedlich ist, wenn eine größere Verzögerungsabweichung zwischen den beiden Messkanälen ausgeglichen werden soll.
  • Somit kann eine Verzögerungsabweichung in einem großen Bereich (über mehrere Dezimierungsabtastungen hinweg) mit einer Granularität von Eingangsabtastungen ausgeglichen werden, indem Dezimierungszähler erneut geladen und Dezimierungsabtastungen verworfen werden, wobei die Anzahl von verworfenen Dezimierungsabtastungen für jeden Messkanal gesondert anpassbar ist.
  • In diesem Zusammenhang versteht es sich, dass dezimierte Messergebnisse an den Ausgängen der Filterstufen nicht zu demselben Zeitpunkt generiert werden, die Ergebnisse jedoch die analogen Eingangsspannungen zu demselben Zeitpunkt widerspiegeln.
  • In dem Fall, in dem der Betrag der Verzögerungsabweichung zwischen zwei Messkanälen nicht bekannt ist, kann eine Referenzmessung ausgeführt werden, wobei Eingangswerte der Referenzmessungen auf die beiden Messkanäle angewendet werden, um den Betrag der Verzögerungsabweichung zwischen den beiden Messkanälen zu bestimmen.
  • Obwohl in diesem Dokument spezifische Ausführungsformen veranschaulicht und beschrieben wurden, werden es die Durchschnittsfachleute auf dem Gebiet würdigen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Implementierungen ersetzt werden können, ohne dass vom Schutzumfang der vorliegenden Erfindung abgewichen wird. Diese Anmeldung soll jegliche Adaptionen oder Variationen der in diesem Dokument erörterten, spezifischen Ausführungsformen umfassen. Daher soll die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt werden.

Claims (9)

  1. Verfahren zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal, wobei das Verfahren Folgendes umfasst: Vorsehen eines Referenzpunkts zum Starten des ersten und des zweiten Messkanals; Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an dem Referenzpunkt beginnt; und Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem Referenzpunkt beginnt; wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  2. Verfahren nach Anspruch 1, wobei die Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal in einer Referenzmessung bestimmt wird, wobei Eingangswerte der Referenzmessung auf den ersten Messkanal und auf den zweiten Messkanal angewendet werden.
  3. Verfahren nach Anspruch 1, wobei der erste Verzögerungszeitraum unter Verwendung einer ersten Zeitgeberstruktur eingestellt und/oder angepasst wird und der zweite Verzögerungszeitraum unter Verwendung einer zweiten Zeitgeberstruktur eingestellt und/oder angepasst wird.
  4. Verfahren nach Anspruch 1, wobei ein erster Sigma-Delta-Analog/DigitalWandler (ADC) in dem ersten Messkanal enthalten ist und ein zweiter Sigma-Delta-ADC in dem zweiten Messkanal enthalten ist.
  5. Verfahren nach Anspruch 4, wobei der erste Verzögerungszeitraum unter Verwendung einer ersten Zeitgeberstruktur eingestellt und/oder angepasst wird und der zweite Verzögerungszeitraum unter Verwendung einer zweiten Zeitgeberstruktur eingestellt und/oder angepasst wird; und ein erster Dezimierungszähler des ersten Sigma-Delta-ADC nach der ersten Verzögerung gestartet wird und ein zweiter Dezimierungszähler des zweiten Sigma-Delta-ADC wird nach der zweiten Verzögerung gestartet wird.
  6. System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal, wobei das System Folgendes umfasst: erste Mittel zum Starten des ersten Messkanals nach Ablauf eines ersten Verzögerungszeitraums, der an einem vordefinierten Referenzpunkt beginnt; und zweite Mittel zum Starten des zweiten Messkanals nach Ablauf eines zweiten Verzögerungszeitraums, der an dem vordefinierten Referenzpunkt beginnt; wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  7. System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal, wobei das System einen ersten Sigma-Delta-Analog/Digital-Wandler (ADC) aufweist, der in dem ersten Messkanal enthalten ist, und einen zweiten Sigma-Delta-ADC, der in dem zweiten Messkanal enthalten ist, wobei: ein erster Dezimierungszähler des ersten Sigma-Delta-ADC nach Ablauf eines ersten Verzögerungszeitraums gestartet wird, der an einem vordefinierten Referenzpunkt beginnt; und ein zweiter Dezimierungszähler des zweiten Sigma-Delta-ADC nach Ablauf eines zweiten Verzögerungszeitraums gestartet wird, der an dem vordefinierten Referenzpunkt beginnt; wobei ein Unterschied zwischen einer Länge des ersten Verzögerungszeitraums und einer Länge des zweiten Verzögerungszeitraums im Wesentlichen gleich der Verzögerungsabweichung zwischen dem ersten Messkanal und dem zweiten Messkanal ist.
  8. Sigma-Delta-Analog/Digital-Wandler (ADC) mit einem Dezimierungszähler und einem Dezimierungsfilter, wobei der Dezimierungszähler so konfiguriert ist, dass er ausgehend von einem Wert größer 0 startet, um mittels Emulieren einer bereits laufenden Dezimierungssequenz eine anpassbare Verzögerung vorzusehen.
  9. Sigma-Delta-ADC nach Anspruch 8, der ferner so konfiguriert ist, dass er eine von dem Dezimierungsfilter ausgegebene Anzahl von Dezimierungsabtastungen verwirft, wobei die Anzahl von verworfenen Dezimierungsabtastungen so anpassbar ist, dass die anpassbare Verzögerung weiter angepasst wird.
DE102013002087.5A 2012-02-24 2013-02-06 Verfahren und System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal Active DE102013002087B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261602979P 2012-02-24 2012-02-24
US61/602,979 2012-02-24

Publications (2)

Publication Number Publication Date
DE102013002087A1 DE102013002087A1 (de) 2013-09-19
DE102013002087B4 true DE102013002087B4 (de) 2020-01-30

Family

ID=49002838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013002087.5A Active DE102013002087B4 (de) 2012-02-24 2013-02-06 Verfahren und System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal

Country Status (3)

Country Link
US (2) US8855181B2 (de)
CN (1) CN103297052B (de)
DE (1) DE102013002087B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8855181B2 (en) * 2012-02-24 2014-10-07 Infineon Technologies Ag Method and system for compensating a delay mismatch between a first measurement channel and a second measurement channel
RU2653458C2 (ru) * 2014-01-22 2018-05-08 Сименс Акциенгезелльшафт Цифровой измерительный вход для электрического устройства автоматизации, электрическое устройство автоматизации с цифровым измерительным входом и способ обработки цифровых входных измеренных значений
US9354611B2 (en) * 2014-10-29 2016-05-31 Atmel Corporation Event driven signal converters
US9742430B1 (en) * 2016-08-19 2017-08-22 Infineon Technologies Ag System and method for analog to digital conversion
US11025240B2 (en) * 2016-12-14 2021-06-01 Mediatek Inc. Circuits for delay mismatch compensation and related methods
US11571184B2 (en) 2019-04-03 2023-02-07 Bfly Operations, Inc. Ultrasound device with elevational beamforming

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889811B2 (en) * 2007-09-06 2011-02-15 Samsung Electro-Mechanics Digital linear amplification with nonlinear components (LINC) transmitter
US20110131000A1 (en) * 2007-08-22 2011-06-02 Verigy (Singapore) Pte. Ltd. Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
CN1177419C (zh) * 2001-11-19 2004-11-24 华为技术有限公司 一种通道增益及增益误差、延迟及相位误差的测量方法
US7512613B2 (en) * 2003-04-16 2009-03-31 The Mathworks, Inc. Non-intrusive data logging
CN101411155A (zh) * 2006-03-28 2009-04-15 Nxp股份有限公司 具有延迟失配补偿的发射机
DE102006023697B4 (de) * 2006-05-19 2008-02-07 Infineon Technologies Ag Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler
GB0620819D0 (en) * 2006-10-20 2006-11-29 Calrec Audio Ltd Digital signal processing
CN101098328B (zh) * 2007-06-29 2010-06-02 中兴通讯股份有限公司 一种基带与射频系统同步和时延补偿方法
US8358229B2 (en) * 2011-02-28 2013-01-22 Infineon Technologies Ag Method for use in a sigma-delta analog to digital converter, sigma-delta analog to digital converters and systems comprising a sigma-delta analog to digital converter
US8855181B2 (en) * 2012-02-24 2014-10-07 Infineon Technologies Ag Method and system for compensating a delay mismatch between a first measurement channel and a second measurement channel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110131000A1 (en) * 2007-08-22 2011-06-02 Verigy (Singapore) Pte. Ltd. Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
US7889811B2 (en) * 2007-09-06 2011-02-15 Samsung Electro-Mechanics Digital linear amplification with nonlinear components (LINC) transmitter

Also Published As

Publication number Publication date
US9172391B2 (en) 2015-10-27
US20130223497A1 (en) 2013-08-29
US20140347201A1 (en) 2014-11-27
CN103297052A (zh) 2013-09-11
CN103297052B (zh) 2016-12-28
DE102013002087A1 (de) 2013-09-19
US8855181B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
DE102013002087B4 (de) Verfahren und System zum Ausgleichen einer Verzögerungsabweichung zwischen einem ersten Messkanal und einem zweiten Messkanal
DE1541947C3 (de) Filteranordnung für analoge Signale
EP2936201B1 (de) Vorrichtung zur bestimmung einer eigenschaft eines uebertragungskanals zwischen einem sender und einem empfaenger
EP2087596B1 (de) Messverstärkungsvorrichtung und -verfahren
EP2742595B1 (de) Verfahren zum erzeugen eines digitalen signals
WO2015117866A1 (de) Verfahren und vorrichtung zur ermittlung eines stromes für eine stromregelung eines ventils
DE3121310A1 (de) Digitales filter
EP1252714A1 (de) A/d-wandler mit lookup-tabelle
EP2190121B1 (de) Mehrkanaliger AD-Wandler
DE102009039430B4 (de) Vorrichtung und Verfahren mit ersten und zweiten Zeittakten
DE102014204518A1 (de) Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung
DE19631972C2 (de) Verfahren zum Überwachen der Funktionsfähigkeit eines zur Digitalisierung von Analogsignalen ausgelegten Analog/-Digital Wandlers
EP2949045B1 (de) Verfahren und vorrichtung zum erzeugen eines digitalen signals
DE102012010229B4 (de) Digitales Filter
DE102018221184A1 (de) Schaltungsanordnung mindestens umfassend einen delta-sigma modulator und ein abtast-halteglied
DE102015102761A1 (de) Testen unter Verwendung von Emulation von Verbindungen
DE102019134077B4 (de) Signalverarbeitungsschaltung für einen Hall-Sensor und Signalverarbeitungsverfahren
DE102011080730A1 (de) Parallele Frequenzmaskentriggereinheit und Verfahren zu deren Betrieb
DE102020123930B3 (de) Verfahren zur ISO 26262 konformen Auswertung eines Drucksensorsignals
DE112014002775T5 (de) Kapazitives Messsystem und Verfahren
DE102017108912B3 (de) Verfahren zur Auswertung eines Messsignals eines induktiven Messsensors sowie ein Längenmesssystem
DE3240528C2 (de)
DE202014010494U1 (de) Messeinrichtung
DE4134780C2 (de) Analog-Digital-Umsetzer nach dem Mehrfach-Rampen-Verfahren
DE202012013659U1 (de) Vorrichtung zum Verringern der Kopplung zwischen Kanälen bei verschachtelten und Mehrkanal-ADC

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative