JP2009528746A - 安全な暗号解読方法 - Google Patents

安全な暗号解読方法 Download PDF

Info

Publication number
JP2009528746A
JP2009528746A JP2008556872A JP2008556872A JP2009528746A JP 2009528746 A JP2009528746 A JP 2009528746A JP 2008556872 A JP2008556872 A JP 2008556872A JP 2008556872 A JP2008556872 A JP 2008556872A JP 2009528746 A JP2009528746 A JP 2009528746A
Authority
JP
Japan
Prior art keywords
feedback
filter
path
self
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008556872A
Other languages
English (en)
Other versions
JP5313697B2 (ja
JP2009528746A5 (ja
Inventor
カルステン ニールセン
ペタル リューセヴ
Original Assignee
バング アンド オルフセン アイスパワー アクティーゼルスカブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バング アンド オルフセン アイスパワー アクティーゼルスカブ filed Critical バング アンド オルフセン アイスパワー アクティーゼルスカブ
Publication of JP2009528746A publication Critical patent/JP2009528746A/ja
Publication of JP2009528746A5 publication Critical patent/JP2009528746A5/ja
Application granted granted Critical
Publication of JP5313697B2 publication Critical patent/JP5313697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】高品質スイッチング可聴周波電力増幅に特別の関連性を有するDC−DC及びDC−AC電力変換の技術を提供する。
【解決手段】ハイブリッドフィードバック制御式発振変調器(HCOM)は、スイッチング段の出力電圧Vpからの第1のフィードバック経路とフィルタ出力Voからの第2のフィードバック経路を有し、2つのフィードバック経路は、重み付けされた状態フィードバック信号Vfを供給するために重ね合わされる。状態フィードバック経路信号は、誤差信号を形成するために入力信号から差し引かれ、誤差信号は、順方向経路補償ブロックB(s)により濾波され、それをパルス変調器に給送することによってループを閉じ、ループは、自励発振を閉ループシステムに確立することができるような伝達関数を有する。好ましい実施形態では、第1のフィードバック経路は、低域通過特性を有し、かつ第2のフィードバック経路は、進み特性を有し、第1のフィードバック経路は、重み係数βにより重み付けされる。更に別の実施形態は、順方向経路手段B(s)のない純粋に受動的な具現化と、全体的な増幅器性能を高める第3のフィードバックループの適用とを含む。
【選択図】図5

Description

本発明は、高品質スイッチング可聴周波電力増幅に特別の関連性を有するDC−DC及びDC−AC電力変換の分野に関する。
スイッチングD級可聴周波増幅器は、出力段スイッチング装置、並びに変調及びフィードバック制御方法における改善により、近年産業界で使用増加が見られている。古典的なスイッチング電力増幅システムは、パルス変調器から成り、アナログ又はデジタル音源をパルス変調された信号に変換し、引き続き、スイッチング電力段により増幅される。受動復調フィルタは、電力変調された電力信号を再生する。
大部分のスイッチングD級増幅器は、様々な「パルス幅変調」に基づいている。スイッチング増幅器設計における課題は、以下に関連する。
PWMは、基本的には、入力及び電源変数の間の掛け算/混合である。これは、ゼロ電源除去に相当する。
スイッチング電力段は、電力MosFETが渦流を有し、差動オフ/オン遅延により駆動する必要があるので、多くの原因から歪を引き起こす。
出力フィルタは、非線形であり、周波数依存出力インピーダンスの有意な増加に寄与し、これは、スピーカ負荷の理想電圧制御に対する要望に逆行する。
EMI。電力段、受動フィルタ、及び接続ケーブル(濾波されているが)は、EMIを発生する。完全な復調は、可能ではなく、接続ケーブル上に残差を残す。
「ロバスト安定性及び卓越」可聴周波数性能を達成することは、現実の世界、及び負荷摂動、入力刺激、及び電源範囲に対するベンチテストパラメータ空間を考慮すると複雑である。
一般的に、従来のAB級増幅器と同様な性能及びロバスト性に到達するために、有効フィードバック制御システムが必須であることが判明している。また、効率性及び複雑性が、電力段及び復調フィルタにより判断されるので、フィードバック制御を利用して、効率性改善及び複雑性低減を促進することができる。
パルス変調は、古典的な搬送波ベースのPWM又はPDM変調を用いて又は自励発振方法を利用することにより実施することができる。搬送波ベースのPWMスイッチング電力増幅器の全体的な欠点は、本発明者の博士論文「エネルギ効率のよい電力変換を有する可聴周波電力増幅器技術」において広く対処されている。古典的PWMスイッチング電力増幅器の欠点を打破するために、制御型発振変調器(COM)、実質的にはフィードバック発振変調器が、国際特許出願WO98/19391に紹介されている。強化カスケードフィードバック方法との組合せで、概略を上記に示すD級の一連の欠点は解決された。
他の発振変調器の方法は、本出願人によるWO2004/47286と、WO03/090343及びUS6489841として従来技術で開示されている。これらの方法は、出力フィルタ後のフィードバックによって判断される自励発振により、すなわち、自励発振条件に対する不可欠な判断部として出力フィルタを有することによって特徴付けられる。このようなアーキテクチャは、以下においてグローバルループ発振変調器と呼ぶ。従来技術に開示されたグローバルループ発振変調器ベースのスイッチング増幅システムは、フィルタ歪及び出力インピーダンスが最小にされるような出力フィルタを囲む最大化されたループ利得帯域に関して特別の利点を有する。
しかし、発振条件を決めるループの内側にフィルタを囲むことによる1つの深刻な問題は、発振条件がフィルタQ依存になることである。これは、一般的に、フィルタが受動的に減衰させるか又はシステムが他の手段によって補償されない限り、システムに負荷条件型の安定性を導入する。特定の負荷状況においては、フィルタが2次の場合のフィルタ固有周波数における完全な180度の位相遅延に対応する開放負荷又は容量負荷は、一般的に、フィルタの固有周波数の近傍に第2の発振状態を導入することになる。高いフィルタQ負荷状況では、フィルタ固有周波数における発振は、絶対的に許容できないものであり、一般的にシステム障害を引き起こすことになる。次に、開放負荷状況でのフィルのQを低減する「RC Zoebel」ネットワークによる受動フィルタ減衰は、1つの解決法であるが、電力抵抗器は、システムに複雑性を加え、かつ効率を低下させる。例えば、フィードバック経路弁別による過剰ループ補償は、従来技術で試みられた代替案であるが、これは、実効ループ伝達関数利得を低減する。実際に、フィルタ固有周波数付近の不要な2次状態発振を防止するために、0次補償システムがフィルタ周辺に必要である。
グローバルループ発振変調器の第2の欠点は、安定性を改善するために必要なフィードバック弁別が、一般的に制御システムの実施を邪魔することである。フィードバック弁別器は、ノイズを拾い上げ、典型的に線形演算増幅器を構成する制御システムにそれを給送する。フィードバック弁別の更に別の欠点は、システム伝達関数に極又はいくつかの極を導入し、従って、帯域幅を制限する影響である。フィードバック進み又は弁別は、増幅器設計に制限を課す。従って、負荷摂動に対する高性能、ロバスト性と、完全な可聴周波帯域にわたる高効率性との両方に対して設計することは不可能である。
この従来技術のグローバルループ発振変調器アーキテクチャの第3の欠点は、電力段及び電源関連の誤差が、一般的に局所的に訂正されないことである。スイッチング電力段及び電源によって導入される有意な誤差源は、全体的な補償のための誤差信号を発生させる前に、2次又はより高次の出力フィルタ位相シフト及び遅延を通過する必要がある。従って、フィルタ補償の改善は、一般的に、電力段及び電源関連の誤差補償を阻害する。
発明の目的
従って、本発明の目的は、スイッチングD級増幅器と特に関連がある新しい発振変調器である「ハイブリッドフィードバック制御型発振変調器(HCOM)」を提供することであり、これは、従来技術よりも単純なトポロジーアーキテクチャを有し、電力段、電源の両方に対して共に局所的であり、かつフィルタ関連誤差に対して局所的である強化広帯域誤差補償を提供する。
第2に、本出願人所有の発明WO98/19391と比較して、本発明の目的は、過剰フィードバック弁別又は受動RCフィルタ減衰を必要とすることなく、能動的手段によって出力フィルタの高い安定性及び無条件の安定性制御をもたらす改良型変調器及び制御システムを提供することである。本発明の目的は、フィルタ伝達関数、及び従ってシステム伝達関数からのフィルタ及び負荷依存性を除去することである。
第3に、本発明の目的は、従来技術の効率、安定性、及び性能上の妥協なしに強化された復調を可能にし、従って、全体的なEMIを改善することである。
WO98/19391 WO2004/47286 WO03/090343 US6489841 WO02/25357
本発明のこれらの及び他の目的は、入力信号を変調してパルス変調された信号を形成するためのパルス変調器と、パルス変調された信号の増幅のためのスイッチング電力増幅段と、スイッチング出力信号を復調するための受動フィルタとを含む自励発振増幅システムにより達成される。更に、システムは、スイッチング段出力から印加される第1のフィードバック経路、フィルタ出力から印加される第2のフィードバック経路、2つのフィードバック経路からの信号を入力信号から差し引くことにより誤差信号を形成するための手段、及びパルス変調器に信号形成手段を接続し、それによって閉ループを形成する順方向経路を含む。第1及び第2のフィードバック経路及び順方向経路は、閉ループの自励発振条件を保証するような伝達関数を有する。
このシステムは、「ハイブリッドフィードバック制御型発振変調器(HCOM)」アーキテクチャと呼ばれる。
本発明の1つの好ましい実施形態では、第1のフィードバック経路は、ローパスフィルタ特性を有し、増幅器出力からの第2のフィードバック経路は、位相進み特性を有し、両フィードバック経路は、ローカルフィードバック経路がグローバルフィードバック経路よりも有意に高い減衰を有するように重み付けされる。この好ましい実施形態では、順方向経路遅延補償フィルタは、目標周波数帯域内で有効ループ伝達関数利得を最大化し、かつ良好な条件の変調信号特性を提供するように実施される。当業技術にとって新しいこの単純なトポロジーは、シングルエンド出力段と組み合わせて単一演算増幅器のみで実現可能である。本発明のこの第1の実施形態は、簡素化、ロバスト安定性、及び全体的性能改善という意味で当業技術にとって新しい一連の利点を提供する。
順方向経路は、演算増幅器なしに実施が可能であるように1の伝達関数又は一定利得を有することができる。しかし、順方向経路はまた、有利である場合には、より複雑な伝達関数を有する補償ブロックを含むことができる。
更に別の実施形態は、より高次の制御システム及び増幅器設計における十分な柔軟性を実施して更に性能を高めるために、増幅器出力からの第3のフィードバックループの追加及びこれを第2の前置増幅器段に給送することによる更なる性能改善に関する。
本発明の更に別の実施形態は、性能及び効率両方の改善、特に、全体的復調の改善及びそれによるEMI性能改善のために、フィルタ共振及び固有周波数最適化を利用したHCOM出力フィルタの実施に関する。
更に別の発明は、適応フィードバック制御が一般的な自励発振スイッチング増幅システムに適用され、それによって性能を作動モード及び負荷状況に基づいて最適化することができる点で特別である。
図面を参照して本発明を更に以下に説明する。
スイッチング出力段2、伝達関数A(s)を有する電圧フィードバック経路3、伝達関数B(s)を有する順方向経路4、パルス変調を可能にし、スイッチング段2にパルス変調信号を供給するための非ヒステリシス比較器5により達成される「制御型発振変調(COM)」に基づく従来技術の自励発振スイッチング増幅器を図1に示している。スイッチング段の出力は、復調のための出力受動フィルタ6に接続される。ループ伝達関数L(s)及び閉ループ伝達関数は、次式で与えられる。
Figure 2009528746
ここで、Kp(s)は、パルス変調及びスイッチング電力段の平均利得であり、パルス変調器の不可避な伝播遅延により周波数依存である。この従来技術の方法では、発振は、位相クロスオーバー周波数f0を制御することにより制御される。
Figure 2009528746
順方向経路誤差の全体的低減は、順方向経路中に導入される全ての誤差及び摂動の誤差伝達関数に対応する感度関数S(s)により説明される。
Figure 2009528746
次式は、制御ループ特性の解析及び比較を容易にするために定められる。
ループ伝達関数勾配:
Figure 2009528746
目標周波数帯域内で:
Figure 2009528746
この種類のCOM方法の利点は公知であり、本発明者によるWO98/19391及びWO02/25357に十分に説明されている。1次ループ補償器B(s)を有する具体化例を開ループ及びシステム伝達関数を使って図1b及び1c中に示している。この例示的な場合では、例fo=500kHz及びfn=35kHz、並びに残存ループ成分は、ループ利得帯域幅を最大にするように最適化されている。ループ利得帯域幅は優れているが、未解決の問題の1つは、フィルタが基本的変調器中で補償されないことであり、従って、全システム伝達関数は、強く負荷依存であり、かつ出力インピーダンスは高い。更に、フィルタ歪寄与は、補償されない。これは、WO98/19391に説明されているように、COM変調器と組み合わせた高度MECCカスケードフィードバックアーキテクチャにより対処することができるが、付加制御回路が必要である。
フィルタQ依存性を抑制するか又はほぼ完全に除去することが望ましい。これへの手法について説明した従来技術が図2aに示されており、ここでは、伝達関数A(s)を有するフィードバック経路2は、自励発振ループ中にこの成分を含めるために、代わりに復調フィルタ6からの出力に基づいている。
Figure 2009528746
ループ伝達関数内のここでは4つの装置を通じて位相クロスオーバ周波数foを制御することにより、発振が達成される。また、1次ループ補償器B(s)に基づく例示的ループ伝達関数L(s)は、付加インピーダンスに対して図2b(振幅)及び図2c(位相)中に示されている。
この従来技術の手法の主な限界は、フィルタが安定性及び発振特性に強い影響を及ぼし、この特定の事例の場合、システムが、負荷が容量性又は開放でない条件でのみ安定であることである。いずれの増幅システムも、開放負荷性能が、実験室内のみならず現実の世界の両方で、例えば、負荷段階、変化するスピーカなどにより評価されることになるので、少なくとも開放負荷状況に対してロバストであるべきである。
図2b及び2cから、ループ利得帯域幅は、COMアーキテクチャに対するものよりも低く、従って、電力段関連誤差は、この従来技術の方法では抑制効果が低いことが分る。目標周波数帯域内での低誤差訂正利得帯域幅の組合せと比べて、誤差源に関連した全ての電力段が、誤差信号が生成されるまでに、関連した待ち時間を有するフィルタを通過すべきであるという事実は、このグローバル発振変調器型の誤差抑制機能を低減する。
効率を最大化し、かつシステムコストを低減するために出力LCフィルタ中に最小の受動減衰を有することが望ましい。最小の減衰によって、フィルタ位相遅延は、フィルタ固有周波数fnにおいて180度に近づくことになる。このような減衰不足フィルタでは、全ループ伝達関数勾配NLは、フィルタ固有周波数fnの周辺で条件付安定性を防止するために0又は正である必要があることが明らかである。これは、この従来技術の方法又はグローバルループ発振型に対して最小の達成可能なSMに厳しい制限を置く。
この従来技術のシステムの第2の欠点は、図2dに示すように、閉ループ伝達関数上のフィードバック経路弁別の影響である。システム伝達関数上のフィルタQ依存性は、仮想的に除去されるが、必要とされるフィードバック弁別又は広帯域進みは、閉ループ伝達関数中に極を導入する。
更に別の欠点は、感度フィードバック経路内のノイズピックアップ及び潜在的に歪を引き起こすフィードバック弁別であり、これが合算点に給送される。フィードバックノイズは、抑止されず、演算増幅器及び比較器から成る順方向経路処理ブロックは、このような高周波数ノイズに感度が高く、折り返し効果を引き起こし、望まれない変調器歪アーチファクトを導入する。フィードバック信号を清浄に保つことが望ましい。
第3の欠点は、発振周波数スパンにおける限界であり、すなわち、電力段及びフィルタの結合された遅延のために、フィルタ固有周波数fnを超えるマグニチュードの程度よりも大きな発振周波数foを達成することは困難である。このような限界を超えて、増幅器パラメータ最適化において最大の柔軟性を有することが望ましい。
全体として、従来技術の有する上記限界及び制限を克服することが望まれ、これが本発明の主要な目的である。
以下にある一定の好ましい実施形態によって本発明を説明して例示する。
本発明の第1の実施形態
図3は、本発明の第1の好ましい実施形態である汎用「ハイブリッド制御型発振変調器HCOM」を示している。
中心パルス変調器及びスイッチング電力段は、同等の変調器及び電力段平均利得Kp、並びに比較器、駆動及び電力段の総伝播遅延tpdから成る伝達関数Kp(s)を有するシステム利得ブロック11に単純化されている。
Figure 2009528746
比較器は、例えば、シュミットトリガを使った非ヒステリシス型又はヒステリシス型とすることができることに注意されたい。本発明の目的は、以下に紹介する状態フィードバックアーキテクチャに関し、これは、得られる実施が上記に定めたように等価平均利得及び遅延を表現できる限り、一連のパルス変調方法に適用することができる。
伝達関数F(s)を有するパルス変調器、電力段及びフィルタ12は、伝達関数A1(s)を有する今後ローカルフィードバック経路13と呼ぶスイッチング電力段電圧vpからの第1のフィードバック経路13、及び伝達関数A2(s)を有する今後グローバルフィードバック経路14と呼ぶ濾波された出力voからの第2のフィードバック経路14から成る状態フィードバックアーキテクチャによって囲まれている。両フィードバック信号は、フィードバックブロックA1(s)及びA2(s)によって処理される。
Figure 2009528746
各フィードバック経路13及び14は、1のDC利得を有する正規化されたフィードバック伝達関数A1n(s)及びA2n(s)、並びに重み係数βにより判断される重み付けを有する状態フィードバックDC利得KA1及びKA2から成る。
Figure 2009528746
続いて、2つのフィードバック信号は、加算器で重ね合わされて、共通状態フィードバック信号vfを形成する。この第1の好ましい実施形態では、このフィードバック信号は、減算器16で入力から減算され、誤差信号veを発生し、この信号は、必要に応じて、伝達関数B(s)を有する補償器を含む順方向経路17を通じて給送される。得られるループ伝達(関数)L(s)は、図3から導出される。
Figure 2009528746
閉ループシステムは、パルス変調器及び電力段の遅延を結合することにより、望ましいスイッチング周波数において180度のループ伝達関数位相遅延を実施するためにHCOMループ中に1つ又はいくつかの極を有する発振を強制される。
HCOMシステム伝達関数は、図3から生成される。
Figure 2009528746
本発明のこの第1の実施形態の基本的利点は、発振制御が、基本的にフィルタQに反応しない第1のフィードバック経路によって主として制御されることである。従って、安定性は、従来技術のグローバルループ発振変調器以上に改善される。フィルタQ及び負荷への無反応性は、出力フィルタの受動RC減衰の必要性を緩和し、効率性、電力帯域幅を改善し、かつ適用コストを低下させる。
更に別の利点は、グローバルループ補償を第1のフィードバック経路によって達成することができるので、フィードバック弁別が必ずしも必要ではないということである。第3の利点は、電力段及び電源が誘発する誤差が、局所的かつ瞬時に訂正され、従って、第1のフィードバック経路自身が、高性能増幅器であることである。更に、第2のフィードバック経路は、性能を改善し、かつ望ましいフィルタQに対する無反応性及び柔軟な帯域幅制御を達成する。
更に別の利点は、フィルタ固有周波数とスイッチング周波数の間の制限がないシステム最適化における大きな柔軟性である。
ループ統合に対する多数の代替の手法を当業者は考案することができる。以下に、特定の利点を有する本発明のある一定の実施形態を説明する。
本発明の第2の好ましい実施形態
HCOM具体化の特定的な実施例を図4に示している。第1のフィードバック経路23は、ここでは、復調を提供する低域通過特性を有し、状態フィードバック重み係数βが、第1及び第2の状態フィードバック寄与の相対的重み付けを決める。
Figure 2009528746
フィルタ出力からの第2のフィードバック経路24は、ここでは、フィードバック進み特性を有する。
Figure 2009528746
フィードバックブロックA2(s)は、指定された中心周波数fαにおいてθ度の量を有する進み補償器として構成され、係数αは、次式で与えられる。
Figure 2009528746
極及びゼロの周波数は、中心周波数fa及び係数αと以下の式で結び付けられる。
Figure 2009528746
この実施形態における順方向経路27は、強化発振制御周波数特性のための第2の極を有する遅延補償器28として達成される。
Figure 2009528746
B(s)補償ブロックは、単独の演算増幅器構成中に実施されることが好ましく、第2の極は、この演算増幅器構成で実施することができる。代替的に、B(s)は、単一の極及びゼロのみで構成することができる。様々なB(s)構成が、極の組合せ及び順方向経路の遅延又はヒステリシスによって発振制御を可能にする。
この好ましい実施形態では、出力フィルタは、標準的2次LCフィルタを仮定しているが、本発明は、後述のようにより高次のフィルタアーキテクチャと組み合わせることができる。開放負荷状況における過渡的挙動を制御するために、適度の減衰を適用することが必要であり、すなわち、フィルタ共振は、制御ループが飽和し、制御システムの力によって出力フィルタを制御することができない作動領域に特に焦点を当てた確立された指針に従うべきである。この状況における主な課題は、出力コンデンサ上の電圧上の共振を防止することである。Zoebelネットワークによる出力フィルタ及び負荷の全体伝達関数は、次式で与えられる。
Figure 2009528746
フィルタ固有周波数及びQ(Zoebelネットワークなし)は、次式で与えられる。
Figure 2009528746
全ての極及びゼロ周波数が、帯域システム利得中に定数を有するように目標周波数帯域の外側にあることを仮定して、HCOMシステム伝達関数を以下のように近似することができる。
目標周波数帯域内で、
Figure 2009528746
フィードバック経路重み付けがβ=1に等しい場合、次式を得る。
目標周波数帯域内で、
Figure 2009528746
第2のフィードバックループに対する目標周波数帯域内の有効ループ伝達関数は、次式で近似することができる。
Figure 2009528746
β=1が、帯域の1の利得の実効値を1にすることは明らかである。すなわち
目標周波数帯域内で、
Figure 2009528746
目標周波数帯域内でより有効なループ利得を有することが望ましく、これは、実質的に重み係数によって制御することができる。β<<1である好ましい場合では、以下の近似関係が保たれる。
目標周波数帯域内では、
Figure 2009528746
及び
Figure 2009528746
従って、システム伝達関数利得は、古典的フィードバック理論に従う第2のフィードバック経路によって専ら制御され、誤差訂正及び第2のフィードバック経路ループ利得寄与を安定させる周波数応答は1であり、かつ段フィードバック重み係数βにより制御される。
更に、フィルタ22の伝達関数F(s)が、システム伝達関数の分子及び分母中に存在することは明らかであり、従って、負荷を変化させる出力フィルタの挙動を非常に良く制御することができる。共振高Qフィルタ特性は、フィルタQの増加に伴い、フィルタQの感度の有効抑止を高めることになる。
Figure 2009528746
この好ましい実施形態では、β<<1の場合、フィルタ伝達関数は、システム伝達関数から実質的に打ち消される。
本発明に関連した特に有利なフィルタの実施では、フィルタ22が、目標周波数帯域に近くにおいて達成され、次式による共振性を示す。
Figure 2009528746
この特定のフィルタ具現化は、フィルタが、基本的に第2のループ伝達関数L2(s)内の2次共振ループ整形関数として利用されるので、第2のフィードバック経路からの改善された補償を提供することにより従来のフィルタ設計に対抗している。この特定のフィルタ具現化の別の利点は、全体的EMI特性を改善する強化された復調である。最終的に、HCOMアーキテクチャに統合されるこの特定のフィルタ特性は、最大化された高周波電力を提供することになり、目標周波数帯域制限fbにおいて100%を超える過変調指数を実質的に可能にする。
本発明の上記実施形態は、シングルエンド及びBTL出力段構成の両方で達成することができる。特に有利な実施では、HCOM状態フィードバック経路が、簡単な受動R、C手段により、いかなる能動装置なしに実施することができるシングルエンド出力段を有する。
本発明の第2の好ましい実施形態の実用的実施例として、以下の表内のパラメータ値が与えられる。全ての周波数は、目標周波数帯域幅fb、本例ではfb=20kHzに対して正規化される。
(表1)
Figure 2009528746
これらのパラメータ設定は、例示のためのみであり、制御システム設計の当業者は、所定の用途における目標仕様に応じてパラメータの組合せを工夫することができることに注意すべきである。
図5及び図6は、開放負荷及び公称負荷両状態における有効ループ伝達関数L1(s)、L2(s)、及び有効ループ伝達関数L(s)を示している。この特定的な実施例では、20kHzで50dBに接近する有効ループ伝達関数を有し、特に、共振フィルタ寄与が、高周波数領域において明らかである。第2のフィードバックループの帯域幅は、第1フィードバックループの約1/3であり、第1の(ローカル)フィードバックループからの発振制御を保証する。
更に、L2(s)が、フィルタ固有周波数よりも下の0次特性を示し、全体的に許容可能な位相マージンを有して本質的安定に留まることに注意されたい。これは、負荷に対するL2(s)位相を示す図7に見られる。開放負荷/容量負荷状況において高度に減衰不足のフィルタであるにも関わらず、この好ましいHCOM事例は、類似の環境下での上記(図2)に解析された従来技術のグローバルループ発振変調器以上に十分改善された妥当な安定性マージンを有する。
図8は、この特定のパラメータセット例に対するHCOMシステム伝達関数H(s)対周波数を示している。明らかに、フィルタQ依存性は、システム伝達関数から完全に除去されている。更に、システム帯域幅は、フィルタ固有周波数を超えて十分に延びており、かつグローバルループ発振変調器(図2)により達成することができるものを超えて延びており、この事例では、fh=30kHzにおいて減衰不足のフィルタであるにも関わらず、100kHz、3dB帯域幅が、全ての負荷において達成されている。この理由は、積極的なグローバルループフィードバック進み又は弁別が必要とされないことであり、従って、HCOMは、一般的に従来技術の障害を克服している。
所定の設計手法が、主に例示的であり、パラメータセット(β、α、fα、fpA1、fzB、fpB)を最適化する意味で、上記に説明して例示した本発明の第1及び第2の実施形態に関する多数の考えられる変形があることを重視すべきである。
特別に簡単な変形は、例えば、第2のフィードバック進み係数を除去すること、すなわち、A2(s)=KAにより可能である。別の単純化は、第1のA1(s)フィードバック極の除去、すなわち、A1(s)=βKAに関係する。両代替形は、本発明のこの第2の好ましい実施形態の例示的実施例である。
本発明の第3の好ましい実施形態
本発明の更に別の好ましい実施形態は、特に、1の伝達関数を有する順方向経路17を有する更に別の単純化を提供することにある。考えられる具現化形態を図9に示している。第1のフィードバック経路によって判断される安定した発振を可能にするために、A1(s)は、ここでは以下のように2次であることが好ましい。
Figure 2009528746
本発明のこの特に簡単な実施形態に対するパラメータセットの例は、下表で与えられる。
(表2)
Figure 2009528746
図10は、得られるループ伝達関数L1(s)、L2(s)、及び第3の実施形態のHCOMシステムをもたらすための有効ループ伝達関数L(s)を示している。ここで、得られるループ伝達関数は、両方とも目標周波数帯域内で0次であり、従って、有効誤差訂正が減少することになる。全体的な安定性及び周波数応答性は、図11及び12に示すように優れている。
シングルエンド出力段の具現化において、この第3の好ましい実施形態は、いかなる演算増幅器もなしに達成することができる。従って、HCOMシステムは、非ヒステリシス又は代替的にヒステリシス型発振のいずれかを可能にするために受動形(受動回路)及び比較器のみを必要とする。シリコン集積を考慮した場合、これは、非常に魅力的であり、多くの用途において得られるL(s)特性は、電力段、電源、及び出力フィルタによって導入される誤差を補償するために十分であることになる。本発明の第3の実施形態を表す単純化されたHCOMアーキテクチャは、周波数応答対負荷(4、8、開放負荷)を示す図11に示すように、依然として、基本的に、負荷摂動及び同様に重要なフィルタが導入する歪に対して不変である。
所定の設計手法が主に例示であること、及びパラメータセット(β、α、fα、fpA1、fpA2)を最適化する意味で、上記に説明して例証した本発明のこの第3の実施形態に関する多数の可能な変形があることを重視すべきである。
本発明の第4の好ましい実施形態
本発明の第4の実施形態は、フィルタ出力から実施された1つ又はカスケード状のフィードバックループ31の追加を含む。これは、最高性能が求められる場合、すなわち、出力フィルタの実証かつ更に改善された制御を有することに関連する。
このHCOM実施形態は、図13に示され、ここでは、必要に応じて、伝達関数C(s)を含むフィードバックブロック32を有する別のフィードバック経路31、及び伝達関数D(s)を含むループフィルタ34を有する順方向経路33がある。フィードバック伝達関数C(s)は、全システム利得を決める一定の減衰として達成されることが好ましく、かつループフィルタ伝達関数D(s)は、総グローバルループ特性を制御する遅延補償器として実施されることが好ましい。単純化のために、別の具現化形態が図14に示されており、ここでは、第2のフィードバック経路は、カスケード構造として達成されている。
本発明のこの第4の実施形態の更に単純化された変形が、図15に示されており、ここでは、カスケードで強化されたグローバルループ強化カスケードが、本発明の第3の実施形態として上述の単純化された純受動HCOMアーキテクチャ上に実施される。
基本的HCOMアーキテクチャの強化のための本明細書に説明した実施例は、主として例示的であり、組合せは、当業者には明らかである。
汎用スイッチング増幅器に関連する発明
汎用自励発振増幅器に関連する発明を開示する。増幅器は、一般的に、幅広い入力刺激及び負荷インピーダンスの完全複素平面に対処するように設計される。更に、増幅器は、極端なベンチテスト状況に準拠する必要がある。2つの相当に異なる状態を以下のように定義することができる。
(表)
Figure 2009528746
両状態で最適に実行する1つの制御システムを設計することは、かなり困難である。一般的に、増幅器が2つの状態のいずれでも最適には実行されないが、両状態で妥協的な性能をもたらす結果を生じるように性能と安定性の間で妥協が必要になる。
図16は、作動の各状態を最適化する2つ又はそれよりも多くのループ伝達関数の間のシフトを可能にする「負荷適応制御(LAC)」法を使用した当業技術に対して新しい発明を示している。負荷適応制御法は、一般的であり、あらゆるスイッチング増幅器に適用することができるが、自励発振型のものへの適用が好ましい。
LACは、2つの異なる状態、及び関連したループ伝達関数LS1(s)及びLS(2)を有することが好ましい。明白な長所は、適応フィードバックループが、ここでは概略で示した2つの異なる現実世界の状態を最適化し、従来技術の妥協的設計と対照的に、性能及びロバスト安定性の両方を両状態で高めることができることである。
状態検出は、負荷検出手段、出力電流/電圧検出手段、入力信号検出手段、アナログ又はデジタル又は代替手段により達成することができる。1つの好ましい方法では、図15に示すような順方向経路ループ補償器D(s)電圧を測定することにより状態を検出する。例えば、自励発振増幅器は、図13に示す実施形態におけるHCOMであり、ここで、負荷適応制御は、有利な態様においては、付加的なC(s)フィードバック経路及びD(s)順方向経路を有する基本的HCOM増幅器を含む第3のループにおいて達成され、強化されたフィルタ及びシステム伝達関数制御を可能にすることができる。
LS1(s)が、通常状態だけに最適されているとした場合、ループ利得帯域幅は、従来の妥協的ループ伝達関数設計と比較して、状態1において10〜15dBまで有意に拡張することができる。状態2に入ると、D(s)ブロック補償器は、LS1(s)が状態2においてロバスト安定ではないので、潜在的に飽和を開始することになる。公称範囲の電圧出力が検出されると直ちに、D(s)は、一般的により低い利得かつ帯域幅の補償器モードである状態2に設定される。タイムアウト期間の後、補償器は、状態1にリセットされ、その後、得られる負荷適応制御システムは、常時実際の状態に適応することになる。
スイッチング電力段からの電圧フィードバックに基づくCOM型の従来技術の自励発振増幅器を示す図である。 不可欠部分としてフィルタを有する発振器を備えたグローバルループ発振に基づく従来技術の自励発振増幅器を示す図である。 本発明の第1の実施形態による汎用HCOMアーキテクチャのブロック図を示す図である。 本発明の好ましい実施形態の詳細なブロック図を示す図である。 開放負荷の場合でβ=0.1を有するHCOM具体化例に対するループ伝達関数L1(s)、L2(s)、L(s)を示す図である。 公称負荷の場合でβ=0.1を有するHCOM具体化例に対するループ伝達関数L1(s)、L2(s)、L(s)を示す図である。 負荷4Ω、8Ω、及び開放負荷を有するβ=0.1の具体化例に対するL2(s)の得られる位相を示す図である。 負荷4Ω、8Ω、及び開放負荷を有するβ=0.1の具体化例に対する得られるシステム伝達関数H(s)を示す図である。 本発明の第3の有利な実施形態のブロック図を示す図である。 開放負荷を有する本発明の第3の実施形態の実施例に対するループ伝達関数L1(s)、L2(s)、L(s)を示す図である。 本発明の第3の実施形態の具体化例に対する得られるシステム伝達関数H(s)を示す図である。 負荷4Ω、8Ω、及び開放負荷を有する本発明の第3の実施形態の具体化例に対する得られるL2(s)の位相を示す図である。 フィルタ出力からの第3のフィードバックループを有する本発明の第4の実施形態のブロック図を示す図である。 単純化した形の第4の実施形態のブロック図を示す図である。 更に単純化した形の第4の実施形態のブロック図を示す図である。 汎用スイッチング増幅システムにおける負荷適応制御に関する発明を示す図である。
符号の説明
L 有効ループ伝達関数
L1 開放負荷における有効ループ伝達関数
L2 公称負荷両状態における有効ループ伝達関数

Claims (17)

  1. 入力信号(Vi)を変調してパルス変調信号を形成するためのパルス変調器(11;21)と、
    前記パルス変調信号の増幅のためのスイッチング電力増幅段(11;21)と、
    前記スイッチング出力信号を復調するための受動フィルタ(12;22)と、
    を含む自励発振増幅システムであって、
    スイッチング段出力(Vp)から印加される第1のフィードバック(13;23)経路と、
    フィルタ出力(Vo)から印加される第2のフィードバック(14;24)経路と、
    前記2つのフィードバック経路からの信号を入力信号(Vi)から差し引くことによって誤差信号(Ve)を形成するための手段と、
    前記信号形成手段をパルス変調器に接続し、それによって閉ループを形成する順方向経路(17;27)と、
    を含み、
    前記第1及び第2のフィードバック経路と前記順方向経路は、前記閉ループの自励発振条件を保証するような伝達関数(A1(s)、A2(s)、B(s))を有する、
    ことを特徴とするシステム。
  2. 前記第1のフィードバック経路13のDCフィードバック利得KA1、及び第2のフィードバック経路14のものKA2は、重み係数βにより重み付けされ、すなわち、KA1=βKA2であることを特徴とする請求項1に記載の自励発振増幅システム。
  3. 前記第2のフィードバック経路からのループ利得及び帯域幅を高め、それによってフィルタ関連の歪と伝達関数フィルタQ感受性とを低減するためにβ<<1であることを特徴とする請求項2に記載の自励発振増幅システム。
  4. 前記第1のフィードバック経路は、低域通過又は積分特性を有することを特徴とする請求項1から請求項3のいずれか1項に記載の自励発振増幅システム。
  5. 前記第1のフィードバック経路は、低域通過特性を有し、前記第2のフィードバック経路は、位相進み特性を有することを特徴とする請求項1から請求項4のいずれか1項に記載の自励発振増幅システム。
  6. 可聴周波帯域内のシステムループ利得帯域幅を高め、かつ良好な状態の変調信号を可能にするために、順方向経路補償ブロックが遅延特性を有することを特徴とする請求項1から請求項5のいずれか1項に記載の自励発振増幅システム。
  7. 前記順方向経路は、伝達関数B(s)を有する補償ブロックを含むことを特徴とする請求項1から請求項6のいずれか1項に記載の自励発振増幅システム。
  8. 第1のフィードバック、第2のフィードバック、順方向経路フィルタB(s)、及び伝播遅延の総位相遅延が180度である周波数として発振周波数が決められるように、パルス変調が、非ヒステリシス比較器を利用することによって可能にされることを特徴とする請求項1から請求項7のいずれか1項に記載の自励発振増幅システム。
  9. フィルタ固有周波数及びフィルタQを利用して、fb<fn<2fbと公称負荷における共振フィルタQ>=1の実施とによって前記第2のフィードバック経路からの全体ループ利得帯域幅寄与を強化すること特徴とする請求項1から請求項8のいずれか1項に記載の自励発振増幅システム。
  10. 付加的なループ補償が、別のフィードバック経路C(s)を通じて前記フィルタ出力からの第3のフィードバックによって適用され、前記フィードバック信号は、入力ノードから差し引かれて付加的な前置増幅器段D(S)に給送され、補償された入力信号を形成することを特徴とする請求項1から請求項9のいずれか1項に記載の自励発振増幅システム。
  11. フィードバック経路ブロックC(s)が、前記第2のフィードバック経路A2(s)と同一であることを特徴とする請求項10に記載の自励発振増幅システム。
  12. 入力刺激及び負荷特性に基づいて1つ、それよりも多く、又は全てのループにおける2つ又はそれよりも多くのループ伝達関数の間で適応的に切り換える手段を更に含むことを特徴とする請求項1から請求項11のいずれか1項に記載の自励発振増幅システム。
  13. 前記適応手段は、前記順方向経路にフィルタブロックを含み、該フィルタブロックは、前記入力刺激及び負荷特性に基づいて異なるフィルタ関数を有する2つの状態間で切り換え可能なように配置されていることを特徴とする請求項12に記載の自励発振増幅システム。
  14. 前記状態切り換えは、前記順方向経路フィルタブロックの出力電圧によって判断されることを特徴とする請求項13に記載の自励発振増幅システム。
  15. 入力を変調してパルス変調信号を形成するためのパルス変調器と、
    前記パルス変調信号の増幅のためのスイッチング電力増幅段と、
    スイッチング出力信号を復調する受動フィルタと、
    少なくとも1つのフィードバックループと、
    を含むスイッチング電力増幅器であって、
    入力刺激及び負荷特性に基づいて1つ、それよりも多く、又は全てのループにおける2つ又はそれよりも多くのループ伝達関数の間で適応的に切り換える手段、
    を含むことを特徴とする増幅器。
  16. 前記適応手段は、順方向経路にフィルタブロックを含み、該フィルタブロックは、前記入力刺激及び負荷特性に基づいて異なるフィルタ関数を有する2つの状態間で切り換え可能なように配置されていることを特徴とする請求項15に記載のスイッチング電力増幅器。
  17. 前記状態切り換えは、前記順方向経路フィルタブロックの出力電圧によって判断されることを特徴とする請求項16に記載の自励発振増幅システム。
JP2008556872A 2006-03-03 2007-03-02 自励発振増幅システム Active JP5313697B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0600494 2006-03-03
SE0600494-9 2006-03-03
PCT/IB2007/000493 WO2007099442A1 (en) 2006-03-03 2007-03-02 Hybrid feedback controlled oscillation modulator and switching power amplifier system

Publications (3)

Publication Number Publication Date
JP2009528746A true JP2009528746A (ja) 2009-08-06
JP2009528746A5 JP2009528746A5 (ja) 2013-08-01
JP5313697B2 JP5313697B2 (ja) 2013-10-09

Family

ID=38311609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008556872A Active JP5313697B2 (ja) 2006-03-03 2007-03-02 自励発振増幅システム

Country Status (8)

Country Link
US (1) US8013678B2 (ja)
EP (1) EP1994638B1 (ja)
JP (1) JP5313697B2 (ja)
KR (1) KR101382840B1 (ja)
CN (1) CN101395793B (ja)
AT (1) ATE519275T1 (ja)
ES (1) ES2370530T3 (ja)
WO (1) WO2007099442A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505305A (ja) * 2006-09-28 2010-02-18 パスカル・アー/エス 被制御パワー・コンバータ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115251B2 (ja) * 2008-03-07 2013-01-09 オンキヨー株式会社 ダンピング補正回路及びこれを備えたディジタルアンプ
JP5625437B2 (ja) * 2010-03-30 2014-11-19 セイコーエプソン株式会社 手術機器
WO2016091620A1 (en) * 2014-12-08 2016-06-16 Bang & Olufsen Icepower A/S Self-oscillating amplifier with high order loop filter
US10778160B2 (en) * 2016-01-29 2020-09-15 Dolby Laboratories Licensing Corporation Class-D dynamic closed loop feedback amplifier
EP3416285B1 (en) 2017-06-16 2021-06-02 ICEpower a/s Self-oscillating amplifier system
WO2019110152A1 (en) 2017-12-07 2019-06-13 Purifi Aps Amplifier circuit
WO2019110154A1 (en) 2017-12-07 2019-06-13 Purifi Aps An amplifier with a compensator with a network of at least third order
ES2963491T3 (es) * 2017-12-07 2024-03-27 Purifi Aps Un amplificador con al menos un filtro de segundo orden en el bucle de control
RU2726220C1 (ru) * 2019-02-12 2020-07-10 Акционерное Общество "Концерн "Океанприбор" Способ многоканальной асинхронной широтно-импульсной модуляции и устройство для его реализации

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178205A (ja) * 1989-12-07 1991-08-02 Matsushita Electric Ind Co Ltd 移相型cr発振装置
JP2002535863A (ja) * 1999-01-12 2002-10-22 テクニーシェ・ユニバーシタイト・アイントホーベン 増幅器回路
JP2003110375A (ja) * 2001-09-27 2003-04-11 Yamaha Corp 自走式pwm増幅器
JP2005123949A (ja) * 2003-10-17 2005-05-12 Yamaha Corp D級増幅器
JP2005189902A (ja) * 2003-05-27 2005-07-14 Koji Higuchi 負荷適応型制御装置
JP2005303814A (ja) * 2004-04-14 2005-10-27 Nec Electronics Corp D級アンプ
JP2005322958A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp D級アンプ
JP2005322957A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp D級アンプ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5639606A (en) * 1979-09-07 1981-04-15 Matsushita Electric Ind Co Ltd Self-excited type d-class amplifier
JPS57170606A (en) * 1981-04-10 1982-10-20 Sony Corp Amplifying circuit for pulse-width-modulated signal
US5410592A (en) * 1993-06-04 1995-04-25 Harris Corporation Class `D` audio speaker amplifier circuit with state variable feedback control
PT935846E (pt) * 1996-10-31 2004-04-30 Bang & Olufsen As Amplificador de potencia de modulacao de impulso com um processo de controlo de cascata melhorado
US6118336A (en) * 1998-10-30 2000-09-12 Intersil Corporation Start-up circuit for self oscillating class D modulator
EP1184973B1 (en) * 2000-08-29 2007-06-06 STMicroelectronics S.r.l. Power amplification equipment
US6362702B1 (en) * 2000-09-29 2002-03-26 Bang & Olufsen Powerhouse A/S Controlled self-oscillation modulator and power conversion system using such a modulator
SE0104401D0 (sv) 2001-12-21 2001-12-21 Bang & Olufsen Powerhouse As Syncronized controlled oscillation modulator
KR100498497B1 (ko) 2003-05-10 2005-07-01 삼성전자주식회사 이상 상태에서 정상 상태로의 복귀 시에 발생되는 과도응답 현상을 방지하는 d급 파워 증폭기 및 그 방법
DE102005041052B3 (de) * 2005-08-30 2007-03-29 Infineon Technologies Ag Verfahren zur Stabilitätskontrolle einer selbstschwingenden Treiberschaltung und selbstschwingende Treiberschaltung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178205A (ja) * 1989-12-07 1991-08-02 Matsushita Electric Ind Co Ltd 移相型cr発振装置
JP2002535863A (ja) * 1999-01-12 2002-10-22 テクニーシェ・ユニバーシタイト・アイントホーベン 増幅器回路
JP2003110375A (ja) * 2001-09-27 2003-04-11 Yamaha Corp 自走式pwm増幅器
JP2005189902A (ja) * 2003-05-27 2005-07-14 Koji Higuchi 負荷適応型制御装置
JP2005123949A (ja) * 2003-10-17 2005-05-12 Yamaha Corp D級増幅器
JP2005303814A (ja) * 2004-04-14 2005-10-27 Nec Electronics Corp D級アンプ
JP2005322958A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp D級アンプ
JP2005322957A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp D級アンプ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505305A (ja) * 2006-09-28 2010-02-18 パスカル・アー/エス 被制御パワー・コンバータ

Also Published As

Publication number Publication date
ES2370530T3 (es) 2011-12-19
EP1994638B1 (en) 2011-08-03
EP1994638A1 (en) 2008-11-26
CN101395793B (zh) 2012-08-29
ATE519275T1 (de) 2011-08-15
CN101395793A (zh) 2009-03-25
WO2007099442A9 (en) 2008-09-18
JP5313697B2 (ja) 2013-10-09
WO2007099442A1 (en) 2007-09-07
KR101382840B1 (ko) 2014-04-08
US20100277238A1 (en) 2010-11-04
KR20080108238A (ko) 2008-12-12
US8013678B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
JP5313697B2 (ja) 自励発振増幅システム
US7649410B2 (en) Systems and methods for improving performance in a digital amplifier by adding an ultrasonic signal to an input audio signal
US8189817B2 (en) System for amplifiers with low distortion and low output impedance
EP2041867B1 (en) Amplifier employing interleaved signals for pwm ripple suppression
US7750731B2 (en) PWM loop filter with minimum aliasing error
US9344045B2 (en) Amplifier and method of amplifying a differential signal
CN101814899B (zh) 自振荡d类放大设备
JP2010514323A (ja) D級電力段のためのエラー修正システム
KR102225018B1 (ko) 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지
JP2006506887A (ja) パルス変調電力変換器
US7924091B2 (en) Class-D transconductance amplifier
JP2004128662A (ja) デジタルアンプ
JP5284247B2 (ja) 高出力増幅回路
JP2010016532A (ja) 周波数逓倍器
US11374542B2 (en) Enhancing speaker protection accuracy
JP2004266398A (ja) D級増幅器
US11088662B2 (en) Digital amplifier and output device
JP2009212902A (ja) 増幅器
JP2018056854A (ja) 自励式d級増幅器
JP2008092428A (ja) デジタルアンプ
KR20050048425A (ko) 리플궤환 필터를 이용한 아날로그/디지털 혼합형 증폭기
JP2014011763A (ja) D級増幅回路及びd級増幅方法
JP2009218668A (ja) ダンピング補正回路及びこれを備えたディジタルアンプ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120619

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130321

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5313697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250