JP2009526276A

JP2009526276A - 設計レイアウト内に充填型を挿入する方法と装置

Info

Publication number: JP2009526276A
Application number: JP2008554526A
Authority: JP
Inventors: リャオ、ホンメイ; パクキリサミー、イラム
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2006-02-09
Filing date: 2007-02-09
Publication date: 2009-07-16
Also published as: CN101379499A; US7681170B2; KR20080102176A; EP1982281A1; US20070186202A1; WO2007092960A1

Abstract

設計レイアウト内に、充填型を挿入する方法および装置を説明する。回路設計レイアウト内の１つ以上のジョグエリアを識別する。引き続いて、回路設計レイアウト内に複数の充填型を挿入し、各充填型は、回路設計レイアウト内の対応するジョグエリアを無くすように構成されている。回路設計レイアウトに適用可能な少なくとも１つの予め定められた設計ルールに違反する、１つ以上の充填型を識別する。次に、予め定められた設計ルールに準拠するように、それらの充填型を適合させる。最後に、回路設計レイアウト内で、予め定められた設計ルールに準拠して、残りの充填型を組み合わせて、回路設計出力レイアウトを形成する。
【選択図】図４

Description

発明の分野

ここで開示する実施形態は、一般的に電子的回路のための製造技術に関連し、さらに詳細には、構造内のジョグエリアを無くすことができるように、設計レイアウト内に充填型を挿入する方法と装置に関連する。

発明の背景

半導体生産高の増大を達成するために、集積回路データベースに対して光学近接補正（“ＯＰＣ”）手続を適用する前に、一般的に半導体設計レイアウト中に物理的設計データを挿入する。設計レイアウトは、集積回路の表現であり、実際の製造において使用される物理的構造に対応する幾何的形状および層を含む。ＯＰＣ手続の間、設計レイアウト中の小さいジョグエリア、ノッチ、または、他の設計エラーの存在は、データ量のかなりの増加、エラーを含む領域付近の減少したＯＰＣ結果、および、設計レイアウトのマスクの検査における困難性の増大を導く。

一般的に、充填型の挿入に続いての検査プロセスにおいて、設計レイアウトが、設計ルールチェック手続（“ＤＲＣ”）を受け、ＤＲＣは、設計ルールを集めたものをレイアウトに適用して、何らかの潜在的な設計ルール違反を検出し、製造プロセスにおける欠陥を最小化させる。１つの例では、１つの潜在的設計ルール違反は、設計レイアウトの幾何的形状と層との間に義務付けられたスペーシング中に、幾何的形状が侵食することに関連する。したがって、設計レイアウトからのジョグエリアおよびノッチの何らかの除去は、ＤＲＣ−クリーンな設計レイアウトを達成する目的で実行されるべきである。

設計レイアウトからジョグエリアおよびノッチを除去するために、いくつかのアプローチが提案されてきた。１つのこのようなアプローチでは、設計レイアウトの形状の修正によって、ジョグエリアおよびノッチをマニュアルで除去する。しかしながら、このアプローチは、大きな労働力を要し、時間がかかる。

別のアプローチは、適切なパッチを挿入して、設計レイアウト中の対応するジョグエリアを除去するためのスクリプトの使用を含む。しかしながら、このアプローチは、多数の回路設計ルール違反を生み出すかもしれず、引き続いて、適切な設計ルールに準拠するようにこの違反をマニュアルで修正しなければならない。

したがって、設計レイアウト中に存在するジョグエリアおよびノッチが、適切な回路設計ルールに準拠して自動的に除去されるように、設計レイアウト内に充填型を挿入するための方法および装置が必要とされている。

発明の概要

設計レイアウト内に、充填型を挿入する方法および装置を説明する。回路設計レイアウト内の１つ以上のジョグエリアを識別する。引き続いて、回路設計レイアウト内に複数の充填型を挿入し、各充填型は、回路設計レイアウト内の対応するジョグエリアを無くすように構成されている。回路設計レイアウトに適用可能な少なくとも１つの予め定められた設計ルールに違反する、１つ以上の充填型を識別する。次に、予め定められた設計ルールに準拠するように、それらの充填型を適合させる。最後に、回路設計レイアウト内で、予め定められた設計ルールに準拠して、残りの充填型を組み合わせて、回路設計出力レイアウトを形成する。

実施形態の詳細な説明

図１Ａから１Ｆは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。１つの実施形態では、例えば、スクリプトを使用するコンピュータシステムのような装置または媒体において実行される命令のフロー中で方法が実現される。

図１Ａは、複数の幾何的形状および層１１０、１２１、１２２を含む、設計レイアウト１００を図示する。層１２１および１２２は、凹状のジョグエリア１２３、１２４を規定する。設計レイアウト１００中のジョグエリアの存在は、光学近接補正（“ＯＰＣ”）手続を実行する際の困難性の増大を導くかもしれないので、それぞれのジョグエリア１２３、１２４上に対応する予め定められた充填型を配置することによって、各ジョグエリア１２３、１２４を除去しなければならない。図１Ｂは、ジョグエリア１２３、１２４を補正し、およびジョグエリア１２３、１２４を無くすように構成され、フローの間に設計レイアウト１００中に挿入されることになる充填型１３１、１３２を図示する。

１つの実施形態では、図１Ｃにおいて示したように、ジョグエリア１２３、１２４の識別に引き続いて、フローは設計レイアウト中に充填型１３１、１３２を挿入する。特に充填型１３１は、ジョグエリア１２３を無くすために挿入され、充填型１３２は、ジョグエリア１２４を無くすために挿入される。次に、以下で詳細に説明するようなさらなる処理のために、充填型データを入力設計レイアウトデータにマージする。

図１Ｄにおいて図示したように、１つの実施形態では、フローは、マージされたデータ上で設計ルールチェック（“ＤＲＣ”）手続を実行して、設計ルール違反を識別する。例えば、設計ルールが、何らかの挿入された充填型と既存の金属層または形状との間の予め定められたスペーシングを規定する場合、ＤＲＣ手続は、挿入された充填型１３１、１３２を解析し、および、充填型１３１、１３２と、それぞれの隣接する幾何的形状または層１１０、１２１、１２２との間のスペーシングを解析して、何れかの充填型１３１、１３２が予め定められた設計ルールに違反するか否かを識別する。代わりの実施形態では、ＤＲＣ手続は設計レイアウト１００のために実現された１組の設計ルールの違反をチェックする。

１つの実施形態では、例えば、すべてのポリシリコン関連の違反が１つの単一層上で発生するように、設計ルール違反は層によってまとめられる。充填型１３１と既存の金属層１１０との間のスペーシング１４０は、予め定められた設計スペーシングよりも小さいという設計ルール違反を、フローが識別するとして仮定すると、次に、図１Ｅにおいて示したように、充填型１３１、１３２と、識別されたスペーシング１４０とが除去され、充填型１３１が設計ルールに準拠してカスタマイズし得るか否かの決定が行われる。充填型１３１がカスタマイズ可能である場合、次に、フローは充填型１３１を修正して、修正された充填型１３３を取得する。修正された充填型１３３と層１１０との間のスペーシングが、上で述べた設計ルールに基づいて予め定められたスペーシングを満たす。最後に、図１Ｆにおいて示したように、フローは何の違反もない充填型１３２を設計レイアウト１００中に戻して挿入し、設計レイアウト１００中に修正された充填型１３３をさらに挿入して、ＤＲＣ−クリーンな設計レイアウトを得る。

図２Ａから２Ｆは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図２Ａは、複数の幾何的形状および層２１０、２２１、２２２を含む、設計レイアウト２００を図示する。層２２１および２２２は、凹状のジョグエリア２２３、２２４を規定する。設計レイアウト２００中のジョグエリアの存在は、ＯＰＣ手続を実行する際の困難性の増大を導くかもしれないので、それぞれのジョグエリア２２３、２２４上に対応する予め定められた充填型を配置することによって、各ジョグエリア２２３、２２４を除去しなければならない。図２Ｂは、ジョグエリア２２３、２２４を補正し、およびジョグエリア２２３、２２４を無くすように構成され、フローの間に設計レイアウト２００中に挿入されることになる充填型２３１、２３２を図示する。

１つの実施形態では、図２Ｃにおいて示したように、ジョグエリア２２３、２２４の識別に引き続いて、フローは設計レイアウト中に充填型２３１、２３２を挿入する。特に充填型２３１は、ジョグエリア２２３を無くすために挿入され、充填型２３２は、ジョグエリア２２４を無くすために挿入される。次に、以下で詳細に説明するようなさらなる処理のために、充填型データを入力設計レイアウトデータにマージする。

図２Ｄにおいて図示したように、１つの実施形態では、フローは、マージされたデータ上でＤＲＣ手続を実行して、設計ルール違反を識別する。例えば、設計ルールが、何らかの挿入された充填型と既存の金属層または形状との間の予め定められたスペーシングを規定する場合、ＤＲＣ手続は、挿入された充填型２３１、２３２を解析し、および、充填型２３１、２３２と、それぞれの隣接する幾何的形状または層２１０、２２１、２２２との間のスペーシングを解析して、何れかの充填型２３１、２３２が予め定められた設計ルールに違反するか否かを識別する。代わりの実施形態では、ＤＲＣ手続は設計レイアウト２００のために実現された１組の設計ルールの違反をチェックする。

充填型２３１と既存の金属層２１０との間のスペーシング２４０は、予め定められた設計スペーシングよりも小さいという設計ルール違反をフローが識別するとして仮定すると、次に、図２Ｅにおいて示したように、充填型２３１、２３２と、識別されたスペーシング２４０とが除去され、充填型２３１が設計ルールに準拠してカスタマイズし得るか否かの決定が行われる。充填型２３１がカスタマイズ可能でない場合、次に、フローは充填型２３１を除去および廃棄する。最後に、図２Ｆにおいて示したように、フローは何の違反もない充填型２３２を設計レイアウト２００中に戻して挿入し、ＤＲＣ−クリーンな設計レイアウトを得る。

図３は、設計レイアウト内に充填型を挿入する装置のための１つの実施形態を図示するブロック図である。図３に図示したように、１つの実施形態において、装置３００は、回路設計レイアウトデータ、充填型データ、設計レイアウトデータと充填型データとの間でマージされたデータ、および他のデータを記憶する回路データベース３１０をさらに含む。

１つの実施形態では、装置３００は、回路データベース３１０に結合され、設計レイアウトデータを含む入力データを受け取り、設計レイアウト内のジョグエリアを識別する、ジョグ識別モジュール３２０をさらに含む。

装置３００は、ジョグ識別モジュール３２０および回路データベース３１０に結合され、設計レイアウトデータおよび識別されたジョグエリアを受け取り、ジョグエリアを無くすために設計レイアウト内で充填型を作成および挿入し、設計レイアウトデータを含む入力データに充填型をマージする、形状処理モジュール３３０をさらに含む。

装置は、形状処理モジュール３３０に結合され、マージされたデータを受け取り、対応する設計レイアウトに関係付けられた少なくとも１つの予め定められた設計ルールに違反する充填型を識別するために設計ルールチェック手続を実行する、設計ルールチェック（“ＤＲＣ”）モジュール３４０をさらに含む。例えば、設計ルールが、何れかの挿入された充填型と既存の金属層または形状との間の予め定められたスペーシングを規定する場合、ＤＲＣモジュール３４０は、回路設計レイアウト内に挿入された充填型と層との間のスペーシングを解析して、このスペーシングが、予め定められた設計ルールにおいて提供された予め定められたスペーシングよりも小さいか否かを識別する。

ＤＲＣモジュール３４０は、設計ルールチェック手続の結果、すなわち何らかの設計ルール違反を、形状処理モジュール３３０にさらに送信し、形状処理モジュール３３０は、それぞれの充填型がカスタマイズ可能である場合、設計ルールに準拠するように充填型を修正することによって、または、代替においては、設計レイアウトから完全に充填型を除去することによって、設計ルール違反に関係付けられた充填型を適合させる。最後に、形状処理モジュール３３０が、設計レイアウト内の、カスタマイズされた充填型、または、違反のない充填型の何れかである、残りの充填型を組み合せて、ＤＲＣ−クリーンな設計出力レイアウトを形成する。

図４は、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するフロー図である。図４に図示したように、１つの実施形態では、処理ブロック４１０において、回路設計レイアウトデータを含む入力データを受け取る。

処理ブロック４２０において、回路設計レイアウト内のジョグエリアを識別する。処理ブロック４３０において、設計レイアウト内に充填型を挿入し、各充填型は対応するジョグエリアを無くすように構成されている。

処理ブロック４４０において、充填型データを、設計レイアウトデータを含む入力データにマージして、マージされたデータを作成する。処理ブロック４５０において、反復設計ルールチェック手続を実行して、少なくとも１つの予め定められた設計ルールに違反する何らかの充填型を識別する。

処理ブロック４６０において、少なくとも１つの予め定められた設計ルールに違反するとして識別された充填型がカスタマイズ可能であるか否かの決定が行われる。充填型がカスタマイズ可能である場合、処理ブロック４７０において、１つ以上の予め定められた設計ルールに準拠するように充填型をカスタマイズする。次に、引き続いて識別された充填型に対して、処理ブロック４５０および４６０を繰り返す。

そうではなく、充填型がカスタマイズ可能でない場合、処理ブロック４８０において、充填型を除去し、引き続いて識別された充填型に対して、処理ブロック４５０から４８０を繰り返す。最後に、処理ブロック４９０において、設計レイアウト内の残りの充填型を組み合わせて、何の設計ルール違反もない設計出力レイアウトを形成する。

図５は、上で述べた技法のうちの任意のものを機械に実行させる１組の命令を実行してもよい、コンピュータシステム５００の例示的な形態における機械を表した図である。代替の実施形態では、機械はネットワークルータ、ネットワークスイッチ、パーソナルデジタルアシスタント（ＰＤＡ）、セルラ電話機、ウェブ機器、または、その機械によって行われるアクションを指定する一連の命令を実行することができる、任意の機械もしくはコンピューティングデバイスを含んでもよい。

コンピュータシステム５００は、プロセッサ５０２、メインメモリ５０４、および静的メモリ５０６を含み、これらはバス５０８を通して互いに通信する。コンピュータシステム５００は、ビデオディスプレイユニット５１０、例えば液晶ディスプレイ（ＬＣＤ）またはブラウン管（ＣＲＴ）をさらに含んでもよい。コンピュータシステム５００は、英数字入力デバイス５１２、例えばキーボードと、カーソル制御デバイス５１４、例えばマウスと、ディスク駆動ユニット５１６と、信号発生デバイス５２０、例えばスピーカーと、ネットワークインターフェースデバイス５２２とを含んでもよい。

ディスク駆動ユニット５１６は、１組の命令、すなわちソフトウェア５２６が記憶された機械読取可能媒体５２４を含み、ソフトウェア５２６は、上で説明した技法のうちの任意のもの、またはすべてを実現する。ソフトウェア５２６は、メインメモリ５０４内および／またはプロセッサ５０２内に、完全に、または少なくとも部分的に、存在することも示されている。ネットワークインターフェースデバイス５２２を通して、ソフトウェア５２６をさらに送信または受信してもよい。

当業者は、さまざまな異なる技術および技法を使用して情報および信号を表してもよいことを理解するだろう。例えば、上の説明を通して参照された、データ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁界または磁気の粒子、光学界または光の粒子、あるいはこれらの何らかの組み合わせにより、表してもよい。

ここで開示した実施形態に関連して述べられた、さまざまな例示的な論理ブロック、モジュール、回路およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、あるいは双方の組み合わせたものとして実現されてもよいことを当業者はさらに正しく認識するであろう。ハードウェアおよびソフトウェアの交換可能性を明確に図示するために、さまざまな例示的な構成部品、ブロック、モジュール、回路およびステップを一般的にこれらの機能に関して上述した。このような機能がハードウェアあるいはソフトウェアとして実現されるか否かは、特定の応用および全体的なシステムに課せられた設計の制約に依存する。当業者は、それぞれの特定の応用に対して方法を変化させて、述べてきた機能を実現してもよいが、このような実現決定は、本発明の範囲からの逸脱を生じさせるものとして解釈すべきではない。

ここで開示した実施形態に関連して述べた、さまざまな例示的な論理的ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラム可能ゲートアレイ（ＦＰＧＡ）または他のプログラム可能論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成部品、あるいは、ここで述べてきた機能を実施するために設計されたこれらの組み合わせで、実現されるか、あるいは、実施されてもよい。汎用プロセッサはマイクロプロセッサであってもよいが、代替実施形態では、プロセッサは、何らかの従来のプロセッサ、制御装置、マイクロ制御装置、状態機械であってもよい。プロセッサはまた、コンピューティングデバイスの組み合わせとして、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアを備えた１つ以上のマイクロプロセッサ、あるいは、このような構成の他の何らかのものとして実現してもよい。

ここで開示した実施形態と関連して述べた方法またはアルゴリズムのステップは、直接、ハードウェアで、プロセッサにより実行されるソフトウェアモジュールで、あるいは、２つの組み合わせで具体化してもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）メモリ、電気的消去可能プログラム可能ＲＯＭ（ＥＥＰＲＯＭ）メモリ、レジスタ、ハードディスク、リムーブバルディスク、ＣＤ−ＲＯＭ、あるいは、技術的に知られている他の何らかの形態の記憶媒体に存在していてもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替実施形態では、記憶媒体はプロセッサと一体化されてもよい。プロセッサおよび記憶媒体は、ＡＳＩＣに存在してもよい。ＡＳＩＣはユーザ端末に存在してもよい。代替実施形態では、プロセッサおよび記憶媒体は、ユーザ端末中のディスクリート構成部品として存在してもよい。

開示した実施形態のこれまでの記述は、当業者が本発明を製作または使用できるように提供した。これらの実施形態に対するさまざま改良は当業者に容易に明らかとなり、ここに定義された一般的な原理は、本発明の精神および範囲を逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明はここに示された実施形態に限定されることを意図しているものではなく、ここで開示されている原理および新しい特徴と一致した最も広い範囲に一致させるべきである。

図１Ａは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。図１Ｂは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。図１Ｃは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。図１Ｄは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。図１Ｅは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。図１Ｆは、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するブロック図である。図２Ａは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図２Ｂは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図２Ｃは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図２Ｄは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図２Ｅは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図２Ｆは、設計レイアウト内に充填型を挿入する方法のための代替の実施形態を図示するブロック図である。図３は、設計レイアウト内に充填型を挿入する装置のための１つの実施形態を図示するブロック図である。図４は、設計レイアウト内に充填型を挿入する方法のための１つの実施形態を図示するフロー図である。図５は、１組の命令を実行してもよいコンピュータシステムの例示的な形態における機械を表した図である。

Claims

回路設計レイアウト内に、複数の充填型を挿入することと、
前記回路設計レイアウトに適用可能な少なくとも１つの予め定められた設計ルールに違反する、前記複数の充填型のうちの少なくとも１つの充填型を識別することと、
前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型を適合させることと、
前記回路設計レイアウト内で、前記少なくとも１つの予め定められた設計ルールに準拠して、残りの充填型を組み合わせて、回路設計出力レイアウトを形成することと
を含み、
前記複数の充填型の各充填型は、前記回路設計レイアウト内の複数のジョグエリアの対応するジョグエリアを無くすように構成されている方法。
前記回路設計レイアウト内の前記複数のジョグエリアの各ジョグエリアを識別することをさらに含む、請求項１記載の方法。
前記回路設計レイアウトデータを含む入力データを受け取ることと、
前記入力データを前記複数の充填型に対応するデータにマージして、マージされたデータを作成することと
をさらに含む請求項１記載の方法。
前記マージされたデータから、前記少なくとも１つの予め定められた設計ルールに違反する前記少なくとも１つの充填型を識別することをさらに含む請求項３記載の方法。
前記適合させることは、前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型を修正することをさらに含む請求項１記載の方法。
前記適合させることは、前記回路設計レイアウトから、前記少なくとも１つの充填型を除去および廃棄することをさらに含む請求項１記載の方法。
前記少なくとも１つの予め定められた設計ルールは、前記回路設計レイアウト内の、前記少なくとも１つの充填型と複数の隣接する層との間の予め定められたスペーシングをさらに含む請求項１記載の方法。
前記識別することは、
前記回路設計レイアウト内の、前記少なくとも１つの充填型と前記複数の隣接する層の各層との間のスペーシングを解析することと、
前記スペーシングが、前記少なくとも１つの予め定められた設計ルールの前記予め定められたスペーシングよりも小さいか否かを決定することと
をさらに含む請求項７記載の方法。
前記複数の隣接する層の各層は金属層である請求項７記載の方法。
前記識別することは、前記回路設計レイアウト上で設計ルールチェック手続を実行することをさらに含む請求項１記載の方法。
回路設計レイアウト内に、複数の充填型を挿入する形状処理モジュールと、
前記形状処理モジュールに結合され、前記回路設計レイアウトに適用可能な少なくとも１つの予め定められた設計ルールに違反する、前記複数の充填型のうちの少なくとも１つの充填型を識別する設計ルールチェックモジュールと
を具備し、
前記形状処理モジュールは、前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型をさらに適合させ、前記回路設計レイアウト内で、前記少なくとも１つの予め定められた設計ルールに準拠して、残りの充填型を組み合わせて、回路設計出力レイアウトを形成し、
前記複数の充填型の各充填型は、前記回路設計レイアウト内の複数のジョグエリアの対応するジョグエリアを無くすように構成されている装置。
前記形状処理モジュールに結合され、前記回路設計レイアウト内の前記複数のジョグエリアの各ジョグエリアを識別するジョグ識別モジュールをさらに具備する、請求項１１記載の装置。
前記形状処理モジュールは、
前記形状処理モジュールおよび前記設計ルールチェックモジュールに結合された回路データベースから前記回路設計レイアウトデータを含む入力データをさらに受け取り、
前記入力データを前記複数の充填型に対応するデータにマージして、マージされたデータを作成する請求項１１記載の装置。
前記設計ルールチェックモジュールは、前記マージされたデータから、前記少なくとも１つの予め定められた設計ルールに違反する前記少なくとも１つの充填型をさらに識別する請求項１３記載の装置。
前記形状処理モジュールは、前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型をさらに修正する請求項１１記載の装置。
前記形状処理モジュールは、前記回路設計レイアウトから、前記少なくとも１つの充填型をさらに除去および廃棄する請求項１１記載の装置。
前記少なくとも１つの予め定められた設計ルールは、前記回路設計レイアウト内の、前記少なくとも１つの充填型と複数の隣接する層との間の予め定められたスペーシングをさらに含む請求項１１記載の装置。
前記設計ルールチェックモジュールは、
前記回路設計レイアウト内の、前記少なくとも１つの充填型と前記複数の隣接する層の各層との間のスペーシングをさらに解析し、
前記スペーシングが、前記少なくとも１つの予め定められた設計ルールの前記予め定められたスペーシングよりも小さいか否かを決定する請求項１７記載の装置。
前記複数の隣接する層の各層は金属層である請求項１７記載の装置。
前記設計ルールチェックモジュールは、前記回路設計レイアウト上で設計ルールチェック手続をさらに実行する請求項１１記載の装置。
回路設計レイアウト内に、複数の充填型を挿入する手段と、
前記回路設計レイアウトに適用可能な少なくとも１つの予め定められた設計ルールに違反する、前記複数の充填型のうちの少なくとも１つの充填型を識別する手段と、
前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型を適合させる手段と、
前記回路設計レイアウト内で、前記少なくとも１つの予め定められた設計ルールに準拠して、残りの充填型を組み合わせて、回路設計出力レイアウトを形成する手段と
を具備し、
前記複数の充填型の各充填型は、前記回路設計レイアウト内の複数のジョグエリアの対応するジョグエリアを無くすように構成されている装置。
前記回路設計レイアウト内の前記複数のジョグエリアの各ジョグエリアを識別する手段をさらに具備する、請求項２１記載の装置。
前記回路設計レイアウトデータを含む入力データを受け取る手段と、
前記入力データを前記複数の充填型に対応するデータにマージして、マージされたデータを作成する手段と
をさらに具備する請求項２１記載の装置。
前記マージされたデータから、前記少なくとも１つの予め定められた設計ルールに違反する前記少なくとも１つの充填型を識別する手段をさらに具備する請求項２３記載の装置。
前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型を修正する手段をさらに具備する請求項２１記載の装置。
前記回路設計レイアウトから、前記少なくとも１つの充填型を除去および廃棄する手段をさらに具備する請求項２１記載の装置。
前記少なくとも１つの予め定められた設計ルールは、前記回路設計レイアウト内の、前記少なくとも１つの充填型と複数の隣接する層との間の予め定められたスペーシングをさらに含む請求項２１記載の装置。
前記回路設計レイアウト内の、前記少なくとも１つの充填型と前記複数の隣接する層の各層との間のスペーシングを解析する手段と、
前記スペーシングが、前記少なくとも１つの予め定められた設計ルールの前記予め定められたスペーシングよりも小さいか否かを決定する手段と
をさらに具備する請求項２７記載の装置。
前記複数の隣接する層の各層は金属層である請求項２７記載の装置。
前記回路設計レイアウト上で設計ルールチェック手続を実行する手段をさらに具備する請求項２１記載の装置。
処理システムにおいて実行される時に、前記処理システムに方法を実行させる実行可能命令を有するコンピュータ読取可能媒体において、
前記方法は、
回路設計レイアウト内に、複数の充填型を挿入することと、
前記回路設計レイアウトに適用可能な少なくとも１つの予め定められた設計ルールに違反する、前記複数の充填型のうちの少なくとも１つの充填型を識別することと、
前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型を適合させることと、
前記回路設計レイアウト内で、前記少なくとも１つの予め定められた設計ルールに準拠して、残りの充填型を組み合わせて、回路設計出力レイアウトを形成することと
を含み、
前記複数の充填型の各充填型は、前記回路設計レイアウト内の複数のジョグエリアの対応するジョグエリアを無くすように構成されているコンピュータ読取可能媒体。
前記方法は、前記回路設計レイアウト内の前記複数のジョグエリアの各ジョグエリアを識別することをさらに含む請求項３１記載のコンピュータ読取可能媒体。
前記方法は、
前記回路設計レイアウトデータを含む入力データを受け取ることと、
前記入力データを前記複数の充填型に対応するデータにマージして、マージされたデータを作成することと
をさらに含む請求項３１記載のコンピュータ読取可能媒体。
前記方法は、前記マージされたデータから、前記少なくとも１つの予め定められた設計ルールに違反する前記少なくとも１つの充填型を識別することをさらに含む請求項３３記載のコンピュータ読取可能媒体。
前記適合させることは、前記少なくとも１つの予め定められた設計ルールに準拠するように、前記少なくとも１つの充填型を修正することをさらに有する請求項３１記載のコンピュータ読取可能媒体。
前記適合させることは、前記回路設計レイアウトから、前記少なくとも１つの充填型を除去および廃棄することをさらに有する請求項３１記載のコンピュータ読取可能媒体。
前記少なくとも１つの予め定められた設計ルールは、前記回路設計レイアウト内の、前記少なくとも１つの充填型と複数の隣接する層との間の予め定められたスペーシングをさらに含む請求項３１記載のコンピュータ読取可能媒体。
前記識別することは、
前記回路設計レイアウト内の、前記少なくとも１つの充填型と前記複数の隣接する層の各層との間のスペーシングを解析することと、
前記スペーシングが、前記少なくとも１つの予め定められた設計ルールの前記予め定められたスペーシングよりも小さいか否かを決定することと
をさらに有する請求項３７記載のコンピュータ読取可能媒体。
前記複数の隣接する層の各層は金属層である請求項３７記載のコンピュータ読取可能媒体。
前記識別することは、前記回路設計レイアウト上で設計ルールチェック手続を実行することをさらに有する請求項３１記載のコンピュータ読取可能媒体。