JP2009524931A - セルフアラインメントトレンチｍｏｓｆｅｔ構造及びその製造方法。 - Google Patents

セルフアラインメントトレンチｍｏｓｆｅｔ構造及びその製造方法。 Download PDF

Info

Publication number
JP2009524931A
JP2009524931A JP2008552304A JP2008552304A JP2009524931A JP 2009524931 A JP2009524931 A JP 2009524931A JP 2008552304 A JP2008552304 A JP 2008552304A JP 2008552304 A JP2008552304 A JP 2008552304A JP 2009524931 A JP2009524931 A JP 2009524931A
Authority
JP
Japan
Prior art keywords
region
termination
active
trench
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008552304A
Other languages
English (en)
Inventor
クリストファー ボグスロー ココン
ナザン ローレンス クラフト
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2009524931A publication Critical patent/JP2009524931A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

トレンチゲート型のＦＥＴは以下のように形成される。ウェル領域がシリコン領域内に形成される。複数のアクティブゲートトレンチ及び終端トレンチが当該ウェル領域を複数のアクティブボディ領域及び終端ボディ領域に分割するように当該ＦＥＴのアクティブ領域及び終端領域各々に同時に形成される。終端ボディ領域及びアクティブボディ領域上にマスクを使用して開口部を形成する。開口部を介してアクティブボディ領域及び終端ボディ領域にドーパントを注入し、各々のアクティブボディ領域及び終端ボディ領域内に第１領域を形成する。すべての第１領域の露出面が陥没せしめられ、傾斜した壁部及び第１領域に突き出た底部を有するボウル状の凹部を形成し、各々のアクティブボディ領域内の第１領域の残余部がソース領域を形成し、それらがアクティブゲートトレンチに対してセルフアラインメントされる。

Description

本出願は、米国特許出願第１１／３１７，６５３号（発明の名称「Ｔｒｅｎｃｈ Ｆｉｅｌｄ Ｐｌａｔｅ Ｔｅｒｍｉｎａｔｉｏｎ Ｆｏｒ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」、出願日２００５年１２月２２日）に関し、当該出願は本明細書に全体として参照することで本出願に組み入れられる。
半導体パワーデバイス（すなわち高電圧の大電流を伝送する能力を持つデバイス）の要求はますます増大し続けている。このようなデバイスにはバイポーラドランジスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳＦＥＴ及びその他の種類のＦＥＴを含む。パワーデバイス技術の著しい進歩にもかかわらず、更に高い性能及び更にコスト効果のあるデバイスへの要求が相変わらず存在する。パワーデバイスの複雑さ及び精巧さは高まり、製造プロセスのプロセスステップ及びマスキングの回数も増加し、製造コストは飛躍的に上昇している。従って、デバイスの性能を維持または更に上昇させつつ、プロセスステップ及び／またはマスキングの回数を減少させるプロセス技術が望まれている。
更に、デバイスのダイ領域全体に対する電流密度を増加させることが望まれている。高い定格電流を制限している要素の１つはブレークダウン電圧、特にアレイジャンクションの終端するエッジ終端領域におけるブレークダウン電圧である。半導体接合部は曲線を含むので、多くの技術が高密度の電界線を避けるために用いられる。エッジ終端構造とプレーナフィールドプレート（ｐｌａｎａｒ ｆｉｅｌｄ ｐｌａｔｅ）をデバイスの外周部に沿って組み合わせて、デバイスのエッジ終端領域のブレークダウン電圧がデバイスのアクティブ領域におけるブレークダウン電圧より少しも低くならないことを保障することは、パワーデバイス構成に従来から行われているものである。しかし、終端構造（特にプレーナーフィールドプレートの工夫）はダイの比較的大きな領域を占め、追加的なマスキング及びプロセスステップを必要とし、結果としてコストを増加させる。
従って、改良されたトレンチ終端構造をもつ改良されたパワーデバイス及び当該パワーデバイスを製造するコスト効果のある方法が必要とされている。
本発明の実施例によれば、トレンチゲート型ＦＥＴは以下のように製造される。当該ＦＥＴはアクティブトランジスタセルを収容するアクティブ領域及びアクティブ領域を囲む終端領域からなる半導体ダイの中に形成される。ウェル領域はアクティブ領域及び終端領域内に同時に形成される。当該ウェル領域はウェル領域と逆の導電タイプのシリコン領域に形成される。非アクティブ終端トレンチが終端領域に形成されると同時に、複数のアクティブゲートトレンチがアクティブ領域に形成される。複数のアクティブゲート領域及び非アクティブ終端トレンチは、ウェル領域内まで伸長しかつウェル領域を貫通し、ウェル領域をアクティブ領域内の複数のアクティブボディ領域及び終端領域内の複数の終端ボディ領域に分ける。マスクを使用して終端ボディ領域表面及びアクティブボディ領域表面に開口部が形成される。ドーパントはアクティブ領域上の開口部を介してアクティブボディ領域に注入され、終端ボディ領域上の開口部を通して終端ボディ領域に注入され、各々のアクティブボディ領域及び終端ボディ領域に第１領域を形成する。当該第１領域はウェル領域と逆の導電タイプである。すべての第１領域の露出面はシリコンエッチングを用いて陥没せしめられ、傾斜した壁及び各々の第１領域に突き出る底部を持つボウル状のシリコン収容部を形成し、各々の第１領域は付随するアクティブボディ領域に残存する。アクティブボディ領域内に第１領域の残存部分がアクティブゲートトレンチにセルフアラインメントされたソース領域を形成する。
１つの実施例において、ドーパントはボウル状のシリコン凹部に埋め込まれ、各々のアクティブボディ領域及び終端ボディ領域内にヘビーボディ領域を形成する。ヘビーボディ領域はウェル領域と同一タイプの導電タイプである。
他の実施例において、金属層が半導体ダイの上に形成される。金属層はパターニングされ以下のものを形成する。（i）アクティブ領域内の各々のボウル状のシリコン凹部内に伸長するソース金属層であって、アクティブ領域内のソース領域とヘビーボディ領域を電気的にしているもの及び（ii）非アクティブ終端領域内に伸長しかつ終端ボディ領域内に形成されているボウル状のシリコン凹部内に伸長するフィールドプレートであって、終端ボディ領域内に形成されたヘビーボディ領域に電気的に接触するものである。ここにおいて、ソース金属層及びフィールドプレートは互いに絶縁される。
他の実施例においては、終端誘電層が非アクティブ終端トレンチ内に形成される。導電材料からなるフィールドプレートが終端誘電層の上のトレンチ内に形成される。終端誘電層は、非アクティブ終端トレンチを囲む全てのシリコン領域から、非アクティブ終端トレンチ内のフィールドプレートの全部分を絶縁する。フィールドプレートは、非アクティブ終端トレンチの外まで伸長し、終端ボディ領域内のボウル状のシリコン凹部内に伸長するように形成されて、終端ボディ内に形成されるヘビーボディ領域に電気的に接触する。
さらに他の実施例では、非アクティブ終端トレンチは半導体ダイの端部まで伸長し、非アクティブ終端トレンチは垂直な壁を形成し、そこでウェル領域は終端する。
さらに他の実施例では、非アクティブゲートランナトレンチが、アクティブゲートトレンチ及び非アクティブ終端トレンチが形成されるのと同時に形成され、非アクティブゲートランナトレンチ、アクティブゲートトレンチ及び非アクティブ終端トレンチは同じ深さまで伸長する。埋込ゲート電極が各々のアクティブゲートトレンチに形成されると同時に、埋込ゲートランナ電極は非アクティブゲートランナトレンチに形成される。各々のアクティブゲートトレンチ内の埋込ゲート電極は、非アクティブゲートランナトレンチ内の埋込ゲートランナ電極と電気的に接続されている。
さらに他の実施例では、アクティブゲートトレンチは第１方向に沿ってストライプ状に伸長していて、非アクティブゲートランナトレンチは少なくとも一部がアクティブゲートトレンチの垂直方向にそって伸長しかつ当該アクティブゲートトレンチに接している。
本発明の特徴及び利点の更なる理解は、以下の詳細な説明及び添付図面によって得ることができる。
発明を実施するための形態
本発明は一般に半導体パワーデバイス技術に関し、特に改良された高度な終端構造を有するパワーデバイス及び当該デバイスを製造する方法に関する。
図１Ａから図１Ｋは、本発明の実施例に従ったトレンチフィールドプレートの終端構造をもつセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡単な断面図である。図２は、図１Ａから図１Ｋまでに示されているステップにプロセスステップを追加する必要なく形成されるトレンチゲートランナ構造の簡単な断面図である。示されている全ての図は単なる例示であり、従って本願の特許請求の範囲を制限するものではない。当業者は本開示された発明に可能な様々な変形例、変更例及び代替例を認識し得る。
図１Ａにおいて、ライトドープされたＮタイプエピタキシャル層１０４が、従来技術を使用してハイドープされたＮタイプ基板を覆うように形成される。ライトドープされたＰタイプウェル領域１０６がエピタキシャル層１０４の上側部分に形成され、ここにおいてはエピタキシャル層１０４へのｐタイプのドーパント注入には従来のブランケット注入が用いられる。垂直の線分はＦＥＴが形成されるダイのアクティブ領域と終端領域の間の境界を示すために用いられている。従来のＦＥＴにおいて、ダイのアクティブ領域はアクティブセルトランジスタを含んでおり、終端領域はアクティブ領域を囲んでおりかつ終端構造を含んでいる。従来のプロセスにおいて、終端領域がＰタイプ注入を受けるのを防ぐためには通常マスクが必要とされた。しかしながら以下からも理解できるように、本発明の製造方法及び構造は前述したプロセスの段階においてブランケット注入を用いることを可能とすることで、従来必要であったマスキング手順を除くことができる。
ハードマスク１０８（例えば酸化物をからなるもの）はウェル領域１０６の上に形成され、従来技術を用いて開口部１１０を形成するようにパターニングされている。図１Ｂではシリコンは開口部１１０を介して除去され、アクティブ領域にアクティブゲートトレンチ１１６を形成し、終端領域に終端トレンチ１２０を形成する。トレンチ１１６及び１２０はウェル領域１０６を貫通し、ウェル領域１０６は多数のアクティブボディ領域１０６Ｂ及び終端ボディ領域１０６Ａに分けられる。図示されているように、終端トレンチ１２０はダイの端まで伸長しており、終端ボディ領域１０６Ａは終端トレンチ１２０の垂直の壁で終端している。従って従来構造の終端領域に存在したＰタイプ領域の湾曲は効果的に除去される。終端トレンチ１２０はストリートまで延びている（すなわち、領域はウェハ上の隣接するダイスと隔てられている。）が、終端トレンチ１２０はストリートに達する前に終了するよう形成されてもよい。また、アクティブトレンチ１１６及び終端トレンチ１２０はウェル領域１０６の直下の深さまで達しているように示されているが、設計上の目標及び狙いとする動作特性に応じて、トレンチ１１６及び１２０はエピタキシャル層１０４または基板１０２の深さまで延ばすこともできる。
図１Ｃにおいて、ハードマスク１０８が除去され、比較的薄い誘電シールド層１２２（例えば酸化物をからなるもの）はアクティブトレンチ１１６及び終端トレンチ１２０内まで伸長していて、メサ状の領域が公知の技術を用いて形成されている。一般的にシールド誘電層１２２の厚さはゲート誘電層よりも厚く、デバイスの電圧規格によって決まる。図１Ｄにおいて、シールド誘電層１２２はフォトリソグラフィステップでマスクキング及びパターニングされ、続いてアクティブ領域から除去され、終端領域においてシールド誘電層１２４が形成される。このようにして、厚くて高品質な誘電層が終端トレンチ１２０内に有利に形成される。代替実施例として、誘電性シールドを形成せず、マスキングをなくして図１Ｃ及び図１Ｄのプロセスステップを除いても良い。この代替実施例では、終端トレンチ１２０の誘電層は、後に形成されるゲート誘電層（すなわち図１Ｅの層１２６）及びより厚い誘電層、例えばゲート誘電層上にあるＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）の様な誘電層（すなわち図１Ｈの層１２７）を含む。
図１Ｅにおいて、ゲート誘電層１２６はシリコン酸化のような従来技術を用いて形成される。図示されているように、ゲート誘電層１２６はアクティブゲートトレンチの側壁及び底部を含む全ての露出したシリコン表面に形成される。図１Ｆにおいて、ポリシリコン層１２８はゲート誘電層１２６及びシールド誘電層１２４上に形成され、アクティブトレンチ１１６を充填し、終端トレンチ１２０内まで伸長している。図１Ｇにおいて、ポリシリコン層１２８は、従来技術によってアクティブゲートトレンチ１１６内の予め定められた深さまで陥没せしめられる。従って、ゲート電極１３０が形成される。ポリシリコン層が陥没せしめられた結果、終端トレンチ１２０内のポリシリコンが完璧に除去される。従来技術では、終端領域及びアクティブ領域内のポリシリコンを別々に隔てるためにマスキングステップを必要としたが、本発明の製造プロセス及び構造ではこのマスキングステップを除く。代替実施例では、アクティブボディ領域１０６Ｂ及びターミナルボディ領域１０６Ａは、ポリシリコンを陥没せしめる作業の後ではなく、それよりも早いプロセスフロー（図１Ａ）でＰタイプのドーパントを注入することで形成される。
図１Ｈにおいて、誘電層１２７が形成され（例えば酸化物蒸着によって）、コンタクトマスクを用いてパターニングされ、エッチストップとしてシリコンを用いた誘電エッチングを行う。従って、アクティブトレンチ１１６は誘電材料１２７で充填され、開口部１３２が形成され、終端ボディ領域１０６Ａの一部表面とアクティブ領域のメサ状の表面が露出する。誘電層１２７とシールド誘電層１２４は共に終端トレンチ１２０に厚い誘電層１２５を形成する。図１Ｉにおいて、当該露出したシリコン表面を介してブランケットソース注入及びドライブが行われ、アクティブボディ領域１０６Ｂ及び終端ボディ領域１０６ＡにＮタイプ領域１３６が形成される。誘電層１２５及び１２７は、それらの下にある領域がソース注入を受けることを妨げる防護層としての役割を果たす。従来の終端構造では、終端ボディ領域１０６Ａが電気的にソース領域と結合していたため、終端ボディ領域１０６Ａがソース注入を受けないようにしてラッチアップ問題を回避するために追加的なマスキングステップが必要であった。しかし、本明細書に記述されている実施例では終端ボディ領域１０６Ａをフローティング状態にできるので、終端ボディ領域１０６Ａへのソース注入は発生してもよい。従って、従来技術のプロセスで必要とされていたマスキングステップは除去される。
図１Ｊにおいて、シリコンのブランケットディンプルエッチング（例えばｉｎ−ｓｉｔｕ角度のシリコンエッチング）が行われると、全ての露出しているシリコン表面がＮタイプ領域１３６の底面より下方に陥没し、接触開口部１４４が形成される。ｉｎ−ｓｉｔｕ角度エッチングプロセスを使用したので、接触開口部１４４はスロープ状の側壁形状をもつ。Ｎタイプ領域１３９のアレイ領域に残った三角形状の部分はソース領域１３７を形成し、ソース領域１３７はトレンチ１１６を有利にセルフアラインメントして配列する。ターミナル領域のＮタイプ領域１３６の部分１３９部もまた残る。次に、ドライブイン（ｄｒｉｖｅ−ｉｎ）ステップによるＰタイプドーパントのブランケット注入が接触開口部１４４を介して行われ、アクティブボディ領域１０６Ｂ及びターミナルボディ領域１０６Ａにヘビーボディ領域１４０が形成される。終端ボディ領域１０６Ａ内のヘビーボディ領域１４０は、フィールドプレート１４８とターミナルボディ領域１０６Ａとの低抵抗な接触を提供する。これによって、更なるプロセスステップが不要となる。
図１Ｋにおいて、従来の金属蒸着、フォトリソグラフィ及びエッチングのステップが行われ、ソースメタル１４６、ゲートランナメタル（図２の層１４９）及び終端フィールドプレートメタル１４８が形成される。蒸着された金属は接触開口部１４４を充填する。ソースメタル１４６はデバイスのアクティブ領域でソース領域１３７及びヘビーボディ領域１４０に接触し、フィールドプレートメタル１４８はターミナル領域においてＮタイプ領域１３９及びヘビーボディ領域１４０に接触する。ソースメタル１４６、フィールドプレートメタル１４８及びゲートランナメタル１４９は、金属エッチングプロセスによって形成されたギャップによって分離させられる。背面ドレインメタル層１５０は従来技術で形成される。
１つの実施例において、終端ボディ領域１０６Ａはバイアスされることなく、従って電気的にフローティングである。このことによって、終端ボディ領域１０６Ａ及びフィールドプレート１４８は０Ｖよりも大きい電圧に自己バイアスする。これによって最後のメサ状のトレンチ１１６（すなわち、終端ボディ領域の左壁を決定するアクティブトレンチ）の周りの衝撃イオン化及び高電界を避けることができる。ダイの最後のメサ状の領域（すなわち、ターミナルボディ領域１０６Ａ）はフローティングであって、動作中には電流は流れないので、従来Ｎタイプエピタキシャル層、Ｐタイプ終端ボディ領域１０６Ａ及びＮタイプソース領域１３７から構成されたバイポーラトランジスタによって発生していたレンチアップの可能性は除去される。代替実施例では、終端ボディ領域１０６Ａはソース領域と同一電位に電気的にバイアスされる。
図１Ａから図１Ｋは、ＭＯＳＦＥＴセル配列と共に所定のトレンチ終端構造を形成するプロセスシーケンスを図示しているが、他のトレンチ終端構造を形成するためにこのプロセスシーケンスを変更することは、本開示を知る当業者には自明である。例えば、図１Ａから図１Ｋのプロセスシーケンスは、前述の米国特許出願第１１／３１７，６５３号（発明の名称「Ｔｒｅｎｃｈ Ｆｉｅｌｄ Ｐｌａｔｅ Ｔｅｒｍｉｎａｔｉｏｎ Ｆｏｒ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」、出願日２００５年１２月２２日）に開示されている任意のトレンチ終端構造を形成するために変更可能である。
図２は、図１Ａから図１Ｋのプロセスシーケンスを使用して形成されたトレンチゲートランナ構造の単純化した断面図である。ゲートランナトレンチ１１７は、アクティブゲートトレンチ１１６及び終端トレンチ１２０が形成されるときに同時に形成される（すなわち、図１Ｂに対応するプロセスステップを使用する）。１つの実施例において、フォトリソグラフィの限界及びゲートランナ１３１上の接触開口部１５２に必要な大きさの影響で、ゲートランナトレンチの幅はアクティブゲートトレンチ１１６よりも大きい。アクティブトレンチ１１６がゲート誘電層１２６によってライニングされるプロセスステップ（すなわち図１Ｅに対応するプロセスステップ）と同時にゲートランナトレンチ１１７はゲート誘電層１２６によってライニングされる。代替実施例では、終端トレンチ１２０が誘電層１２４に覆われるプロセスステップ（すなわち、図１Ｃ及び図１Ｄに対応するプロセスステップ）と同時にゲートランナトレンチ１１７は厚い誘電層１２４によってライニングされる。ゲートランナトレンチ内の厚い誘電層は有利にゲート−ドレイン間の静電容量を最小化する。同様に、埋込みゲートランナ電極１３１は、アクティブトレンチ内のゲート電極１３０を形成するために行われるプロセスステップ（すなわち、図１Ｆ及び図１Ｇに対応するプロセスステップ）と同時に形成される。
誘電層１５０及び接触開口部１５２は、誘電層１２７及び接触開口部１３２を形成するために行われるプロセスステップ（すなわち図１Ｈに対応するプロセスステップ）と同時に形成される。接触開口部１５２でゲートランナ電極１３１と接触しているゲートメタル１４９は、ソースメタル１４６及びフィールドプレートメタル１４８を形成するために行われる金属蒸着、フォトリソグラフィ及びエッチングのプロセスシーケンス（すなわち図１Ｋに対応するプロセスステップ）と同時に形成される。図２のトレンチゲートランナ構造の残余層は、図１Ｈから図１Ｊのプロセスステップに対応するプロセスステップの間に同様に形成される。ゲートランナトレンチ１１７は、ダイの中心領域周囲及び／または必要な場合ダイのその他の領域に伸長し得る。特別な実施例において、ゲートランナトレンチはダイの中心部に沿って伸長し、追加ゲートランナトレンチはデバイスのアクティブ領域に位置するダイコネクトゲート電極の側面に沿って伸長する。他の実施例において、アクティブ領域のセルはストライプ状に第１方向沿って伸長し、ゲートランナトレンチはアクティブゲートトレンチと垂直な方向に沿って伸長しかつアクティブゲートトレンチに接する。
本発明によると、通常アクティブ領域と分けてパターニングされる終端構造が、アレイ領域に構造が形成されると同時に形成されるので、マスキング回数及びプロセスステップを減少させることができる。例えば、従来技術では別々のイオン注入及びマスキングステップが行われ、終端領域にＰタイプウェル領域が形成されかつダイのアクティブ領域にＰタイプウェル領域が形成されていた。ブランケット注入を使用（すなわちマスクを使わずに）することで、終端領域のＰタイプウェル領域及びダイのアクティブ領域のＰタイプウェル領域が同時に形成される。従って、プロセスステップの回数及びマスクの使用回数は減少する。同様に、トレンチに埋め込まれたゲートランナを使用することで、必要なマスクの数が減少する。同じプロセスステップによって（i）終端トレンチ、（ii）ゲートランナトレンチ、及び（iii）アクティブゲートトレンチ、が同時に形成され、製造ステップ及びマスキングステップの回数が減少する。さらに、トレンチ内にゲートランナを埋め込む（従来のプレーナゲートランナと対照的に）ことでシリコンの消費を最小化できる。これらの効果は、セルフアラインメントソース及びヘビーボディ領域を持つトレンチゲート型ＦＥＴ構造によって達成される。以上によって、非常にコンパクトで低コストの改良された性能を持つトレンチゲート型ＦＥＴが実現された。
本発明の実施例を具体的に図示し説明してきたが、様々な形式及び細部の変更は、本発明の意図及び範囲から逸脱することなく当業者によって行われ得る。
図１Ａは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｂは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｃは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｄは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｅは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｆは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｇは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｈは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｉは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｊは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図１Ｋは改良されたトレンチ終端部構造をもちセルフアラインメントＭＯＳＦＥＴ製造プロセスの様々なステップの簡略化された断面図であって、本発明の実施例に従っている。 図２は追加プロセスステップを必要としないトレンチゲートランナ構造の簡略化された断面図であって、本発明の実施例に従っている。

Claims (22)

  1. アクティブトランジスタセル群を収容するアクティブ領域及び前記アクティブ領域を囲む終端領域を含む半導体ダイにトレンチゲート型ＦＥＴを形成する方法であって、
    前記アクティブ領域及び前記終端領域内にウェル領域を同時に形成するステップであって、前記ウェル領域を前記ウェル領域と逆の導電タイプのシリコン領域内に形成するステップと、
    前記アクティブ領域内に複数のアクティブゲートトレンチを形成すると同時に前記終端領域内に非アクティブゲートトレンチを形成するステップであって、前記複数のアクティブゲートトレンチ及び前記非アクティブ終端トレンチが前記ウェル領域まで伸長しかつ前記ウェル領域を貫通し、それによって前記ウェル領域を前記アクティブ領域内の複数のアクティブボディ領域及び前記終端領域内の終端ボディ領域に分割するステップと、
    マスクを用いて前記終端ボディ領域上に開口部を形成しかつ前記アクティブ領域上に開口部を形成するステップと、
    前記アクティブ領域上の開口部を介して前記アクティブボディ領域へドーパントを注入しかつ前記終端ボディ領域上の開口部を介して前記終端ボディ領域へドーパント注入して各々のアクティブボディ領域及び前記終端ボディ領域内に第１領域を形成するステップであって、前記第１領域は前記ウェル領域と逆の導電タイプであるステップと、
    全ての第１領域の露出した表面をシリコンエッチングを使用して陥没せしめ、傾斜した壁部及び各々の第１領域に突き出た底部を持つボウル状のシリコン凹部を形成するステップであって、各々の第１領域の一部が対応するアクティブボディ領域内に残り、前記アクティブ領域内の前記第１領域の前記残余部分がソース領域を形成し、前記ソース領域が前記アクティブゲートトレンチに対してセルフアラインメントされるステップと、
    を含むことを特徴とする方法。
  2. 請求項１に記載の方法であって、前記ボウル状のシリコン凹部内にドーパントを注入して各々のアクティブボディ領域内及び前記終端ボディ領域にヘビーボディ領域を形成するステップであって、前記ヘビーボディ領域は前記ウェル領域と同じ導電タイプであるステップをさらに含む方法。
  3. 請求項２に記載の方法であって、
    前記半導体ダイ上に金属層を形成するステップと、
    前記金属層をパターニングして、（i）前記アクティブ領域内の各々のボウル状シリコン凹部内に伸長して前記ソース領域及び前記アクティブ領域内の前記ヘビーボディ領域に電気的に接続するソースメタル領域と、（ii）前記非アクティブ終端トレンチ及び前記終端ボディ領域内の前記ボウル状シリコン凹部領域に伸長し、前記終端ボディ領域内に形成された前記ヘビーボディ領域と電気的に接続するフィールドプレートと、を形成するステップであって、前記ソースメタル層及び前記フィールドプレートは互いに絶縁されているステップと、
    をさらに含む方法。
  4. 請求項１に記載の方法であって、
    前記非アクティブ終端トレンチ内に終端誘電層を形成するステップと、
    前記トレンチ内の前記終端誘電層上に導電性材料からなるフィールドプレートを形成するステップであって、前記終端誘電層が前記非アクティブ終端トレンチを囲むすべてのシリコン領域から前記非アクティブ終端トレンチ内の前記フィールドプレートすべての部分を絶縁し、前記フィールドプレートが前記非アクティブ終端トレンチの外まで伸長しかつ前記終端ボディ領域内の前記ボウル状のシリコン凹部内に伸長し、前記終端ボディ領域内の前記ヘビーボディ領域と電気的に接続しているステップと、
    をさらに含む方法。
  5. 請求項４に記載の方法であって、前記導電材料が金属であることを特徴とする方法。
  6. 請求項１に記載の方法であって、
    各々のアクティブゲートトレンチの側壁をライニングするゲート誘電層を形成するステップと、
    各々のアクティブゲートトレンチ内に埋込みゲートを形成するステップであって、前記終端誘電層が前記ゲート誘電層より厚いステップと、
    各々の埋込みゲートの上に誘電体を形成するステップと、
    をさらに含む方法。
  7. 請求項１に記載の方法であって、前記非アクティブ終端トレンチが前記半導体ダイの端部まで伸長して前記非アクティブ終端トレンチが前記ウェル領域が終端する垂直な壁を形成することを特徴とする方法。
  8. 請求項１に記載の方法であって、前記アクティブゲートトレンチ及び前記非アクティブ終端トレンチが同じ深さで終端していることを特徴とする方法。
  9. 請求項１に記載の方法であって、前記終端ボディ領域は電気的にバイアスされておらず、動作中にフローティング状態であることを特徴とする方法。
  10. 請求項１に記載の方法であって、前記同時形成ステップが、
    非アクティブゲートランナトレンチを前記アクティブゲートトレンチ及び前記非アクティブ終端トレンチを形成すると同時に形成するステップであって、前記非アクティブゲートランナトレンチ、前記アクティブゲートトレンチ及び前記非アクティブ終端トレンチが同じ深さまで伸長するステップと、
    各々のアクティブゲートトレンチ内に埋込みゲート電極を形成すると同時に前記非アクティブ領域内に埋込みゲートランナ電極を形成するステップであって、各々のアクティブゲートトレンチ内の前記埋込みゲート電極が非アクティブゲートランナトレンチ内の埋込みゲートランナ電極と電気的に接続されているステップと、
    を含む方法。
  11. 請求項１０に記載の方法であって、前記非アクティブゲートランナトレンチの幅が前記アクティブゲートトレンチの幅よりも大きいことを特徴とする方法。
  12. 請求項１０に記載の方法であって、前記アクティブゲートトレンチがストライプ状に第１方向に伸張して、前記非アクティブゲートランナトレンチの少なくとも一部が前記アクティブゲートトレンチに垂直な方向に沿って伸長しかつ前記アクティブゲートに接していることを特徴とする方法。
  13. アクティブトランジスタセルが形成されるアクティブ領域及び前記アクティブ領域を囲む終端領域を含む半導体ダイにトレンチゲート型ＦＥＴを形成する方法であって、
    前記アクティブ領域内及び終端領域内にウェル領域を同時に形成するステップであって、前記ウェル領域をウェル領域と逆の導電タイプのシリコン領域内に形成するステップと、
    前記アクティブ領域内に複数のアクティブゲートトレンチを形成すると同時に非アクティブゲートランナトレンチ及び非アクティブ終端トレンチを前記終端領域内に形成するステップであって、前記複数のアクティブゲートトレンチ、前記非アクティブゲートランナトレンチ及び前記非アクティブ終端トレンチが前記ウェル領域まで伸長しかつ貫通し、前記ウェル領域を前記アクティブ領域内の複数のアクティブボディ領域及び前記終端領域内の終端ボディ領域に分割するステップと、
    各々のアクティブゲートトレンチ内に埋込みアクティブゲート電極を形成すると同時に前記非アクティブゲートランナトレンチ内に埋込みゲートランナ電極を形成するステップであって、前記埋込みアクティブゲート電極が前記埋込みゲートランナ電極と電気的に接続しているステップと、
    マスクによって前記終端ボディ領域上に開口部を画定しかつ前記アクティブ領域上に開口部を画定するステップと、
    前記アクティブ領域内の開口部を介して前記アクティブボディ領域へドーパント注入を行いかつ前記終端ボディ領域上の開口部を介して前記終端ボディ領域へドーパント注入を行って各々のアクティブボディ領域内及び前記終端ボディ内に第１領域を形成するステップであって、前記第１領域は前記ウェル領域と逆のタイプの導電タイプであるステップと、
    すべての第一領域の露出した表面をシリコンエッチングを用いて陥没せしめ傾斜のある壁部及び第１領域に突き出た底部をもつボウル状のシリコン凹部を形成して各々の第１領域の一部をアクティブボディ領域に応じて残すステップであって、前記アクティブボディ領域内の第１領域の残余部分がソース領域を形成し、前記ソース領域は前記アクティブゲートトレンチにセルフアラインメントされるステップと、
    を含む方法。
  14. 請求項１３に記載の方法であって、
    前記ボウル上の凹部にドーパントを注入して各々のアクティブボディ領域内及び前記終端ボディ領域内にヘビーボディ領域を形成するステップであって、前記ヘビーボディ領域は前記ウェル領域と同じ導電タイプであるステップをさらに含む方法。
  15. 請求項１３に記載の方法であって、
    前記非アクティブ終端トレンチ内に終端誘電層を形成するステップと、
    前記非アクティブ終端トレンチ内に導電材料からなるフィールドプレートを形成するステップであって、前記終端誘電層が前記非アクティブトレンチ端部を囲む全てのシリコン領域から前記非アクティブ終端トレンチ内の前記フィールドプレートの全部分を絶縁し、前記フィールドプレートは前記非アクティブ終端トレンチの外部に伸長しかつ前記終端ボディ領域内に形成された前記ボウル状のシリコン凹部及び前記終端ボディ領域内に形成される前記ヘビーボディ領域に電気的に接続されているステップと、
    をさらに含む方法。
  16. 請求項１５に記載の方法であって、前記導電材料が金属であることを特徴とする方法。
  17. 請求項１５に記載の方法であって、前記埋込型アクティブゲート電極及び前記埋込みゲートランナ電極を形成する前に各々のアクティブゲートトレンチの側壁をライニングするゲート誘電層を形成するステップをさらに含む方法。
  18. 請求項１５に記載の方法であって、前記非アクティブ終端トレンチが前記ダイ端部に伸長し、前記非アクティブ終端トレンチは前記ウェル領域が終端する垂直の壁を形成することを特徴とする方法。
  19. 請求項１３に記載の方法であって、前記アクティブゲートトレンチ、前記非アクティブゲートランナトレンチ及び前記非アクティブ終端トレンチが同じ深さで終端していることを特徴とする方法。
  20. 請求項１３に記載の方法であって、前記終端ボディ領域が電気的にバイアスされておらず、動作中にフローティング状態であることを特徴とする方法。
  21. 請求項１３に記載の方法であって、前記非アクティブゲートランナトレンチの幅が前記アクティブゲートトレンチの幅よりも大きいことを特徴とする方法。
  22. 請求項１３に記載の方法であって、前記アクティブゲートトレンチが第１方向に沿ってストライプ状に伸長していて、前記非アクティブゲートランナトレンチの少なくとも一部が前記アクティブゲートトレンチに垂直方向沿って伸長しかつ接していることを特徴とする方法。
JP2008552304A 2006-01-25 2006-12-06 セルフアラインメントトレンチｍｏｓｆｅｔ構造及びその製造方法。 Pending JP2009524931A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/339,998 US7452777B2 (en) 2006-01-25 2006-01-25 Self-aligned trench MOSFET structure and method of manufacture
PCT/US2006/061687 WO2007114863A2 (en) 2006-01-25 2006-12-06 Self-aligned trench mosfet structure and method of manufacture

Publications (1)

Publication Number Publication Date
JP2009524931A true JP2009524931A (ja) 2009-07-02

Family

ID=38286069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552304A Pending JP2009524931A (ja) 2006-01-25 2006-12-06 セルフアラインメントトレンチｍｏｓｆｅｔ構造及びその製造方法。

Country Status (9)

Country Link
US (1) US7452777B2 (ja)
JP (1) JP2009524931A (ja)
KR (1) KR101399707B1 (ja)
CN (1) CN101371343B (ja)
AT (1) AT505498A2 (ja)
DE (1) DE112006003705T5 (ja)
MY (1) MY146754A (ja)
TW (1) TWI411046B (ja)
WO (1) WO2007114863A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182985A (ja) * 2009-02-09 2010-08-19 Toyota Motor Corp 半導体装置
WO2011117920A1 (ja) * 2010-03-24 2011-09-29 パナソニック株式会社 半導体装置およびその製造方法
JP2014063852A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US7632733B2 (en) * 2006-04-29 2009-12-15 Alpha & Omega Semiconductor, Inc. Polysilicon control etch-back indicator
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
US7951688B2 (en) * 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
KR100988776B1 (ko) * 2007-12-27 2010-10-20 주식회사 동부하이텍 리세스드 게이트 트랜지스터의 제조 방법
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8072027B2 (en) * 2009-06-08 2011-12-06 Fairchild Semiconductor Corporation 3D channel architecture for semiconductor devices
JP2011124464A (ja) * 2009-12-14 2011-06-23 Toshiba Corp 半導体装置及びその製造方法
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
JP5601863B2 (ja) * 2010-03-29 2014-10-08 三菱電機株式会社 電力半導体装置
US20120018800A1 (en) * 2010-07-22 2012-01-26 Suku Kim Trench Superjunction MOSFET with Thin EPI Process
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
TWI497719B (zh) * 2012-06-08 2015-08-21 Super Group Semiconductor Co Ltd 溝槽式功率半導體結構之製造方法
US8778764B2 (en) 2012-07-16 2014-07-15 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
JP6164636B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
CN103956382A (zh) * 2014-04-16 2014-07-30 常州旺童半导体科技有限公司 一种沟槽功率器件结构及其制造方法
US9269779B2 (en) 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
CN105489649B (zh) * 2014-09-18 2018-06-15 万国半导体股份有限公司 在沟槽式功率器件中改善终端区低击穿电压的方法
DE102014220056B4 (de) * 2014-10-02 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit Sensorpotential im aktiven Gebiet
CN105576044B (zh) * 2014-10-16 2019-03-29 北大方正集团有限公司 一种肖特基二极管及其制作方法
KR101654848B1 (ko) * 2015-01-27 2016-09-22 주식회사 화진 전력 모스 소자의 과열을 방지할 수 있는 온도 가변 저항 소자를 포함하는 전자 소자
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
CN105428396B (zh) * 2015-11-16 2019-06-11 上海华虹宏力半导体制造有限公司 功率器件的终端结构及其制造方法
CN108231900A (zh) * 2017-12-28 2018-06-29 中山汉臣电子科技有限公司 一种功率半导体器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP2002043566A (ja) * 2000-07-27 2002-02-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
KR100446302B1 (ko) * 2002-06-05 2004-08-30 삼성전자주식회사 음의 기울기를 가지는 게이트를 포함하는 반도체 소자 및그 제조방법
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
KR100481871B1 (ko) * 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
JP3742906B2 (ja) * 2003-05-08 2006-02-08 シャープ株式会社 半導体装置の製造方法
US20060060920A1 (en) * 2004-09-17 2006-03-23 Applied Materials, Inc. Poly-silicon-germanium gate stack and method for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182985A (ja) * 2009-02-09 2010-08-19 Toyota Motor Corp 半導体装置
WO2011117920A1 (ja) * 2010-03-24 2011-09-29 パナソニック株式会社 半導体装置およびその製造方法
JP2014063852A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE112006003705T5 (de) 2008-11-27
CN101371343A (zh) 2009-02-18
WO2007114863A2 (en) 2007-10-11
KR101399707B1 (ko) 2014-05-26
CN101371343B (zh) 2010-09-01
AT505498A2 (de) 2009-01-15
WO2007114863A3 (en) 2008-10-30
TW200731421A (en) 2007-08-16
US7452777B2 (en) 2008-11-18
US20070173021A1 (en) 2007-07-26
KR20080096528A (ko) 2008-10-30
TWI411046B (zh) 2013-10-01
MY146754A (en) 2012-09-14

Similar Documents

Publication Publication Date Title
JP2009524931A (ja) セルフアラインメントトレンチｍｏｓｆｅｔ構造及びその製造方法。
JP5363978B2 (ja) 互いに接続されたシールド電極及びゲート電極を有するシールドゲートトレンチｆｅｔの構造及びこれを形成する方法
US9306018B2 (en) Trench shielding structure for semiconductor device and method
KR101404906B1 (ko) 자기-바이어스 전극을 포함하는 수평형 전력 디바이스
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
US8441069B2 (en) Structure and method for forming trench-gate field effect transistor with source plug
KR101729935B1 (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
US9837358B2 (en) Source-gate region architecture in a vertical power semiconductor device
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
US20100123187A1 (en) Contact structure for semiconductor device having trench shield electrode and method
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
US8071445B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US11222974B2 (en) Trench gate semiconductor device and method of manufacture
TWI808856B (zh) 帶有遮罩電極的底部源極溝槽mosfet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113