JP2009509359A - ミラー容量低下及び駆動電流改善のための単一ゲート上の複数の低及び高ｋゲート酸化物 - Google Patents

ミラー容量低下及び駆動電流改善のための単一ゲート上の複数の低及び高ｋゲート酸化物 Download PDF

Info

Publication number
JP2009509359A
JP2009509359A JP2008532402A JP2008532402A JP2009509359A JP 2009509359 A JP2009509359 A JP 2009509359A JP 2008532402 A JP2008532402 A JP 2008532402A JP 2008532402 A JP2008532402 A JP 2008532402A JP 2009509359 A JP2009509359 A JP 2009509359A
Authority
JP
Japan
Prior art keywords
oxide
gate
gate oxide
containing material
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008532402A
Other languages
English (en)
Other versions
JP2009509359A5 (ja
Inventor
チダンバラオ、デュレセティ
ドクマシ、オメル
グルチェンコフ、オレグ
ベルヤンスキー、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009509359A publication Critical patent/JP2009509359A/ja
Publication of JP2009509359A5 publication Critical patent/JP2009509359A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 本発明は、ミラー容量、すなわち、オーバーラップ容量が低減され、駆動電流が改善された少なくとも１つのＣＭＯＳデバイスを有する半導体構造体を提供する。
【解決手段】 本発明の構造体は、少なくとも１つの重層ゲート導電体を備える半導体基板であって、少なくとも１つの重層ゲート導電体のそれぞれが垂直縁部を有する半導体基板と、少なくとも１つの重層ゲート導電体の下に位置する第１のゲート酸化物であって、少なくとも１つの重層ゲート導電体の垂直縁部を超えて延長しない第１のゲート酸化物と、少なくとも１つの重層ゲート誘電体の少なくとも一部の下に位置する第２のゲート酸化物とを備える。本発明によると、第１のゲート酸化物及び第２のゲート酸化物は、第１のゲート酸化物が高ｋであるとき第２のゲート酸化物は低ｋであり、あるいは前記第１のゲート酸化物が低ｋであるとき前記第２のゲート酸化物は低ｋであるという条件で、高ｋ酸化物含有材料及び低ｋ酸化物含有材料から選択される。
【選択図】 図３

Description

本発明は、少なくとも１つの相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを含む半導体構造体に関連し、さらに特定的には、ミラー容量が従来のＣＭＯＳデバイスの値より下に低減された少なくとも１つのＣＭＯＳデバイスを備える半導体構造体に関する。また、本発明はこうした半導体構造体を製造する方法にも関する。
半導体産業において、集積回路（ＩＣ）の動作スピードを高めるという一貫した要求がある。この高まる要求は、ますます速いスピードで動作するコンピュータのような電子装置の必要性によって助長される。高スピードに対する要求は、次には、半導体デバイスの継続的なサイズの縮小に帰着する。具体的には、電界効果トランジスタ（ＦＥＴ）のチャネルの長さ、接合の深さ、及び／又はゲート誘電体の厚さが低減される。そのため、ＦＥＴの全体のスピードを高めるために、典型的なＦＥＴの構成要素のサイズ又はスケールを縮小することに対する恒常的な推進力がある。さらに、典型的なＦＥＴの構成要素のサイズ又はスケールの縮小は、一定の単一半導体ウェハ上に作製することができるＦＥＴの密度及び数も増大させる。
しかし、トランジスタのチャネル長さを短縮することはまた、長チャネルにおいては相対的に重大ではない、「短チャネル」効果並びに「エッジ効果」も増大させる。短チャネル効果は、とりわけ、トランジスタがスイッチ「オフ」のときの、ソース／ドレイン（Ｓ／Ｄ）リーク電流の増大を含む。トランジスタ及び回路の性能に影響する可能性のあるエッジ効果の１つは、総体的なゲート・ドレイン間及びゲート・ソース間容量として知られている。また、ゲート・ドレイン間容量は、トランジスタの電圧利得に関する倍率で容量を増大させるミラー増倍率に起因する「ミラー容量」としても知られている。
ミラー増幅率は、さらに、回路をスローダウンさせるゲート・ドレイン間寄生容量を高める。当業者には公知のように、大部分のゲート・ドレイン間及びゲート・ソース間容量又はミラー容量は、ゲート導電体がほとんど常に、深いＳ／Ｄ領域、又は、存在する場合はＳ／Ｄ延長領域のいずれかの導電性部分と重なるために生じるオーバーラップ容量である。
ＦＥＴのさらなる規模縮小のためには、トランジスタ駆動電流に対するいかなる悪影響もなしに、ＦＥＴのゲート・ドレイン間及びゲート・ソース間容量又はミラー容量を低減させる必要がある。現在までのところ、ＦＥＴのオーバーラップ容量を低減させ、これが次に回路の改善されたスイッチング速度をもたらすことになる、当該技術分野において利用可能な適切な技術は存在しない。
本発明は、高ｋ及び低ｋの酸化物含有誘電体の組み合わせを用いてゲート・ドレイン間及びゲート・ソース間容量又はミラー容量が低減されるＣＭＯＳデバイスを含む半導体構造体を提供する。本出願を通して使用される「高ｋ」という用語は、厚さ平均誘電率が約６．０以上、好ましくは７．０より大きい酸化物含有材料を意味する。「低ｋ」という用語は、誘電率が６．０未満、好ましくは５．０未満の酸化物含有材料を意味する。ここに記載されたすべての誘電率は、特に断りのない限り、真空に対してのものである。
広義には、本発明の半導体構造体は、
少なくとも１つの重層ゲート導電体を備える半導体基板であって、少なくとも１つの重層ゲート導電体のそれぞれが垂直縁部を有する半導体基板と、
少なくとも１つの重層ゲート導電体の下に位置する第１のゲート酸化物であって、第１のゲート酸化物が、少なくとも１つの重層ゲート導電体の垂直縁部を超えて延長しないゲート酸化物と、
少なくとも１つの重層ゲート誘電体の少なくとも一部の下に位置する第２のゲート酸化物と、を備え、第１のゲート酸化物及び第２のゲート酸化物は、第１のゲート酸化物が高ｋであるとき第２のゲート酸化物は低ｋであり、あるいは前記第１のゲート酸化物が低ｋであるとき前記第２のゲート酸化物は低ｋであるという条件で、高ｋ酸化物含有材料及び低ｋ酸化物含有材料から選択される。
上述の構造体に加えて、本発明はまた、それを製造する種々の方法も提供する。１つの方法において、処理ステップは、
少なくとも１つの重層ゲート導電体及び前記少なくとも１つの重層ゲート導電体の下に位置する第１のゲート酸化物を有する半導体基板を準備するステップであって、少なくとも１つの重層ゲート導電体のそれぞれが垂直縁部を有するステップと、
各ゲート導電体の下にアンダーカット領域を設けるために、第１のゲート酸化物を陥凹させるステップと、
少なくとも前記アンダーカット領域内に第２のゲート酸化物を形成するステップと、を含み、第１のゲート酸化物及び第２のゲート酸化物は、第１のゲート酸化物が高ｋであるとき第２のゲート酸化物は低ｋであり、あるいは第１のゲート酸化物が低ｋであるとき第２のゲート酸化物は低ｋであるという条件で、高ｋ酸化物含有材料及び低ｋ酸化物含有材料から選択される。
本発明の別の方法は、本明細書において置換ゲート・プロセスと称され、
半導体基板と、半導体基板上の犠牲酸化物と、犠牲酸化物の一部の上のパターン形成された犠牲ポリシリコン領域と、犠牲酸化物の他の部分の上の誘電体材料とを備える、平坦化された構造体を準備するステップと、
平坦化された構造体内に開口部を設け、犠牲酸化物の表面部分を露出するために、パターン形成された犠牲ポリシリコン領域を除去するステップと、
開口部内の前記誘電体材料の側壁上に犠牲スペーサを形成するステップと、
犠牲スペーサの下にアンダーカットを形成するように、開口部から前記犠牲酸化物の前記露出された表面部分を除去するステップと、
アンダーカットを充填する第２のゲート酸化物を形成するステップと、
開口部内の半導体基板の露出された表面部分の上に第１のゲート酸化物を形成するステップと、
犠牲スペーサを除去するステップと、
開口部内にゲート導電体を形成するステップと、
少なくとも誘電体材料をエッチ・バックするステップと、を含む。
ゲート・ドレイン間及びゲート・ソース間容量又はミラー容量を低下させ、ＣＭＯＳデバイスの駆動電流を改善するための構造体及び方法を提供する本発明を、以下、本出願に付随する図面を参照することによって、より詳細に説明する。本出願の図面は、例示を目的として提示されるものであり、それゆえ縮尺に応じて描画されたものではないことに留意のこと。
最初に図１−図５を参照すると、これは、低減されたゲート・ドレイン間及びゲート・ソース間容量又はミラー容量及びＣＭＯＳデバイスの改善された駆動電流が達成される半導体構造体を製造するための、本発明によって意図された第１の方法を示す。
図１は、本発明のこの実施形態で使用される初期構造体１０を示す。図示されるように、構造体１０は、その上に配置された第１のゲート酸化物１８及びゲート導電体２０のブランケット層を有する半導体基板１２を備える。ブランケット層１８及び２０は、少なくとも１つのゲート領域１６（図２を参照のこと）を形成するステップに用いられる。少なくとも１つのゲート領域１６は、例示を目的として提示されるものであり、したがって、本発明は単一のゲート領域だけに限定されない。それどころか、本発明は、基板が複数のゲート領域を備えるときにも機能する。
構造体１０の半導体基板１２は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｇａ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及びすべての他のＩＩＩ／Ｖ族化合物半導体を含む任意の半導体材料を含むが、これらに限定されない。半導体基板１２はまた、有機半導体又はＳｉ／ＳｉＧｅ、シリコン・オン・インシュレータ（ＳＯＩ）若しくはＳｉＧｅ・オン・インシュレータ（ＳＧＯＩ）のような層状半導体も含むこともできる。本発明のいくつかの実施形態において、半導体基板１２は、Ｓｉ含有半導体材料、すなわちシリコンを含む半導体材料から構成されることが好ましい。半導体基板１２は、ドープされていてもよく、非ドープであってもよく、又はその中にドープ領域と非ドープ領域とを含んでいてもよい。
半導体基板１２はまた、第１のドープ（ｎ又はｐ）領域及び第２のドープ（ｎ又はｐ）領域を含むこともできる。分かりやすくするために、ドープ領域は本出願の図面には具体的に示されていない。第１のドープ領域及び第２のドープ領域は同じであってもよく、あるいは異なる導電性及び／又はドープ濃度を有していてもよい。これらのドープ領域は「ウェル」として知られている。
トレンチ分離領域（図示せず）は、典型的には、当業者には周知の従来の処理を用いて、本発明のこの時点においてすでに半導体基板１２の中に形成されている。トレンチ分離領域は、典型的には、例えばリソグラフィによって基板の表面にパターン形成されたマスクを形成し、パターン形成されたマスク内の開口部を通して基板の中にトレンチをエッチングし、ＳｉＯ２又はＴＥＯＳのようなトレンチ誘電体でトレンチを充填し、構造体を平坦化するステップを含む、当該技術分野では周知のトレンチ分離技術を用いて形成される。随意のトレンチ・ライナが、トレンチ誘電体充填の前にトレンチ内に形成されてもよく、随意の緻密化ステップが、平坦化プロセスの後に続いてもよい。
また、他の有用な構造（図示せず）もまた、本発明のこの時点において基板１２内に存在することができる。これらの構造は、トレンチ・キャパシタ、メモリ・セル、異なる結晶方位又は結晶回転のエピタキシャル島を含むことができる。有用ではあるが、こうした構造は、本発明にとって必須のものではない。
ゲート誘電体１８を形成する前に、基板１２の表面は、あらゆる残存層（例えば生来の（native)酸化物）、外来の粒子及びあらゆる残存金属表面汚染を除去し、かつ洗浄された基板表面を一時的に保護するために、洗浄される。残存シリコン酸化物は、最初にフッ化水素酸溶液中で除去される。粒子及び残存金属汚染の好ましい除去は、ＲＣＡ洗浄として知られる業界標準のゲート誘電体の前洗浄に基づく。ＲＣＡ洗浄は、水酸化アンモニウム（ＮＨ４ＯＨ）及び過酸化水素（Ｈ２Ｏ２）の溶液と、それに続く塩酸及び酸化剤（例えばＨ２Ｏ２、Ｏ３）の水性混合物中での基板１２の処理を含む。その結果として、洗浄された基板表面は、化学酸化物の非常に薄い層によって密封される。保護的な化学酸化物は、ゲート誘電体層１８の特性を妨害しないように典型的には約１０Åより薄く作られ、その厚さは、ゲート誘電体層１８の特性を有益に変化させるように変動させることができる。
第１のゲート酸化物１８は、半導体基板１２を含む構造体１０の表面全体の上、及び、分離領域が存在し、かつそれが堆積された誘電体である場合には、その上に形成される。第１のゲート酸化物１８は、例えば酸化のような熱成長プロセスによって形成することができる。代替的に、第１のゲート酸化物１８は、例えば化学気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ、原子層又はパルス堆積（ＡＬＤ又はＡＬＰＤ）、蒸着、反応性スパッタリング、化学溶液堆積あるいは他の同様の堆積プロセスのような堆積プロセスによって形成することができる。第１のゲート酸化物１８は、上述のプロセスの任意の組み合わせを用いて形成されてもよい。
第１のゲート酸化物１８は、低ｋ又は高ｋのいずれかである第１の誘電率を有する酸化物含有絶縁材料から構成される。本出願を通して使用される「高ｋ」という用語は、厚さ平均誘電率が約６．０以上、好ましくは７．０より大きい酸化物含有材料を意味する。本出願を通して使用される「低ｋ」という用語は、誘電率が６．０未満、好ましくは５．０未満の酸化物含有材料を意味する。
低ｋ酸化物含有材料の実例は、例えば、純粋ＳｉＯ２、厚さ平均窒素含有量が約２５原子パーセント未満のＳｉＯＮ、少なくともＳｉ、Ｃ及びＯの原子を含み、炭素含有量が約３０原子パーセント未満の炭素ドープＳｉＯ２：Ｃを含む。本発明において使用される非常に好ましい低ｋ酸化物含有材料は、ＳｉＯ２である。例示的な高ｋゲート酸化物含有材料は、例えば、ＨｆＸＳｉ１−ＸＯ２、ＴｉＸＳｉ１−ＸＯ２、ＬａＸＳｉ１−ＸＯ２、ＺｒＸＳｉ１−ＸＯ２などの化合物のような、遷移金属原子でドープされたシリコン酸化物又は酸窒化物化合物、又はＡｌ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ３、ＨｆＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３、ペロブスカイト型酸化物ＳｒＴｉＯ３若しくはＬａＡｌＯ３のような絶縁金属酸化物の層から構成される誘電体スタック、並びにこれらの混合物を含む。本発明において使用される非常に好ましい高ｋ酸化物含有材料は、ＨｆＸＳｉ１−ＸＯ２、ＴｉＸＳｉ１−ＸＯ２、ＬａＸＳｉ１−ＸＯ２及びＺｒＸＳｉ１−ＸＯ２であって、ｘが約０．３未満であるような、低含有量の遷移原子を有する遷移金属シリケートである。
第１のゲート酸化物１８の物理的な厚さは変化してもよいが、典型的には、第１のゲート酸化物１８は、約０．５から約１０ｎｍまでの厚さであり、約０．５から約２ｎｍの厚さがより典型的である。
第１のゲート酸化物１８の形成後、図１に示されるゲート導電体２０になるポリシリコンのブランケット層若しくは別のゲート導電体材料又はこれらの組み合わせが、例えば、物理気相堆積、ＣＶＤ又は蒸着のような公知の堆積プロセスを用いて第１のゲート酸化物１８の上に形成される。ゲート導電体材料のブランケット層は、ドープされてもよく、非ドープでもよい。ドープされる場合、同じものを形成するためにインサイチュ（in-situ)ドーピング堆積プロセスが使用されてもよい。代替的に、ドープされたゲート導電体層は、堆積、イオン注入及びアニーリングによって形成することができる。ゲート導電体層のドープは、形成されたゲートの仕事関数をシフトさせることになる。ドーパント・イオンの実例は、Ａｓ、Ｐ、Ｂ、Ｓｂ、Ｂｉ、Ｉｎ、Ａｌ、Ｇａ、Ｔｌ又はこれらの混合物を含む。イオン注入のための典型的な注入量は、１Ｅ１４（＝１ｘ１０１４）から１Ｅ１６（＝１ｘ１０１６）原子／ｃｍ２まで、又は、より典型的には１Ｅ１５から５Ｅ１５原子／ｃｍ２までである。本発明のこの時点において堆積されたゲート導電体２０の厚さ、すなわち高さは、使用される堆積プロセスに応じて変化してもよい。典型的には、ゲート導電体２０は、約２０から約１８０ｎｍまでの垂直方向厚さであり、約４０から約１５０ｎｍまでの厚さがより典型的である。
ゲート導電体２０は、ＣＭＯＳ構造体のゲートとして一般的に使用される任意の導電材料を含むことができる。ゲート導電体２０として使用できるこのような導電材料の実例は、ポリシリコン、導電性金属又は導電性金属合金、導電性シリサイド、導電性窒化物、ポリＳｉＧｅ、及びこれらの多層を含むこれらの組み合わせを含むが、それらに限定されない。幾つかの実施形態において、ゲート導電体の多層間に障壁層を形成することが可能である。
本発明のこの時点において、随意の誘電体キャップ（図示せず）を、ゲート導電体２０の上に形成することができる。随意の誘電体キャップは、典型的には、その後に形成されるソース／ドレイン領域がシリサイド化される前又は直後に除去される。
その後、ブランケット・ゲート導電体２０及び第１のゲート酸化物１８は、図２に示されるような少なくとも１つのパターン形成されたゲート・スタック１６を設けるために、リソグラフィ及びエッチングによってパターン形成される。複数のパターン形成されたゲート・スタックが存在する場合、パターン形成されたゲート・スタックは、同じ寸法、すなわち長さを有していてもよく、あるいはデバイス性能を改善するためにさまざまな寸法を有することもできる。本発明のこの時点において、パターン形成されたゲート・スタックのそれぞれは、少なくともゲート導電体２０と第１のゲート酸化物１８とを備える。リソグラフィ・ステップは、ゲート導電体２０の上面にフォトレジストを塗布し、フォトレジストを所望のパターンの放射線に露光し、従来のレジスト用現像液を使用して露光されたフォトレジストを現像するステップを含む。その後、フォトレジストのパターンは、１つ又は複数の乾式エッチング・ステップを用いて、ゲート導電体２０のブランケット層と第１のゲート酸化物１８に転写される。幾つかの実施形態において、パターン形成されたフォトレジストは、そのパターンがゲート導電体２０のブランケット層の中に転写された後で除去されてもよい。
図面において、参照数字１４は、パターン形成されたゲート導電体２０のゲート縁部又は垂直側壁を示す。
本発明において、パターン形成されたゲート・スタックを形成するステップで用いることができる適切な乾式エッチング・プロセスは、反応性イオン・エッチング、イオン・ビーム・エッチング、プラズマ・エッチング又はレーザ・アブレーションを含むが、これらに限定されない。パターン形成されたゲート導電体２０によって保護されていない部分の第１のゲート酸化物１８を除去するために、湿式又は乾式エッチング・プロセスを用いることもできる。
次に、図３に示されるように、パターン形成されたゲート領域１６を含む構造体は、パターン形成されたゲート導電体２０の下にアンダーカット領域２２を設けるように、前もってパターン形成された第１のゲート酸化物１８の一部を選択的に除去するエッチング・プロセスにかけられる。図示されるように、本発明のこのステップは、前もってパターン形成された第１のゲート酸化物１８の長さを図２に示される元の構造体から短縮する。
アンダーカット領域２２は、大きくし過ぎる必要はないが、但し、エッチング後、第１のゲート酸化物１８の縁部は、パターン形成されたゲート導電体２０の垂直側壁、例えば縁部１４と整列しない。典型的なアンダーカット寸法は、ゲート導電体縁部に対して約１０Åから約４０Åまでである。アンダーカット領域２２の形成に用いられるエッチング・ステップは、化学的酸化膜除去（ＣＯＲ）プロセスを含み、ここで、ＨＦ及びＮＨ３の気相、又はより好ましくはプラズマがエッチャントとして使用され、低圧（約６ミリトール以下のオーダー）が用いられる。ＣＯＲプロセスに加えて、本発明はまた、図３に示されるアンダーカット領域２２を設けることが可能な大きな異方性成分を用いる反応性イオン・エッチング・プロセスのような、他の形式のエッチング・プロセスを使用することも意図されている。代替的に、第１のゲート酸化物１８をゆっくりエッチ・アウトするために、単純な、希釈されたＨＦベースの湿式溶液を用いることができる。随意的に、第１のゲート酸化物１８の所望の部分の除去を制御し促進するように第１のゲート酸化物１８に損傷を生じさせるために、角度をつけたイオン注入を用いることができる。Ａｒ＋、Ｘｅ＋、Ａｓ＋、Ｇｅ＋のような大きなイオンをこの目的のために使用することができる。損傷を誘導する典型的な注入量は、５Ｅ１４ｃｍ―２から５Ｅ１５ｃｍ−２までである。典型的な注入エネルギーは、特定のイオンの選択に左右されるが、２０ｋｅＶを超えるべきではない。アンダーカットの量を制御するために、イオン注入傾斜角を用いることができる。典型的なイオン注入角度の範囲は約５°から約４５°までである。さらに、ゲートの異なる側から異なる角度で損傷を誘導するイオンを注入することによって、非対称的なアンダーカットを容易に形成することができる。具体的には、上で言及したミラー増幅率のために、より深いアンダーカットはトランジスタのドレイン側からの方が好ましい。大きいドレイン（Ｄ）アンダーカット２２Ｄ及び小さいソース（Ｓ）アンダーカット２２Ｓを備える構造体が、図１３に示されている。
その後、高ｋ酸化物含有材料又は低ｋ酸化物含有材料のいずれかである第２のゲート酸化物２４が構造全体の上に形成され、図４に示される構造体を形成する。第２のゲート酸化物２４は、前のエッチング・ステップによって設けられたアンダーカット領域２２を充填することに留意されたい。
本発明によると、第２のゲート酸化物２４は、第１のゲート酸化物１８と異なる誘電率を有していなければならないが、さらに、上述の高ｋ又は低ｋのいずれかの状態の範囲内になければならない。それゆえ、第１のゲート酸化物１８が低ｋ酸化物含有材料である場合には、第２のゲート酸化物２４は、高ｋ酸化物含有材料でなければならない。反対に、第１のゲート酸化物１８が高ｋ酸化物含有材料である場合には、第２のゲート酸化物２４は低ｋ酸化物含有材料でなければならない。
第２のゲート酸化物２４は、例えば、酸化のような熱成長プロセスによって形成できる。代替的に、第２のゲート酸化物２４は、例えば化学気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ、原子層堆積（ＡＬＤ）、蒸着、反応性スパッタリング、化学溶液堆積あるいは他の同様の堆積プロセスのような堆積プロセスによって形成することができる。また、第２のゲート酸化物２４は、上述のプロセスのいかなる組み合わせを用いて形成されてもよい。第２のゲート酸化物２４の物理的な厚さは多様であり得るが、典型的には、第２のゲート酸化物２４は、約０．５から約１０ｎｍまでの厚さを有し、約０．５から約２ｎｍまでの厚さがより典型的である。図示された実施形態において、第２のゲート酸化物２４は、アンダーカット領域２２を充填することに加えて、ゲート導電体２０の側壁１４及び上面を覆うことに留意されたい。さらに他の実施形態において、第２のゲート酸化物２４は、ゲート導電体２０の上面に配置されない。さらに他の実施形態において、第２のゲート酸化物２４は、ゲート導電体２０の側壁１４にも上面にも配置されない。
図４に示される構造体の形成後、電界効果トランジスタの製造を完成させるために、さらなるＣＭＯＳ処理を用いることができる。例えば、スペーサ形成、ソース／ドレイン領域形成、シリサイド・コンタクト形成及び他の同様の処理ステップを使用することができる。図５は、スペーサ２６形成、ソース／ドレイン領域２８形成及びシリサイド・コンタクト３０形成の後の構造体を示す。
図示された実施形態において、少なくとも１つのスペーサ２６は、第２のゲート酸化物２４を含むパターン形成されたゲート・スタック１６のそれぞれの露出された側壁上に形成される。少なくとも１つのスペーサ２６は、酸化物、窒化物、酸窒化物、若しくは炭素含有シリコンの酸化物、窒化物、酸窒化物、及び／又はこれらの任意の組み合わせのような絶縁体から構成される。少なくとも１つのスペーサ２６は、堆積及びエッチングによって形成される。エッチング・プロセスの間に、スペーサ２６によって保護されていない第２のゲート酸化物２４を除去することができる。この実施形態は、本発明の図面に示されている。
少なくとも１つのスペーサ２６の幅は、（次に形成される）ソース及びドレインのシリサイド・コンタクトがゲート・スタックの縁部の下に侵入しないように十分な幅でなければならない。典型的には、ソース／ドレイン・シリサイドは、少なくとも１つのスペーサが底面において測定されたときに約１５から約８０ｎｍまでの幅を有する場合に、ゲート・スタックの縁部の下に侵入しない。
スペーサ形成後、ソース／ドレイン拡散領域２８が基板１２内に形成される。ソース／ドレイン拡散領域２８は、イオン注入及びアニーリング・ステップを用いて形成される。アニーリング・ステップは、前の注入ステップによって注入されたドーパントを活性化させる役割を果たす。さらに、アニーリング・ステップは、ソース／ドレインとゲート導電体との間にオーバーラップを生じさせるように正確にソース／ドレイン・ドーパントを拡散させる役割を果たす。このゲート・ソース間及びゲート・ドレイン間のオーバーラップの量が、トランジスタの高い駆動電流を得るために重要である。したがって、ＭＯＳトランジスタの高駆動電流を得るためには、ソース／ドレインとチャネルｐ−ｎとの接合の位置は、ゲート導電体縁部１４から約１から約４ｎｍまでに配置される。
本発明において、「ソース／ドレイン拡散領域」という語句は、延長領域、ハロ領域及び深部ソース／ドレイン領域を含む。少なくとも１つのスペーサ２６を形成する前にソース／ドレイン延長領域を形成することが可能であることに留意されたい。一定のアニーリング条件で望ましいゲート・オーバーラップを設定するためには、典型的には、浅いソース／ドレイン延長領域が使用される。したがって、ソース／ドレイン延長部のための正確な注入条件は、スペーサ２６の厚さ、所望のゲート導電体オーバーラップ、及びアニーリング条件（温度及び時間）の関数である。これらのパラメータ間の関数依存性は、当業者には周知である。さらに、これは、所望のオーバーラップのいかなる特定のケースについても容易に実験的にマッピングすることができる。典型的には、これらのパラメータの関数としてゲート・オーバーラップ（一般に、ゲート・オーバーラップ容量によって測定される）を得るために、延長の注入量は約３Ｅ１４ｃｍ−２から約３Ｅ１５ｃｍ−２まで変動し、スペーサの厚さは約１ｎｍから約２０ｎｍまで変動し、アニーリング温度は約９００℃から約１１５０℃まで変動し、アニーリング時間は０秒（スパイク・アニーリング）から約１０秒まで変動する。
ゲート導電体縁部から離れたソース／ドレイン領域の条件は、寄生直列抵抗及びいかなる接合容量をも最小限にするように選択される。具体的には、これらのソース／ドレイン領域は、トランジスタの直列抵抗及び接合抵抗を低減させるために、深く（約３００Åから約７００Å）作られ、高濃度（約５Ｅ１９ｃｍ−３から約１Ｅ２１ｃｍ−３の平均ドーパント濃度）でドープされる。接合容量が重要な役割を果たす特定の技術においては、深いソース／ドレイン接合は、接合容量を低減させるために勾配付けされて有益に作られることができる。
本発明の１つの重要な特徴は、ゲートの下のソース／ドレイン領域２８の先端部が、ゲート誘電体１８と２４との間の境界に有益にオーバーラップできることである。ドレイン側のアンダーカットがソース側のアンダーカットよりも大きく形成される非対称的アンダーカット（上述）の場合は、ソース領域の先端部は、ゲート誘電体１８及び２４の境界に有益にオーバーラップするが、ドレイン領域の先端部は、ゲート誘電体１８及び２４の境界にオーバーラップすることもあり、しないこともある。
本発明の幾つかの実施形態において、基板１２がシリコンを含まない場合は、シリサイド・コンタクト形成用のソースを提供するために、基板１２の露出された部分の上にＳｉ含有層を形成することができる。用いることができるＳｉ含有材料の実例は、例えば、Ｓｉ、単結晶Ｓｉ、多結晶Ｓｉ、ＳｉＧｅ、及びアモルファスＳｉを含む。本発明のこの実施形態は、図面には示されていない。
次に、ソース／ドレイン拡散領域２８は、当該技術分野で周知の標準的なシリサイド化プロセスを用いてシリサイド化される。これは、構造体全体の上にＳｉと反応することができる金属を形成し、金属の上に障壁層を形成し、構造体を加熱してシリサイドを形成し、未反応の金属及び障壁層を除去し、必要な場合は第２の加熱ステップを実施することを含む。第２の加熱ステップは、第１の加熱ステップが最も低抵抗のシリサイド相を形成しない事例に必要とされる。図５において、参照数字３０は、シリサイド化されたソース／ドレイン領域を示す。ゲート導電体２０がポリシリコン又はＳｉＧｅから構成され、かつ第２のゲート酸化物２４が上部の水平表面から除去される場合には、本発明のこのステップは、Ｓｉ含有ゲート導電体の上に金属シリサイドを形成するために用いることができる。後者の実施形態は、本出願の図面には具体的に示されていない。
本発明のこの時点において、シリサイド化されたソース・ドレイン領域３０、並びにゲート導電体２０に対するコンタクトを形成するために、従来の後工程処理を使用することができる。
本発明の上述の方法の使用に加えて、本発明は、図６−図１２に示されているような置換ゲート法もまた意図している。本発明のこの方法は、図６に示される構造体５０を最初に準備するステップによって開始する。構造体５０は、その表面上に位置する犠牲酸化物５１と犠牲ポリシリコン５２のブランケット層を備えた半導体基板１２を含む。犠牲ポリシリコン層５２は、ゲート導電体２０を形成するステップに使用されるのと同様の堆積プロセスを用いて形成され、層５２の厚さもまた、ゲート導電体２０に関して上述されたものと同様である。犠牲酸化物５１は、第１及び第２のゲート酸化物と同じ厚さを有し、上述のゲート酸化物形成プロセスを用いて形成される。
次に、犠牲ポリシリコン層５２は、リソグラフィ及びエッチングによってパターン形成される。パターン形成された犠牲層５２の幅は、ＦＥＴの最大チャネル長を決定することになる。
その後、典型的には、従来のソース／ドレイン延長注入及び従来のハロ注入を用いて、基板１２内にソース／ドレイン延長注入部及び随意のハロ注入部（図示せず）が形成される。各注入領域は、同一又は異なる活性化アニーリング・プロセスを用いて活性化されることができる。ソース／ドレイン条件及びアニーリング条件は、高性能トランジスタのための正確なオーバーラップをもたらし、かつ上で言及したようにいかなる寄生直列抵抗をも最小限とするように選択される。
その後、ＴＥＯＳ（テトラエチルオルトシリケート）のような誘電体材料５４が、従来の堆積プロセスによって形成され、この構造体は、図７に示される構造体を提供するために、化学的機械研磨（ＣＭＰ）又は研削のような従来の平坦化プロセスによって平坦化される。図示されるように、誘電体材料５４は、パターン形成された犠牲ポリシリコン層５２の上面と同一平面上にある上面を有する。
その後、パターン形成された犠牲ポリシリコン層５２は、犠牲酸化物５１の一部を露出する開口部５６を設けるように、構造体から除去される。パターン形成された犠牲ポリシリコン層５２の除去後に形成される構造体は、例えば図８に示される。パターン形成された犠牲ポリシリコン層５２は、化学的ダウンストリーム・エッチング・プロセスを用いて除去されてもよく、あるいは湿式エッチング・プロセスが、パターン形成された犠牲ポリシリコン層５２の除去に用いられてもよい。
次に、基板内のデバイスのチャネル／ボディ領域を変化させるために、典型的には、随意のデバイス・チャネル／ボディ注入が実施される。この随意的なステップは、開口部サイズの関数として閾値電圧を有益に変化させ、それにより短チャネル効果を低減させるために用いることができる。本発明のこの注入ステップは、従来のイオン注入の使用を含む。デバイスのチャネル／ボディ領域の注入後、注入領域は、当業者に周知の条件を用いてアニーリングされる。注入されたドーパントは付加的な活性化を必要とすることになり、これはソース／ドレインの設計、より具体的には、ソース／ドレイン・ゲート・オーバーラップの量を望ましくないほど変化させる可能性がある。したがって、この場合、最も望ましい活性化アニーリングは、ドーパントをあまり拡散させることなく活性化させる、レーザ又はフラッシュ・ランプ・アニーリングのような超短時間アニーリングである。
図９は、開口部５６内の誘電体材料５４の露出された垂直側壁上に犠牲スペーサ５８が形成された後に、形成される構造体を示す。犠牲スペーサ５８は、酸化物以外の絶縁材料、例えばＳｉＮから構成される。犠牲スペーサ５８は、堆積及びエッチングによって形成される。犠牲スペーサ５８の厚さは、典型的には、約０．５から約５ｎｍまでである。
その後、開口部５６内の犠牲酸化物５１の露出された部分は、例えば図１０に示される構造体を提供するために除去される。具体的には、犠牲酸化物５１の露出された部分は、化学的酸化膜除去（ＣＯＲ）エッチング・プロセスを用いて除去され、ここでＨＦ及びＮＨ３の気相、又はより好ましくはプラズマがエッチャントとして使用され、低圧（約６ミリトール以下）が用いられる。ＣＯＲエッチングは、犠牲スペーサ５８の下にアンダーカット６０を設け、基板１２の表面部分を露出させることに留意されたい。
その後、第２のゲート酸化物２６が、従来の熱成長プロセス又は堆積を用いて、開口部５６内の基板１２の露出された表面上に形成される。第２のゲート酸化物２６は、上述のように形成されたアンダーカット６０を充填し、その後、犠牲スペーサ５８によって保護されていない第２のゲート酸化物２６は、選択的エッチング・プロセスによって除去される。選択的エッチングは、第２のゲート酸化物２６の露出された部分を除去するが、犠牲スペーサ５８の下の第２のゲート酸化物２６を残す。このエッチングはまた、半導体基板１２の表面部分を露出させる。
次に、犠牲スペーサ５８は、スペーサ５８を選択的に除去する従来のエッチング・プロセスを用いて除去される。その後、第１のゲート酸化物１８が、開口部５６内の半導体基板１２の露出された部分の上に形成され、図１１に示される構造体を提供する。
次に、上述されたようなゲート導電体２０が、開口部内で、第１及び第２のゲート酸化物１８及び２６の両方の上に形成される。その後、誘電体材料５４が除去され、図１２に示される構造体が提供される。誘電体材料５４は、化学エッチャントが使用されるエッチ・バック・ステップによって除去される。
本発明は、特にその好ましい実施形態に関して図示され説明されたが、本発明の精神と範囲を逸脱することなく形状及び細部における前述の及び他の変更が成されてもよいことは、当業者には理解されるであろう。したがって、本発明は説明され図示されたとおりの形状及び細部に限定されるものではなく、添付の特許請求の範囲の範囲内に含まれることが意図されている。
本発明の一実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の一実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の一実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の一実施形態の基本的処理ステップを（断面図により）示す図面である。 本本発明の一実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 本発明の別の実施形態の基本的処理ステップを（断面図により）示す図面である。 ドレイン（Ｄ）アンダーカットがソース（Ｓ）アンダーカットより大きい非対称的アンダーカット領域を有する構造体を（断面図により）示す図面である。
符号の説明
１０、５０：構造体
１２：半導体基板
１４：ゲート縁部又は垂直側壁
１６：ゲート領域
１８：第１のゲート酸化物
２０：ゲート導電体
２２、６０：アンダーカット
２４、２６：第２のゲート酸化物
２６：スペーサ
２８：ソース／ドレイン領域
３０：シリサイド・コンタクト
５１：犠牲酸化物
５２：犠牲ポリシリコン層
５４：誘電体材料
５６：開口部
５８：犠牲スペーサ

Claims (19)

  1. 半導体構造体であって、
    少なくとも１つの重層ゲート導電体を備える半導体基板であって、前記少なくとも１つの重層ゲート導電体のそれぞれが垂直縁部を有する半導体基板と、
    前記少なくとも１つの重層ゲート導電体の下に位置する第１のゲート酸化物であって、前記第１のゲート酸化物が、前記少なくとも１つの重層ゲート導電体の前記垂直縁部を超えて延長しないゲート酸化物と、
    前記少なくとも１つの重層ゲート誘電体の少なくとも一部の下に位置する第２のゲート酸化物と
    を備え、前記第１のゲート酸化物及び第２のゲート酸化物は、前記第１のゲート酸化物が高ｋであるとき前記第２のゲート酸化物は低ｋであり、あるいは前記第１のゲート酸化物が低ｋであるとき前記第２のゲート酸化物は低ｋであるという条件で、高ｋ酸化物含有材料及び低ｋ酸化物含有材料から選択される、半導体構造体。
  2. 前記高ｋ酸化物含有材料は、６．０以上の誘電率を有する、請求項１に記載の半導体構造体。
  3. 前記高ｋ酸化物含有材料は、遷移金属原子でドープされたシリコン酸化物、遷移金蔵でドープされたシリコン酸窒化物、絶縁金属酸化物、ペロブスカイト型酸化物又はこれらの多層を含む、請求項２に記載の半導体構造体。
  4. 前記低ｋ酸化物含有材料は、６．０未満の誘電率を有する、請求項１に記載の半導体構造体。
  5. 前記低ｋ酸化物含有材料は、ＳｉＯ２、ＳｉＯＮ、又は、少なくともＳｉ、Ｃ及びＯの原子を含む炭素ドープ酸化物を含む、請求項４に記載の半導体構造体。
  6. 前記第１のゲート酸化物は、高ｋ酸化物含有材料であり、前記第２のゲート酸化物は、低ｋ酸化物含有材料である、請求項１に記載の半導体構造体。
  7. 前記第１のゲート酸化物は、低ｋ酸化物含有材料であり、前記第２のゲート酸化物は、高ｋ酸化物含有材料である、請求項１に記載の半導体構造体。
  8. 前記第２のゲート酸化物は、前記ゲート導電体の前記垂直縁部及び前記ゲート導電体の上にも位置する、請求項１に記載の半導体構造体。
  9. 前記半導体基板内にソース／ドレイン拡散領域をさらに備え、前記ソース／ドレイン拡散領域がチャネルによって分離され、前記ソース／ドレイン拡散領域・チャネル間接合の位置が、前記ゲート導電体の前記垂直縁部から１から約４ｎｍまでの位置にある、請求項１に記載の半導体構造体。
  10. ソース・アンダーカットより大きいドレイン・アンダーカットをさらに備える、請求項１に記載の半導体構造体。
  11. 前記ゲート導電体に隣接し、かつシリサイド化されたソース／ドレイン領域に隣接するスペーサをさらに備える、請求項１に記載の半導体構造体。
  12. 半導体構造体を形成する方法であって、
    少なくとも１つの重層ゲート導電体及び前記少なくとも１つの重層ゲート導電体の下に位置する第１のゲート酸化物を有する半導体基板を準備するステップであって、前記少なくとも１つの重層ゲート導電体のそれぞれが垂直縁部を有するステップと、
    各ゲート導電体の下にアンダーカット領域を設けるために、前記第１のゲート酸化物を陥凹させるステップと、
    少なくとも前記アンダーカット領域内に第２のゲート酸化物を形成するステップと
    を含み、前記第１のゲート酸化物及び第２のゲート酸化物は、前記第１のゲート酸化物が高ｋであるとき前記第２のゲート酸化物は低ｋであり、あるいは前記第１のゲート酸化物が低ｋであるとき前記第２のゲート酸化物は低ｋであるという条件で、高ｋ酸化物含有材料及び低ｋ酸化物含有材料から選択される、方法。
  13. 前記高ｋ酸化物含有材料は、６．０以上の誘電率を有し、前記低ｋ酸化物含有材料は、６．０未満の誘電率を有する、請求項１２に記載の方法。
  14. 前記第１のゲート酸化物は、高ｋ酸化物含有材料であり、前記第２のゲート酸化物は、低ｋ酸化物含有材料である、請求項１２に記載の方法。
  15. 前記第１のゲート酸化物は、低ｋ酸化物含有材料であり、前記第２のゲート酸化物は、高ｋ酸化物含有材料である、請求項１２に記載の方法。
  16. 半導体構造体を形成する方法であって、
    半導体基板と、前記半導体基板上の犠牲酸化物と、前記犠牲酸化物の一部の上のパターン形成された犠牲ポリシリコン領域と、前記犠牲酸化物の他の部分の上の誘電体材料とを備える、平坦化された構造体を準備するステップと、
    前記平坦化された構造体内に開口部を設け、前記犠牲酸化物の表面部分を露出するために、前記パターン形成された犠牲ポリシリコン領域を除去するステップと、
    前記開口部内の前記誘電体材料の側壁上に犠牲スペーサを形成するステップと、
    前記犠牲スペーサの下にアンダーカットを形成するように、前記開口部から前記犠牲酸化物の前記露出された表面部分を除去するステップと、
    前記アンダーカットを充填する第２のゲート酸化物を形成するステップと、
    前記開口部内の前記半導体基板の露出された表面部分の上に第１のゲート酸化物を形成するステップと、
    前記犠牲スペーサを除去するステップと、
    前記開口部内にゲート導電体を形成するステップと、
    少なくとも前記誘電体材料をエッチ・バックするステップと
    を含む方法。
  17. 前記高ｋ酸化物含有材料は、６．０以上の誘電率を有し、前記低ｋ酸化物含有材料は、６．０未満の誘電率を有する、請求項１６に記載の方法。
  18. 前記第１のゲート酸化物は、高ｋ酸化物含有材料であり、前記第２のゲート酸化物は、低ｋ酸化物含有材料である、請求項１６に記載の方法。
  19. 前記第１のゲート酸化物は、低ｋ酸化物含有材料であり、前記第２のゲート酸化物は、高ｋ酸化物含有材料である、請求項１６に記載の方法。
JP2008532402A 2005-09-22 2006-09-22 ミラー容量低下及び駆動電流改善のための単一ゲート上の複数の低及び高ｋゲート酸化物 Pending JP2009509359A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/162,778 US20070063277A1 (en) 2005-09-22 2005-09-22 Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current
PCT/US2006/036916 WO2007038237A2 (en) 2005-09-22 2006-09-22 Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current

Publications (2)

Publication Number Publication Date
JP2009509359A true JP2009509359A (ja) 2009-03-05
JP2009509359A5 JP2009509359A5 (ja) 2009-04-16

Family

ID=37883219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008532402A Pending JP2009509359A (ja) 2005-09-22 2006-09-22 ミラー容量低下及び駆動電流改善のための単一ゲート上の複数の低及び高ｋゲート酸化物

Country Status (7)

Country Link
US (1) US20070063277A1 (ja)
EP (1) EP1927128A4 (ja)
JP (1) JP2009509359A (ja)
KR (1) KR20080058341A (ja)
CN (1) CN101268543A (ja)
TW (1) TW200713456A (ja)
WO (1) WO2007038237A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023625A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 半導体装置およびその製造方法
JP2013516083A (ja) * 2009-12-30 2013-05-09 インテル コーポレイション 自己整合コンタクト
WO2014199481A1 (ja) * 2013-06-13 2014-12-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する半導体装置とその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326655B2 (en) * 2005-09-29 2008-02-05 Tokyo Electron Limited Method of forming an oxide layer
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US8410554B2 (en) * 2008-03-26 2013-04-02 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
US8420460B2 (en) * 2008-03-26 2013-04-16 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
US7964467B2 (en) * 2008-03-26 2011-06-21 International Business Machines Corporation Method, structure and design structure for customizing history effects of soi circuits
US9257325B2 (en) * 2009-09-18 2016-02-09 GlobalFoundries, Inc. Semiconductor structures and methods for forming isolation between Fin structures of FinFET devices
DE102010042229B4 (de) * 2010-10-08 2012-10-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
US8896030B2 (en) 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US9064948B2 (en) 2012-10-22 2015-06-23 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US9385214B2 (en) * 2013-07-17 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a selectively adjustable gate structure
US9431268B2 (en) 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9425041B2 (en) 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
WO2019226341A1 (en) 2018-05-25 2019-11-28 Lam Research Corporation Thermal atomic layer etch with rapid temperature cycling
EP3821457A4 (en) 2018-07-09 2022-04-13 Lam Research Corporation ETCHING ATOMIC LAYER ETCHING USING ELECTRON EXCITATION
CN117613005B (zh) * 2024-01-23 2024-04-26 中国科学院长春光学精密机械与物理研究所 一种混合型cmos器件及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181309A (ja) * 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH113990A (ja) * 1996-04-22 1999-01-06 Sony Corp 半導体装置およびその製造方法
JP2001102573A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2002537650A (ja) * 1999-02-16 2002-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランジスタ・ゲート絶縁部を有する半導体装置
JP2003023155A (ja) * 2001-05-04 2003-01-24 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔおよびその製造方法
JP2004079659A (ja) * 2002-08-13 2004-03-11 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2004207517A (ja) * 2002-12-25 2004-07-22 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
WO2005013374A1 (ja) * 2003-08-05 2005-02-10 Fujitsu Limited 半導体装置および半導体装置の製造方法
JP2007019177A (ja) * 2005-07-06 2007-01-25 Toshiba Corp 半導体装置
JP2008502148A (ja) * 2004-06-04 2008-01-24 マイクロン テクノロジー， インク． ゲート型電界効果デバイス及びその製法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268933B1 (ko) * 1997-12-27 2000-10-16 김영환 반도체 소자의 구조 및 제조 방법
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
US6103559A (en) * 1999-03-30 2000-08-15 Amd, Inc. (Advanced Micro Devices) Method of making disposable channel masking for both source/drain and LDD implant and subsequent gate fabrication
US6194748B1 (en) * 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
US6630712B2 (en) * 1999-08-11 2003-10-07 Advanced Micro Devices, Inc. Transistor with dynamic source/drain extensions
JP2001284360A (ja) * 2000-03-31 2001-10-12 Hitachi Ltd 半導体装置
US6777275B1 (en) * 2000-11-15 2004-08-17 Advanced Micro Devices, Inc. Single anneal for dopant activation and silicide formation
US6720630B2 (en) * 2001-05-30 2004-04-13 International Business Machines Corporation Structure and method for MOSFET with metallic gate electrode
US6586289B1 (en) * 2001-06-15 2003-07-01 International Business Machines Corporation Anti-spacer structure for improved gate activation
US6531365B2 (en) * 2001-06-22 2003-03-11 International Business Machines Corporation Anti-spacer structure for self-aligned independent gate implantation
US6544874B2 (en) * 2001-08-13 2003-04-08 International Business Machines Corporation Method for forming junction on insulator (JOI) structure
US6642147B2 (en) * 2001-08-23 2003-11-04 International Business Machines Corporation Method of making thermally stable planarizing films
US6656798B2 (en) * 2001-09-28 2003-12-02 Infineon Technologies, Ag Gate processing method with reduced gate oxide corner and edge thinning
US6514808B1 (en) * 2001-11-30 2003-02-04 Motorola, Inc. Transistor having a high K dielectric and short gate length and method therefor
US6562713B1 (en) * 2002-02-19 2003-05-13 International Business Machines Corporation Method of protecting semiconductor areas while exposing a gate
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer
US6777298B2 (en) * 2002-06-14 2004-08-17 International Business Machines Corporation Elevated source drain disposable spacer CMOS
US6657244B1 (en) * 2002-06-28 2003-12-02 International Business Machines Corporation Structure and method to reduce silicon substrate consumption and improve gate sheet resistance during silicide formation
US6803315B2 (en) * 2002-08-05 2004-10-12 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
US6686637B1 (en) * 2002-11-21 2004-02-03 International Business Machines Corporation Gate structure with independently tailored vertical doping profile
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US6967137B2 (en) * 2003-07-07 2005-11-22 International Business Machines Corporation Forming collar structures in deep trench capacitors with thermally stable filler material
US6812105B1 (en) * 2003-07-16 2004-11-02 International Business Machines Corporation Ultra-thin channel device with raised source and drain and solid source extension doping
US6838334B1 (en) * 2003-07-30 2005-01-04 International Business Machines Corporation Method of fabricating a buried collar
US6914303B2 (en) * 2003-08-28 2005-07-05 International Business Machines Corporation Ultra thin channel MOSFET
US6890808B2 (en) * 2003-09-10 2005-05-10 International Business Machines Corporation Method and structure for improved MOSFETs using poly/silicide gate height control
US7205185B2 (en) * 2003-09-15 2007-04-17 International Busniess Machines Corporation Self-aligned planar double-gate process by self-aligned oxidation
US6869866B1 (en) * 2003-09-22 2005-03-22 International Business Machines Corporation Silicide proximity structures for CMOS device performance improvements
US7144767B2 (en) * 2003-09-23 2006-12-05 International Business Machines Corporation NFETs using gate induced stress modulation
US6933577B2 (en) * 2003-10-24 2005-08-23 International Business Machines Corporation High performance FET with laterally thin extension
US7026247B2 (en) * 2003-10-28 2006-04-11 International Business Machines Corporation Nanocircuit and self-correcting etching method for fabricating same
DE10351030B4 (de) * 2003-10-31 2008-05-29 Qimonda Ag Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
US7122849B2 (en) * 2003-11-14 2006-10-17 International Business Machines Corporation Stressed semiconductor device structures having granular semiconductor material
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
US7160771B2 (en) * 2003-11-28 2007-01-09 International Business Machines Corporation Forming gate oxides having multiple thicknesses
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181309A (ja) * 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH113990A (ja) * 1996-04-22 1999-01-06 Sony Corp 半導体装置およびその製造方法
JP2002537650A (ja) * 1999-02-16 2002-11-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランジスタ・ゲート絶縁部を有する半導体装置
JP2001102573A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2003023155A (ja) * 2001-05-04 2003-01-24 Internatl Business Mach Corp <Ibm> Ｍｏｓｆｅｔおよびその製造方法
JP2004079659A (ja) * 2002-08-13 2004-03-11 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2004207517A (ja) * 2002-12-25 2004-07-22 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
WO2005013374A1 (ja) * 2003-08-05 2005-02-10 Fujitsu Limited 半導体装置および半導体装置の製造方法
JP2008502148A (ja) * 2004-06-04 2008-01-24 マイクロン テクノロジー， インク． ゲート型電界効果デバイス及びその製法
JP2007019177A (ja) * 2005-07-06 2007-01-25 Toshiba Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023625A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 半導体装置およびその製造方法
JP2013516083A (ja) * 2009-12-30 2013-05-09 インテル コーポレイション 自己整合コンタクト
US10629483B2 (en) 2009-12-30 2020-04-21 Intel Corporation Self-aligned contacts
US10930557B2 (en) 2009-12-30 2021-02-23 Intel Corporation Self-aligned contacts
US11600524B2 (en) 2009-12-30 2023-03-07 Intel Corporation Self-aligned contacts
US11887891B2 (en) 2009-12-30 2024-01-30 Intel Corporation Self-aligned contacts
WO2014199481A1 (ja) * 2013-06-13 2014-12-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する半導体装置とその製造方法
US9318605B2 (en) 2013-06-13 2016-04-19 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device with an SGT and method for manufacturing the same
JP5973665B2 (ja) * 2013-06-13 2016-08-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置とその製造方法
US9461165B2 (en) 2013-06-13 2016-10-04 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device with an SGT and method for manufacturing the same

Also Published As

Publication number Publication date
EP1927128A4 (en) 2009-01-28
WO2007038237A2 (en) 2007-04-05
CN101268543A (zh) 2008-09-17
KR20080058341A (ko) 2008-06-25
EP1927128A2 (en) 2008-06-04
WO2007038237A3 (en) 2007-07-26
TW200713456A (en) 2007-04-01
US20070063277A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP2009509359A (ja) ミラー容量低下及び駆動電流改善のための単一ゲート上の複数の低及び高ｋゲート酸化物
USRE45944E1 (en) Structure for a multiple-gate FET device and a method for its fabrication
US7915167B2 (en) Fabrication of channel wraparound gate structure for field-effect transistor
TWI498950B (zh) 半導體裝置及其製造方法
JP4425130B2 (ja) フィン型電界効果トランジスタの製造方法
US6894357B2 (en) Gate stack for high performance sub-micron CMOS devices
US7329913B2 (en) Nonplanar transistors with metal gate electrodes
US7820530B2 (en) Efficient body contact field effect transistor with reduced body resistance
US8617956B2 (en) Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
US9018739B2 (en) Semiconductor device and method of fabricating the same
US20040135212A1 (en) Damascene method for improved mos transistor
US8901616B2 (en) Gate stack including a high-K gate dielectric that is optimized for low voltage applications
US20060170053A1 (en) Accumulation mode multiple gate transistor
US7674714B2 (en) Method of fabricating semiconductor devices having a gate silicide
US7981784B2 (en) Methods of manufacturing a semiconductor device
US20090286387A1 (en) Modulation of Tantalum-Based Electrode Workfunction
US20060199343A1 (en) Method of forming MOS transistor having fully silicided metal gate electrode
US20150340464A1 (en) Semiconductor device and manufacturing method thereof
US8629028B2 (en) Metal oxide semiconductor field effect transistor (MOSFET) gate termination
KR102584048B1 (ko) 불균일한 게이트 프로파일을 갖는 반도체 디바이스 구조물
WO2014131240A1 (zh) 半导体器件的制造方法
Hall et al. Spacer T-gate structure for CoSi 2 extendibility
JP2007324390A (ja) 半導体装置及びその製造方法
CN103811321A (zh) 半导体器件及其制造方法
KR20050081587A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219