JP2009508339A - チップモジュール及びその形成方法 - Google Patents

チップモジュール及びその形成方法 Download PDF

Info

Publication number
JP2009508339A
JP2009508339A JP2008530315A JP2008530315A JP2009508339A JP 2009508339 A JP2009508339 A JP 2009508339A JP 2008530315 A JP2008530315 A JP 2008530315A JP 2008530315 A JP2008530315 A JP 2008530315A JP 2009508339 A JP2009508339 A JP 2009508339A
Authority
JP
Japan
Prior art keywords
chip
cover layer
substrate
unit
chip unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008530315A
Other languages
English (en)
Other versions
JP2009508339A5 (ja
JP5383194B2 (ja
Inventor
リッツラー，マンフレッド
Original Assignee
スマートラック アイピー ビー．ヴィー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スマートラック アイピー ビー．ヴィー． filed Critical スマートラック アイピー ビー．ヴィー．
Publication of JP2009508339A publication Critical patent/JP2009508339A/ja
Publication of JP2009508339A5 publication Critical patent/JP2009508339A5/ja
Application granted granted Critical
Publication of JP5383194B2 publication Critical patent/JP5383194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】
【解決手段】基板（１３）上に内側接点および外側接点（１７，１８）を備えるチップキャリア（１１）を有する非接触スマートカードを形成するためのチップモジュール（１０）であって、内側接点（１７）がチップキャリア上に配置されるチップユニット（１２）のパッドに対して接触接続され、外側接点（１８）がアンテナに対する接触接続に役立つチップモジュールにおいて、チップユニット（１２）が基板（１３）と繊維強化カバー層（２３）との間にサンドイッチ状で収容され、それにより、カバー層が、チップユニット（１２）の少なくとも２つの対向する側縁に隣接して基板（１３）に接続されるチップモジュール、および、チップモジュールを形成するための方法。
【選択図】図１

Description

本発明は、基板上に内側接点および外側接点を備えるチップキャリアを有する非接触チップカードを形成するためのチップモジュールであって、内側接点がチップキャリア上に配置されるチップユニットの端子領域に結合され、外側接点がアンテナに結合されるのに役立つチップモジュールに関する。また、本発明は、そのようなチップモジュールを形成するための方法に関する。
チップカードのカード本体内に実装されるチップモジュールは、カードが使用されるときに晒される頻繁に生じる曲げ荷重に起因して、特に高い応力に晒される。これは、非接触チップカードを形成するために使用されるチップモジュールにはなおさら当てはまる。それは、この種のチップモジュールが、チップモジュールの補強全体に寄与する外部端子領域配置を特徴としていないからである。チップおよびチップとチップモジュールのチップキャリアとの間の結合を機械的な曲げ荷重から十分に保護するチップモジュールの十分な補強を更に実現するために、例えば、チップを覆い隠すシール複合物をチップまたはチップモジュールに設けることが知られている。しかしながら、このシール複合物は、チップを効果的に保護するために十分な質量を有している必要があるため、そのようなシール複合物の適用は、一般に、チップモジュール厚のかなりの増大に結び付き、それにより、チップカードのカード本体の構造に応じてカード製造に問題をもたらす可能性がある。
その結果、本発明は、その剛性が実質的に高められるとともに、保護されていないチップモジュール、すなわち、更なる補強デバイスを伴わないチップモジュールの厚さよりもほんの僅かに大きい厚さを有するチップモジュールおよびチップモジュールを形成するための方法を提案するという目的に基づいている。
この目的は、請求項１の特徴を有するチップモジュールと、請求項８の特徴を有するチップモジュールを形成するための方法とによってそれぞれ達成される。
非接触チップカードを形成するための本発明のチップモジュールは、基板上に内側接点および外側接点を備えるチップキャリアを特徴としており、内側接点はチップキャリア上に配置されるチップユニットの端子領域に結合され、外側接点はアンテナに結合されるのに役立つ。本発明のチップモジュールにおいて、チップユニットは、基板と繊維強化カバー層との間にサンドイッチ状で収容され、それにより、カバー層は、チップ表面に接続されるとともに、チップユニットの少なくとも２つの対向する側縁に隣接して基板に接続される。
したがって、本発明のチップモジュールにおいて、カバー層は、チップユニットの対向する側縁に隣接して配置される基板領域とチップ表面との間で非積極的な接続をもたらす。その結果、カバー層は、チップユニットの対向する側縁に隣接して配置される基板領域間に補強ブリッジを形成する。この場合、カバー層の繊維強化は、非積極的な接続のために必要な引張応力の伝達を確保する。
チップモジュールの１つの有利な実施形態によれば、カバー層は、チップユニットの外周に沿って基板に接続される。これにより、引張応力の一軸伝達が可能になるだけでなく、引張応力の二軸伝達も可能になり、それにより、カバー層は、カード本体の縦方向の曲げ及び横方向の曲げによって引き起こされる引張応力を吸収することができる。
カバー層が更にチップ表面に接続される場合、カバー層は、チップユニットの側縁に隣接して配置される基板領域とチップ表面との間で更なる補強をもたらす。
カバー層と基板領域との間の接続、または、カバー層とチップ表面との間の接続は、直接的に行なうことができ、あるいは、中間に介在して配置される更なる材料を用いて行なうことができ、前記更なる材料は、それらの機能に応じて、カバー層または基板の材料から成っていても良く或いは異なる材料から成っていても良い。例えば、カバー層と基板領域との間に補強外周リングまたは衝撃吸収外周リングが配置されても良い。例えば、カバー層とチップ表面との間及び／又はチップ表面と基板との間でＵＶ放射線またはＩＲ放射線または衝撃を吸収する表面層を配置することもできる。
機械的な応力からのチップユニットの更なる保護は、チップユニットとカバー層及び／又は基板との間の接続が特定の相対的な移動性を有する場合、すなわち、この接続が「浮動」態様で、例えば弾性接着接続の形態で得られる場合に実現できる。
チップモジュールの１つの特に有利な実施形態において、チップユニットは、基板とカバー層との間の積層接続体内に収容される。基板とカバー層との間の積層接続体の実現により、基板とカバー層との間およびカバー層とチップ表面との間で特に強固で大きい表面の接続を得ることができる。
カバー層がエポキシ樹脂を主成分として形成される場合には、圧縮応力および引張応力を吸収する補強デバイスを実現できる。
カバー層に加えて、全ての側でチップユニットを覆い隠し且つ特に硬質な態様で実現されるチップキャリアを特徴とする封入体を有するチップモジュールは、カバー層および基板がエポキシ樹脂を主成分として形成される場合に実現することができ、この場合、基板には繊維強化層が設けられても良い。
カバー層の使用に起因して特定に平坦な構造を有する補強デバイスと共に特に平坦な構造のチップモジュールは、端子領域を有するチップユニットがチップキャリアの内側接点に結合される場合、すなわち、いわゆるフリップチップ方法にしたがってチップキャリアに接続される場合に実現することができる。
チップモジュール厚の更なる減少は、チップユニットがその標準的な厚さに比べて減少した厚さを有する場合に達成することができる。
基板上に内側接点および外側接点を備えるチップキャリアと内側接点に結合されるチップユニットとを有するチップモジュールを形成するための本発明の方法によれば、第１のプロセスステップにおいて、チップユニットの端子領域がチップキャリアの内側接点に結合される。続いて、繊維強化カバー層がチップユニット上に加えられ、それにより、チップユニットが基板と繊維強化カバー層との間にサンドイッチ状で配置される。その後、カバー層（２３）は、チップユニットの少なくとも２つの対向する側縁に隣接して基板に接続される。
また、カバー層は、チップ表面に接続することもできる。これは、カバー層と基板との間の接続がなされる同じプロセスステップにおいて行なうことができる。
前述したように、カバー層と基板との間の接続が積層プロセスによってなされれば特に有利である。また、特に、チップ表面とカバー層との間の積極的な接続を積層プロセスによって行なうこともできる。しかしながら、他の実施形態によれば、必要に応じて、チップユニットの熱応力を減少させるためにカバー層とチップ表面との間の接続を接着接続形態で実現することもできる。
カバー層と基板との間の連続的な接続が積層プロセス中にチップユニットの外周に沿ってなされれば特に有利である。すなわち、これは、それによって、基板上のチップユニットをシールするチップユニットの封入がもたらされるからである。
チップ封入体の形状を規定する金型によって積層プロセスが行なわれれば特に有益である。これは、それによって、カード本体内におけるチップモジュールのそれぞれの取り付け状況または集積状況にチップ封入体を適合させることができるからである。
チップユニットの特に平坦な構造は、チップキャリアの接点に面するチップユニットの端子領域がチップキャリアの接点に結合されるようにチップキャリアの内側接点に対するチップユニットの端子領域の結合が行なわれる場合に実現できる。
基板上のチップユニットの前述したフリップチップ結合を用いて達成されるチップモジュールの小さい厚さは、チップユニットをチップキャリアに結合した後、カバー層をチップユニット上に適用する前に、チップユニット厚が研磨材処理方法によって減少されれば、更に減少させることができる。
以下、図面を参照して、本発明の１つの好ましい実施形態について更に詳しく説明する。
図１は、チップキャリア１１上に配置されたチップユニット１２を有するチップモジュール１０を示している。この場合、チップキャリア１１は、関連の専門用語に従って「ＦＲ４−基板」とも称されるエポキシ樹脂基板１３を特徴としている。図２および図３と併せて図１は、チップユニット１２に面する基板１３の上面１４に２つの端子リード１５，１６を備える端子領域配列が設けられていることを更に示している。端子リード１５，１６はそれぞれ、内側接点端部１７および外側接点端部１８を特徴としている。内側接点端部１７は、この場合にはバンプ１９，２０の形態を成して実現されるチップユニット１２の端子領域に結合される。
バンプ１９，２０が設けられているチップユニット１２の前面２１の反対側に位置するチップユニット１２の後面２２には、カバー層２３が位置されている。この場合、前記カバー層は、チップユニット１２の外形に密着するとともに、積層接続体３５によりチップユニット１２の外周２４に沿って基板１３の上面１４に接続されている。カバー層２３は、チップユニット１２の封入形態におけるその構造およびチップユニット１２の外周２４に沿う基板１３との積層接続体３５に起因して、チップユニット１２を収容してチップモジュール１０の全体の剛性を高める補強デバイスを形成する。
図３によれば、図３だけに示されたアンテナの接点端部２６，２７に結合されるのに役立つ端子リード１５，１６の外側接点端部１８だけが、チップユニット１２を基板１３に対してシールする封入体２５から側方へ突出している。
以下、図４から図７を参照して、図１から図３に示されるチップモジュール１０を形成する方法について説明する。
図４によれば、方法は、図１から図３に示される複数のチップキャリア１１を相互接続配列で備えるチップキャリア複合体２８に基づいて行なうことができる。チップキャリア複合体２８は、接続ウェブ２９によって形成される分離点で、個々のチップキャリア１１へと分離することができる。図４および図５の組み合わせは、図示の処理ステージでは、チップユニット１２が、それらのバンプ１９，２０によって、基板１３の上面１４上に配置される端子リード１５，１６の内側接点端部１７に対して既に結合されていることを明確に示している。カバー層２３は、チップユニット１２の後面２２上に位置されているとともに、この場合には、軽量構造を製造するために幅広く使用される半製品を表わす繊維強化エポキシ材料--ガラス繊維マットまたはガラス繊維プリプレグとしばしば称される--から成っている。
この場合、カバー層２３中に含まれるエポキシ樹脂材料は、良く知られるように、積層可能で且つ引張応力の伝達を可能にするエポキシ樹脂塊中に埋め込まれるガラス繊維のための熱硬化性支持マトリクスを形成する。しかしながら、原理的には、カバー層２３に匹敵する特徴を有する他の複合繊維材料を利用することもできる。
カバー層２３がチップユニット１２の後面２２上に配置された後、チップキャリア複合体２８とカバー層２３とを備える図５に示される層状配列が下側積層プレート３０と上側積層プレート３１との間に配置される積層プロセスが行なわれる。積層プレート３１は、その配列がチップユニット１２の配列に対応する複数の成形用キャビティ３２を有する金型の形態を成して実現される。この場合、前記キャビティは、図６に示されるように積層プレート３０，３１が一緒に押圧されるときにカバー層２３がチップユニット１２の後面に密着すると同時にカバー層２３がチップユニット１２の外周領域２４でチップキャリア複合体２８の基板１３に対して押し付けられるように寸法付けられて成形される。図６に示される構造において、少なくとも積層プレート３１は、図７に示される寸法的に安定した積層接続体３５がチップユニット１２の外周領域２４でカバー層２３とチップキャリア複合体２８の基板１３との間に形成されるような温度に晒される。チップユニット１２に対するカバー層２３の接続は、チップユニットの後面２２および外面３３の領域でカバー層が確実にチップユニット１２を収容するように行なわれる。
図７に示される構造に基づいて、図１から図３に示されるチップモジュール１０の製造における唯一の残りのステップは、打ち抜きプロセスまたはカッティングプロセスによるチップモジュールの分離である。この場合、図７に示される分離点３４で接続ウェブ２９が切断される。
チップモジュールの側面側における断面図である。 図１に示したチップモジュールを、図１の矢印ＩＩの側面側から見た図である。 図１に示したチップモジュールの平面図である。 結合されたチップユニットを有し、相互接続された複数のチップキャリアから成るチップキャリア複合体の平面図である。 チップユニットの上側に配置されたカバー層を有する、図４に示したチップキャリア複合体の側面図である。 チップユニットの上側に配置されたカバー層を有する、積層プロセス中における図５に示したチップキャリア複合体を示す図である。 個々のチップモジュールに分離する前に、積層プロセスによって形成されたチップモジュール複合体を示す図である。

Claims (17)

  1. 基板上に複数の内側接点および複数の外側接点を備えるチップキャリアを有する非接触チップカードを形成するためのチップモジュールであって、複数の前記内側接点が、チップキャリア上に配置されるチップユニットの複数の端子領域に結合され、そして、複数の前記外側接点が、アンテナに結合されるのに役立つところのチップモジュールにおいて、
    前記チップユニット（１２）が、前記基板（１３）と繊維強化カバー層（２３）との間にサンドイッチ状で収容され、それにより、前記カバー層が、チップユニット（１２）の少なくとも２つの対向する側縁に隣接して、前記基板（１３）に接続されることを特徴とするチップモジュール。
  2. 前記カバー層（２３）が、前記チップユニット（１２）の外周（２４）に沿って、前記基板（１３）に接続されることを特徴とする、請求項１に記載のチップモジュール。
  3. 前記カバー層（２３）が、チップ表面（２２，３３）に接続されることを特徴とする、請求項１または２に記載のチップモジュール。
  4. 前記チップユニット（１２）が、特定の相対移動度を伴って、前記基板（１３）または前記カバー層（２３）に接続されることを特徴とする、請求項１ないし３のいずれか１項に記載のチップモジュール。
  5. 前記チップユニット（１２）が、前記基板（１３）と前記カバー層（２３）との間の積層接続体（３５）内に収容されることを特徴とする、請求項１ないし４のいずれか１項に記載のチップモジュール。
  6. 前記カバー層（２３）が、エポキシ樹脂を主成分として形成されることを特徴とする、請求項５に記載のチップモジュール。
  7. 前記カバー層（２３）および前記基板（１３）が、エポキシ樹脂を主成分として形成されることを特徴とする、請求項５に記載のチップモジュール。
  8. 端子領域（１９，２０）を有する前記チップユニット（１２）が、チップキャリア（１１）の内側接点（１７）に結合されることを特徴とする、請求項１ないし７のいずれか１項に記載のチップモジュール。
  9. 前記チップユニット（１２）が減少された厚さを有していることを特徴とする、請求項８に記載のチップモジュール。
  10. 基板上に複数の内側接点および複数の外側接点を備えるチップキャリアと、前記内側接点に結合されるチップユニットとを有するチップモジュールを製造するための方法であって、
    第１のプロセスステップにおいて、前記チップユニット（１２）の端子領域（１９，２０）を前記チップキャリア（１１）の内側接点（１７）に結合し、
    次いで、繊維強化カバー層（２３）を前記チップユニット（１２）上に設けて、前記チップユニット（１２）を、前記基板（１３）と繊維強化カバー層（２３）との間にサンドイッチ状で配置し、
    次いで、前記カバー層（２３）を、前記チップユニット（１２）の少なくとも２つの対向する側縁に隣接して、前記基板（１３）に接続する
    ことを特徴とする方法。
  11. 前記カバー層（２３）を、更に、チップ表面（２２，３３）に接続することを特徴とする、請求項１０に記載の方法。
  12. カバー層（２３）と基板（１３）との間の接続体を、積層プロセスによって形成することを特徴とする、請求項１０または１１に記載の方法。
  13. 前記カバー層（２３）と前記チップ表面（２２，３３）との間の接続体、および、前記カバー層（２３）と前記基板（１３）との間の接続体を、積層プロセスによって形成することを特徴とする、請求項１０ないし１２のいずれか１項に記載の方法。
  14. 前記カバー層（２３）と前記基板（１３）との間の連続する接続体を、積層プロセス中に、前記チップユニット（１２）の外周（２４）に沿って形成することを特徴とする、請求項１２または１３に記載の方法。
  15. 前記積層プロセスを、所定の形状を有するチップ封入体（２５）を形成するために金型（３１）によって行なうことを特徴とする、請求項１２ないし１４のいずれか１項に記載の方法。
  16. 前記チップユニット（１２）の端子領域（１９，２０）の、前記チップキャリア（１１）の内側接点（１７）への結合を、前記チップキャリア（１１）の接点に面する端子領域（１９，２０）を有するチップキャリア（１１）の接点に、前記チップユニット（１２）を結合するように行なうことを特徴とする、請求項１０ないし１５のいずれか１項に記載の方法。
  17. 前記チップユニット（１２）を前記チップキャリア（１１）に結合した後、前記カバー層（２３）をチップユニット（１２）上に設ける前に、前記チップユニット（１２）の厚さを、研磨材処理方法によって減少することを特徴とする請求項１６に記載の方法。
JP2008530315A 2005-09-15 2006-08-28 チップモジュール及びその形成方法 Active JP5383194B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005044216A DE102005044216A1 (de) 2005-09-15 2005-09-15 Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE102005044216.1 2005-09-15
PCT/DE2006/001494 WO2007031050A1 (de) 2005-09-15 2006-08-28 Chipmodul sowie verfahren zur herstellung eines chipmoduls

Publications (3)

Publication Number Publication Date
JP2009508339A true JP2009508339A (ja) 2009-02-26
JP2009508339A5 JP2009508339A5 (ja) 2009-04-23
JP5383194B2 JP5383194B2 (ja) 2014-01-08

Family

ID=37621979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008530315A Active JP5383194B2 (ja) 2005-09-15 2006-08-28 チップモジュール及びその形成方法

Country Status (6)

Country Link
US (1) US20080259583A1 (ja)
EP (1) EP1924960B1 (ja)
JP (1) JP5383194B2 (ja)
KR (1) KR100998686B1 (ja)
DE (1) DE102005044216A1 (ja)
WO (1) WO2007031050A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
DE102018209818A1 (de) * 2018-06-18 2019-12-19 Bundesdruckerei Gmbh Verfahren zum Herstellen eines Wert- oder Sicherheitsdokumentenrohlings mit einer elektronischen Schaltung, ein Wert- oder Sicherheitsdokumentenrohling und ein Sicherheits- und Wertdokument

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPH10125825A (ja) * 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
JP2002373323A (ja) * 2001-06-18 2002-12-26 Dainippon Printing Co Ltd 非接触ｉｃチップ付きカード一体型フォーム
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130213A1 (de) * 1981-07-30 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer tragbaren karte zur informationsverarbeitung
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
DE19500925C2 (de) * 1995-01-16 1999-04-08 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer kontaktlosen Chipkarte
DE19614914A1 (de) * 1996-04-16 1997-10-23 Telesensomatic Gmbh Transponderanordnung und Verfahren zur Herstellung einer solchen Transponderanordnung
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
FR2793069B1 (fr) * 1999-04-28 2003-02-14 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
US6507097B1 (en) * 2001-11-29 2003-01-14 Clarisay, Inc. Hermetic package for pyroelectric-sensitive electronic device and method of manufacturing the same
AU2003263433A1 (en) * 2002-09-17 2004-04-08 Axalto Sa Method of manufacturing a wafer assembly
US7132756B2 (en) * 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
JP3913700B2 (ja) * 2003-04-08 2007-05-09 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) * 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
DE10342295B4 (de) * 2003-09-12 2012-02-02 Infineon Technologies Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPH10125825A (ja) * 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
JP2002373323A (ja) * 2001-06-18 2002-12-26 Dainippon Printing Co Ltd 非接触ｉｃチップ付きカード一体型フォーム
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2004158537A (ja) * 2002-11-05 2004-06-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5383194B2 (ja) 2014-01-08
DE102005044216A1 (de) 2007-03-29
KR100998686B1 (ko) 2010-12-07
US20080259583A1 (en) 2008-10-23
EP1924960B1 (de) 2012-08-15
WO2007031050A1 (de) 2007-03-22
EP1924960A1 (de) 2008-05-28
KR20080048066A (ko) 2008-05-30

Similar Documents

Publication Publication Date Title
US7964954B2 (en) Integrated circuit having a semiconductor sensor device with embedded column-like spacers
US6657290B2 (en) Semiconductor device having insulation layer and adhesion layer between chip lamination
US7679175B2 (en) Semiconductor device including substrate and upper plate having reduced warpage
JP4750523B2 (ja) 半導体装置の製造方法
US10593861B2 (en) Electronic component having a reinforced hollowed structure
KR20050033860A (ko) 전자 장치 및 고무 제품 및 그들의 제조 방법
WO2010106599A1 (ja) 回路モジュール及び電子機器
FR2910701A1 (fr) Module de puce et son procede de production
KR20150022990A (ko) 반도체 장치의 제조 방법
US20070182029A1 (en) Semiconductor component and method for producing semiconductor components
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
KR20140141474A (ko) 반도체 장치
CN109545742B (zh) 半导体装置的制造方法及半导体装置
JP2013522738A (ja) チップカードのための積層構造およびその製造方法
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
JP5383194B2 (ja) チップモジュール及びその形成方法
CN101276793A (zh) 半导体装置、散热片、半导体芯片、内插式基板和玻璃板
JP2001319211A (ja) Ｉｃカードおよびその製造方法
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
CN101483168B (zh) 基于金属框架的模塑方式sim卡封装结构及其封装方法
WO2014027476A1 (ja) 半導体デバイス
US8105877B2 (en) Method of fabricating a stacked type chip package structure
JP2009508339A5 (ja)
JPH09263082A (ja) Ｉｃモジュールの製造方法、ｉｃカードの製造方法及びｉｃモジュール
JP5340983B2 (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110815

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121130

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Ref document number: 5383194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250