CN101276793A - 半导体装置、散热片、半导体芯片、内插式基板和玻璃板 - Google Patents

半导体装置、散热片、半导体芯片、内插式基板和玻璃板 Download PDF

Info

Publication number
CN101276793A
CN101276793A CNA2008100866901A CN200810086690A CN101276793A CN 101276793 A CN101276793 A CN 101276793A CN A2008100866901 A CNA2008100866901 A CN A2008100866901A CN 200810086690 A CN200810086690 A CN 200810086690A CN 101276793 A CN101276793 A CN 101276793A
Authority
CN
China
Prior art keywords
semiconductor device
stress
mentioned
topmost
laminated construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100866901A
Other languages
English (en)
Inventor
矢野祐司
福井靖树
宫田浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101276793A publication Critical patent/CN101276793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供一种半导体装置，包括具有半导体芯片的叠层结构，上述叠层结构的一部分被树脂密封；上述叠层结构的最上部具有应力减轻部，该应力减轻部形成为具有平坦顶面的凸部，用于减轻在进行树脂密封时的应力；在上述最上部的外缘区域中，上述应力减轻部形成为环状并与密封树脂接触；由此，能够提高其最上部构件露出的半导体装置的成品率。

Description

半导体装置、散热片、半导体芯片、内插式基板和玻璃板
技术领域
本发明涉及一种树脂密封的半导体装置，尤其涉及一种通过转移成型法(Transfer Molding)实施树脂密封的半导体装置。
背景技术
近年来，随着电子设备的小型化和高性能化，对半导体装置的小型化和高密度化的要求也不断提高。在实现半导体装置的小型化和高密度化的情况下，由于在半导体装置的动作时，半导体芯片将产生大量的热量，所以，要使经小型化和高密度化后的半导体装置具有稳定的动作，则要求提高其散热性。
现有技术的半导体装置可以举出例如，日本国专利申请公开特开2004-172157号公报(公开日：2004年6月17日，以下称为“专利文献1”)所揭示的以高密度化为目的的半导体封装等。在专利文献1所揭示的半导体封装中，利用粘合剂，将具有外部连接端子的中继用配线基板贴装在半导体芯片上。另外，专利文献1所揭示的半导体封装被树脂密封，并使得上述中继用配线基板顶面的外部连接端子从密封树脂露出。
以下利用图9说明外部连接端子的顶面从密封树脂露出的现有半导体装置的结构。
如图9所示，在基板103上通过粘合层117搭载有半导体芯片101，半导体芯片101通过引线113连接基板103。另外，在基板103的底面上设有外部连接端子119，外部连接端子119通过形成于基板103上的配线和引线113，与半导体芯片101电连接。
在半导体芯片101上形成有配线图形111，通过配线图形111，半导体芯片101与引线113连接，半导体芯片101与外部连接。配线图形111除了要与外部连接的部分以外都被阻焊剂层109覆盖。另外，在使多个外部连接端子115露出的情况下，利用密封树脂105对通过引线113进行连接的连接部周围进行密封，该连接部是配线图形111连接在基板103上形成的配线的连接部。
根据上述结构，由于能够层叠多个半导体装置，所以能够实现半导体装置的小型化和高密度化。
现有技术的半导体装置可以举出例如，日本国专利申请公开特开2004-207307号公报(公开日：2004年7月22日，以下称为“专利文献2”)、日本国专利申请公开特开平2-181956号公报(公开日：1990年7月6日，以下称为“专利文献3”)和日本国专利申请公开特开平5-63113号公报(公开日：1993年3月12日，以下称为“专利文献4”)所揭示的以提高散热性为目的的半导体封装等。专利文献2～4所述的任意一个半导体装置都是在使散热片的顶面露出的状态下实施密封的半导体装置，其中，散热片通过粘合层被搭载于半导体芯片上。
以下，根据图10对专利文献4所揭示的半导体装置的结构进行说明，该半导体装置具有其散热片顶面从密封树脂露出的结构。
如图10所示，半导体芯片101通过粘合层117搭载于晶圆模垫(diepad)121上，并且通过引线113连接内引线123和外引线125。
在半导体芯片101上，介于粘合层117设置有散热片107。散热片107的内面中央具有突起面，该突起面通过粘合层117与半导体芯片101连接。
上述结构通过密封树脂105进行密封，而晶圆模垫121的与半导体芯片101的粘合面的相反一面、以及散热片107的与半导体芯片101的粘合面的相反一面则从密封树脂105露出。
根据上述结构，由于图10所述的半导体装置能够提高散热片的散热效率，所以能够提高半导体装置内部的半导体芯片的散热性。
但在如图9和图10所代表的其顶面露出的半导体装置的制造过程中，会产生以下问题。
即，在利用转移成型法进行树脂密封时，利用模具抵压从密封树脂露出的最上部(阻焊剂层109或者散热片107)。
在此，当利用模具抵压最上部的顶面的力较小时，密封树脂105将渗入最上部的顶面。在图9所示的半导体装置的外部连接端子115上一旦被密封树脂105渗入，在层叠其它半导体装置时，将造成接触不良。另外，在图10所示的半导体装置中，当树脂105渗入至散热片107顶面时，使得散热片107的露出面积减少，从而导致散热效率降低。
另一方面，如果利用模具抵压最上部的顶面的力过大时，由于将对模具内部的整个叠层结构施加过大的力，将导致包括半导体芯片101在内的各构件的形变或破损。
树脂是否渗入散热片107的最上部，是由模具向最上部所施加的压强(单位面积上的力)的大小来决定的。如果上述压强大于等于预定压强，密封树脂将不会渗入至最上部的顶面。
在进行树脂密封时，施加于模具内部的整个叠层结构上的压力大小，是将上述压强乘以最上部的顶面与模具相接触的面积得到的。即，最上部的顶面与模具相接触的面积越大，施加于整个叠层结构上的力也就越大。最上部的顶面与模具相接触的面积越小，施加于整个叠层结构上的力也就越小。
在图9或图10所示的半导体装置中，若减小最上部的面积，阻焊剂层109(外部连接端子115)或者散热片107的露出面积也将减小，所以将会造成对要连接的其它半导体装置的大小进行限制或者造成散热效率的降低，并影响最上部构件的功能。换言之，在进行树脂密封时，为了减小对整个叠层结构所施加的压力而减小最上部的面积时，将阻碍半导体装置的功能提高(例如，通过多层结构化所实现的高性能化或者散热性的提高)，而且并不是现实的方法。
另外，专利文献1所述的半导体装置在利用转移成型法进行树脂密封时，从密封树脂露出的最上部的整个顶面与模具直接接触。因此，为了不使密封树脂渗入至上述最上部的顶面，在进行树脂密封时，模具需对整个叠层结构施加非常强的压力。在此，由于中继用配线基板上形成有外部连接端子，从密封树脂露出的露出面(与模具的接触面)具有凹凸部分，但并不能充分减小模具对半导体芯片所施加的压力。因此，无法避免在进行树脂密封时所发生的半导体芯片的断裂。
另外，专利文献2～4所述的半导体装置在利用转移成型法进行树脂密封时，从密封树脂露出的最上部也与模具直接接触。因此，在进行树脂密封时，为了不使密封树脂渗入至上述最上部的顶面，模具需对包含了最上部的叠层结构施加非常强的压力。并且，为了提高散热性，在散热片的顶面形成有凹凸部分，但对减少顶面与模具的接触面积并不充分有效。因此，无法避免在进行树脂密封时所发生的半导体芯片的断裂。
在此，在进行树脂密封时，为了减小模具对整个叠层结构所施加的压力而使得模具抵压叠层结构的压力减小的情况下，将会导致最上部的顶面和模具内部的紧密度降低。当最上部的顶面和模具内部的紧密度降低时，在最上部的顶面将有树脂渗入。
即，为了抑制半导体芯片的断裂，在进行树脂密封时所采用的降低模具压力的方法，将会产生以下问题，即，如果最上部的构件为散热片时则散热性降低，如果最上部的构件为专利文献1或图9所示的结构则无法与外部连接。
如上所述，通过利用现有的转移成型法进行半导体装置的树脂密封时，虽能够使最上部的顶面露出，但该方法并没有考虑在进行树脂密封时所发生的半导体芯片的破损(断裂)的可能性，无法实现高成品率。
本发明是鉴于上述问题进行开发的，本发明的目的在于提高其最上部构件露出的半导体装置的成品率。
发明内容
为了解决上述课题，本发明的半导体装置包括具有半导体芯片的叠层结构，该叠层结构的一部分被树脂密封，本发明的半导体装置的特征在于：在上述叠层结构的最上部具有用于减轻在进行树脂密封时所产生的应力的应力减轻部，上述该应力减轻部形成为具有平坦顶面的凸部；在上述叠层结构的最上部的外缘区域，上述应力减轻部形成环状并且与密封树脂接触。
在利用转移成型法对半导体装置进行树脂密封时，树脂是否渗入最上部的顶面取决于模具抵压最上部顶面的压强(单位面积上的力)。如果上述压强大于等于预定压强，密封树脂将不会渗入至最上部的顶面。
在进行树脂密封时，施加在模具内部的整个叠层结构上的压力大小，是将上述压强乘以最上部的顶面与模具相接触的面积而得到的。即，最上部的顶面与模具相接触的面积越大，施加于整个叠层结构上的力也就越大。换言之，最上部的顶面与模具相接触的面积越小，施加于整个叠层结构上的力也就越小。
在上述结构中，应力减轻部在叠层结构的最上部的外缘区域上形成为环状。在此，“最上部的外缘区域”是指，在最上部的顶面中的、外缘和该外缘的略微内侧呈带状的区域。
由此，在进行树脂密封时，应力减轻部与模具接触，应力减轻部的面积远小于叠层结构的最上部的面积。
由于叠层结构和模具之间的接触面积非常小，所以即使利用模具抵压最上部的顶面，使得对最上部的顶面施加的压强略大于预定压强，也能够大幅度减小施加在整个叠层结构上的力。
因此，能够防止在半导体装置的制造工序(树脂密封工序)中叠层结构的破损，特别是能够防止由于对叠层结构施加较强的力而产生的叠层结构的破损(例如，半导体芯片的断裂)。
另外，应力减轻部在层叠结构的最上部的外缘区域上形成为环状。在进行树脂密封时，模具对层叠结构整体所施加的力大幅度减小，但利用模具抵压环状应力减轻部的压强(应力减轻部的单位面积上的力)并没有减小。所以，能够抑制树脂渗入至层叠结构的最上部的、被应力减轻部所包围的部分。即，层叠结构的最上部的、被应力减轻部所包围的部分从密封树脂露出。
由于设置有应力减轻部，施加在整个叠层结构上的力大幅度地减小，所以即使模具抵压单位面积的应力减轻部的压强稍大，也不会导致叠层结构的破损。因此，能够提高模具内部和应力减轻部的紧密度，进一步抑制树脂渗入至被应力减轻部所包围的部分。即，能够使叠层结构的最上部的、被应力减轻部所包围的部分确实地从密封树脂露出。
由此，例如在利用散热片作为最上部的构件时，能够有效地对半导体装置驱动时所发出的热量进行散热。另外，例如在利用配线层或内插式基板作为最上部的构件时，能够在所制造的半导体装置上进一步层叠其他半导体装置，其中，该配线层具有外部连接端子。另外，例如在利用半导体芯片上形成的透明板作为最上部的构件时，能够制造其具有发光元件和/或受光元件的半导体装置。
如上所述，能够提高其最上部构件露出的半导体装置的成品率。
为了解决上述课题，本发明的散热片构成具有半导体芯片的叠层结构的最上部，对上述半导体芯片发出的热量进行散热，在上述散热片的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
若利用具有上述结构的散热片作为由树脂密封的半导体装置所构成的叠层结构的最上部，能够制造一种半导体装置，该半导体装置具有从叠层结构最上部的顶面露出的散热片。即，能够提供一种半导体装置，该半导体装置能够有效地对半导体装置驱动时半导体芯片所发出的热量进行散热。另外，能够提高具有高散热效率的半导体装置的成品率。
为了解决上述课题，本发明的半导体芯片构成叠层结构的最上部，在上述半导体芯片顶面的外缘区域中形成有环状的凸部，该凸部具有平坦的顶面。
若利用具有上述结构的半导体芯片作为由树脂密封的半导体装置所构成的叠层结构的最上部，能够制造一种半导体装置，该半导体装置具有从叠层结构最上部的顶面露出的半导体芯片。即，能够提供一种在半导体芯片上具有发光元件和/或受光元件的半导体装置。
例如，在上述半导体芯片上形成有发光元件和/或受光元件的情况下，能够提供一种作为装置内部的通信装置或显示装置的光源进行使用的半导体装置。另外，能够提高具有发光元件和/或受光元件的半导体装置的成品率。
为了解决上述课题，本发明的内插式基板构成具有半导体芯片的叠层结构的最上部，并且具有外部连接端子；在上述内插式基板的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
由此，能够制造一种具有上述结构的、其内插式基板从叠层结构的顶面露出的半导体装置。即，通过使其它半导体装置和所露出的上述外部连接端子进行连接，能够提供一种层叠了多个半导体装置的半导体装置。另外，能够提高层叠了多个半导体装置的半导体装置的成品率。
为了解决上述课题，本发明的透明板构成具有半导体芯片的叠层结构的最上部，在上述透明板的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
由此，能够制造一种具有上述结构所述透明板的半导体装置、该透明基板形成于半导体芯片的上方并且从密封树脂露出。例如，在上述半导体芯片上形成有发光元件和/或受光元件的情况下，能够提供一种作为装置内部的通信装置或显示装置的光源进行使用的半导体装置。另外，能够提高具有发光元件和/或受光元件的半导体装置的成品率。
为了解决上述课题，本发明的半导体装置包括具有半导体芯片的叠层结构，并且上述叠层结构被树脂密封，该半导体装置的制造方法的特征在于：在应力减轻部和上述模具内部空腔的顶面相接触的状态下进行树脂密封，其中，该应力减轻部在上述叠层结构的最上部的顶面形成为环状并接触上述树脂，而且上述应力减轻部具有平坦的顶面。
根据上述结构，由于应力减轻部的顶面的面积远小于最上部的顶面的面积，因此，能够大幅度减小在进行树脂密封时模具内部和叠层结构之间的接触面积。即，能够能够大幅度地降低在进行树脂密封时模具对叠层结构所施加的力。因此，能够起到与上述半导体装置同样的效果。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1(a)是表示实施方式1的半导体装置的结构的平面图。
图1(b)是表示图1(a)的A-A’向视图。
图1(c)是对制造图1(b)所示的半导体装置的树脂密封工序进行说明的剖面图。
图1(d)是说明在制造图1(b)所示的半导体装置的树脂密封工序中，发生问题时的剖面图。
图2(a)是表示实施方式2的半导体装置的结构的平面图。
图2(b)是表示图2(a)的C-C’向视图。
图2(c)是对制造图2(b)所示的半导体装置的树脂密封工序进行说明的剖面图。
图3(a)是表示实施方式3所示的半导体装置的结构的平面图。
图3(b)是表示图3(a)的D-D’向视图。
图3(c)是对制造图3(b)所示的半导体装置的树脂密封工序进行说明的剖面图。
图4(a)是表示实施方式4的半导体装置的结构的平面图。
图4(b)是表示图4(a)的E-E’向视图。
图5(a)是表示实施方式5的半导体装置的结构的剖面图。
图5(b)是对制造图5(a)所示的半导体装置的树脂密封工序进行说明的剖面图。
图6是表示图5所示的半导体装置的变形例的结构的剖面图。
图7是表示图5所示的半导体装置的其它变形例的结构的剖面图。
图8是表示图1所示的半导体装置的变形例的结构的剖面图。
图9是表示现有技术的半导体装置的结构的剖面图。
图10是表示与图9不同的现有技术的半导体装置的结构的剖面图。
具体实施方式
以下参照图1至图8说明本发明的实施方式。在以下说明中，对相同的构件和构成要素赋予相同的标号。其名称和功能也相同。因此，不对其进行重复说明。
在本说明书中，“外缘区域”是指，包含了某一形状的面的边缘和该边缘的稍微内侧的、呈带状的区域。例如，在上述某一形状是四边形的情况下，该“外缘区域”是指，包含了构成面的4条边和各边的稍微内侧的、呈带状的区域。外缘区域只要构成带状区域即可，无需具有一定的宽幅或者类似于上述形状。
另外，本说明书的“外缘侧区域”是指位于外缘区域的内侧，并且沿着外缘区域的呈带状的区域。即，外缘侧区域也只要是带状区域即可，无需具有一定的宽幅或者类似于上述形状。
(实施方式1)
以下参照图1说明本发明的一实施方式。图1(a)是表示本实施方式的半导体装置10的结构的平面图。图1(b)是表示图1(a)的A-A’向视图。图1(c)是对制造图1(b)所示的半导体装置的树脂密封工序进行说明的剖面图。
如图1(a)所示，本实施方式的半导体装置10的侧面通过密封树脂5进行密封。在半导体装置10的顶面上，散热片11从密封树脂5露出。在散热片11顶面的外缘区域上形成有环状的应力减轻部9，该应力减轻部9的剖面为凸形。
在此，散热片11的被环状应力减轻部9所包围的部分从密封树脂5露出。散热片11的从密封树脂5所露出的部分的热辐射效率较高。因此，散热片11能够有效地对半导体装置10驱动时半导体芯片3所放出的热量进行散热。
如图1(b)所示，半导体装置10包括：在其底面形成有外部连接端子13的基板1、通过引线17与基板1电连接的半导体芯片3、形成于半导体芯片3的上部的间隔片19和被层叠于间隔片19上部的散热片11。基板1、半导体芯片3、间隔片19和散热片11分别通过粘合层15互相粘接。由基板1、半导体芯片3、间隔片19和散热片11所构成的叠层结构的侧面通过密封树脂3进行密封。在散热片11的顶面的外缘区域中，形成有其顶面平坦且为环状的凸部，该凸部为应力减轻部9。
如图1(c)所示，当利用转移成型法进行树脂密封时，利用模具7抵压应力减轻部9的同时，通过树脂对叠层结构进行密封。
密封树脂5是否渗入至散热片11的顶面取决于模具顶面7a抵压最上部的顶面(此处为应力减轻部9的顶面)的压强(单位面积上的力)。如果上述压强的大小为一定值以上，密封树脂将不会渗入最上部的顶面。
在进行树脂密封时，施加在模具7内部的整个叠层结构上的压力大小，是将上述压强乘以应力减轻部9与模具7相接触的面积而得到的。即，应力减轻部9与模具相接触的面积越大，施加于整个叠层结构上的力也就越大。换言之，应力减轻部9与模具相接触的面积越小，施加于整个叠层结构上的力也就越小。
如上所述，应力减轻部9仅被形成在散热片11的外缘区域上。因此，应力减轻部9顶面的面积远小于散热片11的面积。即，在利用转移成型法进行树脂密封时，上部模具7a内部(参照图1(c))的顶面仅与应力减轻部9的顶面进行接触。
因此，能够使得叠层结构和模具7的内面进行接触的面积非常小，能够大幅度地减小在进行树脂密封时模具7对叠层结构施加的力。
进而，应力减轻部9形成为环状，在应力减轻部9和模具7紧密结合的状态下进行树脂密封。因此，树脂5不会渗入散热片11的被应力减轻部9所包围的区域。即，散热片11从半导体装置10的顶面露出。
如上所述，可以提高半导体装置10的成品率，该半导体装置10通过散热片11有效地对半导体装置10驱动时半导体芯片3所发出的热量进行散热。
在此，在进行树脂密封时应力减轻部9与上部模具7a相接触。因此，在进行树脂密封时，模具7内部的顶面由于与应力减轻部9接触而被擦伤、磨损。特别是以硬度较高的材料构成应力减轻部9时，模具7的耐用性显著下降。因此，通过以缓冲材料构成应力减轻部9，能够抑制模具7的磨损。即，提高模具7的耐用性。
另外，通过以缓冲材料构成应力减轻部9，在进行树脂密封时，应力减轻部9将变形。由于在进行树脂密封时应力减轻部9的变形，能够吸收一部分从上部模具7a向叠层结构施加的压力。另外，由于能够使应力减轻部9和上部模具7a顶面紧密接触，所以能够确实地防止密封树脂5渗入至叠层结构最上部的被应力减轻部9包围的部分。
如上所述，通过利用本实施方式的半导体装置10，能够提高具有优良散热性的半导体装置10的成品率。换言之，即使由于细微的工序偏差，应力减轻部9并不能获得完全一致的形状，也能够发挥减轻压力和防止树脂渗入的作用。
另外，通过以弹性体构成应力减轻部9，能够吸收一部分在进行树脂密封时模具所施加的力。进而，能够在模具7a和应力减轻部9更紧密接触的状态下进行树脂密封。即，能够确实地防止密封树脂5渗入被应力减轻部9所包围的部分。另外，能够抑制在进行树脂密封时因应力减轻部9与模具7内部的最上部的接触所造成的模具7的磨损。
作为形成应力减轻部9的弹性体，能够例举出例如聚酰亚胺层或者阻焊剂层(Solder Resist)。在使用聚酰亚胺层或者阻焊剂层作为应力减轻部9的情况下，在现有的晶圆工艺中插入用以形成应力减轻部9的工序较为容易。因此，能够采用简单的方法以及设备、利用价廉的材料即可形成应力减轻部9。
如上所述，通过本实施方式的半导体装置10，能够提高具有优良散热性的半导体装置10的成品率。
(实施方式2)
以下参照图2说明本发明的另一实施方式。图2(a)是表示本实施方式的半导体装置30的结构的平面图。图2(b)是表示图2(a)的C-C’向视图。图2(c)是对制造图2(b)所示的半导体装置的树脂密封工序进行说明的剖面图。
如图2(a)和图2(b)所示，本实施方式的半导体装置30的侧面被密封树脂5密封。在半导体装置30的顶面，散热片11从密封树脂5露出。在散热片11上形成其剖面为凸形的两个应力减轻部9。散热片11的被其中一个应力减轻部9所包围的部分从密封树脂5露出，其中，该应力减轻部9与密封树脂5邻接且形成为环状。
半导体装置30在散热片11的外缘区域上形成有环状的应力减轻部9，所以能够与半导体装置10相同地抑制在树脂密封时叠层结构的破损。
如上所述，本实施方式的半导体装置30具有两个应力减轻部9。半导体装置30与半导体装置10的不同之处在于：半导体装置30的两个应力减轻部9分别形成于外缘区域和其内侧。
在此，如图1(d)所示，在应力减轻部9仅形成于外缘区域的情况下，由于进行树脂密封时的工序偏差，有可能出现散热片11的中央部和模具7相互接触的情况。
但如图2(c)所示，通过在散热片11的中央部形成为岛状的应力减轻部9，能够避免散热片11和模具7互相接触。应力减轻部9顶面的面积只要能够避免散热片11和模具7相互接触即可，也可以是非常小的面积。由此，能够在几乎不使散热片11的露出率(或散热效率)降低的情况下避免散热片11与模具7的接触。因此，半导体装置30的位于内侧的应力减轻部9优选形成在散热片11顶面的中心并形成为岛状。根据上述结构，能够利用其顶面面积非常小的应力减轻部9防止散热片11和模具7的接触。
有关应力减轻部9的详细形状、功能和材料等可参照实施方式1。
(实施方式3)
以下参照图3说明本发明的另一实施方式。图3(a)是表示本实施方式的半导体装置的结构40的平面图。图3(b)是表示图3(a)的D-D’向视图。图3(c)是对制造图3(b)所示的半导体装置40的树脂密封工序进行说明的剖面图。
本实施方式的半导体装置40是实施方式1所示的半导体装置10的变形例。因此省略对相同构件的说明。
如图3(a)和图3(b)所示，半导体装置40和半导体装置10的不同之处在于：半导体装置40形成有两个环状的应力减轻部9，内侧的应力减轻部9被设置在与外侧的应力减轻部9稍有间隔的位置上。
如图3(c)所示，被设置的两个环状的应力减轻部9之间稍有间隔。由此，即使在外侧的应力减轻部9的内侧有树脂5渗入时，也能将树脂5阻止于两个应力减轻部9之间。即，即使在树脂5渗入至外侧的应力减轻部9的内侧的情况下，内侧的应力减轻部9也能够防止树脂5继续向内侧渗入。因此，能够进一步提高半导体装置40的成品率，并且确实地使最上部的构件(散热片11)露出。
根据上述结构，能够提高其最上部构件露出的半导体装置的成品率。
有关应力减轻部9的详细形状、功能和材料等可参照实施方式1。
(实施方式4)
以下参照图4说明本发明的另一实施方式。图4(a)是表示本实施方式的半导体装置50的结构的平面图。图4(b)是表示图4(a)的E-E’向视图。
本实施方式的半导体装置50是实施方式1所示的半导体装置10的变形例。因此省略对相同构件的说明。
如图4(a)所示，本实施方式的半导体装置50的侧面被密封树脂5密封。在半导体装置50的顶面，散热片11从密封树脂5露出。在散热片11顶面的外缘区域上形成有环状的应力减轻部9，该应力减轻部9的剖面为凸状。
半导体装置50和半导体装置10的结构大致相同。特别是应力减轻部9的形状和功能相同，所以有关应力减轻部9的详细形状和功能等可参照实施方式1。
在此，半导体装置50和半导体装置10的不同之处在于：半导体装置50的散热片11的外缘被树脂5密封；半导体装置50的应力减轻部9未与散热片11的外缘连接；半导体装置50的应力减轻部9所形成的位置较半导体装置10的应力减轻部9所形成的位置更为内侧。
如半导体装置10那样，应力减轻部9形成得与最上部(散热片11)的外缘接触，应力减轻部9、散热片11与树脂5之间的界面为没有段差的平面(参照图1(b))。若上述界面为没有段差的平面，则树脂5和叠层结构之间的粘合力和紧密性将不够强。因此，当半导体装置受到冲击时，树脂5和叠层结构容易剥离，水分容易渗入上述界面，由此，导致叠层结构易于被腐蚀。
如图4(b)所示，在半导体装置50中，散热片11的外缘被树脂5密封。即，应力减轻部9位于散热片11顶面的外缘的内侧。由于应力减轻部9位于散热片11顶面的外缘的内侧，所以上述界面具有突起部。由于上述界面具有突起部，所以即使半导体装置50稍受到冲击，叠层结构和树脂5也不会剥离。进而，由于上述界面不是没有段差的平面，而是具有突起部的钩状结构，所以能够提高叠层结构和树脂5之间的紧密性。因此，能够抑制因水分从上述界面渗入而引起的叠层结构的腐蚀。
(实施方式5)
以下参照图5说明本发明的另一实施方式。图5(a)是表示本实施方式的半导体装置60的结构的剖面图。图5(b)是对制造本实施方式的半导体装置60的制造工序中的利用转移成型法的树脂密封工序进行说明的剖面图。
如图5(a)所示，本实施方式的半导体装置60包括：形成有外部连接端子13的基板1、通过引线17电连接基板1的半导体芯片3、形成于半导体芯片3上的应力减轻部9以及树脂5，其中，树脂5覆盖基板1和半导体芯片3的一部分。半导体芯片3和基板1通过粘合剂15进行粘合。
应力减轻部9在半导体芯片3上形成为环状，并接触密封树脂5。半导体芯片3顶面的、被应力减轻部9包围的区域从密封树脂5露出。半导体芯片3的外缘被树脂5密封。
本实施方式的半导体装置60与半导体装置10、30和40的不同之处在于：半导体装置60的密封树脂5的高度要高于应力减轻部9的高度。
引线17用于连接半导体芯片3和基板1，引线17的形成位置高于应力减轻部9的位置。为了以密封树脂5密封引线17，密封树脂5就形成得高于应力减轻部9。
在此，由于半导体装置60具有应力减轻部9，半导体装置60对半导体芯片3的破损等的抑制作用与上述的实施方式相同。
以下利用图5(b)，说明在半导体装置60中使得密封树脂5形成得高于应力减轻部9的方法。
如图5(b)所示，模具32由上部模具32a和下部模具32b构成。上述模具32a的顶面的两端凹陷。即，模具32的内部空腔的高度分成两个阶段。模具32内部的高度为W2的部分(在叠层结构内，与应力减轻部9及其内侧相对的部分)较低。另一方面，模具32内部的高度为W3的部分(在叠层结构内，与应力减轻部9的外侧相对的部分)较高。
在上述模具32的顶面，高度为W2的部分的两端和应力减轻部9的顶面接触，使得相互之间没有缝隙。由此，从注入口注入的密封树脂5不会渗入至环状的应力减轻部5的内侧，而仅填充在模具32内部的具有W3高度的部分。
也就是说，在半导体芯片3的顶面中的被环状的应力减轻部9所包围的区域从密封树脂5露出。进而，引线17能够通过密封树脂5被完全密封。
如上所述，由于应力减轻部9的面积要远小于最上部(此处为半导体芯片3)的顶面的面积，所以即使通过模具32向叠层结构所施加的压强稍大，也不会造成叠层结构(特别是半导体芯片3)的破损。由于上部模具32a内部的顶面和应力减轻部9紧密接触，所以通过模具32向叠层结构施加的压强即使稍大也无妨。由此，能够进一步抑制树脂5渗入应力减轻部9的内侧。
本实施方式的结构能够适用于在半导体芯片3上形成有发光元件和/或受光元件的情况。只要从密封树脂5露出的部分上形成有发光元件和/或受光元件，从发光元件发出的光或者入射至受光元件的光便不会被密封树脂5遮蔽。即，能够提供可确保绝缘性并且具有高可靠性的发光元件和/或受光元件的半导体装置60。
有关应力减轻部9的详细形状、功能以及材料等可参照实施方式1。
(实施方式6)
以下参照图6说明本发明的另一实施方式。图6是表示本发明的半导体装置70的结构的剖面图。
如图6所示，本实施方式的半导体装置70包括：形成有外部连接端子13的基板1、在基板1上形成的半导体芯片3、在半导体芯片3上形成的配线图形47、覆盖一部分配线图形47的阻焊剂层45、在阻焊剂层45上形成的应力减轻部9、以及密封树脂5，其中，该密封树脂5覆盖基板1、半导体芯片3、配线图形47和阻焊剂层45的一部分。
根据上述结构，半导体芯片3和基板1通过粘合层15进行粘合。另外，基板1和半导体芯片3通过引线17和配线图形47进行电连接。阻焊剂层45和配线图形47构成配线层41。在配线层41中，配线图形47的从阻焊剂层45所露出的部分将作为层叠其它半导体装置的外部连接端子43起作用。这是由于在配线层41中的、被应力减轻部9所包围的部分从密封树脂5露出，所以如上所述地能够与外部(其它半导体装置)连接。
本实施方式的半导体装置70和实施方式5所示的半导体装置60的不同之处在于：半导体装置70的最上部配置有配线层41，其中，配线层41具有外部连接端子43。除此以外，半导体装置60和半导体装置70之间没有太大差异。特别是应力减轻部9的形状和功能相同。
即，如图6所示，由于半导体装置70具有应力减轻部9，所以能够抑制在进行树脂密封时叠层结构的破损(半导体芯片3的断裂)，并且提高使最上部的构件(此处为配线层41)露出的半导体装置70的成品率。另外，通过使用本实施方式的半导体装置70，能够提供一种具有多层结构的半导体装置。
另外，与实施方式2和3相同，本实施方式的半导体装置70也可以具有两个应力减轻部9。只要是除外部连接端子43所形成的部分以外的位置，内侧的应力减轻部9可以形成于阻焊剂层上的任何位置。有关在形成有两个应力减轻部9时的详细效果作用可参照实施方式2和3。
另外，在利用阻焊剂层作为应力减轻部9的材料的情况下，由于能够在形成配线层41的工序中同时形成应力减轻部9，所以不仅能够提高生产效率并使制造工序简单化。
有关应力减轻部9的详细形状、功能和材料等可参照实施方式1。
(实施方式7)
以下参照图7说明本发明的另一实施方式。图7是表示本实施方式的半导体装置80的结构的剖面图。
如图7所示，本实施方式的半导体装置80包括：形成有外部连接端子13的基板1、通过凸缘55与基板1电连接的半导体芯片3、形成于半导体芯片3上的基板53、通过引线17与基板1电连接的配线图形47、形成于配线图形47上的应力减轻部9以及密封树脂5，其中，密封树脂5覆盖基板1、半导体芯片3的侧面、配线层41和基板53的一部分。
根据上述结构，在半导体芯片3和基板1之间以及在半导体芯片3基板53之间形成粘合层15。插入式基板51由配线层41和基板53构成。配线层41的上部设置有外部连接端子43(从阻焊剂层45露出的配线图形47)。在配线层41的上部的、被设置在应力减轻部9所包围的区域中的外部连接端子43从密封树脂5露出。
本实施方式的半导体装置80和实施方式6所述的半导体装置70的不同之处在于：配线层41和基板53构成内插式基板51，半导体芯片3通过凸缘55与基板1电连接。即，本实施方式的半导体装置80和实施方式6所述的半导体装置70的内部结构不同，但作为本发明技术特征的应力减轻部9的结构和其功能相同，而且外部连接端子43从密封树脂5露出这一点也相同。
基板1和半导体芯片3通过引线17和配线图形47进行电连接。另外，阻焊剂层45和配线图形47构成配线层41。在配线层41中，配线图形47的从阻焊剂层45露出的部分作为层叠其它半导体装置的外部连接端子43起作用。这是由于在配线层41中的被应力减轻部9所包围的部分从密封树脂5露出，所以，能如上所述地实现与外部(其它半导体装置等)的连接。
根据上述结构，由于半导体装置80具有应力减轻部9，所以能够抑制在进行树脂密封时叠层结构的破损(半导体芯片3的断裂)，并且提高最上部构件(此处为配线层41)露出的半导体装置80的成品率。另外，通过使用本实施方式的半导体装置80，能够提供一种具有多层结构的半导体装置。另外，能够提供一种在实装后可靠性高的半导体装置。
与半导体装置70相同地，本实施方式的半导体装置80可以具有两个应力减轻部9。即，只要是外部连接端子43所形成的部分以外的位置，内侧的应力减轻部9可以形成于阻焊剂层上的任何位置。有关形成有两个应力减轻部9时的详细效果作用可参照实施方式2和3。
有关应力减轻部9的详细形状、功能和材料等可参照实施方式1。
(实施方式8)
以下参照图8说明本发明的另一实施方式。图8是表示本实施方式的半导体装置90的结构的剖面图。
如图8所示，本实施方式的半导体装置90包括：形成有外部连接端子13的基板1、通过引线17连接基板1的半导体芯片3、在半导体芯片3上形成的玻璃板(透明板)61、在玻璃板61上形成的应力减轻部9和密封树脂5，其中，密封树脂5覆盖基板1和半导体芯片3的一部分。
根据上述结构，基板1和半导体芯片3之间、半导体芯片3和玻璃板61之间分别形成有粘合层15。粘合半导体芯片3和玻璃板61的粘合层15形成于玻璃板61的两端、应力减轻部9的正下方。在玻璃板61的顶面中的被环状的应力减轻部9所包围的部分从密封树脂5露出。位于玻璃板61的正下方的半导体芯片3上的区域被玻璃板61覆盖。
因此，半导体芯片3上的上述区域所发出的光不会被密封树脂5所遮蔽，将透过玻璃板61出射至外部。另一方面，从外部入射的光不会被密封树脂5遮蔽，而可透过玻璃板61到达半导体芯片3上的上述区域。即，通过在半导体芯片3上形成有发光元件和/或受光元件，能够提供可确保绝缘性并且具有高可靠性的发光元件和/或受光元件的半导体装置90。由此，能够提高半导体装置90的成品率。
另外，在本实施方式的半导体装置90中，由于应力减轻部9的顶面和密封树脂5的顶面的高度相同，所以，具有与实施方式1所说明的应力减轻部9相同的作用原理，由此，能够提高成品率，并能实现其最上部的构件的露出。
本发明的半导体装置优选的是，叠层结构的上述最上部的外缘被上述树脂密封。
如果应力减轻部形成得接触最上部的外缘时，最上部、应力减轻部与密封树脂的界面成为没有段差的平面。当最上部、应力减轻部与密封树脂的界面为没有段差的平面时，密封树脂和叠层结构之间的粘合力和紧密性将不够强。因此，当半导体装置受到冲击时，叠层结构和密封树脂容易相剥离，水分容易渗入上述界面而使得叠层结构被腐蚀。
根据上述结构，在最上部的上述外缘区域中，外缘附近被密封树脂密封。即，应力减轻部位于外缘区域的内侧，上述界面具有突起部。由于上述界面具有突起部，所以即使半导体装置稍微受到冲击，叠层结构和密封树脂也不会剥离。进而，由于上述界面不是没有段差的平面，而是具有突起部的钩状结构，所以能够提高叠层结构和密封树脂之间的紧密性。因此，能够抑制因水分渗入上述界面而引起的叠层结构的腐蚀。
也就是说，能够提高半导体装置的耐久性(可靠性)。
另外，本发明的半导体装置优选在上述最上部的外缘区域形成有上述应力减轻部，在该应力减轻部的更内侧进一步形成另外的应力减轻部。
当应力减轻部仅形成于外缘区域时，当为了防止树脂渗入而利用模具抵压叠层结构的力过大，最上部的构件可能产生形变。当最上部的构件发生形变时，最上部的构件与模具接触而导致损伤。其结果，将容易从上述最上部构件的损伤部分开始发生腐蚀等。
例如，也可以使第2个应力减轻部在最上部的顶面的中央形成为岛状。此时，在尽能够不减小最上部的顶面露出面积的情况下，抑制最上部构件的形变。通过抑制最上部构件的形变从而能够防止模具与最上部构件的接触。
另外，例如第2个应力减轻部形成于第1个应力减轻部的内侧，并与第1个应力减轻部保持稍许间隔且形成为环状，由此，即使密封树脂渗入外侧(第1个)的应力减轻部的内侧，也能够通过内侧(第2个)的应力减轻部防止密封树脂继续渗入。
因此，能够确实地防止叠层结构的破损(叠层结构的各层，特别是半导体芯片的断裂)。即，能够进一步提高其最上部构件露出的半导体装置的成品率。另外，由于能够使模具的耐久性提高，所以能够减少半导体装置的制造成本。
另外，本发明的半导体装置优选的是，上述应力减轻部由缓冲材料构成。
“缓冲材料”是指具有以下性质的材料，即，在受到某一方向上的力时，变形成可吸收上述力的形状。也就是说，缓冲材料只要是具有柔软性的材料即可。
进而，上述缓冲材料除了柔软性，更优选对上述力具有一定的反弹性质。即，缓冲材料更优选由具有弹性的材料构成。
构成具有柔软性和弹性的缓冲材料的材料可以例举出诸如聚酰亚胺或者阻焊剂等。
在进行树脂密封时，如应力减轻部与模具接触，由此，在进行树脂密封时，由于模具内部的顶面与应力减轻部接触而出现擦伤、磨损。特别是由硬度较高的材料构成应力减轻部时，模具的耐用性显著下降。因此，通过以缓冲材料构成应力减轻部，能够抑制模具的磨损。即，能够反复地使用同一模具。
另外，通过以缓冲材料构成应力减轻部，在进行树脂密封时，应力减轻部将变形。由于在进行树脂密封时应力减轻部的变形，能够吸收一部分模具向叠层结构施加的力。另外，由于能够使应力减轻部和模具顶面更紧密接合，所以能够确实地防止密封树脂渗入叠层结构最上部的被应力减轻部所包围的部分。也就是说，即使由于细微的工序偏差，应力减轻部9的形状并不能完全一致，也能够实现其减轻压力和防止树脂渗入的作用。
因此，能够以低成本和简单的制造工序维持其最上部露出的半导体装置的高成品率。
另外，在本发明的半导体装置中，构成上述最上部的构件也可以为对半导体芯片所发出的热量进行散热的散热片。
根据上述结构，能够制造具有散热片的半导体装置，在叠层结构的最上部，该散热片的顶面露出。即，能够提供一种半导体装置，该半导体装置能够有效地对半导体装置驱动时半导体芯片所发出的热量进行散热。另外，能够提高具有高散热效率的半导体装置的成品率。
另外，在本发明的半导体装置中，构成上述最上部的构件也可以为形成于上述半导体芯片上的配线层，该配线层具有外部连接端子。
根据上述结构，能够制造一种包括配线层的半导体装置，该配线层形成于半导体芯片的上方，并且具有从密封树脂露出的外部连接端子。即，通过连接其它半导体装置和从密封树脂露出的上述外部连接端子，能够提供一种层叠了多个半导体装置的半导体装置。另外，能够提高层叠了多个半导体装置的半导体装置的成品率。
另外，在本发明的半导体装置中，构成上述最上部的构件也可以为具有外部连接端子的内插式基板。
根据上述结构，能够制造一种包括内插式基板的半导体装置，该内插式基板形成于半导体芯片的上方，并具有从密封树脂露出的外部连接端子。即，通过连接其它半导体装置和从密封树脂露出的上述外部连接端子，能够提供一种层叠了多个半导体装置的半导体装置。另外，能够提高层叠了多个半导体装置的半导体装置的成品率。
另外，在本发明的半导体装置中，构成上述最上部的构件也可以为形成于上述半导体芯片上的透明板。
根据上述结构，能够制造一种具有透明板的半导体装置，该透明板形成于半导体芯片的上方并且从密封树脂露出。例如，在上述半导体芯片上形成有发光元件和/或受光元件的情况下，能够提供一种作为装置内部的通信装置或显示装置的光源进行使用的半导体装置。另外，能够提高具有发光元件和/或受光元件的半导体装置的成品率。
另外，在本发明的半导体装置中，构成上述最上部的构件也可以为半导体芯片。
根据上述结构，能够制造一种具有露出的半导体芯片的半导体装置。能够提供一种在半导体芯片上具有发光元件和/或受光元件的半导体装置。例如，在上述半导体芯片上形成有发光元件和/或受光元件的情况下，能够提供一种作为装置内部的通信装置或显示装置的光源进行使用的半导体装置。另外，能够提高具有发光元件和/或受光元件的半导体装置的成品率。
(其它的结构)
另外，本发明还能够实现以下结构。
(第1结构)
本发明的半导体装置具有基板和半导体芯片，半导体芯片和基板电连接，搭载有上述半导体芯片和散热片，并且在上述半导体芯片和散热片之间存在粘合层与刚性体，利用树脂进行密封，使得上述散热片的顶面露出，在上述散热片的顶面形成有环状的凸部。
(第2结构)
本发明的半导体装置具有基板和半导体芯片，半导体芯片和基板电连接，利用树脂进行密封，使得上述半导体芯片的顶面露出，在上述半导体芯片的顶面形成有环状的凸部。
(第3结构)
本发明的半导体装置具有基板和半导体芯片，半导体芯片和基板电连接，在上述半导体芯片的表面上形成具有外部连接端子的配线层，利用树脂进行密封，使得上述配线层露出，在上述配线层的顶面形成有环状的凸部。
(第4结构)
本发明的半导体装置具有基板和半导体芯片，半导体芯片和基板电连接，上述半导体芯片和具有外部连接端子的内插式基板通过粘合层与刚性体进行搭载，并利用树脂进行密封，使得上述内插式基板的顶面露出，在上述内插式基板的顶面形成有环状的凸部。
(第5结构)
本发明的半导体装置具有基板和半导体芯片，其中，半导体芯片和基板电连接，上述半导体芯片和玻璃板通过粘合层进行搭载，并利用树脂进行密封，使上述玻璃板的顶面露出，在上述玻璃板的顶面形成有环状的凸部。
如上所述，本发明的半导体装置具有应力减轻部，该应力减轻部用于减小在进行树脂密封时模具对整个叠层结构所施加的力。上述应力减轻部具有平坦的顶面，该顶面的面积远小于最上部顶面的面积。因此，能够起到提高其最上部构件从密封树脂露出的半导体装置的成品率。
根据本发明，由于能够提高以转移成型法进行树脂密封的半导体装置的成品率，所以几乎能够适用于所有的电子设备。特别能够适用于其最上部构件从密封树脂露出的半导体装置。也就是说，本发明能够提供具有良好散热性能的半导体装置、具有多个叠层结构的半导体装置以及用于光收发的半导体装置。
以上，对本发明进行了详细的说明，上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例，本发明并不限于上述具体示例，不应对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各种变更来实施之。

Claims (17)

1.一种半导体装置(10、30、40、50、60、70、80、90)，包括具有半导体芯片(3)的叠层结构，该叠层结构的一部分被树脂(5)密封，该半导体装置(10、30、40、50、60、70、80、90)的特征在于：
上述叠层结构的最上部具有用于减轻在进行树脂密封时产生的应力的应力减轻部(9)，该应力减轻部(9)形成为具有平坦的顶面的凸部；
在上述叠层结构的最上部的外缘区域，上述应力减轻部(9)形成为环状并且与密封树脂(5)接触。
2.根据权利要求1所述的半导体装置(30、40、50、60、70、80)，其特征在于：
上述叠层结构的最上部的外缘被上述密封树脂(5)密封。
3.根据权利要求1所述的半导体装置(30、40、50、60、70、80)，其特征在于：
在上述叠层结构的最上部的外缘区域形成有上述应力减轻部(9)，在该应力减轻部(9)的更内侧进一步形成有另外的应力减轻部(9)。
4.根据权利要求2所述的半导体装置(30、40、50、60、70、80)，其特征在于：
在上述叠层结构的最上部的外缘区域形成有上述应力减轻部(9)，在该应力减轻部(9)的更内侧进一步形成有另外的应力减轻部(9)。
5.根据权利要求1所述的半导体装置(10、30、40、50、60、70、80、90)，其特征在于：
上述应力减轻部(9)由缓冲材料形成。
6.根据权利要求2所述的半导体装置(30、40、50、60、70、80)，其特征在于：
上述应力减轻部(9)由缓冲材料形成。
7.根据权利要求3所述的半导体装置(30、40、50、60、70、80)，其特征在于：
上述应力减轻部(9)由缓冲材料形成。
8.根据权利要求1至7中的任意一项所述的半导体装置(10、30、40、50、60、70、80、90)，其特征在于：
构成上述叠层结构的最上部的构件是散热片(11)，半导体芯片(3)发出的热量经由上述散热片(11)进行散热。
9.根据权利要求1至7中的任意一项所述的半导体装置(10、30、40、50、60、70、80、90)，其特征在于：
构成上述叠层结构的最上部的构件是形成于上述半导体芯片(3)上的配线层，该配线层具有外部连接端子(43)。
10.根据权利要求1至7中的任意一项所述的半导体装置(10、30、40、50、60、70、80、90)，其特征在于：
构成上述叠层结构的最上部的构件是内插式基板(51)，该内插式基板(51)具有外部连接端子(43)。
11.根据权利要求1至7中的任意一项所述的半导体装置(10、30、40、50、60、70、80、90)，其特征在于：
构成上述叠层结构的最上部的构件是形成于上述半导体芯片(3)上的透明板(61)。
12.根据权利要求1至7中的任意一项所述的半导体装置(10、30、40、50、60、70、80、90)，其特征在于：
构成上述叠层结构的最上部的构件是上述半导体芯片(3)。
13.一种散热片(11)，构成具有半导体芯片(3)的叠层结构的最上部，对上述半导体芯片(3)发出的热量进行散热，该散热片(11)的特征在于：
在该散热片(11)的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
14.一种半导体芯片(3)，构成叠层结构的最上部，其特征在于：
在该半导体芯片(3)的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
15.一种内插式基板(51)，构成具有半导体芯片(3)的叠层结构的最上部，并具有外部连接端子(43)，该内插式基板(51)的特征在于：
在该内插式基板(51)的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
16.一种透明板(61)，构成具有半导体芯片(3)的叠层结构的最上部，该透明板(61)的特征在于：
在该透明板(61)的顶面的外缘区域形成有环状的凸部，该凸部具有平坦的顶面。
17.一种半导体装置(10、30、40、50、60、70、80、90)的制造方法，该半导体装置(10、30、40、50、60、70、80、90)包括具有半导体芯片(3)的叠层结构，并且上述叠层结构被密封树脂(5)密封，该制造方法的特征在于：
在应力减轻部(9)和模具的内部空腔的顶面相接触的状态下进行树脂密封，其中，上述应力减轻部(9)在上述叠层结构的最上部的顶面形成为环状并接触上述密封树脂(5)，而且，上述应力减轻部(9)具有平坦的顶面。
CNA2008100866901A 2007-03-27 2008-03-26 半导体装置、散热片、半导体芯片、内插式基板和玻璃板 Pending CN101276793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-082921 2007-03-27
JP2007082921A JP2008244168A (ja) 2007-03-27 2007-03-27 半導体装置、その製造方法、放熱板、半導体チップ、インターポーザー基板、およびガラス板

Publications (1)

Publication Number Publication Date
CN101276793A true CN101276793A (zh) 2008-10-01

Family

ID=39792864

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100866901A Pending CN101276793A (zh) 2007-03-27 2008-03-26 半导体装置、散热片、半导体芯片、内插式基板和玻璃板

Country Status (5)

Country Link
US (1) US20080237898A1 (zh)
JP (1) JP2008244168A (zh)
KR (1) KR20080087685A (zh)
CN (1) CN101276793A (zh)
TW (1) TW200903743A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347293A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种散热性能优良的芯片封装结构
CN103871979A (zh) * 2012-12-07 2014-06-18 株式会社吉帝伟士 半导体装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673423B2 (ja) * 2011-08-03 2015-02-18 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US20140284040A1 (en) * 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
CN107993991A (zh) * 2017-12-20 2018-05-04 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
JP7451880B2 (ja) 2019-05-20 2024-03-19 Ｔｏｐｐａｎホールディングス株式会社 半導体パッケージおよび製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347293A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种散热性能优良的芯片封装结构
CN103871979A (zh) * 2012-12-07 2014-06-18 株式会社吉帝伟士 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20080237898A1 (en) 2008-10-02
JP2008244168A (ja) 2008-10-09
TW200903743A (en) 2009-01-16
KR20080087685A (ko) 2008-10-01

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6798049B1 (en) Semiconductor package and method for fabricating the same
CN101276793A (zh) 半导体装置、散热片、半导体芯片、内插式基板和玻璃板
KR100596685B1 (ko) 반도체 패키지 및 그 제조방법
TWI611535B (zh) 半導體裝置
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
JPH0794553A (ja) 半導体装置およびその製造方法
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
US8169089B2 (en) Semiconductor device including semiconductor chip and sealing material
US7952181B2 (en) Wiring substrate for a multi-chip semiconductor device
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN101114623B (zh) 封装模块及电子装置
JP4626445B2 (ja) 半導体パッケージの製造方法
JP5621712B2 (ja) 半導体チップ
US8050049B2 (en) Semiconductor device
CN111490019B (zh) 一种集成电路结构及其制造方法
US20040173903A1 (en) Thin type ball grid array package
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
US8105877B2 (en) Method of fabricating a stacked type chip package structure
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
CN104517924A (zh) 多芯片堆叠封装结构及其制造方法
KR19990051002A (ko) 적층형 패키지 및 그 제조방법
JP4470780B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081001