JP2009502531A - 微小電気機械システムのパッケージング及び配線 - Google Patents

微小電気機械システムのパッケージング及び配線 Download PDF

Info

Publication number
JP2009502531A
JP2009502531A JP2008523919A JP2008523919A JP2009502531A JP 2009502531 A JP2009502531 A JP 2009502531A JP 2008523919 A JP2008523919 A JP 2008523919A JP 2008523919 A JP2008523919 A JP 2008523919A JP 2009502531 A JP2009502531 A JP 2009502531A
Authority
JP
Japan
Prior art keywords
wafer
oxide seal
plasma treated
seal ring
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008523919A
Other languages
English (en)
Other versions
JP4885956B2 (ja
Inventor
チェン―ヒュア チェン,
ジョン ジー. バンベル,
ヘンリー カン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2009502531A publication Critical patent/JP2009502531A/ja
Application granted granted Critical
Publication of JP4885956B2 publication Critical patent/JP4885956B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00Assembling of devices or systems from individually processed components
    • B81C3/002Aligning microparts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

微小電気機械システム(MEMS)デバイスは、電気的なウェーハと、機械的なウェーハと、電気的なウェーハを機械的なウェーハに接着する、プラズマ処理された酸化物シールと、電気的なウェーハと機械的なウェーハとの間の電気配線とを備える。

Description

微小電気機械システム(MEMS)デバイスは、超小型電子回路と一体的に構成される微小機械基板を備える。そのようなMEMSデバイスは、たとえば、電磁効果、電歪効果、熱電効果、圧電効果又は圧抵抗効果に基づいて動作する、たとえばマイクロセンサ又はマイクロアクチュエータを形成することができる。MEMSデバイスは、フォトリソグラフィ、蒸着及びエッチングのようなマイクロエレクトロニクス技術を用いて、絶縁体又は他の基板上に製造される。
典型的には、MEMSデバイスの電気的な部分及びMEMSデバイスの機械的な部分は、別個のウェーハ上に形成され、その後、互いに接着されて、MEMSデバイスが形成される。電気的な部分及び機械的な部分の接着は、ウェーハレベルの処理において実行されるか、ダイレベルの処理において実行されるかのいずれかである。ウェーハレベル又はダイレベルのいずれの処理においても、典型的にははんだを用いて、電気的な部分が機械的な部分に接着され、且つ電気的な部分と機械的な部分との間に電気配線が設けられ、MEMSデバイスが形成される。はんだ付け工程において、熱的及び/又は機械的なシフトに起因して位置合わせ不良が生じることがある。この位置合わせ不良の結果として、歩留まりが減少することがある。
これらの理由及び他の理由から、本発明が必要とされている。
本発明の一態様は、微小電気機械システム(MEMS)デバイスを提供する。MEMSデバイスは、電気的なウェーハと、機械的なウェーハと、電気的なウェーハを機械的なウェーハに接着する、プラズマ処理された酸化物シールと、電気的なウェーハと機械的なウェーハとの間の電気配線とを備える。
以下の詳細な説明では、本明細書の一部を構成し、本発明を実施することができる具体的な実施形態を例示する添付の図面が参照される。この関連で、説明される図面(複数可)の向きを参照しながら、「上側」、「下側」、「正面」、「背面」、「前方」、「後方」等の方向に関する用語が用いられる。本発明の実施形態の構成要素は多数の異なる向きに配置することができるので、方向に関する用語は、例示の目的で用いられており、決して限定するものではない。本発明の範囲から逸脱することなく、他の実施形態を利用することができ、構造的又は論理的変更を行うことができることは理解されたい。それゆえ、以下の詳細な説明は、限定する意味に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定められる。
図1は、微小電気機械システム(MEMS)デバイス100の一実施形態の断面図を示す。MEMSデバイス100は、機械的なウェーハ(Mウェーハ)102と、電気的なウェーハ(Eウェーハ)104とを備える。Mウェーハ102は、プラズマ処理された酸化物シールリング106及びはんだ配線108を利用して、Eウェーハ104に接着される。
一実施形態では、プラズマ処理された酸化物シールリング106は、はんだ配線108と、Mウェーハ102及びEウェーハ104の一部とを封入する。
Mウェーハ102とEウェーハ104との接着は、ウェーハレベル又はダイレベルの処理において実施される。一実施形態では、2つのウェーハが位置合わせされ、所定の位置に固定されるように、プラズマ処理された酸化物シールリング106が室温においてMウェーハ102をEウェーハ104に接着する。一実施形態では、プラズマ処理された酸化物シールリング106が、接触すると自然にMウェーハ102をEウェーハ104に接着する。一実施形態では、プラズマ処理された酸化物シールリング106は、Mウェーハ102とEウェーハ104との間の間隙110も所望の値に正確に設定する。
一実施形態では、プラズマ処理された酸化物シールリング106がMウェーハ102をEウェーハ104に接着し、ウェーハ間の間隙110を設定した後に、はんだ配線108が、Mウェーハ102とEウェーハ104との間に形成される。一実施形態では、接着されたMウェーハ102及びEウェーハ104をアニールし、Mウェーハ102及び/又はEウェーハ104上に堆積されたはんだ材料をリフローし、Mウェーハ102とEウェーハ104との間に電気的な3D配線108を形成する。
一実施形態では、Mウェーハ102は、超小型可動子又は他の適当な微小機械デバイスを含む。一実施形態では、Eウェーハ104は、超小型可動子と相互接続し、MEMSデバイス100のようなMEMSデバイスを形成するための相補形金属酸化膜半導体(CMOS)回路又は他の適当な回路を含む。
プラズマ処理された酸化物シールリング106は、はんだ接着技術に比べて、Mウェーハ102とEウェーハ104との間の位置合わせを大幅に改善できるようにする。さらに、はんだ接着技術よりも、全体的な接着強度を大幅に高めることができる。位置合わせを改善し、接着強度を高めることによって、製造中の工程マージンを大きくすることができ、歩留まりを高めることができることができる。また、プラズマ処理された酸化物シールリング106は、ウェーハ又はダイ集積及びパッケージングにおいて、正確に位置合わせされた3Dアーキテクチャも可能にする。さらに、一実施形態では、プラズマ処理された酸化物シールリング106によって、配線と共に気密パッケージングが達成される。
図2は、Mウェーハ102の一実施形態の断面図を示す。一実施形態では、SiO2又は別の適当な材料のようなシールリング材料が、フォトリソグラフィ工程を用いてMウェーハ102上でパターニングされ、所望の接着点及び間隙110が得られる。一実施形態では、電気配線を形成するために、Mウェーハ102上にはんだバンプ108aも設けられる。一実施形態では、シールリング材料及び/又ははんだバンプは、Mウェーハ102上ではなく、Eウェーハ104上に設けられる。別の実施形態では、封止材料は、Mウェーハ102及びEウェーハ104の両方の上でパターニングされる。
一実施形態では、シールリング106は、酸素プラズマ又は窒素プラズマのようなプラズマで処理される。このプラズマ処理は、シールリング106が別のSiO2表面又は別の適当な表面と接触して直ちに接着できるようにする。
図3は、Mウェーハ102及びEウェーハ104を接着するために位置合わせすることに関する一実施形態の断面図を示す。この実施形態では、Mウェーハ102が、Eウェーハ104と位置合わせされる。その後、プラズマ処理された酸化物シールリング106が、Eウェーハ104のSiO2表面と接触する。一実施形態では、プラズマ処理された酸化物シールリング106がEウェーハ104のSiO2表面と接触すると、Mウェーハ102が室温において自然にEウェーハ104に接着する。
その後、Mウェーハ102及びEウェーハ104をアニールして、はんだ108aをリフローする。リフローされたはんだ108aは、Mウェーハ102と、Eウェーハ104の電気的コンタクト108bとの間に電気的な3D配線108を設ける。プラズマ処理された酸化物シールリング106と、電気的な3D配線108とを組み合わせることによって、位置合わせされたMウェーハ102及びEウェーハ104が接着され、図1に示されるMEMSデバイス100が形成される。
図4は、デバイス150を形成するために向かい合うように接着される2つのチップの一実施形態の断面図を示す。デバイス150は、パッケージ153内のチップ152と、パッケージ155内のチップ154と、電気配線156と、プラズマ処理された酸化物シールリング158とを備える。
酸化物シールリング158が、パッケージ153上、パッケージ155上、又はパッケージ153及び155の両方の上においてパターニングされ、所望の接着点及び所望の間隙160が得られる。一実施形態では、その後、酸化物シールリング158は、プラズマ処理される。チップ152の正面がチップ154の正面と位置合わせされ、接触時に、プラズマ処理された酸化物シールリング158が接着される。一実施形態では、その後、デバイス150はアニールされ、はんだがリフローされて、チップ152とチップ154との間に電気配線156が形成される。
図5は、デバイス170を形成するために向き合う構成になるように、背面で接着される2つのチップの一実施形態の断面図を示す。デバイス170は、パッケージ153内のチップ152と、パッケージング155内のチップ154と、電気配線156と、プラズマ処理された酸化物シールリング158とを備える。
酸化物シールリング158が、パッケージ153上、パッケージ155上、又はパッケージ153及び155の両方の上においてパターニングされ、所望の接着点及び所望の間隙160が得られる。一実施形態では、その後、酸化物シールリング158は、プラズマ処理される。チップ152の背面がチップ154の正面と位置合わせされ、接触時にプラズマ処理された酸化物シールリング158が接着される。一実施形態では、その後、デバイス170はアニールされ、はんだがリフローされて、チップ152とチップ154との間に電気配線156が形成される。
本発明の実施形態は、電気配線を形成するために高温でのはんだリフローを実施する前に、ウェーハ又はダイを所定の位置に仮止めするための低温プラズマボンドを提供する。プラズマ処理された酸化物シールリングの実施形態は、位置合わせ精度を改善し、材料の膨張、熱効果、機械的なシフト等に起因する任意の位置合わせ不良を概ねなくす。
本明細書において具体的な実施形態が図示及び説明されてきたが、本発明の範囲から逸脱することなく、図示及び説明される具体的な実施形態の代わりに、種々の代替及び/又は同等の実施態様を用いることができることは、当業者には理解されよう。本出願は、本明細書において説明される具体的な実施形態の任意の改変又は変形を包含することを意図している。それゆえ、本発明が特許請求の範囲及びその均等物によってのみ制限されることが意図されている。
微小電気機械システム(MEMS)デバイスの一実施形態の断面図である。 機械的なウェーハの一実施形態の断面図である。 機械的なウェーハと電気的なウェーハとを接着するために位置合わせすることに関する一実施形態の断面図である。 向かい合うように接着される2つのチップの一実施形態の断面図である。 向き合う構成になるように、背面で接着される2つのチップの一実施形態の断面図である。

Claims (28)

  1. 電気的なウェーハと、
    機械的なウェーハと、
    前記電気的なウェーハを前記機械的なウェーハに接着する、プラズマ処理された酸化物シールと、
    前記電気的なウェーハと前記機械的なウェーハとの間の電気配線とを備えることを特徴とする微小電気機械システム(MEMS)デバイス。
  2. 前記電気配線ははんだを含むことを特徴とする請求項1に記載のMEMSデバイス。
  3. 前記電気的なウェーハは、相補形金属酸化膜半導体(CMOS)回路を含むことを特徴とする請求項1に記載のMEMSデバイス。
  4. 前記機械的なウェーハは超小型可動子を含むことを特徴とする請求項1に記載のMEMSデバイス。
  5. 前記プラズマ処理された酸化物シールは、プラズマ処理されたSiO2を含むことを特徴とする請求項1に記載のMEMSデバイス。
  6. 前記プラズマ処理された酸化物シールは、気密封止を提供することを特徴とする請求項1に記載のMEMSデバイス。
  7. 前記プラズマ処理された酸化物シールは、プラズマ処理された酸化物シールリングを含むことを特徴とする請求項1に記載のMEMSデバイス。
  8. 第1のパッケージ内の第1のチップと、
    第2のパッケージ内の第2のチップと、
    前記第1のパッケージを前記第2のパッケージに接着する、プラズマ処理された酸化物シールと、
    前記第1のチップと前記第2のチップとの間の電気配線とを備えることを特徴とする微小電気機械システム(MEMS)デバイス。
  9. 前記電気配線は、前記第1のチップの正面を前記第2のチップの正面に接着することを特徴とする請求項8に記載のMEMSデバイス。
  10. 前記電気配線は、前記第1のチップの正面を前記第2のチップの背面に接着することを特徴とする請求項8に記載のMEMSデバイス。
  11. 前記電気配線ははんだを含むことを特徴とする請求項8に記載のMEMSデバイス。
  12. 前記プラズマ処理された酸化物シールは、プラズマ処理されたSiO2を含むことを特徴とする請求項8に記載のMEMSデバイス。
  13. 前記プラズマ処理された酸化物シールは、気密封止を提供することを特徴とする請求項8に記載のMEMSデバイス。
  14. 前記プラズマ処理された酸化物シールは、プラズマ処理された酸化物シールリングを含むことを特徴とする請求項8に記載のMEMSデバイスシステム。
  15. 電気的なダイと、
    機械的なダイと、
    前記電気的なダイを前記機械的なダイに接着する、プラズマ処理された酸化物シールリングと、
    前記電気的なダイと前記機械的なダイとの間の電気配線とを備えることを特徴とする微小電気機械システム(MEMS)デバイス。
  16. 前記電気配線ははんだを含むことを特徴とする請求項15に記載のMEMSデバイス。
  17. 前記電気的なダイは、相補形金属酸化膜半導体(CMOS)回路を含むことを特徴とする、請求項15に記載のMEMSデバイス。
  18. 前記機械的なダイは超小型可動子を含むことを特徴とする請求項15に記載のMEMSデバイス。
  19. 前記プラズマ処理された酸化物シールリングは、プラズマ処理されたSiO2を含むことを特徴とする請求項15に記載のMEMSデバイス。
  20. 前記プラズマ処理された酸化物シールリングは、気密封止を提供することを特徴とする請求項15に記載のMEMSデバイス。
  21. ウェーハを電気的に相互接続する方法であって、
    電気配線用のはんだボールを有する第1のウェーハを配設することと、
    前記電気配線用のコンタクトを有する第2のウェーハを配設することと、
    前記電気配線用の前記はんだボール及び前記コンタクトを位置合わせするように、プラズマ処理された酸化物シールによって、室温において前記第1のウェーハを前記第2のウェーハに接着することと、
    前記はんだをリフローして、前記電気配線を形成することとを含むことを特徴とするウェーハを電気的に相互接続する方法。
  22. 前記第1のウェーハと前記第2のウェーハとの間に間隙を設定することをさらに含むことを特徴とする請求項21に記載のウェーハを電気的に相互接続する方法。
  23. 前記第1のウェーハを配設することは、機械的なウェーハを配設することを含み、前記第2のウェーハを配設することは、電気的なウェーハを配設することを含むことを特徴とする請求項21に記載の方法。
  24. 第1のウェーハ上に第1の酸化物シール材料を堆積することと、
    第1の酸化物シールリングを形成するために、前記第1の酸化物シール材料をパターニングすることと、
    前記第1の酸化物シールリングをプラズマ処理することと、
    前記第1のウェーハを前記第2のウェーハに接着するために、前記プラズマ処理された第1の酸化物シールリングを第2のウェーハと接触させることと、
    はんだをリフローして、前記第1のウェーハと前記第2のウェーハとの間に電気配線を形成するために、前記第1のウェーハ及び前記第2のウェーハをアニールすることとを含むことを特徴とする微小電気機械システムをパッケージングする方法。
  25. 前記第1の酸化物シールリングをプラズマ処理することは、前記第1の酸化物シールリングを酸素プラズマで処理することを含むことを特徴とする請求項24に記載の方法。
  26. 前記第1のウェーハ上に第1の酸化物シール材料を堆積することは、機械的なウェーハ上に第1の酸化物シール材料を堆積することを含むことを特徴とする請求項24に記載の方法。
  27. 前記プラズマ処理された第1の酸化物シールリングを前記第2のウェーハと接触させることは、前記プラズマ処理された第1の酸化物シールリングを電気的なウェーハと接触させることを含むことを特徴とする請求項24に記載の方法。
  28. 前記第2のウェーハ上に第2の酸化物シール材料を堆積することと、
    第2の酸化物シールリングを形成するために、前記第2の酸化物シール材料をパターニングすることと、
    前記第2の酸化物シールリングをプラズマ処理することとをさらに含み、
    前記プラズマ処理された第1の酸化物シールリングを前記第2のウェーハに接触させることは、前記プラズマ処理された第1の酸化物シールリングを前記プラズマ処理された第2の酸化物シールリングに接触させることを含むことを特徴とする請求項24に記載の方法。
JP2008523919A 2005-07-29 2006-07-07 微小電気機械システムのパッケージング及び配線 Expired - Fee Related JP4885956B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/192,945 US8217473B2 (en) 2005-07-29 2005-07-29 Micro electro-mechanical system packaging and interconnect
US11/192,945 2005-07-29
PCT/US2006/027225 WO2007018955A1 (en) 2005-07-29 2006-07-07 Micro electro-mechanical system packaging and interconnect

Publications (2)

Publication Number Publication Date
JP2009502531A true JP2009502531A (ja) 2009-01-29
JP4885956B2 JP4885956B2 (ja) 2012-02-29

Family

ID=37309663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008523919A Expired - Fee Related JP4885956B2 (ja) 2005-07-29 2006-07-07 微小電気機械システムのパッケージング及び配線

Country Status (5)

Country Link
US (1) US8217473B2 (ja)
EP (1) EP1919821A1 (ja)
JP (1) JP4885956B2 (ja)
CN (1) CN101233073B (ja)
WO (1) WO2007018955A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531234A (ja) * 2010-06-07 2013-08-01 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Mems及び/またはnemsネットワークを含む分析デバイス
JP2017501041A (ja) * 2013-10-24 2017-01-12 アナログ デバイシス, インコーポレイテッド ガス抜け遮蔽を備えるmemsデバイス

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541209B2 (en) * 2005-10-14 2009-06-02 Hewlett-Packard Development Company, L.P. Method of forming a device package having edge interconnect pad
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
KR100772321B1 (ko) * 2006-06-14 2007-10-31 매그나칩 반도체 유한회사 Mems 소자의 패키지 및 그 제조방법
US7955885B1 (en) 2009-01-09 2011-06-07 Integrated Device Technology, Inc. Methods of forming packaged micro-electromechanical devices
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US7902851B2 (en) * 2009-06-10 2011-03-08 Medtronic, Inc. Hermeticity testing
TW201126654A (en) * 2010-01-22 2011-08-01 Lingsen Precision Ind Ltd Micro electro-mechanical package module
US8674518B2 (en) * 2011-01-03 2014-03-18 Shu-Ming Chang Chip package and method for forming the same
JP6062393B2 (ja) * 2014-05-12 2017-01-18 株式会社豊田中央研究所 半導体装置の製造方法及び半導体装置
CN106159114A (zh) * 2015-04-23 2016-11-23 上海和辉光电有限公司 柔性显示器的封装方法
EP3362291B1 (en) * 2015-10-12 2023-07-26 Hewlett-Packard Development Company, L.P. Printhead
DE102020106799A1 (de) * 2019-09-20 2021-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauelemente und verfahren zur herstellung
US11856800B2 (en) * 2019-09-20 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with system on chip devices
US20220192042A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Hermetic sealing structures in microelectronic assemblies having direct bonding

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832090A (ja) * 1994-07-12 1996-02-02 Mitsubishi Electric Corp 慣性力センサおよびその製造方法
JPH1167820A (ja) * 1997-08-08 1999-03-09 Denso Corp 半導体装置及びその製造方法
JP2003523627A (ja) * 2000-02-16 2003-08-05 ジプトロニクス・インコーポレイテッド 低温結合方法および結合構成物
US20040058476A1 (en) * 2002-09-25 2004-03-25 Ziptronix Wafer bonding hermetic encapsulation
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004304622A (ja) * 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法
JP2005521244A (ja) * 2002-03-19 2005-07-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 絶縁キャビティの構造

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599054A (en) * 1968-11-22 1971-08-10 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3616380A (en) * 1968-11-22 1971-10-26 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US5106827A (en) * 1989-09-18 1992-04-21 The Perkin Elmer Corporation Plasma assisted oxidation of perovskites for forming high temperature superconductors using inductively coupled discharges
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
US5510156A (en) * 1994-08-23 1996-04-23 Analog Devices, Inc. Micromechanical structure with textured surface and method for making same
US5963788A (en) * 1995-09-06 1999-10-05 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
FR2763745B1 (fr) 1997-05-23 1999-08-27 Sextant Avionique Procede de fabrication d'un micro-capteur en silicium usine
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
DE10003638A1 (de) * 2000-01-28 2001-08-09 Vacuumschmelze Gmbh Kompensationsstromsensor
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
EP1272422A2 (en) 2000-02-02 2003-01-08 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6621137B1 (en) * 2000-10-12 2003-09-16 Intel Corporation MEMS device integrated chip package, and method of making same
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6782616B2 (en) * 2001-01-12 2004-08-31 Hewlett-Packard Development Company, L.P. Connection arrangements for electrical devices
US6592128B2 (en) * 2001-05-10 2003-07-15 Agilent Technologies, Inc. Integrated pneumatic o-ring gasket for mems devices
DE20200885U1 (de) * 2002-01-22 2003-05-28 Braun Melsungen Ag Spritzenpumpe mit Kolbenbremse
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
US6673697B2 (en) * 2002-04-03 2004-01-06 Intel Corporation Packaging microelectromechanical structures
AU2003228973A1 (en) * 2002-05-07 2003-11-11 Memgen Corporation Electrochemically fabricated hermetically sealed microstructures
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
US6964882B2 (en) * 2002-09-27 2005-11-15 Analog Devices, Inc. Fabricating complex micro-electromechanical systems using a flip bonding technique
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US7145229B2 (en) * 2002-11-14 2006-12-05 The Regents Of The University Of California Silicone metalization
US20040147056A1 (en) * 2003-01-29 2004-07-29 Mckinnell James C. Micro-fabricated device and method of making
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7068072B2 (en) * 2003-06-30 2006-06-27 Xilinx, Inc. Integrated circuit with interface tile for coupling to a stacked-die second integrated circuit
US7508132B2 (en) * 2003-10-20 2009-03-24 Hewlett-Packard Development Company, L.P. Device having a getter structure and a photomask
EP1697256A1 (en) 2003-12-19 2006-09-06 International Business Machines Corporation Method and system for self-aligning parts in mems
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
US7172978B2 (en) * 2004-07-21 2007-02-06 Hewlett-Packard Development Company, L.P. MEMS device polymer film deposition process
US7262495B2 (en) * 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7563691B2 (en) * 2004-10-29 2009-07-21 Hewlett-Packard Development Company, L.P. Method for plasma enhanced bonding and bonded structures formed by plasma enhanced bonding
US20060125084A1 (en) * 2004-12-15 2006-06-15 Fazzio Ronald S Integration of micro-electro mechanical systems and active circuitry
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7250353B2 (en) * 2005-03-29 2007-07-31 Invensense, Inc. Method and system of releasing a MEMS structure
US7482682B2 (en) * 2005-04-12 2009-01-27 Hewlett-Packard Development Company, L.P. Micro-device packaging
US7611919B2 (en) * 2005-04-21 2009-11-03 Hewlett-Packard Development Company, L.P. Bonding interface for micro-device packaging

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832090A (ja) * 1994-07-12 1996-02-02 Mitsubishi Electric Corp 慣性力センサおよびその製造方法
JPH1167820A (ja) * 1997-08-08 1999-03-09 Denso Corp 半導体装置及びその製造方法
JP2003523627A (ja) * 2000-02-16 2003-08-05 ジプトロニクス・インコーポレイテッド 低温結合方法および結合構成物
JP2005521244A (ja) * 2002-03-19 2005-07-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 絶縁キャビティの構造
US20040058476A1 (en) * 2002-09-25 2004-03-25 Ziptronix Wafer bonding hermetic encapsulation
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004304622A (ja) * 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2005125447A (ja) * 2003-10-23 2005-05-19 Hitachi Ltd 電子部品およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531234A (ja) * 2010-06-07 2013-08-01 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Mems及び/またはnemsネットワークを含む分析デバイス
US10216698B2 (en) 2010-06-07 2019-02-26 Commissariat à l 'Energie Atomique et aux Energies Alternatives Analysis device including a MEMS and/or NEMS network
JP2017501041A (ja) * 2013-10-24 2017-01-12 アナログ デバイシス, インコーポレイテッド ガス抜け遮蔽を備えるmemsデバイス
US9764946B2 (en) 2013-10-24 2017-09-19 Analog Devices, Inc. MEMs device with outgassing shield

Also Published As

Publication number Publication date
CN101233073B (zh) 2012-07-04
CN101233073A (zh) 2008-07-30
US20070128828A1 (en) 2007-06-07
EP1919821A1 (en) 2008-05-14
JP4885956B2 (ja) 2012-02-29
WO2007018955A1 (en) 2007-02-15
US8217473B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP4885956B2 (ja) 微小電気機械システムのパッケージング及び配線
US6307260B1 (en) Microelectronic assembly fabrication with terminal formation from a conductive layer
KR100934291B1 (ko) 웨이퍼 패키징 환경에서의 ai/ge 본딩 제조 방법 및생산 제품
US7605466B2 (en) Sealed wafer packaging of microelectromechanical systems
US6838762B2 (en) Water-level package with bump ring
US20100084752A1 (en) Systems and methods for implementing a wafer level hermetic interface chip
TWI683781B (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
WO2011070627A1 (ja) 半導体基板の接合方法およびmemsデバイス
US20150232329A1 (en) Method for eutectic bonding of two carrier devices
CN109553065A (zh) 微机电系统装置与微机电系统的封装方法
US7605467B2 (en) Package and electronic apparatus using the same
TW201606940A (zh) 集積式cmos及mems感測器製作方法及結構
US8048804B2 (en) Method of manufacturing semiconductor package
JP5367841B2 (ja) 半導体基板の接合方法およびmemsデバイス
US6867060B2 (en) Wafer-level packaging of electronic devices before singulation
US6716669B2 (en) High-density interconnection of temperature sensitive electronic devices
Kelvin et al. C2W bonding method for MEMS applications
WO1998028955A2 (en) Microelectric assembly fabrication with terminal formation
KR102274202B1 (ko) 솔더볼을 이용한 mems 소자 웨이퍼의 웨이퍼레벨 패키징 방법
Huang et al. 3D self-aligned microassembled electrical interconnects for heterogeneous integration
TW202326997A (zh) 轉移晶片的結構和方法以及晶片接合結構
TWI244148B (en) Wafer-level package and manufacturing method thereof
JP2006162628A (ja) センサシステム
KR20090042214A (ko) 복층 범프 구조물 및 그 제조 방법
Lo et al. Design and Fabrication of MEMS Based Microphone Module by Using 3D Chip-on-Chip Package

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4885956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees