JP2009302371A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009302371A
JP2009302371A JP2008156435A JP2008156435A JP2009302371A JP 2009302371 A JP2009302371 A JP 2009302371A JP 2008156435 A JP2008156435 A JP 2008156435A JP 2008156435 A JP2008156435 A JP 2008156435A JP 2009302371 A JP2009302371 A JP 2009302371A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal pad
metal
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008156435A
Other languages
English (en)
Other versions
JP5396750B2 (ja
Inventor
Hirotoshi Tachibana
宏俊 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008156435A priority Critical patent/JP5396750B2/ja
Publication of JP2009302371A publication Critical patent/JP2009302371A/ja
Application granted granted Critical
Publication of JP5396750B2 publication Critical patent/JP5396750B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】ダイシング後にパッドの表面に接続される金属物の密着性を改善することができ
る半導体装置の製造方法を提供する。
【解決手段】半導体装置１の製造方法において、半導体基板１０の上方の層間絶縁膜３６
上に金属パッド４０を形成する工程と、酸素含有雰囲気内において熱処理を行い、金属パ
ッド４０の表面にアルミニウム又はアルミニウム合金を有する金属酸化膜４１を形成する
工程と、半導体基板１０を分割してチップを形成する工程とを有する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、金属パッドを有する半導体装置の製造
方法に関する。
半導体装置の製造プロセスにおいて、前処理工程の最終段階として、半導体ウェーハを
ダイシング装置により切断して複数の半導体装置毎にチップ状に分割する工程がある。半
導体ウェーハのダイシングの際には、半導体装置を冷却するために切削水が半導体ウェー
ハに供給される。切削水として、例えば純水が用いられる。
純水の比抵抗値は高いので、ダイシング中の半導体ウェーハに純水を供給すると静電気
が生じ易く、切断屑が半導体チップに付着してしまう。この解決策としては、純水に二酸
化炭素を混合して純水の比抵抗値を下げることにより、静電気の発生を防止する方法があ
る。
しかし、二酸化炭素が混合された純水の酸性は高く、この純水は半導体チップの表面に
露出しているアルミニウムのボンディングパッドを腐食させる１つの原因になる。従って
、ダイシングにより分割された半導体チップのボンディングパッドの表面には、ダイシン
グ前に比べて腐食によって多数の空孔が発生する。空孔は、ボンディングパッドの実質的
なボンディング面積を減少させるので、ボンディングパッド表面にボンディングされる金
属ワイヤとの密着性を損なう原因となる。
ボンディングパッドと金属ワイヤとの密着性を向上するための方法として、ボンディン
グパッドの表面に凹凸を形成することが知られている。しかし、ボンディングパッドの表
面に凹凸を形成しても、腐食によって多数の空孔が形成されることには変わりはなく、ボ
ンディングワイヤの密着性を改善することが難しい。
一方、ボンディングパッドの表面の空孔の発生を防止するために、半導体ウェーハのダ
イシングの前に、ポリイミドの揮発成分によりボンディングパッドの表面に保護膜を形成
し、その後にダイシングすることが知られている。
その保護膜の形成方法は、まず、別の基板にポリイミドを塗布し、この基板を半導体ウ
ェーハに対向させて配置させる。続いて、熱処理によって、熱硬化前のポリイミドの成分
を揮発させ、その揮発成分をボンディングパッド及びその周辺のパッシベーション膜の表
面に付着させ、保護膜を形成する。
そのような方法においては、ポリイミドを基板に塗布する工程と、ポリイミドを熱処理
により揮発させて保護膜を形成する工程とを従来工程に加える必要がある上に、硬化した
ポリイミドを廃棄する必要がある。
特開２００４−１５８６７８号公報 特開２００８−４５９８号公報
本発明の目的は、ダイシング後にパッドの表面に接続される金属物の密着性を改善する
ことができる半導体装置の製造方法を提供することにある。
本発明の１つの観点によれば、半導体基板の上方の絶縁膜上にアルミニウム、アルミニ
ウム合金のいずれかを有する金属パッドを形成する工程と、酸素含有雰囲気内において熱
処理を行い、前記金属パッドの表面に金属酸化膜を形成する工程と、前記半導体基板を分
割してチップを形成する工程と、を有することを特徴とする半導体装置の製造方法を提供
することができる。
本発明によれば、酸素含有雰囲気内において熱処理を行い、金属パッドの表面に金属酸
化膜を形成し、この後にダイシングを行ったので、金属パッドの表面のダイシングに起因
する腐食を防止することができ、金属パッドの表面とその表面に接続される金属物との密
着性を改善することができる。
以下に、本発明の実施形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１は本発明の第１実施形態に係る半導体装置１の要部断面図である。この半導体装置
１は、半導体基板１０の上方の第ｎ層目の層間絶縁膜３６上に形成された金属パッド（ボ
ンディングパッド）４０と、金属パッド４０の表面に形成された金属酸化膜４１とを備え
ている。
半導体基板１０には例えばｎ型のシリコン単結晶基板が使用され、この半導体基板１０
の主面側の活性領域には複数のｐ型のウェル領域１１と複数のｎ型のウェル領域（不図示
）が形成されている。
活性領域であるウェル領域１１は、素子分離領域１２によって区画されている。素子分
離領域１２は、例えばシャロートレンチアイソレーション（ＳＴＩ）構造を採用し、ウェ
ル領域１１の表面から深さ方向に形成されたトレンチとその内部に埋設された絶縁体とを
備えて構成される。
なお、素子分離領域１２には、例えばウェル領域１１の表面をＬＯＣＯＳ法により選択
的に酸化して形成されたシリコン酸化膜を使用してもよい。
活性領域であるウェル領域１１には、トランジスタＴが形成されている。トランジスタ
Ｔとして、ＭＯＳＦＥＴのような絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）が形
成されている。
トランジスタＴは、チャネル形成領域として使用されるウェル領域１１と、ゲート絶縁
膜１５と、ゲート電極１６と、ソース／ドレイン領域１７ｓ、１７ｄとを有している。
ゲート絶縁膜１５はウェル領域１１上に形成される。ゲート絶縁膜１５は、熱酸化法に
より形成してもよいし、ＣＶＤ法により形成してもよい。
ゲート電極１６Ａ、１６Ｂは、ゲート絶縁膜１５上に形成されたシリコン多結晶膜１６
ａと、このシリコン多結晶膜１６ａ上に形成された金属シリサイド膜１６ｂとを備える。
ソース／ドレイン領域１７ｓ、１７ｄは、ウェル領域１１に形成された低不純物濃度領
域であるｎ型のエクステンション領域１７ａと、ウェル領域１１に形成された高不純物濃
度領域であるｎ型半導体領域１７ｂとを有している。ｎ型半導体領域１７ｂ上には金属シ
リサイド膜１７ｃが形成されている。
エクステンション領域１７ａは、ゲート電極１６をマスクにしてその両側のウェル領域
１１に不純物をイオン注入することにより形成される。また、ｎ型半導体領域１７ｂは、
ゲート電極１６及びサイドウォールスペーサ１８をマスクとして不純物をイオン注入する
ことにより形成される。
ここで、ゲート電極１６表面の金属シリサイド膜１６ｂ、ソース／ドレイン領域１７ｓ
、１７ｄ表面の金属シリサイド膜１７ｃのそれぞれは、製造プロセスにおいてサリサイド
技術を使用して同一工程により形成される。
なお、第１実施形態においては、ｎチャネル導電型ＭＯＳＦＥＴのみ説明しているが、
本発明は、トランジスタＴとしてそれに限定されるものではなく、ｐチャネル導電型ＩＧ
ＦＥＴであってもよく、又双方のチャネル導電型ＭＯＳＦＥＴが混在してもよい。
半導体基板１０上には、トランジスタＴを覆う絶縁膜２０と、絶縁膜２０上に形成され
た第１層目の層間絶縁膜２１とが形成される。絶縁膜２０はカバー絶縁膜として使用され
、この絶縁膜２０には例えばシリコン窒化膜が使用される。層間絶縁膜２１には例えばシ
リコン酸化膜が使用され、この層間絶縁膜２１の表面は化学機械研磨法等により平坦化さ
れる。
絶縁膜２０及び層間絶縁膜２１にはトランジスタＴのソース／ドレイン領域１７ｓ、１
７ｄ上においてコンタクトホール２２が形成される。コンタクトホール２２内部には導電
性プラグ２３が形成され、導電性プラグ２３はソース／ドレイン領域１７ｓ、１７ｄ表面
の金属シリサイド膜１７ｃに電気的に接続される。
図示していないが、トランジスタＴのゲート電極１６は、導電性プラグを介してその上
の配線に接続される。この導電性プラグはゲート電極１６の金属シリサイド膜１６ｂに電
気的に接続される。
導電性プラグ２３は、例えば、コンタクトホール２２内の底面及び側壁に沿って形成さ
れたグルー膜２３ａと、このグルー膜２３ａ上に形成されコンタクトホール２２内を埋め
込む金属膜２３ｂとを備えている。グルー膜２３ａには例えば窒化チタン（ＴｉＮ）膜が
使用され、金属膜２３ｂには例えばタングステン（Ｗ）膜が使用される。
層間絶縁膜２１上には、導電性プラグ２３に電気的に接続される第１層目の配線２４が
形成される。配線２４として、例えば、アルミニウム膜、又は銅（Ｃｕ）、シリコン（Ｓ
ｉ）若しくはチタン（Ｔｉ）の少なくとも１つが添加されたアルミニウム合金膜が使用さ
れる。
図１において、配線２４は簡略化して示しているが、実際にはアルミニウム膜若しくは
アルミニウム合金膜と、その下層に形成されたバリアメタル膜と、その上層に形成された
反射防止膜とを備える。
配線２４上には第２層目の層間絶縁膜２５が形成され、この層間絶縁膜２５にはビアホ
ール２６が形成されている。ビアホール２６内部にはその下の配線２４に電気的に接続さ
れる導ビアプラグ２７が形成されている。
図１には示していないが、層間絶縁膜２５上にはビアプラグ２７に電気的に接続される
第２層目の配線が形成される。層間絶縁膜２５は例えば層間絶縁膜２１と同一の絶縁材料
を使用して構成され、ビアプラグ２７は例えば導電性プラグ２３と同一積層構造において
同一の導電性材料を使用して構成される。また、第２層目の配線は第１層目の配線２４と
同一の導電性材料を使用して構成される。
第２層目の配線上には複数層の層間絶縁膜と複数層の配線とが交互に積層される。第２
層目の配線の上方には第ｎ−１（ｎは４以上の整数。）層目の層間絶縁膜３０が形成され
、この層間絶縁膜３０にはビアホール３１が形成される。
ビアホール３１内には、下層の第（ｎ−２）層目の配線（不図示）に電気的に接続され
るビアプラグ３２が埋設されている。
層間絶縁膜３０上にはビアプラグ３２に電気的に接続される第（ｎ−１）層目の配線３
５が形成される。層間絶縁膜３０は例えば層間絶縁膜２１と同一の絶縁材料を使用して構
成され、ビアプラグ３２は例えば導電性プラグ２３と同一積層構造において同一の導電性
材料を使用して構成される。また、第（ｎ−１）層目の配線３５は第１層目の配線２４と
同一の導電性材料を使用して構成される。
配線３５上には、最上層間絶縁膜となる第ｎ層目の層間絶縁膜３６が形成され、この層
間絶縁膜３６にはビアホール３７が形成される。ビアホール３７内には、配線３５に電気
的に接続される最上のビアプラグ３８が埋設される。
層間絶縁膜３６上には、ビアプラグ３８に電気的に接続され最上配線層となる第ｎ層目
の配線として金属パッド（ボンディングパッド）４０が形成される。金属パッド４０を構
成する材料として、アルミニウム、又は、アルミニウムに例えばＣｕ、Ｓｉ若しくはＴｉ
の少なくとも１つの元素が添加されたアルミニウム合金が適用される。
層間絶縁膜３６は、例えば層間絶縁膜２１と同一の絶縁材料を使用して構成され、最上
のビアプラグ３８は、例えば導電性プラグ２３と同一積層構造において同一の導電性材料
を使用して構成される。また、金属パッド４０は、例えば、配線２４と同一の導電性材料
を使用して構成される。
金属パッド４０上には、半導体基板１０の全域を覆い、金属パッド４０の中央部分に開
口（ボンディング開口）４３を有する絶縁膜４２が形成される。絶縁膜４２はカバー絶縁
膜としての機能を有し、例えば絶縁膜４２にはシリコン窒化膜が使用される。更に、絶縁
膜４２上には、半導体基板１０の全域を覆い、絶縁膜４２の開口４３に重複してそれより
も一回り大きな開口４５を有する保護膜４４が形成される。保護膜４４には例えば感光性
ポリイミド樹脂膜が使用される。
このような構造を有する第１実施形態に係る半導体装置１においては、絶縁膜４２の開
口４３内に露出する金属パッド４０の表面上に金属酸化膜４１が形成される。ここでは、
金属酸化膜４１には金属パッド４０の表面を酸化することにより酸化アルミニウム（Ａｌ
ｘＯｙ）膜が形成される。
金属酸化膜４１は、後の製造方法において説明するダイシング工程に使用される冷却水
（純水）と金属パッド４０のアルミニウム粒子との反応を防止するシールド膜として機能
し、金属パッド４１の表面の腐食を防止する。
本実施形態において、金属酸化膜４１は、アルミニウム粒子と純水との反応を防止する
ために、例えば厚さ約３ｎｍの自然酸化膜よりも厚く、かつ金属パッド４０とそれに電気
的に接続される金属物との間の接続抵抗値を不必要に増加させないために、例えば５ｎｍ
以上、１０ｎｍ以下の膜厚に設定される。
半導体装置１の金属パッド４０の表面には、図２に示すように、電気的接続物としてワ
イヤ５０の一端が電気的にかつ機械的に接続される。ワイヤ５０には例えば金（Ａｕ）ワ
イヤが使用され、このＡｕワイヤの一端は金属パッド４０にボンディングされる。
次に、前述の半導体装置１の製造方法を簡単に説明する。
まず、図３に示すように、半導体基板１０にトランジスタＴを形成した後に、絶縁膜２
０、第１層目の層間絶縁膜２１、コンタクトホール２２、導電性プラグ２３、第１層目の
配線２４のそれぞれを順次形成する。引き続き、配線２４上に第２層目の層間絶縁膜２５
、ビアホール２６、導電性プラグ２７、第２層目の配線のそれぞれを順次形成し、層間絶
縁膜と配線とを交互に複数層形成する。ここで、半導体基板１０は、ダイシング工程前で
あって、半導体ウェーハの状態にある。
そして、第ｎ層目の層間絶縁膜３６上に金属パッド４０を形成する。金属パッド４０に
は、例えばスパッタリング法を使用して形成された厚さ約７７０ｎｍ〜９５０ｎｍのアル
ミニウム合金膜を使用する。
次に、金属パッド４０上を覆う絶縁膜４２を形成する。この後、絶縁膜４２に金属パッ
ド４０の表面中央部が露出する開口４３を形成する。開口４３は、レジストマスク（不図
示）を使用し、絶縁膜４２にドライエッチングを行うことにより形成される。
さらに、図４に示すように、絶縁膜４２上及び開口４３から露出された金属パッド４０
上を覆う保護膜４４を形成し、開口４３及び金属パッド４０の表面を露出させる開口４５
を保護膜４４に形成する。保護膜４４として、例えば塗布法を使用して成膜された感光性
樹脂、例えば感光性ポリイミド膜を使用する。開口４５は、フォトリソグラフィ技術を使
用して保護膜４４にパターンニングを行うことにより形成する。
前述の図１に示したように、酸素含有雰囲気内において、金属パッド４０の開口４３か
ら露出する表面に熱酸化法を使用して金属酸化膜４１を形成する。金属酸化膜４１は、図
５に示すように、以下の熱酸化条件に基づき形成される。
まず、酸素濃度１８％のガスを２０ｍｌ／ｍｉｎ、Ｎ2ガスを１０ｌ／ｍｉｎ程度で酸
素含有雰囲気内に供給する。その酸素含有雰囲気は、排気によって常圧よりも低い圧力に
設定される。そして、約１時間をかけて２℃／ｍｉｎ〜３℃／ｍｉｎの上昇率で２００℃
まで加熱する。この２００℃の状態を１２時間持続し、１．５℃／ｍｉｎ〜１．８℃／ｍ
ｉｎの下降率で加熱前の温度まで冷却する。
このような熱酸化条件下において、金属パッド４０のうち開口４３から露出した表面に
は、金属酸化膜（酸化アルミニウム膜）４１が約５ｎｍ〜１９ｎｍの膜厚に形成される。
この後、図示しないが、プローブテスタを使用して動作試験を行い、半導体基板１０の
裏面のバックグラインド処理を行う。そして、半導体基板１０にダイシングを行い、半導
体基板１０を分割して、チップ状の複数の半導体装置１を形成する。ダイシングにおいて
は、冷却のために純水の冷却水を半導体基板１０に供給する。なお、純水に二酸化炭素、
その他の成分を混入させてもよい。
以上のように製造された半導体装置１の金属パッド４０の表面に、図２に示すように、
金属酸化膜４１を介してワイヤ５０をボンディングにより接続すると、ワイヤ５０は金属
酸化膜４１を消失させながら金属パッド４０に接続される。ボンディングは、超音波振動
を併用した熱圧着により行う。
図６（ａ）は、半導体ウェーハをダイシングする前において、金属パッド４０の表面を
金属顕微鏡を用いて撮影した写真に基づく模写図である。図６（ｂ）は、酸素含有雰囲気
中で金属パッド４０を熱処理しなかった金属パッド４０の表面を、ダイシング工程後に金
属顕微鏡を通して撮影した写真の模写図である。
ダイシング前においては、図６（ａ）に示すように、金属パッド４０の表面に腐食によ
って発生する空孔４０ｃは存在していない。これに対して、ダイシング後には、図６（ｂ
）に示すように、酸素雰囲気中で熱処理を施さない金属パッド４０の表面には、腐食によ
って発生する空孔４０ｃが存在する。
これに対して、本実施形態のように、半導体ウェーハをダイシングする前に金属パッド
４０の表面を酸素雰囲気中で加熱すると、半導体ウェーハをダイシングした後にも金属パ
ッド４０の表面は図６（ａ）に示す状態を保持した。
図７は、本実施形態に係る熱酸化処理の有無と腐食の有無との関係を調べた結果を示す
表である。ここで、サンプルには８インチ半導体ウェーハ（半導体基板１０）が使用され
た。
図７に示すように、サンプル１は、酸素雰囲気中での熱処理を実施しなかった、つまり
金属パッド４０の表面に金属酸化膜４１を積極的に形成していない半導体ウェーハである
。この半導体ウェーハにダイシングを行い、１つの金属パッド４０の表面を金属顕微鏡を
使用して観察すると、腐食の発生を確認することができ、１つの金属パッド４０の表面の
腐食個数は平均で１２個であった。
サンプル２は、基板温度２００℃において１０分間の熱酸化処理を実施した半導体ウェ
ーハである。この場合、熱酸化処理としては十分ではなく、金属パッド４０の表面に十分
な膜厚の金属酸化膜４１が生成されていないと推察される。従って、観察結果からも、腐
食の発生を確認することができ、１つの金属パッド４０の表面の腐食個数は平均で１１個
であった。
サンプル３は、基板温度２００℃において８時間の熱酸化処理を実施した半導体ウェー
ハである。この場合でも、熱酸化処理としてはまだ不十分であり、金属パッド４０の表面
に十分な膜厚の金属酸化膜４１が生成されていないと推察される。従って、観察結果から
も、腐食の発生を確認することができ、腐食個数を減少することができるものの、１つの
金属パッド４０の表面の腐食個数は平均で３個であった。
これに対して、サンプル４は、基板温度２００℃において１２時間の熱酸化処理を実施
した半導体ウェーハである。この場合、熱酸化処理としては十分であり、金属パッド４０
の表面に十分な膜厚の金属酸化膜４１が生成されていると推察される。観察結果からも明
らかなように、腐食の発生を確認することができず、１つの金属パッド４０の表面の腐食
個数は平均で０個であった。
同様に、サンプル５、６，７においても、腐食の発生を確認することができず、１つの
金属パッド４０の表面の腐食個数は平均で０個であった。サンプル５は、基板温度２００
℃において１６時間の熱酸化処理を実施した半導体ウェーハである。サンプル６は、基板
温度２００℃において２０時間の熱酸化処理を実施した半導体ウェーハである。サンプル
７は、基板温度２００℃において２４時間の熱酸化処理を実施した半導体ウェーハである
。
なお、サンプル８に関しては、第２実施形態において説明する。
図８は、第１実施形態に係る熱酸化処理の有無（腐食の有無）とシェア強度との関係を
調べた結果を示すグラフである。シェア強度とは、金属パッド４０の表面とワイヤ５０の
ボールとのボンディング部分の剪断応力に対する強度である。
図８において、サンプル９は、ダイシング前の金属パット４０の表面に腐食が無いサン
プルである。また、サンプル１は、ダイシング後に金属パッド４９に腐食が存在するサン
プルである。サンプル５は、酸素含有雰囲気で基板温度２００℃において１６時間の熱処
理を行った金属パッド４０であって、ダイシング後の本実施形態に係るサンプルである。
そして、サンプル９、１、５のそれぞれについてシェア強度の最小値、平均値並びに最大
値を調べた。
図８に示すように、サンプル５においては、シェア強度の最小値、平均値並びに最大値
がいずれもサンプル１のそれらの値に対して高くなる。更に、サンプル５のシェア強度は
サンプル９のシェア強度に対しても高くなるという結果が得られた。
サンプル５においては、金属パット４０の表面に金属酸化膜４１を形成し、ダイシング
に使用される冷却水と金属パッド４０の表面との反応を金属酸化膜４１によって防止して
いるので、金属パット４０の表面に腐食により生成される空孔４０ｃが存在しない。つま
り、金属パッド４０の表面のボンディング面積は空孔４０ｃによって減少することがない
ので、金属パッド４０の表面とワイヤ５０との接合部分に金属パッド４０側からのアルミ
ニウム粒子の供給が十分に行われ、接合部分の合金化が促進され、シェア強度を向上する
ことができる。
図９は、本実施形態に係る熱酸化処理の有無（腐食の有無）とワイヤプル強度との関係
を調べた結果を示すグラフである。ワイヤプル強度とは、金属パッド４０の表面とワイヤ
５０のボールとのボンディング部分の引張応力に対する強度である。シェア強度と同様に
、サンプル９、サンプル１及びサンプル５について、それぞれワイヤプル強度の最小値、
平均値並びに最大値を調べた。なお、それらの強度試験において加える力は６ｐｋｇとし
た。
図９に示すように、サンプル５においては、ワイヤプル強度の最小値、平均値並びに最
大値がいずれもサンプル１のそれらの値に対して高くなる。
サンプル５においては、前述のシェア強度において説明したように、金属パット４０の
表面とワイヤ５０との接合部分の合金化が促進され、ワイヤプル強度を向上することがで
きる。
本実施形態に係る半導体装置１の製造方法は、保護膜４４、開口４５を形成した後、金
属パッド４０の表面に金属酸化膜４１を形成し、そしてプローブテスタを使用して動作試
験を行っている。
これに対して、半導体装置１の製造方法の変形例においては、プローブテスタを使用し
て動作試験を行った後に、金属パッド４０の表面に金属酸化膜４１を形成する。金属酸化
膜４１を形成した後は、バックグラインド処理、ダイシングのそれぞれを順次行う。
金属酸化膜４１を形成する熱酸化条件は、基板温度２００℃において少なくとも１６時
間又は１６時間以上の処理時間に設定する。つまり、図７に示すサンプル５乃至８を含む
熱処理条件を適用する。
本実施形態に係る半導体装置１の製造方法においては、酸素含有雰囲気内において熱処
理を行い、金属パッド４０の表面に金属酸化膜４１を形成し、この後に半導体ウェーハの
ダイシングを行ったので、金属パッド４０の表面のダイシングに起因する腐食を防止する
ことができ、金属パッド４０の表面とその表面に接続されるワイヤ５０との密着性を改善
することができる。従って、半導体装置１の製造上の歩留まりを向上することができる。
（第２実施形態）
本発明の第２実施形態は、第１実施形態に係る半導体装置１の製造方法において、金属
酸化膜４１の形成工程並びに熱酸化条件を代えた例を説明するものである。
第２実施形態に係る半導体装置１の製造方法は、前述の第１実施形態に係る半導体装置
１の製造方法の図４に示す保護膜４４に開口４５を形成した後に、この保護膜４４のアニ
ールを利用して、開口４５から露出する金属パッド４０の表面に金属酸化膜４１を形成す
る。
図１０に示すように、金属酸化膜４１は以下の熱酸化条件に基づき形成される。
１０ｍｌのＨ2Ｏと３０ｌ／ｍｉｎのＮ2を供給して常圧に設定された酸素含有雰囲気内
に半導体基板１を設置する。
そして、基板温度２００℃の予備加熱を数十分程度行った後、約３０分〜４０分をかけ
て５℃／ｍｉｎ〜６℃／ｍｉｎの上昇率で基板温度を３８０℃まで上げる。その後に、数
分間、例えば２分間の酸素濃度の監視を行い、酸素濃度を例えば２０ｐｐｍ以下で０ｐｐ
ｍより多くなるように調節した後に、温度３８０℃の状態を５０分〜７０分以上、好まし
くは６０分以上持続する。
これにより、金属パッド４０の表面に金属酸化膜４１が形成されるとともに、保護膜４
４にアニールを行う。この後、約３０分〜４０分の時間をかけて４℃／ｍｉｎ〜６℃／ｍ
ｉｎの下降率で冷却する。このような熱酸化条件下において、金属酸化膜（酸化アルミニ
ウム膜）４１は約５ｎｍ〜１０ｎｍの膜厚に形成される。
図７に示したサンプル８は、第２実施形態に係る製造方法により形成された半導体ウェ
ーハであり、サンプル８においては、腐食の発生を確認することができず、１つの金属パ
ッド４０の表面の腐食個数は平均で０個であった。
金属パッド４０の表面に金属酸化膜４１を形成した後には、バックグラインド処理工程
、ダイシング工程のそれぞれが順次行われる。そして、金属パッド４０の表面にワイヤ５
０をボンディングにより接続する。
第２実施形態に係る半導体装置１の製造方法においては、第１実施形態に係る半導体装
置１の製造方法と同様に、酸素含有雰囲気内において熱処理を行い、金属パッド４０の表
面に金属酸化膜４１を形成し、この後に半導体ウェーハのダイシングを行った。
これより、金属パッド４０の表面のダイシングに起因する腐食を防止することができ、
金属パッド４０の表面とその表面に接続されるワイヤ５０との密着性を改善することがで
きる。従って、半導体装置１の製造上の歩留まりを向上することができる。
更に、第２実施形態に係る半導体装置１の製造方法においては、金属酸化膜１１を形成
する工程と保護膜４４を加熱する工程とを重複させて行っているので、製造時間を短縮す
ることができる。
更に、第２実施形態に係る半導体装置１の製造方法においては、基板温度を２００℃か
ら３８０℃まで高めて金属酸化膜１１を形成しているので、短時間において金属酸化膜１
１を形成することができ、製造時間を短縮することができる。その加熱時間は少なくとも
６０分又は６０分以上とすることが好ましい。
第２実施形態に係る半導体装置１の製造方法は、金属パッド４０の表面に金属酸化膜４
１を形成する工程と保護膜４４を加熱する工程とを重複させるとともに、基板温度を３８
０℃の高温度に設定している。
これに対して、半導体装置１の製造方法の変形例においては、金属パッド４０の表面に
金属酸化膜４１を形成する工程と保護膜４４を加熱する工程とを重複させるとともに、基
板温度を２００℃に設定し、この状態を１２時間又はそれ以上持続させてもよい。
（その他の実施形態）
上記のように、本発明を第１実施形態及び第２実施形態によって記載したが、この開示
の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施形
態、実施例及び運用技術に適用することができる。例えば、前述の実施形態等においては
、半導体装置１に搭載されたトランジスタＴはＩＧＦＥＴであるが、本発明は、トランジ
スタＴとしてバイポーラトランジスタ等の能動素子を使用してもよい。また、本発明は、
トランジスタＴとともに若しくはトランジスタＴに代えて、抵抗、容量等の受動素子を搭
載してもよい。
次に、本発明の実施形態をさらに付記する。
（付記１）
半導体基板の上方の絶縁膜上にアルミニウム、アルミニウム合金のいずれかを有する金
属パッドを形成する工程と、
酸素含有雰囲気内において熱処理を行い、前記金属パッドの表面に金属酸化膜を形成す
る工程と、
前記半導体基板を分割してチップを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記金属酸化膜は酸化アルミニウム膜であることを特徴とする付記１に記載の半導体装
置の製造方法。
（付記３）
前記金属パッドを形成する工程の後に、前記金属パッドの中央部を露出しその周囲を覆
うカバー絶縁膜を形成する工程と、
前記金属パッドの前記中央部の表面に前記金属酸化膜を形成する工程と、
を有することを特徴とする付記１又は付記２に記載の半導体装置の製造方法。
（付記４）
前記金属酸化膜を形成する前に、前記金属パッド及び前記カバー絶縁膜の上に保護膜を
形成する工程と、
前記金属パッドの前記中央部を露出する開口を形成する工程と、
を有することを特徴とする付記３に記載の半導体装置の製造方法。
（付記５）
前記金属酸化膜は、前記酸素含有雰囲気内において、基板温度２００℃を維持し、１２
時間以上の時間の前記熱処理により形成されることを特徴とする付記１乃至付記４のいず
れか１つに記載の半導体装置の製造方法。
（付記６）
前記金属酸化膜は、前記酸素含有雰囲気内において、基板温度３８０℃を維持し、６０
分以上の時間の前記熱処理により形成されることを特徴とする付記１乃至付記４のいずれ
か１つに記載の半導体装置の製造方法。
（付記７）
前記酸素含有雰囲気中で、前記酸素雰囲気の温度を上昇して前記金属パッドの中央部の
表面に前記金属酸化膜を形成するとともに前記保護膜を加熱することを特徴とする付記４
に記載の半導体装置の製造方法。
（付記８）
前記金属酸化膜を形成する工程は、前記金属パッドの表面に生成される自然酸化膜の膜
厚に比べて厚い膜厚を有する前記金属酸化膜を形成する工程であることを特徴とする付記
１乃至付記７のいずれかつ項に記載の半導体装置の製造方法。
（付記９）
前記金属パッドの表面に前記金属酸化膜を介してワイヤのボンディングを行う工程を更
に備えたことを特徴とする付記１乃至付記８のいずれか１つに記載の半導体装置の製造方
法。
（付記１０）
前記半導体基板の分割は、水を共有しながら前記半導体基板を切断することを特徴とす
る付記１乃至付記９のいずれか１つに半導体装置の製造方法。
図１は、本発明の第１実施形態に係る半導体装置の要部断面図である。 図２は、第１実施形態に係る半導体装置のワイヤが接続された状態の要部断面図である。 図３は、第１実施形態に係る半導体装置の製造方法を説明する第１の工程断面図である。 図４は、第２の工程断面図である。 図５は、第１実施形態に係る半導体装置の製造方法において金属酸化膜を形成する熱酸化プロファイルを示す図である。 図６（ａ）は、第１実施形態においてダイシング工程前の金属パッドの表面状態を示す模写図であり、図６（ｂ）は、ダイシング工程後の金属パッドの表面状態を示す模写図である。 図７は、第１実施形態において熱酸化処理の有無と金属パッドの表面の腐食の有無との関係を示す表である。 図８は、第１実施形態において金属パッドとワイヤとの接続部分のシェア強度を示すグラフである。 図９は、第１実施形態において金属パッドとワイヤとの接続部分のワイヤプル強度を示すグラフである。 図１０は、本発明の第２実施形態に係る半導体装置の製造方法において金属酸化膜を形成する熱酸化プロファイルを示す図である。
符号の説明
１ 半導体装置
１０ 半導体基板
２１、２５、３０、３６ 層間絶縁膜
２３、２６、３２、３８ 導電性プラグ
２４、３５ 配線
４０ 金属パッド
４１ 金属酸化膜
４２ 絶縁膜
４３、４５ 開口
４４ 保護膜
５０ ワイヤ
Ｔ トランジスタ

Claims (5)

  1. 半導体基板の上方の絶縁膜上にアルミニウム、アルミニウム合金のいずれかを有する金
    属パッドを形成する工程と、
    酸素含有雰囲気内において熱処理を行い、前記金属パッドの表面に金属酸化膜を形成す
    る工程と、
    前記半導体基板を分割してチップを形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記金属酸化膜は酸化アルミニウム膜であることを特徴とする請求項１に記載の半導体
    装置の製造方法。
  3. 前記金属酸化膜は、前記酸素含有雰囲気内において、基板温度２００℃を維持し、１２
    時間以上の時間の前記熱処理により形成されることを特徴とする請求項１又は請求項２に
    記載の半導体装置の製造方法。
  4. 前記金属酸化膜は、前記酸素含有雰囲気内において、基板温度３８０℃を維持し、６０
    分以上の時間の前記熱処理により形成されることを特徴とする請求項１又は請求項２に記
    載の半導体装置の製造方法。
  5. 前記半導体基板の分割は、水を供給しながら前記半導体基板を切断することを特徴とす
    る請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2008156435A 2008-06-16 2008-06-16 半導体装置の製造方法 Expired - Fee Related JP5396750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008156435A JP5396750B2 (ja) 2008-06-16 2008-06-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008156435A JP5396750B2 (ja) 2008-06-16 2008-06-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009302371A true JP2009302371A (ja) 2009-12-24
JP5396750B2 JP5396750B2 (ja) 2014-01-22

Family

ID=41548953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008156435A Expired - Fee Related JP5396750B2 (ja) 2008-06-16 2008-06-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5396750B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098009A (ko) 2017-02-24 2018-09-03 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211670A (ja) * 1994-01-13 1995-08-11 Ryoden Semiconductor Syst Eng Kk 半導体装置のダイシング方法
JPH0992654A (ja) * 1995-07-14 1997-04-04 Matsushita Electric Ind Co Ltd 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置
JP2002076587A (ja) * 2000-08-24 2002-03-15 Citizen Watch Co Ltd 半導体装置の製造方法およびその実装方法
JP2005252162A (ja) * 2004-03-08 2005-09-15 Sharp Corp 半導体装置及びその製造方法
JP2006093241A (ja) * 2004-09-21 2006-04-06 Sanken Electric Co Ltd 半導体素子の製法
JP2007123499A (ja) * 2005-10-27 2007-05-17 Fujifilm Corp ワイヤボンディング装置およびこれを用いたワイヤボンディング方法
JP2008004598A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd ダイシング装置，ダイシング方法，半導体装置，及び半導体装置の製造方法
JP2008047680A (ja) * 2006-08-15 2008-02-28 Fujifilm Corp ワイヤボンディング方法及びワイヤボンディングシステム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211670A (ja) * 1994-01-13 1995-08-11 Ryoden Semiconductor Syst Eng Kk 半導体装置のダイシング方法
JPH0992654A (ja) * 1995-07-14 1997-04-04 Matsushita Electric Ind Co Ltd 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置
JP2002076587A (ja) * 2000-08-24 2002-03-15 Citizen Watch Co Ltd 半導体装置の製造方法およびその実装方法
JP2005252162A (ja) * 2004-03-08 2005-09-15 Sharp Corp 半導体装置及びその製造方法
JP2006093241A (ja) * 2004-09-21 2006-04-06 Sanken Electric Co Ltd 半導体素子の製法
JP2007123499A (ja) * 2005-10-27 2007-05-17 Fujifilm Corp ワイヤボンディング装置およびこれを用いたワイヤボンディング方法
JP2008004598A (ja) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd ダイシング装置，ダイシング方法，半導体装置，及び半導体装置の製造方法
JP2008047680A (ja) * 2006-08-15 2008-02-28 Fujifilm Corp ワイヤボンディング方法及びワイヤボンディングシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10153216B2 (en) 2014-12-25 2018-12-11 Renesas Electronics Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP5396750B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
US9153495B2 (en) Semiconductor device and method of manufacturing the same
US7994641B2 (en) Semiconductor device and method of fabricating the same
TWI536497B (zh) Semiconductor device manufacturing method and semiconductor device
JP6300533B2 (ja) 半導体装置の製造方法および半導体装置
TWI285951B (en) Complementary field-effect transistors and methods of manufacture
JP5114969B2 (ja) 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
US20100164105A1 (en) Semiconductor device and method of manufacturing the same
JP5860580B2 (ja) 半導体装置及びその製造方法
US9570346B2 (en) Method of manufacturing semiconductor device
JP6724685B2 (ja) 半導体装置
JP4639138B2 (ja) 半導体装置
CN107430999B (zh) 半导体装置及其制造方法
US20090283909A1 (en) Semiconductor device and manufacturing method thereof
JP5396750B2 (ja) 半導体装置の製造方法
WO2016169162A1 (zh) 一种制作阵列基板的方法及其阵列基板和显示装置
JP4861072B2 (ja) 半導体装置及びその製造方法
JPH0661177A (ja) 半導体集積回路装置およびその製造方法
JP2007165663A (ja) 半導体装置の製造方法および半導体装置
JP4305354B2 (ja) 半導体装置およびその製造方法
JP2012094593A (ja) 半導体装置および半導体装置の製造方法
JP6708087B2 (ja) 半導体装置の製造方法
JP2011129750A (ja) 高耐圧半導体素子の製造方法及びその構造
JP2006216644A (ja) 半導体装置の製造方法
TW200905747A (en) Thin film and method for manufacturing semiconductor device using the thin film
JP2010093030A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Ref document number: 5396750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees