JP2009290234A

JP2009290234A - 光起電力素子

Info

Publication number: JP2009290234A
Application number: JP2009205926A
Authority: JP
Inventors: Toshio Asaumi; 利夫浅海; Akira Terakawa; 朗寺川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2009-09-07
Filing date: 2009-09-07
Publication date: 2009-12-10
Anticipated expiration: 2025-02-28
Also published as: JP5031007B2

Abstract

【課題】出力特性が向上された光起電力素子を提供することである。
【解決手段】ｎ型単結晶シリコン基板１１の主面上にｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２が形成され、ｎ型非晶質シリコン膜２２上に表面電極１２が形成されている。ｎ型単結晶シリコン基板１１の裏面上にｉ型非晶質シリコン膜２３およびｐ型非晶質シリコン膜２４が形成され、ｐ型非晶質シリコン膜２４上に裏面電極１６が形成される。表面電極１２側が主たる受光面となる。ｐ型非晶質シリコン膜２４の膜厚は、６ｎｍ以上８０ｎｍ以下である。
【選択図】図５

Description

本発明は、半導体接合を用いた光起電力素子に関する。

近年、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜とのｐｎ接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Ｉｓｃおよび開放電圧Ｖｏｃを維持しつつ曲線因子Ｆ．Ｆ．を向上させる必要がある。

しかしながら、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Ｖｏｃが低下する。

そこで、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜（ｉ型非晶質シリコン膜）が挿入されたＨＩＴ（真性薄膜を有するヘテロ接合：Heterojunction with Intrinsic Thin-Layer）構造を有する光起電力素子が提案されている（例えば、特許文献１）。

また、ｎ型単結晶シリコン基板の裏面側での表面準位によるキャリア再結合を抑制するとともに少数キャリアが裏面電極に移動することを阻止するために、ｎ型単結晶シリコン基板の裏面にｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜が形成されたＢＳＦ（Back Surface Field）構造を有する光起電力素子も知られている。

ところで、上記のような光起電力素子においては、ｐ型非晶質シリコン膜上にＩＴＯ等の透明電極が受光面電極として形成される。一般に、受光面電極はスパッタリング法によって形成されるが、このとき、スパッタ時のダメージによりｐ型非晶質シリコン膜の表面領域が劣化する。そのため、この劣化の影響を低減するためにはｐ型非晶質シリコン膜の膜厚を大きくする必要がある。

特開２００１−３４５４６３号公報

しかしながら、ｐ型非晶質シリコン膜の膜厚を大きくすると、ｐ型非晶質シリコン膜による光の吸収損失が増大する。それにより、光起電力素子の出力特性が低下する。

本発明の目的は、出力特性が向上された光起電力素子を提供することである。

本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。

また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。

本発明に係る光起電力素子は、一導電型の結晶系半導体の第１の面上に、実質的に真性の第１の非晶質系半導体膜と、結晶系半導体と同じ導電型の第２の非晶質系半導体膜と、透光性の第１の電極層とを順に備え、結晶系半導体の第２の面上に、実質的に真性の第３の非晶質系半導体膜と、第２の非晶質系半導体膜と逆の導電型の第４の非晶質系半導体膜と、第２の電極層とを順に備え、第４の非晶質系半導体膜の膜厚が６ｎｍ以上８０ｎｍ以下であるものである。

本発明に係る光起電力素子においては、光が入射すると結晶系半導体において光キャリアが発生する。結晶系半導体、結晶系半導体の第１の面側の第２の非晶質系半導体膜および第２の面側の第４の非晶質系半導体膜により電界が形成され、結晶系半導体において発生した光キャリアが第１の電極層および第２の電極層から外部に取り出される。また、結晶系半導体の第１の面側の第１の非晶質系半導体膜および第２の面側の第３の非晶質半導体膜により結晶系半導体の表面準位によるキャリアの再結合が防止される。

ここで、透光性の第１の電極層が結晶系半導体の第１の面側に形成され、第４の非晶質系半導体膜は結晶系半導体の第２の面側に形成されている。この場合、第４の非晶質系半導体膜の膜厚を大きくしても、第１の電極層側から結晶系半導体に入射する光の量は低減されない。したがって、第４の非晶質系半導体膜の膜厚を６ｎｍ以上にしても、結晶系半導体の受光量の低減が防止される。それにより、結晶系半導体における光キャリアの生成効率の低下を防止しつつ、キャリアの取り出し効率を向上させることができる。また、第２の電極層を形成する際に第４の非晶質系半導体膜の表面が劣化しても、第４の非晶質系半導体膜が十分な膜厚を有するので、その影響を低減することができる。

また、第４の非晶質系半導体膜の膜厚が８０ｎｍ以下であるので、第４の非晶質系半導体膜による光の吸収損失を低減することができる。それにより、第２の電極層側から結晶系半導体に入射する光および第１の電極層側から入射した後、第２の電極層において反射することにより結晶系半導体に入射する光の量が低減することを防止することができる。

これらの結果、光起電力素子の出力特性が向上する。

第４の非晶質系半導体膜の膜厚が４０ｎｍ以下であることが好ましい。この場合、第４の非晶質系半導体膜による光の吸収損失を確実に低減することができる。それにより、第２の電極層側から結晶系半導体に入射する光および第１の電極層側から入射した後、第２の電極層において反射することにより結晶系半導体に入射する光の量が低減することを確実に防止することができる。その結果、光起電力素子の出力特性が確実に向上する。

第１の電極層側が主たる光入射面であってもよい。この場合、第１の電極層側から入射した光は、第２の非晶質系半導体膜および第１の非晶質系半導体膜を通して結晶系半導体に入射する。したがって、第４の非晶質系半導体の膜厚が６ｎｍ以上であっても、結晶系半導体の受光量が低減されることが確実に防止される。それにより、光起電力素子の出力特性が確実に向上する。

結晶系半導体の導電型がｎ型であってもよい。この場合、製造が容易であり、製造コストが低減される。

第２の非晶質系半導体膜の膜厚が２ｎｍ以上８ｎｍ以下であることが好ましい。この場合、第１の電極層を形成する際に第２の非晶質系半導体膜が劣化してもその影響を低減することができるとともに、第２の非晶質系半導体膜による光の吸収損失を低減することができる。それにより、光起電力素子の出力特性がさらに向上する。

第２の非晶質系半導体膜の膜厚が４ｎｍ以上であることが好ましい。この場合、第１の電極層の劣化の影響を確実に防止することができる。それにより、光起電力素子の出力特性が確実に向上する。

第１の非晶質系半導体膜の膜厚が８ｎｍ以下であることが好ましい。この場合、光起電力素子の短絡電流の低下を防止することができる。

第１の非晶質系半導体膜の膜厚が３．５ｎｍ以上であることが好ましい。この場合、結晶系半導体の表面準位によるキャリアの再結合を確実に防止することができる。それにより、光起電力素子の出力特性がさらに向上する。

第３の非晶質系半導体膜の膜厚が１０ｎｍ以上であることが好ましい。この場合、結晶系半導体の表面準位によるキャリアの再結合を確実に防止することができる。それにより、光起電力素子の出力特性がさらに向上する。

第３の非晶質系半導体膜の膜厚が２０ｎｍ以下であることが好ましい。この場合、光起電力素子の短絡電流の低下を防止することができる。

本発明によれば、第４の非晶質系半導体膜の膜厚を大きくしても、第１の電極層側から結晶系半導体に入射する光の量は低減されない。したがって、第４の非晶質系半導体膜の膜厚を６ｎｍ以上にしても、結晶系半導体の受光量の低減が防止される。それにより、結晶系半導体における光キャリアの生成効率の低下を防止しつつ、キャリアの取り出し効率を向上させることができる。また、第２の電極層を形成する際に第４の非晶質系半導体膜の表面が劣化しても、第４の非晶質系半導体膜が十分な膜厚を有するので、その影響を低減することができる。

また、結晶系半導体の第１の面側の第１の非晶質系半導体膜および第２の面側の第３の非晶質半導体膜により結晶系半導体の表面準位によるキャリアの再結合が防止される。

これらの結果、光起電力素子の出力特性が向上する。

本発明の第１の実施の形態に係る光起電力素子の上面図である。本発明の第１の実施の形態に係る光起電力素子の下面図である。図１の光起電力素子のＡ−Ａ線断面図である。ｐ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘとの関係を示す図である。ｎ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘとの関係を示す図である。光入射面側のｉ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘとの関係を示す図である。裏面側のｉ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘとの関係を示す図である。

以下、本発明の実施の形態について説明する。

図１および図２は本発明の一実施の形態に係る光起電力素子の上面図および下面図である。

図１に示すように、光起電力素子１００は略正方形状を有するｎ型単結晶基板１を備える。ｎ型単結晶シリコン基板１１の主面（受光面）側には、後述する非晶質シリコン膜を介して表面電極１２が形成されている。表面電極１２上には、ストライプ状の複数のバスバー電極部１３が互いに平行に形成され、バスバー電極部１３と直交するようにストライプ状の複数のフィンガー電極部１４が互いに平行に形成されている。バスバー電極部１３およびフィンガー電極部１４が集電極１５を構成する。バスバー電極部１３の幅は、例えば１．５ｍｍであり、フィンガー電極部１４の幅は、例えば１００μｍであり、フィンガー電極部１４のピッチは、例えば２ｍｍである。

また、図２に示すように、ｎ型単結晶シリコン基板１１の裏面側には、後述する非晶質シリコン膜を介して裏面電極１６が形成されている。裏面電極１６上には、ストライプ状の複数のバスバー電極部１７が互いに平行に形成され、バスバー電極部１７と直交するようにストライプ状の複数のフィンガー電極部１８が互いに平行に形成されている。バスバー電極部１７およびフィンガー電極部１８が集電極１９を構成する。バスバー電極部１７の幅は、例えば３ｍｍであり、フィンガー電極部１８の幅は、例えば２００μｍであり、フィンガー電極部１８のピッチは、例えば１ｍｍである。

表面電極１２および裏面電極１６は、例えば、ＩＴＯ（インジウム錫酸化物）、ＳｎＯ_２（酸化錫）、ＺｎＯ（酸化亜鉛）等からなる透明電極であり、集電極１５，１９は、例えば、Ａｇ（銀）等の導電性粒子を含む導電性ペーストにより形成される。本実施の形態においては、表面電極１２側を主な光入射面とする。なお、表面電極１２側のみから光を入射させる場合は、裏面電極１６として透明でない金属電極を用いてもよい。

図３は、図１の光起電力素子１００のＡ−Ａ線断面図である。

図３に示すように、ｎ型単結晶シリコン基板１１の主面上にｉ型非晶質シリコン膜２１（ノンドープ非晶質シリコン膜）およびｎ型非晶質シリコン膜２２が順に形成されている。さらに、ｎ型非晶質シリコン膜２２上に表面電極１２が形成され、表面電極１２上に集電極１５が形成されている。なお、図３においては、集電極１５のバスバー電極部１４（図１参照）は図示されておらず、フィンガー電極部１３のみが図示されている。

また、ｎ型単結晶シリコン基板１１の裏面上にｉ型非晶質シリコン膜２３およびｐ型非晶質シリコン膜２４が形成されている。さらに、ｐ型非晶質シリコン膜２４上に裏面電極１６が形成され、裏面電極１６上に集電極１９が形成されている。なお、図３においては、集電極１９のバスバー電極部１７（図２参照）は図示されておらず、フィンガー電極部１８のみが図示されている。この光起電力素子１００では、ｎ型単結晶シリコン基板１１が主たる発電層となる。

ここで、本実施の形態に係る光起電力素子１００においては、ｎ型単結晶シリコン基板１１において生成された電子は、ｎ型単結晶シリコン基板１１および高濃度にドープされたｎ型非晶質シリコン膜２２の二つの領域によって収集される。この場合、ｐ型非晶質シリコン膜２４による正孔の収集効率に比べ、ｎ型単結晶シリコン基板１１およびｎ型非晶質シリコン膜２２による電子の収集効率が高くなる。したがって、集電極１９に対して集電極１５の面積を小さくしても、正孔の収集効率に対する電子の収集効率が低下することを防止することができる。それにより、上記のように、バスバー電極部１７およびフィンガー電極部１８に比べて、バスバー電極部１３およびフィンガー電極部１４を細くすることができるとともに、フィンガー電極部１４の本数を少なくすることが可能になる。その結果、集電極１５によって遮蔽される光の量を低減することができるので、表面電極１２を通してｎ型単結晶シリコン基板１１に効率よく光を入射させることができる。したがって、表面電極１２側を主たる光入射面とすることにより、ｎ型単結晶シリコン基板１１における光キャリアの生成効率を向上させることができる。

次に、光起電力素子１００の製造方法を説明する。まず、洗浄したｎ型単結晶シリコン基板１１を真空チャンバ内で２００℃以下で加熱する。それにより、ｎ型単結晶シリコン基板１１の表面に付着した水分が除去される。

次に、真空チャンバ内にＳｉＨ_４（シラン）ガスおよびＨ_２ガスを導入し、プラズマＣＶＤ（化学蒸着）法によりｎ型単結晶シリコン基板１１の主面上にｉ型非晶質シリコン膜２１を形成する。続いて、真空チャンバ内にＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３（ホスフィン）ガスを導入し、プラズマＣＶＤ法によりｉ型非晶質シリコン膜２１上にｎ型非晶質シリコン膜２２を形成する。

次に、上記のｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２が形成されたｎ型単結晶シリコン基板１１を真空チャンバ内で２００℃以下で加熱する。それにより、ｎ型単結晶シリコン基板１１の表面に付着した水分が除去される。

次いで、真空チャンバ内にＳｉＨ_４ガスおよびＨ_２ガスを導入し、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１１の裏面上にｉ型非晶質シリコン膜２３を形成する。続いて、真空チャンバ内にＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６（ジボラン）ガスを導入し、プラズマＣＶＤ法によりｉ型非晶質シリコン膜２３上にｐ型非晶質シリコン膜２４を形成する。

続いて、スパッタリング法により、ｎ型非晶質シリコン膜２２およびｐ型非晶質シリコン膜２４上にＩＴＯからなる表面電極１２および裏面電極１６を形成する。

最後に、スクリーン印刷法により、表面電極１２および裏面電極１６上に銀からなる集電極１５および集電極１９を形成する。

ここで、本実施の形態に係る光起電力素子１００においては、ｉ型非晶質シリコン膜２１の膜厚は、８ｎｍ以下であることが好ましい。それにより、光起電力素子１００の短絡電流の低下を防止することができる。ｉ型非晶質シリコン膜２１の膜厚は、３．５ｎｍ以上であることが好ましい。それにより、ｎ型単結晶シリコン基板１１の表面準位によるキャリアの再結合を防止することができる。したがって、ｉ型非晶質シリコン膜２１の膜厚は３．５ｎｍ以上８ｎｍ以下であることが好ましい。

また、ｎ型非晶質シリコン膜２２の膜厚は、８ｎｍ以下であることが好ましい。それにより、ｎ型非晶質シリコン膜２２による光の吸収損失を低減することができる。ｎ型非晶質シリコン膜２２の膜厚は、２ｎｍ以上であることが好ましい。この場合、スパッタリング法により表面電極１２を形成する際にｎ型非晶質シリコン膜２２の表面が劣化しても、ｎ型非晶質シリコン膜２２が十分な膜厚を有するので、劣化の影響を低減することができる。ｎ型非晶質シリコン膜２２の膜厚は、４ｎｍ以上であることがより好ましい。それにより、ｎ型非晶質シリコン膜２２の表面の劣化の影響を確実に低減することができる。したがって、ｎ型非晶質シリコン膜２２の膜厚は、２ｎｍ以上８ｎｍ以下であることが好ましく、４ｎｍ以上８ｎｍ以下であることがより好ましい。

また、ｉ型非晶質シリコン膜２３の膜厚は、１０ｎｍ以上であることが好ましい。それにより、ｎ型単結晶シリコン基板１１の表面準位によるキャリアの再結合を防止することができる。ｉ型非晶質シリコン膜２３の膜厚は、２０ｎｍ以下であることが好ましい。それにより、光起電力素子１００の短絡電流の低下を防止することができる。したがって、ｉ型非晶質シリコン膜２３の膜厚は１０ｎｍ以上２０ｎｍ以下であることが好ましい。

また、ｐ型非晶質シリコン膜２４の膜厚は、６ｎｍ以上であることが好ましい。ここで、本実施の形態に係る光起電力素子１００においては、表面電極１２側が主な光入射面となっている。この場合、ｐ型非晶質シリコン膜２４の膜厚を大きくしても、表面電極１２側からｎ型単結晶シリコン基板１１に入射する光の量は低減されない。したがって、ｐ型非晶質シリコン膜２４の膜厚を６ｎｍ以上にした場合においても、ｎ型単結晶シリコン基板１１の受光量の低減が防止される。それにより、ｎ型単結晶シリコン基板１１における光キャリアの生成効率の低下を防止しつつ、キャリアの取り出し効率を向上させることが
できる。また、スパッタリングにより裏面電極１６を形成する際にｐ型非晶質シリコン膜２４の表面が劣化しても、ｐ型非晶質シリコン膜２４が十分な膜厚を有するので、その影響を低減することができる。

ｐ型非晶質シリコン膜２４の膜厚は、１５ｎｍ以上であることがより好ましい。この場合、ｐ型非晶質シリコン膜２４の表面の劣化の影響を確実に低減することができる。

また、ｐ型非晶質シリコン膜２４の膜厚は、８０ｎｍ以下であることが好ましい。この場合、ｐ型非晶質シリコン膜２４による光の吸収損失を低減することができる。それにより、裏面電極１６側からｎ型単結晶シリコン基板１１に入射する光および表面電極１２側から入射した後、裏面電極１６において反射することによりｎ型単結晶シリコン基板１１に入射する光の量が低減することを防止することができる。

ｐ型非晶質シリコン膜２４の膜厚は、４０ｎｍ以下であることがより好ましい。この場合、ｐ型非晶質シリコン膜２４による光の吸収損失を確実に低減することができる。それにより、裏面電極１６側からｎ型単結晶シリコン基板１１に入射する光および表面電極１２側から入射した後、裏面電極１６において反射することによりｎ型単結晶シリコン基板１１に入射する光の量が低減することを確実に防止することができる。したがって、ｐ型非晶質シリコン膜２４の膜厚は、６ｎｍ以上８０ｎｍ以下であることが好ましく、１５ｎｍ以上４０ｎｍ以下であることがより好ましい。

これらの結果、光起電力素子１００の出力特性を向上させることができる。

（他の実施の形態）
上記実施の形態においては、結晶系半導体基板としてｎ型単結晶シリコン基板１１が用いられているが、これに限定されず、ｎ型単結晶シリコン基板１１の代わりにｎ型多結晶シリコン基板を用いてもよく、ｐ型単結晶シリコン基板を用いてもよく、ｐ型多結晶シリコン基板を用いてもよい。

なお、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を用いる場合には、図３のｎ型非晶質シリコン膜２２の代わりにｐ型の非晶質シリコン膜を設け、ｐ型非晶質シリコン膜２４の代わりにｎ型の非晶質シリコン膜を設ける。それにより、上記実施の形態と同様の効果を得ることができる。

また、ｉ型非晶質シリコン膜２１、ｎ型非晶質シリコン膜２２およびｐ型非晶質シリコン膜２４が微結晶シリコンを含んでもよい。

また、上記実施の形態においては、結晶系半導体および非晶質系半導体膜の材料としてシリコンを用いているが、これに限定されず、例えば、ＳｉＣ（炭化シリコン）、ＳｉＧｅ（シリコンゲルマニウム）、Ｇｅ（ゲルマニウム）等のような他のＩＶ族元素を用いてもよい。

（請求項の各構成要素と実施の形態の各部との対応）
上記実施の形態においては、ｎ型単結晶シリコン基板１１が一導電型の結晶系半導体に相当し、ｉ型非晶質シリコン膜２１が第１の非晶質系半導体膜に相当し、ｎ型非晶質シリコン膜２２が第２の非晶質系半導体膜に相当し、表面電極１２が第１の電極層に相当し、ｉ型非晶質シリコン膜２３が第３の非晶質系半導体膜に相当し、ｐ型非晶質シリコン膜２４が第４の非晶質系半導体膜に相当し、裏面電極１６が第２の電極層に相当する。
＜実施例＞
以下、実施例および比較例の光起電力素子を作製し、作製した光起電力素子の出力特性を測定した。

（実施例）
実施例においては、上記実施の形態の方法で図３の光起電力素子１００を作製した。なお、実施例においては表面電極１２側を光入射面としている。実施例の光起電力素子の作製条件を表１に示す。

（比較例）
比較例の光起電力素子が実施例の光起電力素子１００と異なるのは、裏面電極１６側を光入射面としている点である。

（評価）
各非晶質シリコン膜の膜厚が異なる実施例および比較例の光起電力素子を種々作製し、各光起電力素子の最大出力Ｐｍａｘを比較した。

（１）ｐ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘの関係
ｐ型非晶質シリコン膜２４の膜厚が異なる実施例および比較例の光起電力素子を種々作製し、それらの最大出力Ｐｍａｘを測定した。図４に測定結果を示す。図４において、横軸はｐ型非晶質シリコン膜２４の膜厚を示し、縦軸は、最大出力Ｐｍａｘを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Ｐｍａｘの値は、比較例の光起電力素子の最大出力Ｐｍａｘの最大値を１として規格化した値である。また、実施例においては、ｉ型非晶質シリコン膜２１の膜厚は５ｎｍであり、ｎ型非晶質シリコン膜２２の膜厚は５ｎｍであり、ｉ型非晶質シリコン膜２３の膜厚は１５ｎｍであり、比較例においては、ｉ型非晶質シリコン膜２１の膜厚は１５ｎｍであり、ｎ型非晶質シリコン膜２２の膜厚は１４ｎｍであり、ｉ型非晶質シリコン膜２３の膜厚は８ｎｍである。

図４に示すように、実施例の光起電力素子においては、ｐ型非晶質シリコン膜２４の膜厚が６〜８０ｎｍである場合に、最大出力Ｐｍａｘの値が比較例の最大出力Ｐｍａｘの最大値を超えている。

ここで、比較例の光起電力素子においては、ｐ型非晶質シリコン膜２４は受光面側に形成されている。この場合、ｐ型非晶質シリコン膜２４の膜厚を大きくすると、ｐ型非晶質シリコン膜による光の吸収損失が大きくなり、ｎ型単結晶シリコン基板１１に入射する光の量が低減する。それにより、ｎ型単結晶シリコン基板１１における光キャリアの生成効率が低下する。

また、ｐ型非晶質シリコン膜２４の膜厚を小さくすると、裏面電極１６の形成時に劣化したｐ型非晶質シリコン膜２４の表面部の影響を低減できないとともに、光の取り出し効率が低下する。

一方、実施例の光起電力素子においては、ｐ型非晶質シリコン膜２４は単結晶シリコン基板１１の裏面側に形成されている。つまり、受光面とは反対側にｐ型非晶質シリコン膜２４が形成されている。この場合、ｐ型非晶質シリコン膜２４の膜厚を６ｎｍ以上に大きくしても、受光面側からｎ型単結晶シリコン基板１１に入射する光の量は低減されない。そのため、ｎ型単結晶シリコン基板１１の受光量の低減を防止しつつ、ｐ型非晶質シリコン膜２４の膜厚を大きくすることができる。したがって、ｐ型非晶質シリコン膜２４の膜厚を大きくすることにより、ｎ型単結晶シリコン基板１１における光キャリアの生成効率の低減を防止しつつ、キャリアの取り出し効率を向上させることができる。

また、ｐ型非晶質シリコン膜２４の膜厚を大きくすることにより、裏面電極１６の形成時にｐ型非晶質シリコン膜の表面が劣化しても、その影響を低減することができる。

また、ｐ型非晶質シリコン膜２４の膜厚が８０ｎｍ以下である場合には、非晶質シリコン膜２４による光の吸収損失を低減することができる。それにより、ｎ型単結晶シリコン基板１１を通過した後、裏面電極１６において反射することによりｎ型単結晶シリコン基板１１に再度入射する光の量が低減することを防止することができる。

これらの結果、実施例の最大出力Ｐｍａｘが向上したと考えられる。

また、比較例の最大出力Ｐｍａｘの値は、ｐ型非晶質シリコン膜２４の膜厚の変化に依存して急峻に変化しているが、実施例の最大出力Ｐｍａｘの値は、ｐ型非晶質シリコン膜２４の膜厚が６ｎｍ以上の範囲では緩やかに変化している。つまり、実施例の光起電力素子においては、ｐ型非晶質シリコン膜２４の膜厚の広い範囲で、高い最大出力Ｐｍａｘを得ることができる。したがって、膜厚の制御に要求される制度が緩和される。

（２）ｎ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘの関係
ｎ型非晶質シリコン膜２２の膜厚が異なる実施例および比較例の光起電力素子を種々作製し、それらの最大出力Ｐｍａｘを測定した。図５に測定結果を示す。図５において、横軸はｎ型非晶質シリコン膜２２の膜厚を示し、縦軸は、最大出力Ｐｍａｘを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Ｐｍａｘの値は、比較例の光起電力素子の最大出力Ｐｍａｘの最大値を１として規格化した値である。また、実施例においてはｉ型非晶質シリコン膜２１の膜厚は５ｎｍ、ｉ型非晶質シリコン膜２３の膜厚は１５ｎｍ、ｐ型非晶質シリコン膜２４の膜厚は２０ｎｍであり、比較例においてはｉ型非晶質シリコン膜２１の膜厚は１５ｎｍ、ｉ型非晶質シリコン膜２３の膜厚は８ｎｍ、ｐ型非晶質シリコン膜２４の膜厚は５ｎｍである。

図５に示すように、実施例の光起電力素子においては、ｎ型非晶質シリコン膜２２の膜厚が４〜８ｎｍである場合に、最大出力Ｐｍａｘの値が比較例の最大出力Ｐｍａｘの最大値を超えている。つまり、実施例の光起電力素子においては、ｎ型非晶質シリコン膜２２の膜厚を４〜８ｎｍの範囲で制御することにより、高い最大出力Ｐｍａｘを得ることができる。

ここで、実施例の光起電力素子においては、ｎ型非晶質シリコン膜２２は受光面側に形成される。この場合、ｎ型非晶質シリコン膜２２の膜厚を４ｎｍ以上８ｎｍ以下にすることにより、表面電極１２の形成時に劣化したｎ型非晶質シリコン膜２２の表面部の影響を低減するとともに、ｎ型非晶質シリコン膜２２による光の吸収損失を十分に低減することができると考えられる。したがって、実施例の最大出力Ｐｍａｘが向上したと考えられる。

（３）光入射面側のｉ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘの関係
ｉ型非晶質シリコン膜２１の膜厚が異なる実施例の光起電力素子およびｉ型非晶質シリコン膜２３の膜厚が異なる比較例の光起電力素子を種々作製し、それらの最大出力Ｐｍａｘを測定した。図６に測定結果を示す。図６において、横軸は実施例のｉ型非晶質シリコン膜２１または比較例のｉ型非晶質シリコン膜２３の膜厚すなわち光入射面側のｉ型非晶質シリコン膜の膜厚を示し、縦軸は、最大出力Ｐｍａｘを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Ｐｍａｘの値は、比較例の光起電力素子の最大出力Ｐｍａｘの最大値を１として規格化した値である。また、実施例においては、ｎ型非晶質シリコン膜２２の膜厚は５ｎｍであり、ｉ型非晶質シリコン膜２３の膜厚は１５ｎｍであり、ｐ型非晶質シリコン膜２４の膜厚は２０ｎｍである。また、比較例においては、ｉ型非晶質シリコン膜２１の膜厚は１５ｎｍであり、ｎ型非晶質シリコン膜２２の膜厚は１４ｎｍであり、ｐ型非晶質シリコン膜２４の膜厚は１５ｎｍである。

図６に示すように、実施例の光起電力素子においては、ｉ型非晶質シリコン膜２１の膜厚が約３．５〜８ｎｍである場合に、最大出力Ｐｍａｘの値が比較例の最大出力Ｐｍａｘの最大値を超えている。つまり、実施例の光起電力素子においては、ｉ型非晶質シリコン膜２１の膜厚を３．５〜８ｎｍの範囲で制御することにより、高い最大出力Ｐｍａｘを得ることができる。

（４）裏面側のｉ型非晶質シリコン膜の膜厚と最大出力Ｐｍａｘの関係
ｉ型非晶質シリコン膜２３の膜厚が異なる実施例およびｉ型非晶質シリコン膜２１の膜厚が異なる比較例の光起電力素子を種々作製し、それらの最大出力Ｐｍａｘを測定した。図７に測定結果を示す。図７において、横軸は実施例のｉ型非晶質シリコン膜２３または比較例のｉ型非晶質シリコン膜２１の膜厚すなわち裏面側のｉ型非晶質シリコン膜の膜厚を示し、縦軸は、最大出力Ｐｍａｘを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Ｐｍａｘの値は、比較例の光起電力素子の最大出力Ｐｍａｘの最大値を１として規格化した値である。また、実施例においては、ｉ型非晶質シリコン膜２１の膜厚は５ｎｍであり、ｎ型非晶質シリコン膜２２の膜厚は５ｎｍであり、ｐ型非晶質シリコン膜２４の膜厚は２０ｎｍである。また、比較例においては、ｎ型非晶質シリコン膜２２の膜厚は１４ｎｍであり、ｉ型非晶質シリコン膜２３の膜厚は８ｎｍであり、ｐ型非晶質シリコン膜２４の膜厚は５ｎｍである。

図７に示すように、実施例の光起電力素子においては、ｉ型非晶質シリコン膜２３の膜厚が約１０〜２０ｎｍである場合に、最大出力Ｐｍａｘの値が比較例の最大出力Ｐｍａｘの最大値を超えている。つまり、実施例の光起電力素子においては、ｉ型非晶質シリコン膜２３の膜厚を１０〜２０ｎｍの範囲で制御することにより、高い最大出力Ｐｍａｘを得ることができる。

１１ｎ型単結晶シリコン基板
１２表面電極
１３，１７バスバー電極部
１４，１８フィンガー電極部
１５，１９集電極
１６裏面電極
２１，２３ｉ型非晶質シリコン膜
２２ｎ型非晶質シリコン膜
２４ｐ型非晶質シリコン膜
１００光起電力素子

Claims

ｎ型の結晶系半導体の第１の面上に、実質的に真性の第１の非晶質系半導体膜と、ｎ型の第２の非晶質系半導体膜と、透光性の第１の電極層と、第１の集電電極とを順に備え、
前記結晶系半導体の第２の面上に、実質的に真性の第３の非晶質系半導体膜と、ｐ型の第４の非晶質系半導体膜と、第２の電極層と、第２の集電電極とを順に備え、
第２の集電電極に対して前記第１の集電電極の面積を小さくし、前記第１の集電電極側を主たる光入射面としたことを特徴とする光起電力素子。
前記第１の非晶質系半導体膜は膜厚が３．５ｎｍ以上８ｎｍ以下のｉ型非晶質シリコン膜であり、
前記第２の非晶質系半導体膜は膜厚が２ｎｍ以上８ｎｍ以下のｎ型非晶質シリコン膜であり、
前記第３の非晶質系半導体膜は膜厚が１０ｎｍ以上２０ｎｍ以下のｉ型非晶質シリコン膜であり、
前記第４の非晶質系半導体膜は膜厚が６ｎｍ以上８０ｎｍ以下のｎ型非晶質シリコン膜であることを特徴とする請求項１記載の光起電力素子。
前記第２の非晶質系半導体膜の膜厚が４ｎｍ以上であることを特徴とする請求項２記載の光起電力素子。
前記第４の非晶質系半導体膜の膜厚が４０ｎｍ以下であることを特徴とする請求項２記載の光起電力素子。