JP2009253388A - 画像処理装置及び画像処理方法 - Google Patents

画像処理装置及び画像処理方法 Download PDF

Info

Publication number
JP2009253388A
JP2009253388A JP2008095447A JP2008095447A JP2009253388A JP 2009253388 A JP2009253388 A JP 2009253388A JP 2008095447 A JP2008095447 A JP 2008095447A JP 2008095447 A JP2008095447 A JP 2008095447A JP 2009253388 A JP2009253388 A JP 2009253388A
Authority
JP
Japan
Prior art keywords
image processing
signal
key
processing circuit
operates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008095447A
Other languages
English (en)
Other versions
JP4535160B2 (ja
Inventor
Masahito Noguchi
雅人 野口
Masaaki Yamane
正明 山根
Tomoji Mizutani
知二 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008095447A priority Critical patent/JP4535160B2/ja
Priority to US12/414,867 priority patent/US8704949B2/en
Priority to CN2009101326765A priority patent/CN101552876B/zh
Publication of JP2009253388A publication Critical patent/JP2009253388A/ja
Application granted granted Critical
Publication of JP4535160B2 publication Critical patent/JP4535160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Television Systems (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Abstract

【課題】 デュアルリンクにおいて高品質なワイプなどの画像処理を実現する。
【解決手段】 キー処理回路21A,21Bを備えた第1の画像処理部20A、第2の画像処理部20Bの動作を制御部30により制御し、プログレッシブ方式のあるフレームの画像処理時に、第1の画像処理部20Aの波形生成手段すなわちキー処理回路21Aがインターレス方式において第1フィールドで動作する設定値で上記第1の画像処理部20Aを動作させ、第2の画像処理部20Bの波形生成手段すなわちキー処理回路21Bがインターレス方式において第2フィールドで動作する設定値で上記第2の画像処理部20Bを動作させ、デュアルリンクプログレッシブ方式に対応したワイプ処理を行う。
【選択図】 図2

Description

本発明は、デュアルリンクプログレッシブ方式に対応した画像処理を行う画像処理装置及び画像処理方法に関する。
従来より、テレビジョン放送局や映像編集の現場においては、エフェクトスイッチャーと呼ばれる映像合成装置を用いて、キーイングと呼ばれる特殊効果が施されている。キーイングとは、背景映像(画面を構成する主な映像信号)のうち、キーソース信号(信号レベルが所定の閾値以上である部分を、映像を重畳する領域として指定する映像信号)によって指定される領域に、キーフィル信号(背景映像に前景として重ねる映像信号)を重畳する処理である。
ワイプなどの画像処理は、ワイプ・キー・ジェネレータあるいはパターンジェネレータなどの波形生成手段がキー信号とする信号を生成し、それによって2つの画像を逆に切り抜いてから加算的に合成するものである。また、入力画像を切り抜くのではなく、内部発生信号(単色・複合色)を波形生成手段の生成する信号により切り抜いて、画像として使うこともある。
また、3G−SDIにおいて、信号振幅、信号の立ち上がり/立ち下がり時間などの物理層についての規格は、SMPTE424Mで規格化されており、また、データ・フォーマットおよびマッピングについてはSMPTE425Mで規格化されている。
SMPTE425Mで規定されているデータ・フォーマットならびにマッピング方式は、HD−SDIを倍速にしたもの(1080p50/59.94/60)もあるが、12ビット伝送のものやデュアルリンク(Dual Link)HD−SDIを3G−SDIに変換するもの、2系統のHD−SDIを3G−SDIに変換するものがある。SMPTE424Mは、シリアル伝送の電気的な仕様について規定している。また、2本のデータ・ストリームを1本のデータ・ストリームにまとめる際の規則を規定している。規格化されている項目は、SD−SDIやHD−SDIと同じように、振幅、立ち上がり/立ち下り時間、立ち上がり/立ち下り時間差、DC オフセット、リターン・ロスなどである。
特開2000−197072号公報 特開2007−13466号公報
ところで、回路を構成する素子(デバイス)の信号処理速度には限界があり、より高速な処理を行うことは不可能か、より高価(価格が2倍以上)である素子が必要になる。
デュアルリンクを使うことで、安価な素子を2系統分用意するだけで済み、結果として安価となる。
また、高速な処理を行う回路は、高周波回路に特有の問題が発生するため、基板として設計すること自体に困難がある。
このため、半分の処理速度の基板のほうが設計が容易であり、結果として安価となる。
さらに、ビデオ信号としては、インターレス方式であるかプログレッシブ方式であるかの違いのみの2種類の信号形式が標準規格として存在し、インターレス方式のビデオ信号を処理する回路をデュアルリンク方式で動作させることでプログレッシブ方式のビデオ信号を処理させることができる。
このため、同じ機器・基板を、運用時の用途に応じて2種類の信号フォーマットで使用することができるので、経済的である。
また製造面でも、1種類の回路・基板を製造するだけで2種類の信号フォーマットに対応できるので、量産効果も期待でき、経済的である。
従来、デュアルリンクにおいては、ワイプなどの画像処理を行う場合、波形処理手段は前記処理回路の一部であるので2系統分、設けられる。
そして、デュアルリンクであるので、全く同じに制御され、同じ波形を生成することになる。
その結果、従来、インターレス信号に対して行われていた例えば図9の(A)に示すようなデュアルリンクに対応した画像処理を、プログレッシブ信号に対して実行することにより得られる最終画像出力は、図9の(B)に示すようにフレーム毎に異なるものとなってしまっていた。
すなわち、従来のデュアルリンクに対応した画像処理では、2系統の処理が全く同じであるために、生成波形は垂直方向の解像度が半分になり、品質を損なう結果になっている。
本発明の目的は、上述の如き従来の実情に鑑み、デュアルリンクにおいて高品質なワイプなどの画像処理を実現することにある。
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
本発明に係る画像処理装置は、それぞれ波形生成手段を備えた2つの画像処理回路と、上記2つの画像処理回路の動作を制御する制御手段とを備え、上記制御手段は、プログレッシブ方式のあるフレームの画像処理時に、一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、デュアルリンクプログレッシブ方式に対応した画像処理を行うことを特徴とする。
本発明に係る画像処理装置において、上記制御手段は、例えば、プログレッシブ方式の奇数番目のフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、プログレッシブ方式の偶数番目のフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記他方の画像処理回路を動作させ、デュアルリンクプログレッシブ方式に対応した画像処理を行うものとすることができる。
また、本発明に係る画像処理方法は、それぞれ波形生成手段を備えた2つの画像処理回路の動作を制御し、プログレッシブ方式のあるフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、デュアルリンクプログレッシブ方式に対応した画像処理を行うことを特徴とする。
本発明では、それぞれ波形生成手段を備えた2つの画像処理回路の動作を制御し、プログレッシブ方式のあるフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、デュアルリンクプログレッシブ方式に対応した画像処理を行うことにより、デュアルリンクにおいても高品質な内部生成信号を得ることができ、また、高品質なワイプなどの画像処理を実現することができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
本発明は、例えば図1に示すように、画像再生装置1や撮像装置2からデュアルリンクで供給される画像信号に第1の画像処理部20Aと第2の画像処理部20Bでワイプ処理を施してモニター装置3、4にデュアルリンクで出力する画像処理システム5におけるエフェクトスイッチャー装置100に適用される。
図1のCH1およびCH2は、デジタル特殊効果部であり、入力された画像信号を一旦メモリに書き込む回路を有し、入力画面に対して座標変換などを施して出力画像を形成し、出力するものであり、画像の拡大縮小や変形などの特殊効果を行う。本発明の特徴となる部分・機能とは直接関係しない。内部で波形生成回路を使用する場合は、本発明を適用することもできるが、それを実現する構成・動作は以下で説明するエフェクトスイッチャー装置と同じであるので、説明は省略する。
図1では、第1の画像処理部20AがリンクA側を処理し、第2の画像処理部20BがリンクB側を処理するように、入出力の接続がなされる様子の概略を図示している。また第2の画像処理部20Aは、第1の画像処理部20Bの制御にリンクして制御されることを、リンクの矢印で示している。
このエフェクトスイッチャー装置100は、例えば図2に示すように、入力ラインL1〜L9に入力された映像信号を選択するマトリクススイッチャ部10、上記入力ラインL1〜L9に入力された映像信号が上記マトリクススイッチャ部10を介して供給される第1の画像処理部20A、上記入力ラインL1〜L9に入力された映像信号が上記マトリクススイッチャ部10を介して供給される第2の画像処理部20B、これらを制御する制御部30などからなる主ユニット40と、上記主ユニット40の上記制御部30に通信路50を介して接続された選択入力部60とを備える。
このエフェクトスイッチャー装置100において、上記入力ラインL1〜L9には、キーソース信号またはキーフィル信号となる映像信号が入力される。
上記マトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つをキーソース信号として上記第1の画像処理部20Aに供給するキーソース信号選択入力バス11Aに接続されたスイッチからなるキーソース交点列12Aとを備える。また、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つをキーフィル信号として上記第1の画像処理部20Aに供給するキーフィル信号選択入力バス13Aに接続されたスイッチからなるキーフィル交点列14Aを備える。また、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つを第1の背景信号として上記第1の画像処理部20Aに供給する第1の背景信号選択入力バス15Aに接続されたスイッチからなる第1の背景交点列16Aを備える。また、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つを第2の背景信号として上記第1の画像処理部20Aに供給する第2の背景信号選択入力バス17Aに接続されたスイッチからなる第2の背景交点列18Aを備える。また、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つをキーソース信号として上記第2の画像処理部20Bに供給するキーソース信号選択入力バス11Bに接続されたスイッチからなるキーソース交点列12Bを備える。また、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つをキーフィル信号として上記第2の画像処理部20Bに供給するキーフィル信号選択入力バス13Bに接続されたスイッチからなるキーフィル交点列14Bを備える。また、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つを第1の背景信号として上記第2の画像処理部20Bに供給する第1の背景信号選択入力バス15Bに接続されたスイッチからなる第1の背景交点列16Bを備える。さらに、このマトリクススイッチャ部10は、上記入力ラインL1〜L9に入力される映像信号のうちの1つを第2の背景信号として上記第2の画像処理部20Bに供給する第2の背景信号選択入力バス17Bに接続されたスイッチからなる第2の背景交点列18Bを備える。
上記第1の画像処理部20Aは、キー処理回路21Aと合成回路22Aからなる。
上記キー処理回路21Aは、上記キーソース信号選択入力バス11Aと上記キーフィル信号選択入力バス13Aに接続されている。そして、このキー処理回路21Aは、上記入力ラインL1〜L9に入力される映像信号から選択されたキーソース信号とキーフィル信号が上記キーソース信号選択入力バス11Aと上記キーフィル信号選択入力バス13Aを介して入力される。そして、このキー処理回路21Aは、上記制御部30からの制御信号に応じたキー信号を入力されたキーソース信号あるいは内蔵する波形生成回路(ワイプパターン生成回路)によって生成する処理を行う。そして、このキー処理回路21Aは、上記キー信号と上記キーフィル信号を上記合成回路22Aに供給する。
また、上記合成回路22Aは、上記キー処理回路21Aに接続されているとともに、上記第1の背景信号選択入力バス15Aと上記第2の背景信号選択入力バス17Aに接続されている。この合成回路22Aには、上記キー処理回路21Aからキー信号とキーフィル信号が入力される。また、この合成回路22Aには、上記入力ラインL1〜L9に入力される映像信号から選択された第1の背景信号と第2の背景信号が上記第1の背景信号選択入力バス15Aと上記第2の背景信号選択入力バス17Aを介して入力される。そして、この合成回路22Aは、上記キー処理回路21Aから与えられるキー信号で示される領域は上記第1の背景信号又は上記第2の背景信号に置き換えてキーフィル信号を合成するキーイング処理を行う。
また、上記第2の画像処理部20Bは、キー処理回路21Bと合成回路22Bからなる。
上記キー処理回路21Bは、上記キーソース信号選択入力バス11Bと上記キーフィル信号選択入力バス13Bに接続されている。そして、このキー処理回路21Bは、上記入力ラインL1〜L9に入力される映像信号から選択されたキーソース信号とキーフィル信号が上記キーソース信号選択入力バス11Bと上記キーフィル信号選択入力バス13Bを介して入力される。そして、このキー処理回路21Bは、上記制御部30からの制御信号に応じたキー信号を入力されたキーソース信号あるいは内蔵する波形生成回路(ワイプパターン生成回路)によって生成する処理を行う。そして、このキー処理回路21Bは、上記キー信号と上記キーフィル信号を上記合成回路22Bに供給する。
また、上記合成回路22Bは、上記キー処理回路21Bに接続されているとともに、上記第1の背景信号選択入力バス15Bと上記第2の背景信号選択入力バス17Bに接続されている。この合成回路22Bには、上記キー処理回路21Bからキー信号とキーフィル信号が入力される。また、この合成回路22Bには、上記入力ラインL1〜L9に入力される映像信号から選択された第1の背景信号と第2の背景信号が上記第1の背景信号選択入力バス15Bと上記第2の背景信号選択入力バス17Bを介して入力される。そして、この合成回路22Bは、上記キー処理回路21Bから与えられるキー信号で示される領域は上記第1の背景信号又は上記第2の背景信号に置き換えてキーフィル信号を合成するキーイング処理を行う。
以上の説明では、キー信号が二値で、背景信号かキーフィル信号かを指定するように説明をしたが、より詳しくは、キー信号が二値ではなく濃度を示し、キーフィル信号を背景信号に重ねる濃度を多値で示す。したがって、背景が見えたまま、キーフィル信号が半透過的に見える様な部分を持つ画像処理を行うことも可能である。
さらに、上記制御部30は、マイクロコンピュータからなり、上記選択入力部60から上記通信路50を介して与えられる上記選択入力信号に応じた制御信号を生成して、制御線35を介して上記マトリクススイッチャ部10、上記第1の画像処理部20A及び上記第2の画像処理部20Bの各動作を制御する。
上記選択入力部60は、ボタン配置部61、キーボード62、マウスなどのポインティングデバイス63、グラフィカルディスプレイ64などが接続されたマイクロコンピュータ65からなる。ボタン配置部61のボタンで入力の選択が操作されると、主ユニットのマトリクススイッチャ部10では、対になる入力をA側とB側でそれぞれ選択する様に動作する。例えば、入力L1が第一画像信号のリンクA側で、入力L2が第一画像信号のリンクB側である場合、第1の背景に対して第一画像信号の選択が操作されると、第1の背景交点列16AにおいてL1を選択し、第2の背景交点列16BにおいてL2を選択する動作を行う。他の入力対や交点列についても、同様の動作を行う。なお、同じ装置でインターレス方式の画像を扱う場合は、このような対でのスイッチングを行わず、操作と一対一の対応で、スイッチングを行うだけで良い。
このエフェクトスイッチャー装置100では、上記選択入力部60が上記主ユニット40の上記制御部30と通信路50を介して通信を行い、各種処理の実行を指示する。
合成回路22Aはまた、第1の背景信号選択入力バス15Aと第2の背景信号選択入力バス17Aとから、背景信号の入力を受け、選択入力部60からの指示に従い、いずれかの背景信号を用いるか、あるいは指示された比率で指示された合成方法で2つの背景信号を合成して、キーイング処理に用いる合成後の背景信号とする。上記比率は、選択入力部のフェーダーレバーなどで手動で指示されたり、自動遷移(自動進行)動作の場合は、時間とともに変化して、一方の背景信号から他方の背景信号へ切り替わる様に制御される。上記合成方法は、例えばミックスとして、上記比率で2つの背景信号を各画素毎に重み付け加算(例えば、比率が30%ならば、第1の背景信号の値に0.3を乗算した値と、第2の背景信号の値に0.7を乗算した値とを、加算する)を行う。あるいは別の上記合成方法としては、ワイプとして、図2のワイプキー波形生成回路(WKG:Wipe Key Generator)26Aから供給されるワイプ用キー信号によって、第1の背景信号に第2の背景信号をキーイングで重ねる処理を行う。ワイプキー波形生成回路6の生成するキー信号は、上記比率とともに変化するものであり、自動遷移ならば進行の時刻tを入力パラメータとしてワイプの境界線を決める様に生成する。自動遷移でない場合は、tの代わりに指示された比率を用いる。
以上は、合成回路22Bの場合も、同様である。
以上では、波形生成の例として、キー処理回路21Aおよび21Bの内部の場合と、WKG(合成回路22Aおよび22Bの内部)の場合を説明したが、本発明の特徴であるフィールド信号と波形生成の制御との関係はどちらも同じであるので、以降は、生成する波形をワイプ波形として、説明を行う。どちらの波形生成についても、本発明の効果であるデュアルリンクプログレッシブ方式に対応した望ましい波形の生成が、以下の説明の様に可能である。
ワイプ波形の生成とフィールド信号との関係を図3に示すように、上記主ユニット40の上記制御部30は、上記選択入力部60からワイプ処理の実行を指示されると、プログレッシブ方式のあるフレームの画像処理時に、第1の画像処理部20Aの波形生成手段すなわちキー処理回路21Aがインターレス方式において第1フィールドで動作する設定値で上記第1の画像処理部20Aを動作させ、第2の画像処理部20Bの波形生成手段すなわちキー処理回路21Bがインターレス方式において第2フィールドで動作する設定値で上記第2の画像処理部20Bを動作させ、デュアルリンクプログレッシブ方式に対応したワイプ処理を行う。
ここで、デュアルリンクプログレッシブ(60P)方式の伝送では、そのデータ構造を図4に示すように、第2フィールド(F=1)で送られる信号(ライン)の並びが、第1フィールドのものと異なることから、2ストリーム処理が複雑なものとなる。例えば、図5に示すような斜めのワイプを実現しようとすると、リンクA/B毎にワイプ信号の調整が必要となり、しかも、リンクBではフィールドでの調整も必要になる。
例えば、図6の(A)に示すように、画面に菱形のパターン(ワイプ又はキー)を出した時に、図6の(A)に示した菱形のパターンの頂部領域を拡大して図6の(B),(C)に示すように、リンクAとリンクBの第1フィールドと第2フィールドで見え方が違ってくる。すなわち、第1フィールドでは画としてはリンクAが先行しているために同一ラインで見るとパターン幅はリンクA<リンクBの関係になるのに対し、第2フィールドではリンクBが先行するために、パターン幅はリンクA>リンクBの関係になる。
また、例えば、図7の(A)に示すように、菱形のパターンが画角から少しはみ出した画を作成した場合には、図7の(A)に示した菱形のパターンの頂部領域を拡大して図7の(B),(C)に示すように、第1フィールドではリンクA、リンクBともに21ラインからが画像データ領域となるために、20ライン以下のパターンは見えず、第2フィールドではリンクBのデータは20ラインから画像データ領域となるために、20ライン目のパターンは見えることになる。
そこで、上記ワイプ処理において、RAMP波形の初期値Pattern_Ramp_Init(slope_v)に対して、以下のハード的制御が行なわれる。
リンクA:フィールド2=フィールド1+(インクリメント値の半分の値)
リンクB:フィールド1=フィールド2+(インクリメント値の半分の値)
フィールドの認識にはFLOE信号(Field Odd/Even信号)を使用し、これをハード的には、リンクB側のFLOEを反転させることにより実現する。FLOE信号は、フィールドがOddかEvenかを示す信号であり、主ユニット40の内部の同期信号発生部で生成している。同期信号発生部からは、図3のVD信号およびFLOE信号が各部に供給されている。プログレッシブ方式の処理中は、フレーム毎に反転する信号となる。同じ画像処理部であっても、FLOEを反転して与えることで、インターレス方式の第1フィールドの動作をするか、第2フィールドの動作をするかを、逆にすることができる。なお、同じ装置でインターレス方式の画像を処理する場合は、このFLOEの反転を止めれば良い。リンクB側のブランキング区間を1ライン広げるようにしている。
この場合、上にあふれる(ライン20)ので、ライン20をブランクマスクして余分な部分を消す。すなわち、リンクBのフィールド2で1ライン分ブランキングエリアにワイプが洩れ込むので、それで、ブランキングを1ライン広げる。1ライン広げてマスクするすなわち、画像としての信号を通さず遮断することで、漏れ込んだ余分な信号を消すことが出来、ブランキングエリアを画像以外の伝送に使う装置に出力画像信号を供給する場合でも、悪影響を与えない様に出来る。合成回路22Aおよび22Bの内部で、各波形を各合成処理あるいはキー信号の生成に使用する前に、このブランキングエリアの適用を行うことで、余分な部分を含まずに合成を行うことができる。
また、ワイプが進行しない場合には、同じフィールド1、2を繰り返し、ワイプが進行する場合、ここでは、極単純に、ワイプの境界線を
y=ax+b
とし、
b=k−rt
のように、時刻tに応じて動いていくとする。
ワイプの進行は、インターレス方式であってもフィールド単位で制御されるので、片方の画像処理回路(リンクA又はリンクB)のみで考えると、
フィールド1では y= 0,2,4,6 ... について、(偶数ライン)
フィールド2では y= 1,3,5,7 ... について、(奇数ライン)
y=ax+b
の逆の式
x=(y−b)/a
によって、ワイプの境界の位置を決める。
デュアルリンクでは、両方の画像処理回路の出力を合わせれば、偶数ラインと奇数ラインの両方、すなわち全ラインに対して適切な処理がされた出力画像が得られる。
すなわち、その時点のtに対して、全ラインについて
b=k−rt
y=ax+b
が成り立つようなワイプの境界線となる。
また、フィールド1とフィールド2とで、同じtの値(即ちフェーダー値)に対してワイプ波形を作るのでは、進行が1/2になったり、偶数ラインと奇数ラインがずれたりしてしまうので、tの制御はフィールド単位(プログレッシブ方式のフレーム単位)で行う。フェーダーレバーを手動操作する場合は、時刻そのままのtではなく、フェーダーレバーの位置に比例した値が使われ、フェーダーレバーからの値の伝達は、フィールド単位(プログレッシブ方式のフレーム単位)で滞ることなく行う。
このエフェクトスイッチャー装置100では、このようにタイミング調整を行うことにより、例えば図8に示すように、デュアルリンクプログレッシブ方式に対応した画像処理を行い、フレーム毎の処理内容が変化することなく高品質なワイプなどの画像処理を行うことができる。
また、このエフェクトスイッチャー装置100において、上記制御部30は、プログレッシブ方式の奇数番目のフレームの画像処理時に第1の画像処理部20Aの波形生成手段すなわちキー処理回路21Aがインターレス方式において第1フィールドで動作する設定値で上記第1の画像処理部20Aを動作させ、第2の画像処理部20Bの波形生成手段すなわちキー処理回路21Bがインターレス方式において第2フィールドで動作する設定値で上記第2の画像処理部20Bを動作させ、プログレッシブ方式の偶数番目のフレームの画像処理時に第1の画像処理部20Aの波形生成手段すなわちキー処理回路21Aがインターレス方式において第2フィールドで動作する設定値で上記第1の画像処理部20Aを動作させ、第2の画像処理部20Bの波形生成手段すなわちキー処理回路21Bがインターレス方式において第1フィールドで動作する設定値で上記第2の画像処理部20Bを動作させ、デュアルリンクプログレッシブ方式に対応したワイプ処理を行うようにすることもできる。
これにより、第1の画像処理部20Aと第2の画像処理部20Bを全く同じように制御した場合に、内部で波形生成した信号の作用が画面上の偶数ラインと奇数ラインとで同じになってしまい品質が劣化するという欠点を無くし、内部で波形生成した信号の作用をプログレッシブ方式本来の走査線数に応じた高品質のものとし、付加価値の高い画像を出力する装置が実現できる。
さらに、ブランキングエリアのマスク制御を適切に行うことで、ブランキングエリア(アンシラリーデータ)への悪影響を防ぎ、他の装置で画像信号を使用する際に支障を来さない処理が可能である。
また、インターレス方式の画像処理装置に使われる回路にほとんど手を加えることなく、一部の回路と制御の追加で、兼用でデュアルリンクプログレッシブ方式の処理をさせることができるため、1つの装置を運用目的に応じてインターレス方式とデュアルリンクプログレッシブ方式とに切り換えて使用でき、経済的である。
以上の例では、画像処理部が一対の例を示したが、これに限らず、複数の対(合計数が偶数)の画像処理部を設けて、複雑な処理を行う装置にも、本発明を適用できる。
本発明を適用したエフェクトスイッチャー装置を備えるデュアルリンクの画像処理システムの構成を示すブロック図である。 上記エフェクトスイッチャー装置の構成を示すブロック図である。 ワイプ波形の生成とフィールド信号との関係を模式的に示す図である。 デュアルリンクプログレッシブ(60P)方式のデータ構造を模式的に示す図である。 斜めのワイプを実現する場合にリンクA/B毎に必要なワイプ信号を模式的に示す図である。 画面に菱形のパターンを出力する場合におけるリンクAとリンクBの第1フィールドと第2フィールドの見え方を模式的に示す図である。 菱形のパターンが画角から少しはみ出した画を作成した場合におけるリンクAとリンクBの第1フィールドと第2フィールドの見え方を模式的に示す図である。 上記エフェクトスイッチャー装置によりデュアルリンクに対応した画像処理をプログレッシブ信号に対して施して得られる最終画像の出力例を模式的に示す図である。 従来、インターレス信号に対して行われていたデュアルリンクに対応した画像処理をプログレッシブ信号に対して施した場合に得られる最終画像の出力例を模式的に示す図である。
符号の説明
L1〜L9 入力ライン、10 マトリクススイッチャ部、11A,11B キーソース信号選択入力バス、12A,12B キーソース交点列、13A,13B キーフィル信号選択入力バス、14A,14B キーフィル交点列、15A,15B 第1の背景信号選択入力バス、16A,16B 第1の背景交点列、17A,17B 第2の背景信号選択入力バス、18A,18B 第2の背景交点列、20A 第1の画像処理部、20B 第2の画像処理部、21A,21B キー処理回路、22A,22B 合成回路、30 制御部、35 制御線、40 主ユニット、50 通信路、60 選択入力部、61 ボタン配置部、62 キーボード、63 ポインティングデバイス、64 グラフィカルディスプレイ、100 エフェクトスイッチャー装置

Claims (3)

  1. それぞれ波形生成手段を備えた2つの画像処理回路と、
    上記2つの画像処理回路の動作を制御する制御手段とを備え、
    上記制御手段は、プログレッシブ方式のあるフレームの画像処理時に、一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、デュアルリンクプログレッシブ方式に対応した画像処理を行う画像処理装置。
  2. 上記制御手段は、プログレッシブ方式の奇数番目のフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、プログレッシブ方式の偶数番目のフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記一方の画像処理回路を動作させ、他方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記他方の画像処理回路を動作させ、デュアルリンクプログレッシブ方式に対応した画像処理を行う請求項1記載のデュアルリンクプログレッシブ方式に対応する画像処理装置。
  3. それぞれ波形生成手段を備えた2つの画像処理回路の動作を制御し、
    プログレッシブ方式のあるフレームの画像処理時に一方の画像処理回路の波形生成手段がインターレス方式において第1フィールドで動作する設定値で上記一方の画像処理回路を動作させ、
    他方の画像処理回路の波形生成手段がインターレス方式において第2フィールドで動作する設定値で上記他方の画像処理回路を動作させ、
    デュアルリンクプログレッシブ方式に対応した画像処理を行う画像処理方法。
JP2008095447A 2008-04-01 2008-04-01 画像処理装置、画像処理方法、画像処理制御プログラム及びプログラム記録媒体 Expired - Fee Related JP4535160B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008095447A JP4535160B2 (ja) 2008-04-01 2008-04-01 画像処理装置、画像処理方法、画像処理制御プログラム及びプログラム記録媒体
US12/414,867 US8704949B2 (en) 2008-04-01 2009-03-31 Video processing apparatus and video processing method
CN2009101326765A CN101552876B (zh) 2008-04-01 2009-04-01 视频处理装置和视频处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008095447A JP4535160B2 (ja) 2008-04-01 2008-04-01 画像処理装置、画像処理方法、画像処理制御プログラム及びプログラム記録媒体

Publications (2)

Publication Number Publication Date
JP2009253388A true JP2009253388A (ja) 2009-10-29
JP4535160B2 JP4535160B2 (ja) 2010-09-01

Family

ID=41116588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008095447A Expired - Fee Related JP4535160B2 (ja) 2008-04-01 2008-04-01 画像処理装置、画像処理方法、画像処理制御プログラム及びプログラム記録媒体

Country Status (3)

Country Link
US (1) US8704949B2 (ja)
JP (1) JP4535160B2 (ja)
CN (1) CN101552876B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817192B2 (en) 2010-04-08 2014-08-26 Sony Corporation Image processing apparatus, image processing method, and image processing system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042309A (ja) * 2011-08-12 2013-02-28 Sony Corp タイムライン動作制御装置、タイムライン動作制御方法、プログラムおよび画像処理装置
JP6221606B2 (ja) * 2013-10-08 2017-11-01 ソニー株式会社 信号処理装置、信号処理方法、プログラム、及び、信号伝送システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295226A (ja) * 2006-04-25 2007-11-08 Sharp Corp 映像処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2260053B (en) * 1991-09-27 1995-03-08 Sony Broadcast & Communication Image signal processing
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
JP2000197072A (ja) 1998-12-25 2000-07-14 Victor Co Of Japan Ltd ディジタルシリアル映像信号の受信装置
JP2007013466A (ja) 2005-06-29 2007-01-18 Sony Corp データ処理装置およびデータ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007295226A (ja) * 2006-04-25 2007-11-08 Sharp Corp 映像処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817192B2 (en) 2010-04-08 2014-08-26 Sony Corporation Image processing apparatus, image processing method, and image processing system

Also Published As

Publication number Publication date
CN101552876B (zh) 2011-06-08
US20090244368A1 (en) 2009-10-01
JP4535160B2 (ja) 2010-09-01
US8704949B2 (en) 2014-04-22
CN101552876A (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
AU2003248047B2 (en) Method and video processing unit for processing a video signal
JP4619397B2 (ja) テレビジョン装置
CN102523372B (zh) 共享存储器的多视频频道显示装置和方法
CN1649397A (zh) 映像信号处理装置和映像信号处理方法
CN101778199B (zh) 一种合成多路高清视频图像画面的实现方法
US7626601B2 (en) Video signal processing apparatus and video signal processing method
JP2009111936A (ja) 映像表示装置
JP2007279220A (ja) 画像表示装置
JP4535160B2 (ja) 画像処理装置、画像処理方法、画像処理制御プログラム及びプログラム記録媒体
JP3685668B2 (ja) マルチスクリーン用画面合成装置
JP2007288386A (ja) 映像信号処理装置及びその映像信号処理装置を備えるテレビ受像機
JP2006303631A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
JP2006301029A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
JPH11261920A (ja) テレビジョン受信機の表示装置
JP2006203848A (ja) 映像表示装置
JP2005026885A (ja) テレビジョン受信装置及びその制御方法
JP2009253387A (ja) クロマキー処理装置及びクロマキー処理方法
JP2012227799A (ja) 画像表示装置
JP2006184619A (ja) 映像表示装置
JP2006303628A (ja) 映像表示装置、映像処理装置並びに映像処理方法
JP2008060790A (ja) 動画像表示装置および動画像表示方法。
JP2006203849A (ja) 映像表示装置
JP4209867B2 (ja) テレビジョン受信機
JP2011109347A (ja) テレビスタジオマスターシステム
WO2006126483A1 (ja) 映像表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees