JP2009251738A - データ転送装置及びその初期化方法、並びに画像形成装置 - Google Patents

データ転送装置及びその初期化方法、並びに画像形成装置 Download PDF

Info

Publication number
JP2009251738A
JP2009251738A JP2008096237A JP2008096237A JP2009251738A JP 2009251738 A JP2009251738 A JP 2009251738A JP 2008096237 A JP2008096237 A JP 2008096237A JP 2008096237 A JP2008096237 A JP 2008096237A JP 2009251738 A JP2009251738 A JP 2009251738A
Authority
JP
Japan
Prior art keywords
network interface
data transfer
power
initialization
initializing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008096237A
Other languages
English (en)
Other versions
JP5107121B2 (ja
Inventor
Hideyuki Watanabe
英行 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008096237A priority Critical patent/JP5107121B2/ja
Publication of JP2009251738A publication Critical patent/JP2009251738A/ja
Application granted granted Critical
Publication of JP5107121B2 publication Critical patent/JP5107121B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Abstract

【課題】ネットワークインタフェースが初期化されるまでに消費される無駄な電力を削減する。
【解決手段】パワーオンリセットにより、システムインタフェース23から出力されるPHY_EN信号をオフにして、第2のクロック生成部14の出力がイーサネット(登録商標)PHY10に供給されないようにクロック制御部15を設定する。次いでMACブロック26、イーサネット(登録商標)PHY10以外の部分を初期化し、その後に第2のクロック生成部14の出力がイーサネット(登録商標)PHY10に供給されるように制御し、その後にMACブロック26、イーサネット(登録商標)PHY10を初期化する。
【選択図】 図1

Description

本発明は、プリンタ、デジタル複合機等の画像形成装置、並びにそのネットワークインタフェースであるデータ転送装置及びその初期化方法に関する。
近年、画像形成装置に対する省電力化の要望が高くなっており、この要望に応じた画像形成装置として、例えばデータ転送が行われない期間はスリープモードへ移行し、データ転送が検知された場合にスリープモードを解除することにより省電力化を図ることができるプリンタがある。
例えば特許文献1には、USB(Universal Serial Bus)インタフェースのような直接外部装置と接続可能なインタフェースと、LAN(Local Area Network)インタフェースのようなネットワークを介して外部装置と接続可能なインタフェースとを備えたデータ転送装置において、USBコネクタに外部装置が未接続の場合に、USBインタフェースのPHY(物理層ブロック)をサスペンド状態にし、内部のPLL(Phase-Locked Loop)回路の動作を停止させることで、消費電力を低減させるようにしたデータ転送装置、及びそれを備えた画像形成装置が開示されている。
このデータ転送装置では有線ネットワーク(有線LAN)を使用する場合、データ転送装置の電源状態(オン/オフ)に関わらず、データ転送装置のネットワークケーブルがハブ等に接続されているため、データ送装置の電源がオン状態の時は、ネットワークインタフェースは利用可能状態になっている。
このデータ転送装置は、電源がオンになったとき、ネットワークインタフェース以外の部分、及びネットワークインタフェースを初期化してから使用する必要があり、通常、初期化が完了する迄には時間がかかる。従って、データ転送装置の電源がオンになった直後にネットワークインタフェースが使用可能な状態(リンクアップ状態)になっても、ネットワークインタフェースの初期化が完了しないと、ネットワークインタフェースを利用できない。つまり、電源オン開始時からネットワークインタフェースの初期化前迄の時間は、ネットワークインタフェースが使用不可能でも問題がない。
しかしながら、ネットワークインタフェースにネットワークケーブルが接続されていると、電源オン開始時からネットワークインタフェースの初期化前迄の期間でも、ネットワークインタフェースが使用可能な状態(リンクアップ状態)となるため、ネットワークインタフェースに電力が供給されることで、無駄な電力を消費してしまうという問題がある。
特開2007−52715号公報
本発明は、このような問題を解決するためになされたものであり、その目的は、ネットワークインタフェースを備えたデータ転送装置において、ネットワークインタフェースが初期化されるまでに消費される無駄な電力を低減することである。
本発明のデータ転送装置及び方法では、電源がオンになったときネットワークインタフェース以外の部分を初期化し、その初期化が終了した後、ネットワークインタフェースを初期化する前に、前記ネットワークインタフェースにクロックの供給を開始したり、電源がオンになったときのネットワークインタフェースのリセットを解除したり、ネットワークインタフェースに電力の供給を開始したりする。
本発明によれば、ネットワークインタフェースを備えたデータ転送装置において、ネットワークインタフェースが初期化されるまでに消費される無駄な電力を低減することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態の画像形成装置であるプリンタのブロック図である。このプリンタは、コントローラボード1と、プロッタ2と、それらに電力を供給する主電源3を備えており、コントローラボード1に接続されたネットワークから入力される印刷データに基づいて、プロッタ2により、印刷用紙などの印刷媒体に画像を形成することができる。
コントローラボード1は、メインCPU(Central Processing Unit)4と、メインCPU4に接続された第1のASIC(Application Specific Integrated Circuit)5と、第1のASIC5にPCI(Peripheral Component Interconnect)バスを介して接続された第2のASIC6と、第1のASIC5に接続された第1のROM(Read Only Memory)7及びメモリ8とを備えている。PCIバスにはプロッタ2が接続されている。なお、PCIバスに代えてPCI−Expressバスを用いてもよい。
また、コントローラボード1は、それぞれが第2のASIC6に接続された操作部(オペレーションパネル)9及びイーサネット(登録商標)PHY(物理層ブロック)10と、第1のクロック生成部と、リセット制御部12と、イーサネット(登録商標)PHY(以下、PHYと略称する)10に接続された第2のROM13と、第2のクロック生成部14と、第2のASIC6の制御により、第2のクロック生成部14の出力のPHY10に対する供給を開始したり、停止したりするクロック制御部15とを備えている。
第2のASIC6は、このASIC6全体の制御を行う制御部21と、PCIバスに接続されたPCIインタフェース22と、それぞれがPCIインタフェース22に接続されたシステムインタフェース23、アービタ24、及び操作部インタフェース25とを備えている。操作部インタフェース25には操作部9が接続されている。
また、第2のASIC6は、PHY10に接続されたMAC(メディアアクセス制御)ブロック26と、それぞれがMACブロック26に接続されたDMAC_tx(送信用ダイレクトメモリアクセスコントローラ)27及びDMAC_rx(受信用ダイレクトメモリアクセスコントローラ)28とを備えている。
DMAC_tx27及びDMAC_rx28は、第2のASIC6内のPCIインタフェース22とMACブロック26との間のデータ転送を制御し、アービタ24がそれらのDMACの調停を行う。
メモリ8はDDR−SDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory)からなる。第1のROM7にはプログラムが格納されており、第2のROM13には、ユニークなハードウェアアドレスであるMACアドレスが格納されている。
第1のクロック生成部11はコントローラボード1上の所定の回路にクロックを供給し、リセット制御部12はコントローラボード1上の所定の回路にリセット信号を供給する。
PCIインタフェース22は、第2のASIC6をPCIバスに接続するためのインタフェースである。システムインタフェース23は、クロック制御部15に対してPHY_EN信号を供給する。クロック制御部15は、PHY_EN信号に応じて、PHY10に対する第2のクロック生成部14からのクロックの供給を制御する。即ちPHY_EN信号がオフの時はクロックを供給せず、オンの時はクロックを供給する。
また、システムインタフェース23は、MACブロック26、DMAC_tx27及びDMAC_rx28からの割込要求(INT)を受け付け、それらの制御を行う。
この画像形成装置のコントローラボード1の初期化処理について、図2のフローチャートを参照しながら説明する。
主電源3がオンになると、主電源3からPW_CNT経由でコントローラボート1に電力が供給されるとともに、PW_PLT経由でプロッタ2に電力が供給される(ステップS1)。
コントローラボード1上のリセット制御部12はパワーオンリセットを生成して、コントローラボード1上の部品にリセット信号を供給する(ステップS2)。
第2のASIC6もパワーオンリセットによりリセット信号が供給されるので、システムインタフェース23から出力されるPHY_EN信号はオフ(インアクティブ)になる(ステップS3)。従って、クロック制御部15は、第2のクロック生成部14の出力がPHY10に供給しない。このため、PHY10の消費電力を削減することができる。
リセット制御部12によりパワーオンリセットが解除されると、メインCPU4は第1のROM7からブートローダのプログラムを読み込んで実行し、第1のROM7上のブートローダでないプログラムをメモリ8に読み込む。メモリ8上に読み込まれたプログラムがメインCPU4により実行されることで、ネットワークインタフェース(MACブロック26とPHY10)以外が初期化される(ステップS4)。
初期化終了後、メインCPU4はPHY_EN信号をオン(アクティブ)にする(ステップS4)。この結果、クロック制御部15は、第2のクロック生成部14の出力をPHY10に供給する(ステップS5)。
PHY10に対するクロックの供給が開始されたら、メインCPU4は、MACブロック26及びPHY10を初期化してネットワーク動作を可能にする。
本発明の第1の実施形態によれば、電源がオンになってからネットワークインタフェース(MACブロック26及びPHY10)以外の部分の初期化が終了するまでは、PHY10にクロックを供給しないので、ネットワークインタフェースが初期化される前の無駄な消費電力を削減することができる。
[第2の実施形態]
図3は、本発明の第2の実施形態の画像形成装置であるプリンタのブロック図である。この図において、図1と同一又は対応部分には図1と同一の参照符号が付されている。
本実施形態では、第1の実施形態のクロック制御部15を除去して第2のクロック生成部14の出力をそのままPHY10に供給するように構成するとともに、第2のASIC6内に付加したリセット制御部29が、システムインタフェース23から出力されるNET_EN信号に応じて、PHY10に対するリセット及びリセット解除を行うようにしたものであり、それ以外は第1の実施形態と同じである。ここで、NET_EN信号がオフの時はリセット状態とし、オンの時はリセットを解除する。
この画像形成装置のコントローラボード1の初期化処理について、図4のフローチャートを参照しながら説明する。この図のステップS11、S12は、それぞれ図2のステップS1、S2と同じである。
ステップS12のパワーのオンリセットにより第2のASIC6にもリセット信号が供給されるので、システムインタフェース23から出力されるNET_EN信号はオフ(インアクティブ)になる(ステップS13)。
このため、リセット制御部29の出力であるN_RST_NET信号がリセット状態となる(ステップS14)。従って、MACブロック26及びPHY10がリセット状態になることにより、それらのブロックの消費電力を削減することができる。
次のステップS15は図1のステップS4と同じである。このステップS15による初期化処理の終了後、メインCPU4は、システムインタフェース23から出力されるNET_EN信号をオン(アクティブ)にする(ステップS16)。従って、リセット制御部29はMACブロック24及びPHY10のリセットを解除する(ステップS17)。
MACブロック26及びPHY10のリセットが解除されたら、メインCPU4は、それらのブロックを初期化してネットワーク動作を可能にする(ステップS18)。
本発明の第2の実施形態によれば、電源がオンになったときにネットワークインタフェース(MACブロック26及びPHY10)をリセットし、ネットワークインタフェース以外の部分の初期化が終了した後にネットワークインタフェースのリセットを解除するので、ネットワークインタフェースが初期化される前の無駄な消費電力を削減することができる。
[第3の実施形態]
図5は、本発明の第3の実施形態の画像形成装置であるプリンタのブロック図である。この図において、図1と同一又は対応部分には図1と同一の参照符号が付されている。
本実施形態では、第1の実施形態のクロック制御部15を除去して第2のクロック生成部14の出力をそのままPHY10に供給するように構成するとともに、コントローラボード1の外部に付加したスイッチ30が、第1のASIC5から出力されるPON_PHY信号に応じて、PHY10に対する主電源3からの電力供給のオン/オフを行うようにしたものであり、それ以外は第1の実施形態と同じである。ここで、PON_PHY信号がオフの時はスイッチ30をオフにすることで電力を供給せず、PON_PHY信号がオンの時はスイッチ30をオンにすることで電力を供給する。
この画像形成装置のコントローラボード1の初期化処理について、図6のフローチャートを参照しながら説明する。この図のステップS21、S22は、それぞれ図2のステップS1、S2と同じである。
ステップS22のパワーのオンリセットにより第1のASIC5にもリセット信号が供給されるので、第1のASIC5から出力されるPON_PHY信号はオフとなる(ステップS23)。
これにより、スイッチ30がオフとなるため(ステップS24)、PHY10には、主電源3からの電力が供給されない(ステップS25)。従って、PHY10の消費電力を削減することができる。
次のステップS25は図1のステップS4と同じである。このステップS25による初期化処理の終了後、メインCPU4は第1のASIC5から出力されるPON_PHY信号をオン(アクティブ)にする(ステップS26)。これにより、スイッチ30がオンとなるため(ステップS27)、PHY10には主電源3からの電力が供給されるようになる。
PHY10に主電源3からの電力が供給されたら、メインCPU4は、MACブロック26及びPHY10を初期化してネットワーク動作を可能にする(ステップS28)。
本発明の第3の実施形態によれば、電源がオンになったとき、ネットワークインタフェース(MACブロック26及びPHY10)以外の部分の初期化が終了した後に、PHY10に電力を供給するので、ネットワークインタフェースが初期化される前の無駄な消費電力を削減することができる。
本発明の第1の実施形態の画像形成装置であるプリンタのブロック図である。 本発明の第1の実施形態の画像形成装置におけるコントローラボードの初期化処理のフローチャートである。 本発明の第2の実施形態の画像形成装置であるプリンタのブロック図である。 本発明の第2の実施形態の画像形成装置におけるコントローラボードの初期化処理のフローチャートである。 本発明の第3の実施形態の画像形成装置であるプリンタのブロック図である。 本発明の第2の実施形態の画像形成装置におけるコントローラボードの初期化処理のフローチャートである。
符号の説明
1・・・コントローラボード、2・・・プロッタ、3・・・主電源、4・・・メインCPU、5・・・第1のASIC、10・・・PHY、14・・・第2のクロック生成部、15・・・クロック制御部、26・・・MACブロック、29・・・リセット制御部、30・・・スイッチ。

Claims (10)

  1. ネットワークインタフェースと、電源がオンになったときネットワークインタフェース以外の部分を初期化する手段と、その初期化終了後にネットワークインタフェースを初期化する手段とを有するデータ転送装置であって、
    前記電源がオンになったときネット前記ワークインタフェースに対するクロックの供給を停止し、ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースに対するクロックの供給を開始する制御手段を有することを特徴とするデータ転送装置。
  2. ネットワークインタフェースと、電源がオンになったときネットワークインタフェース以外の部分を初期化する手段と、その初期化終了後にネットワークインタフェースを初期化する手段とを有するデータ転送装置であって、
    前記電源がオンになったとき前記ネットワークインタフェースをリセットし、ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースのリセットを解除する制御手段を有することを特徴とするデータ転送装置。
  3. ネットワークインタフェースと、電源がオンになったときネットワークインタフェース以外の部分を初期化する手段と、その初期化終了後にネットワークインタフェースを初期化する手段とを有するデータ転送装置であって、
    ネットワークインタフェース以外の部分の初期化終了後、前記ネットワークインタフェースの初期化前に、前記ネットワークインタフェースに対する前記電源からの電力供給を開始する制御手段を有することを特徴とするデータ転送装置。
  4. 請求項1に記載されたデータ転送装置において、
    ネットワークインタフェースは、物理層ブロック及びメディアアクセス制御ブロックを有し、制御手段は、物理層ブロックに対するクロックの供給及び供給停止を行うことを特徴とするデータ転送装置。
  5. 請求項2に記載されたデータ転送装置において、
    ネットワークインタフェースは、物理層ブロック及びメディアアクセス制御ブロックを有し、制御手段は、物理層ブロック及びメディアアクセス制御ブロックのリセット及びリセット解除を行うことを特徴とするデータ転送装置。
  6. 請求項3に記載されたデータ転送装置において、
    ネットワークインタフェースは、物理層ブロック及びメディアアクセス制御ブロックを有し、制御手段は、物理層ブロックに対する電力供給を行うことを特徴とするデータ転送装置。
  7. ネットワークインタフェースを有するデータ転送装置の初期化方法において、
    電源がオンになったときネットワークインタフェースに対するクロックの供給を停止する工程と、ネットワークインタフェース以外の部分を初期化する工程と、前記ネットワークインタフェースに対するクロックの供給を開始する工程と、前記ネットワークインタフェースを初期化する工程とを有することを特徴とするデータ転送装置の初期化方法。
  8. ネットワークインタフェースを有するデータ転送装置の初期化方法において、
    電源がオンになったときネットワークインタフェースをリセットする工程と、ネットワークインタフェース以外の部分を初期化する工程と、前記ネットワークインタフェースのリセットを解除する工程と、前記ネットワークインタフェースを初期化する工程とを有することを特徴とするデータ転送装置の初期化方法。
  9. ネットワークインタフェースを有するデータ転送装置の初期化方法において、
    電源がオンになったときネットワークインタフェース以外の部分を初期化する工程と、前記ネットワークインタフェースに対する前記電源からの電力供給を開始する工程と、前記ネットワークインタフェースを初期化する工程とを有することを特徴とするデータ転送装置の初期化方法。
  10. 請求項1〜6のいずれかに記載されたデータ転送装置と、そのデータ転送装置に入力される印刷データに基づいて印刷媒体に画像を形成する画像形成手段とを有することを特徴とする画像形成装置。
JP2008096237A 2008-04-02 2008-04-02 データ転送装置及びその初期化方法、並びに画像形成装置 Expired - Fee Related JP5107121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008096237A JP5107121B2 (ja) 2008-04-02 2008-04-02 データ転送装置及びその初期化方法、並びに画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008096237A JP5107121B2 (ja) 2008-04-02 2008-04-02 データ転送装置及びその初期化方法、並びに画像形成装置

Publications (2)

Publication Number Publication Date
JP2009251738A true JP2009251738A (ja) 2009-10-29
JP5107121B2 JP5107121B2 (ja) 2012-12-26

Family

ID=41312421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096237A Expired - Fee Related JP5107121B2 (ja) 2008-04-02 2008-04-02 データ転送装置及びその初期化方法、並びに画像形成装置

Country Status (1)

Country Link
JP (1) JP5107121B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129316A (ja) * 1987-11-16 1989-05-22 Nec Home Electron Ltd リセット装置
JPH0588786A (ja) * 1991-09-25 1993-04-09 Nec Corp 伝送装置のリセツト制御方式
JP2002312071A (ja) * 2001-04-10 2002-10-25 Mitsubishi Electric Corp リセット回路およびリセット方法
JP2004110718A (ja) * 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置のリセット方法及び半導体集積回路装置
JP2005309767A (ja) * 2004-04-21 2005-11-04 Sony Ericsson Mobilecommunications Japan Inc 電源制御装置、電子機器、及び携帯電話端末

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129316A (ja) * 1987-11-16 1989-05-22 Nec Home Electron Ltd リセット装置
JPH0588786A (ja) * 1991-09-25 1993-04-09 Nec Corp 伝送装置のリセツト制御方式
JP2002312071A (ja) * 2001-04-10 2002-10-25 Mitsubishi Electric Corp リセット回路およびリセット方法
JP2004110718A (ja) * 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置のリセット方法及び半導体集積回路装置
JP2005309767A (ja) * 2004-04-21 2005-11-04 Sony Ericsson Mobilecommunications Japan Inc 電源制御装置、電子機器、及び携帯電話端末

Also Published As

Publication number Publication date
JP5107121B2 (ja) 2012-12-26

Similar Documents

Publication Publication Date Title
US11561599B2 (en) Information processing apparatus control method therefor and storage medium
JP5885390B2 (ja) 画像形成装置、画像形成装置の制御方法及びプログラム
JP5939890B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
US10165143B2 (en) Information processing apparatus and method of controlling launch thereof
JP2010194811A (ja) 印刷装置用コントローラーおよび印刷装置
JP2012155534A (ja) 電子機器及びその制御方法、並びにプログラム
JP2011191566A (ja) 画像形成装置
JP2016012339A (ja) 情報処理装置、印刷装置、及び、制御方法
US20130047019A1 (en) Data processing apparatus and control method therefor
JP6849484B2 (ja) 情報処理装置、情報処理装置の制御方法、およびプログラム
US10033895B2 (en) Printing apparatus having plurality of power states and control method therefor
JP2011059426A (ja) 画像形成装置
JP5107121B2 (ja) データ転送装置及びその初期化方法、並びに画像形成装置
JP2016170649A (ja) 情報処理装置、情報処理装置の制御方法
JP6590722B2 (ja) 電子機器、その制御方法及びプログラム
JP2007058347A (ja) 受信装置及びその制御方法
US20200250125A1 (en) Electronic apparatus including device configured to be shifted to power saving state and connected to pci device, and control method thereof
JP4716167B2 (ja) データ処理方法およびデータ処理装置並びに画像形成装置
JP2007264978A (ja) 情報処理装置、及びその起動方法
JP6537358B2 (ja) 画像形成装置及びその制御方法、プログラム
JP2011079176A (ja) 画像処理装置用コントローラー
JP2014067215A (ja) 省電力システム及び画像形成装置
JP4649926B2 (ja) データ処理装置
JP2016115075A (ja) 処理システム、処理システムの制御方法
JP2009253748A (ja) 通信端末装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Ref document number: 5107121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees