JP2009237881A - ディスクアレイ装置 - Google Patents

ディスクアレイ装置 Download PDF

Info

Publication number
JP2009237881A
JP2009237881A JP2008082957A JP2008082957A JP2009237881A JP 2009237881 A JP2009237881 A JP 2009237881A JP 2008082957 A JP2008082957 A JP 2008082957A JP 2008082957 A JP2008082957 A JP 2008082957A JP 2009237881 A JP2009237881 A JP 2009237881A
Authority
JP
Japan
Prior art keywords
battery
memory
disk array
mode
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008082957A
Other languages
English (en)
Other versions
JP5232516B2 (ja
Inventor
Fumiaki Hosaka
文昭 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008082957A priority Critical patent/JP5232516B2/ja
Priority to US12/155,450 priority patent/US8438348B2/en
Publication of JP2009237881A publication Critical patent/JP2009237881A/ja
Application granted granted Critical
Publication of JP5232516B2 publication Critical patent/JP5232516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Abstract

【課題】長時間停電に対してバッテリ容量を低減及びデータ保全性確保でき、短時間停電に対して再起動時間を短縮できる技術を提供する。
【解決手段】本ディスクアレイ装置(バックアップシステム)の制御では、停電時、まず第1の方式で動作させ、バッテリ3からの給電によりメインメモリ1をバックアップする。そして、第1の方式の時、停電継続時間などを積算し、その積算値が条件を満たすタイミングで第2の方式へ移行させ、給電に基づきメインメモリ1から不揮発性メモリ2へデータを退避させる。
【選択図】図4

Description

本発明は、ディスクアレイ装置(ストレージ装置)及びバックアップ方式に関し、特に、停復電(停電・復電)時におけるバッテリを用いたメモリのデータのバックアップ方式に関する。
従来のディスクアレイ装置(以下、単に装置(システム)とも称する)のコントローラにおける揮発性のメモリ(メインメモリ)のデータのバックアップの方式として、以下のような第1の方式(図1(a))、第2の方式(図1(b))がある。
(1)第1の方式(「メモリバックアップ方式」)では、停電時、バッテリを用いて、バッテリからメモリへ給電し、リフレッシュ動作等によりメモリのデータを保持する。第1の方式では、上記メモリへの給電の動作(メモリバックアップ動作)によりデータが保全される時間(バックアップ時間)は、バッテリの容量(残量)に応じて決定される。バックアップ電力(バッテリ消費量)は、バックアップ時間、装置構成(メモリ容量等)などに応じて増加する。
(2)第2の方式(「不揮発性メモリ退避方式」)では、停電時、メモリ(メインメモリ)のデータを不揮発性メモリ(バックアップ用メモリ)へ退避する。
また、一般的な停電、特に短時間停電に関して補足すると以下である。短時間停電として、「瞬低」、「瞬断」、「瞬停」などがある。「瞬低」とは、瞬時電圧低下(instantaneous voltage drop)のことであり、ライン電源の電圧が瞬間的(数ms〜数s)に低下することである。「瞬断」とは、瞬時電圧断(momentarily blackout)のことであり、ライン電源が瞬間的(数ミリ秒〜数秒)にOFFになることである。「瞬停」とは、瞬時停電(instantaneous blackout)のことであり、ライン電源が瞬間的(数ミリ秒〜数秒)にOFFになることであり、一般に瞬断よりも長い。
また、一般に、短時間停電は長時間停電に比べて発生頻度が高い。図19に、日本国内における瞬低(瞬時電圧低下)の発生状況を示す(電協研第46号第3号より引用)。横軸は電圧低下度([%])、手前方向は継続時間([サイクル])、垂直軸は回数([回/年])である。例えば電圧低下度が20%で継続時間が3サイクル程度の瞬時電圧低下ケースが多く発生している。このように、瞬低などの発生頻度が比較的高い。また、各国や地域に応じても、年間事故停電累計時間などの停電特性が異なる。
特開平8−161236号公報(特許文献1)には、第2の方式の例について記載されている。これは、揮発性メモリに記憶したデータを、バックアップ電源の電圧が低下した際に、不揮発性メモリへ退避するものである。
特開平8−161236号公報
前記第1の方式(モード)に関しては以下のような問題がある。近年、単体記憶容量の技術革新や装置性能強化を背景に、ディスクアレイ装置のメモリ(メインメモリ)の容量が増加しており、それに伴いバックアップ電力が増え、装置に搭載するバッテリ容量も増加する傾向にある。しかしながら、装置に搭載できるバッテリ容量は、物理サイズからもコスト面からも有限である。装置及びバッテリに関する省電力及び省スペース化への要求が高まる中、バッテリ容量の低減(増加抑制)は重要である。
しかし、第1の方式では、長時間停電が発生した場合にはバックアップ時間が長く必要になり、バッテリ消費量(バックアップ電力)が大きくなる。そのため、装置に搭載する必要があるバッテリ容量が大きくなり、バッテリ容量の低減の要求を満たせない。また、装置に搭載するバッテリ容量を低減した場合、バッテリ量の不足によりメインメモリへの給電が途絶えることでデータの揮発を引き起こす可能性があり、データ保全性の面では不安である。
前記第2の方式(モード)に関しては以下のような問題がある。第2の方式では、バックアップ動作(不揮発性メモリへの退避動作)に関し、第1の方式に比べて、バッテリ消費量(バックアップ電力)が少ない。また、不揮発性メモリの利用により、長時間停電に対してのデータ保全性確保の効果が高い。しかし、第2の方式では、装置の復電を契機に、システムは、不揮発性メモリ上のデータ(退避データ)をメインメモリへ再格納する必要があり、その際、データ読み出し時間やデータ変換によるオーバヘッドが発生する。これにより、一時的な装置性能低下状態(システム停止状態)となる。この読み出し・再格納動作(システム再起動)の時間は、短時間停電の場合に大きな負荷となり、全体として装置性能低下状態の時間(システム性能低下時間)が多くなる。また、瞬停などの短時間停電の発生頻度が高いことを考えると、短時間停電が連続して発生するような場合には、なおさらシステムが不安定化する。よって、短時間停電に対する再起動時間(システム性能低下時間)の短縮は重要である。
従来技術(第1の方式、第2の方式)の特徴を概略的にまとめると以下である。観点としては、a:長時間停電に対するバッテリ容量、b:停復電時の再起動時間(システム性能低下時間)、c:停電時間に対するデータ保全性、等がある。
aについては、第1の方式では大容量(不利)となり、第2の方式では小容量(有利)となる。第1の方式では、前述のように長時間停電であるほどバッテリ容量も大きくする必要がある。第2の方式では、長時間停電であっても、メモリ等への給電は一定量までで済むので、バッテリ容量も小さくて済む。
bについては、第1の方式では短時間(有利)となり、第2の方式では相応の時間が必要(不利)となる。第1の方式では、データ読み出し・再格納等の動作が不要なので、再起動時間は無く、全体として短時間で済む。第2の方式では、データ読み出し・再格納等の動作の時間(システム再起動時間)が必要なので、これによりシステム性能低下時間が長くなる。
cについては、第1の方式ではバッテリ容量に比例(不利)となり、第2の方式では十分長期間確保(有利)となる。第1の方式では、バッテリ容量を大きくした分、データ保全性が高くなる。第2の方式では、一旦不揮発性メモリへ退避が完了した後は十分長期間データが保全される。
本発明は以上のような問題に鑑みてなされたものであり、その主な目的は、ディスクアレイ装置(バックアップシステム)に係わり、バッテリ容量の低減、データ保全性確保、再起動時間(システム性能低下時間)の短縮などを実現できる技術を提供することである。特に、長時間停電の場合に対してバッテリ容量低減及びデータ保全性確保でき、かつ、短時間停電の場合に対して再起動時間短縮できる技術を提供することである。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明の代表的な実施の形態は、ディスクアレイ装置及びバックアップ方式に係わり、コントローラには第1のデータが格納される揮発性の第1のメモリ(メインメモリ)を備え、また、第1のメモリに対して接続される、不揮発性の第2のメモリ、及びバックアップに用いるバッテリを備える構成において、第1のメモリのデータのバックアップの方式として、以下に示す構成を有することを特徴とする。
本形態は、前記第1と第2の方式を用いてそれらの両方が合わせて制御されるバックアップ方式であり、停復電の際、時間やバッテリ量などの条件に応じてそれらの方式(モード)の切り替え(移行)を制御するものである。
本方式の制御では、停電時、まず第1の方式(モード)で動作(第1のメモリへの給電によるバックアップ)させ、それに伴い、停電継続時間あるいはバッテリ放電電流量などを積算し、その積算値の条件判定に応じて、第2の方式(モード)の動作(バッテリからの給電に基づく第2のメモリへのデータ退避動作)へ移行させる。
本制御では、前記各方式の利点・不利点(a〜cなどの観点)を考慮して、モードの移行を制御及び設定可能とすることにより、両方式の効果のバランスがとれるようにする。具体的に、停電の初期段階(短時間停電に対応)に対して、復電時の再起動性に優れる第1のモードを適用し、その後の段階(長時間停電に対応)に対して、バッテリ容量低減及びデータ保全性確保に優れる第2のモードを適用する。これにより、総合的な効果が高くなる。即ち、短時間停電の場合に対しては第1のモードの適用により再起動時間短縮でき、かつ、長時間停電の場合に対しては第2のモードの適用によりバッテリ容量低減及びデータ保全性確保できる。
本制御は、例えばコントローラに備えメモリまたはバッテリに対して接続される制御マイコン等により一括して行う。
第1の制御例として、移行の判定条件としては、停電継続時間の積算値が所定時間(閾値)に達した時に、モードを移行する。
第2の制御例として、バッテリ放電電流量の積算値(バッテリ消費量あるいはバッテリ残量)が所定量に達した時に、モードを移行する。当該積算値によりバッテリ状態を認識できる。バッテリ容量から、第2のモードの動作(退避動作)に必要なバッテリ量を差し引いた分のバッテリ量が、第1のモードの動作が可能な時間に相当するバッテリ量である。
第3の制御例として、上記時間及び電流量の両方を積算して制御する。上記第1のモードの動作が可能な時間に相当するバッテリ量の範囲内で、閾値となる時間が決定される。
また、上記の制御例の選択や、上記の時間の閾値は、システムで自動設定される形態、あるいは、ユーザ設定可能なように設定処理機能を提供する形態とする。
例えば、本形態のディスクアレイ装置は、コントローラにおいて、第1のメモリと第2のメモリとを有し、停復電の際における第1のデータのバックアップの制御において、バッテリから第1のメモリへの給電に基づき第1のデータを保持する第1のモードと、バッテリからの各部位への給電に基づき第1のメモリの第1のデータを第2のメモリへ退避して復電待機する第2のモードと、を用いて、停電時、まず、所定の時間及びそれに対応付けられるバッテリ電力で第1のモードで動作させ、その後、第2のモードへ移行させ動作させること、を特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明の代表的な実施の形態によれば、バッテリ容量の低減、データ保全性確保、再起動時間(システム性能低下時間)の短縮などを実現できる。特に、長時間停電の場合に対してバッテリ容量低減及びデータ保全性確保でき、かつ、短時間停電の場合に対して再起動時間短縮できる。また、装置に搭載するバッテリ容量の低減と最適化や、不揮発性メモリの寿命向上、システム信頼性向上などが実現できる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
<前提技術>
図1〜図3を用いて、まず、本実施の形態において前提として用いる従来技術(第1の方式、第2の方式)について説明する。これらの従来技術の内容は、本実施の形態でも基本的に同様である。
<第1の方式>
図1(a)において、第1の方式(「メモリバックアップ方式」)による装置のブロック構成を示している。本ディスクアレイ装置の構成では、メインメモリ(第1のメモリ)1、不揮発性メモリ(第2のメモリ)2、バッテリ3、制御マイコン4、メモリコントローラ5を有する。制御マイコン4に対し、メモリコントローラ5を介して、メインメモリ1、不揮発性メモリ2が接続されている。制御マイコン4等に対し、バッテリ3が接続されており、バッテリ3から各部へ給電(放電)が可能である。
制御マイコン4は、メモリコントローラ5等を含む全体を制御する。メインメモリ1は、ユーザデータ(キャッシュデータ)等のデータが格納されるDRAM等の揮発性メモリである。不揮発性メモリ2は、メインメモリ1のデータのバックアップ(退避)に用いられる。メモリコントローラ5は、メインメモリ1及び不揮発性メモリ2に対する読み書き等の動作を制御する。
第1の方式(モード)では、停電時に、バッテリ3を用いてメインメモリ1及び制御マイコン4へ給電する。これにより、メインメモリ1のリフレッシュ動作を行うことで、メインメモリ1のデータが保持される。
第1の方式の時、メインメモリ1(DRAM)は、Self−RefreshモードあるいはAuto−Refreshモード等が可能である。Self−Refreshモードは、一般にDRAMが備える機能であり、メモリ自体で自動的にリフレッシュ動作する。Auto−Refreshモードでは、メモリコントローラ5からコマンドによりメインメモリ1をリフレッシュ動作する。メインメモリ1(DRAM)は、例えば、Self−Refreshモードの動作時では、消費電力が0.5[W/DIMM](参考値)である。
第1の方式における、メインメモリ1に関するバックアップ電力は、<メモリ消費電力(0.5[W/DIMM])>×<DIMM数>×<バックアップ時間>で求められる。バックアップ電力は、メモリの種類や数や容量、バックアップ時間などに大きく左右される。ここでいうバックアップ時間は、バッテリ3からの給電(メモリバックアップ動作)によりデータを保持する時間である。
図2において、第1の方式(モード)における停復電時の動作等のタイミングを示している。横軸は時間であり、(A)モード、(B)システム状態/動作、(C)メモリに対する動作、(D)バッテリ給電先を示す。システム(装置)の正常動作状態から、時刻t1で停電したとする。これにより第1のモードで動作開始し、システム(装置)は、停止(バックアップ中)状態に入る。動作としては、メインメモリ1に対するバックアップ(メモリバックアップ動作)が行われる。即ち、バッテリ3からメインメモリ1へ給電され、メインメモリ1のリフレッシュ動作によりデータが保持される。その後、時刻t2で復電したとする。すると、第1のモードを終了し、システムは正常動作状態へ戻る。T1は、停電(t1)から復電(t2)までの1回の停電時間(停電継続時間)である。長時間停電の場合にバッテリ3からの給電が途絶えることで、メインメモリ1のデータが揮発し保全されなくなる。
従来の第1の方式及び装置では、バックアップ時間の大きさについて考慮されておらず、バッテリ3の容量に応じた所定の有限時間に固定されている。実際の停電時間の長短は不定であり、それに対して固定のバックアップ時間で対応する構成であるため、前述した問題がある。
<第2の方式>
図1(b)において、第2の方式(「不揮発性メモリ退避方式」)による装置のブロック構成を示している。本装置の構成は、例えば図1(a)と同様である。
第2の方式(モード)は、停電時に、バッテリ3からの各部位(メインメモリ1、不揮発メモリ2、制御マイコン4、メモリコントローラ5を含む)への給電に基づき、メインメモリ1から不揮発性メモリ2へデータを退避する。不揮発性メモリ2としては、近年では、NANDフラッシュメモリ等の不揮発メモリデバイスをモジュール化したSSD(Solid State Drive、フラッシュメモリドライブ)などがある。不揮発性メモリ2へ退避されたデータは、バッテリ3からの給電無しで保全される。システムは、復電時には、不揮発性メモリ2のデータを読み出してメインメモリ1へ再格納することにより再起動する。退避動作では、具体的には、Read/Writeモードによって、メモリコントローラ5がメインメモリ1からデータを読み出し(コピー)、不揮発性メモリ2へ書き込む。退避後、給電無しで不揮発性メモリ2上にデータが保持される。
第2の方式の時、メインメモリ1(DRAM)は、Auto−Refreshモード等が可能である。メインメモリ1(DRAM)は、例えば、Auto−Refreshモードの動作時では、消費電力は10.2[W/DIMM]であり、Read/Writeモードの動作時では、消費電力は5.8[W/DIMM]である。また、メモリコントローラ5では消費電力は10[W]、不揮発性メモリ2(SSDの場合)では消費電力は5[W/SSD]である。
第2の方式におけるバックアップ電力は、退避等の動作時における給電先(メインメモリ1、不揮発性メモリ2、制御マイコン4、及びメモリコントローラ5)の電力の合計値となる。そのため、当該電力は、瞬時電力としては第1の方式の時よりも大きくなる。しかしながら、給電する必要がある退避等の動作の時間は、第1の方式のメインメモリ1のバックアップ動作のための給電の時間に比べて短時間である(これはメモリ容量や転送速度などにもよる)。そのため、第2の方式のバックアップ時間におけるバッテリ3の消費量は比較的少なく、第1の方式で長時間メモリバックアップ動作する場合に比べて、省電力・低コストとなる。退避後には不揮発性メモリ2上にデータが保持されるので、第1の方式に比べて長時間停電に対してデータ保全性が確保される。
また、復電時には、バッテリ3からの各部位への給電に基づき、不揮発性メモリ2からメインメモリ1へデータ(退避データ)を再格納することにより、システム(装置)が再起動する。再格納動作では、具体的には、メモリコントローラ5が不揮発性メモリ2からデータを読み出し、メインメモリ1へ書き込む。
図3において、第2の方式(モード)における停復電時の動作等のタイミングを同様に示している。システム(装置)の正常動作状態から、時刻t1で停電したとする。これにより第2のモードで動作開始し、システム(装置)は、停止状態に入る。動作としては、メインメモリ1から不揮発性メモリ2への退避動作が開始される。その際のバッテリ3の給電先は、動作に関係する全部位である。例えば時刻t2で退避完了する。退避後は給電不要である。
その後、時刻t3で復電したとする。すると、システム再起動のために、システム停止(再起動)状態において、不揮発性メモリ2のデータを読み出してメインメモリ1へ再格納する。例えば時刻t3〜t4で当該読み出し(再格納)動作が完了する。これによりシステムの再起動が完了し、正常動作状態へ戻る。T1は、停電継続時間である。T2は、再起動時間(読み出し・再格納時間)である。T1が長い場合でもバックアップ電力は所定量に抑制される。
従来の第2の方式及び装置では、復電直後、再格納(再起動)の動作のために、データ読み出し時間やデータ変換によるオーバヘッドが発生する。これにより、T2のような相応の時間が必要である。特に、短時間停電の場合に対しては、全体として再起動時間などが大きく、装置性能低下状態の時間(システム性能低下時間)が多くなる。
<本バックアップ方式>
次に、図4〜図7等を用いて、本実施の形態のバックアップ方式について説明する。
図4において、本実施の形態のバックアップ方式によるディスクアレイ装置(システム)のブロック構成及び制御概要等を示している。本装置の構成は、従来の図1等の構成と基本的な部分では同様である。図4の構成では、制御マイコン4が本バックアップ方式による制御を一括して行う。
本装置及び制御において、停電時、まず、前述の図1(a)と同様の第1の方式(モード)を適用して動作させる。そして、本制御では、第1のモード時、停電時間などを積算し、その積算値を条件判定し、当該条件を満たすタイミング、即ち設定時間経過などの時に、前述の図1(b)と同様の第2の方式(モード)へ移行して動作させる。復電時には、システムの再起動動作が行われる。停電発生後から所定時間まででは、第1のモードで動作することになる。
制御マイコン4では、例えば停電継続時間(またはバッテリ放電電流量)を積算する。制御マイコン4は、その積算値(停電積算時間)を、ユーザ設定等による設定時間(閾値)と比較して、当該時間(閾値)に達した時、第2のモードへ移行させ、メインメモリ1のデータを不揮発性メモリ2へ退避させる。
図5において、本装置における制御のための各処理機能及び動作を示している。制御マイコン4は、停電・復電検出、停電時間及びバッテリ放電電流量の積算、バッテリ3の量(状態)の監視、メモリ構成を含むシステム構成の監視、退避・再格納の制御、設定管理機能などの各処理機能を備える。制御マイコン4は、AC/DC6(電源部)からのDC電源供給の状態により停電・復電を検出し、カウンタ機能により停電時間(停電継続時間)を積算する。また、制御マイコン4は、バッテリ3から供給される電流量の変化を電流量検出回路7により検出してバッテリ放電電流量を積算し、それによりバッテリ3の消費量や残量などを把握する。なお電流量の積算を行わない形態の場合、電流量検出回路7は必要無い。また、制御マイコン4は、メインメモリ1及び不揮発性メモリ2等の構成(種類、容量、DIMM数など)を監視、認識する。また、制御マイコン4は、第2の方式の退避動作等を制御及び管理する(退避動作に必要なバッテリ量の把握を含む)。
また、制御マイコン4は、積算処理の条件判定に関する設定管理機能を備える。また、制御マイコン4に対して、メモリコントローラ5等を介して接続される上位のMP(マイクロプロセッサ)あるいは保守端末装置(SVP)等を有する場合、このMPやSVP等から制御マイコン4へ設定や制御を行う形態が可能である。制御マイコン4あるいはMPやSVP等に対するユーザ(管理者)による制御条件設定等が可能なユーザインタフェース、保守管理・設定の機能を設ける(後述)。
なお、停電時間の積算値(停電積算時間)は、バッテリ3の容量、残量、消費量(放電電流量)などと関係を持つ。停電時間またはバッテリ放電電流量の積算値がわかれば、簡単な計算により他の量がわかる。また、メインメモリ1構成などに応じて、バックアップ時に必要なバッテリ量も異なり、メインメモリ1の容量等がわかれば、退避動作に必要なバッテリ量などもわかる。
判定条件となる設定値(閾値)については、制御マイコン4等により、上記システム構成及びその変化などに合わせてシステムで自動的に変化させる形態、もしくは、ユーザにより設定可能な形態とする。これにより、メモリ構成などの変化に応じて、メモリバックアップ動作(第1のモード)の時間を延長して適切に対処すること等も可能となる。
図6において、本バックアップ方式における停復電時の動作等のタイミングを示している。(A)モード、(B)システム状態/動作、(C)メモリに対する動作、(D)バッテリ給電先を示す。システム(装置)の正常動作状態から、時刻t1で停電したとする。これにより第1のモードで動作開始し、システム(装置)は、停止(バックアップ中)状態に入る。動作としては、バッテリ3からの給電により、第1のメモリ(メインメモリ)1に対するバックアップ(メモリバックアップ動作)が行われる。
T3は、停電発生(t1)からの停電継続時間の積算値(停電積算時間)である。制御マイコン4は、この積算値が所定の閾値に達すると、第1のモードから第2のモードへ移行させ、システムは停止状態となる。例えば時刻t2で条件を満たし移行する。
第2のモードに入り、メインメモリ1から不揮発性メモリ2への退避動作が行われ、例えば時刻t3で退避完了する。その後、例えば時刻t4で復電したとする。これにより第2のモードを終了する。T4は、結果的な停電継続時間である。すると、システム停止(再起動)状態において、不揮発性メモリ2の退避データを読み出し等してメインメモリ1へ再格納する動作が行われる。例えば時刻t5で当該読み出し(再格納)動作が完了する。T5は、再起動時間(再格納時間)である。これによりシステムの再起動が完了し、正常動作状態へ戻る。
なお説明のため、時間的な区切りとして、第1のモードの時間範囲はt1〜t2、第2のモードの時間範囲はt2〜t4としている。第1のモードでは、積算処理で対処するので、長めの継続停電の場合も、複数の連続停電の場合も含む。第2のモードの時間は、退避動作を主とし、再格納動作時間を含めていない。なお図6の例は第2のモードへ移行後に復電した場合であるが、移行前に復電した場合(停電積算時間が閾値に達しない場合)は、図2(第1の方式のみの場合)と同様の結果になる。
本方式では、短時間停電に対応する初期段階(t1〜t2)では、第1のモードの適用により再起動性に優れ、移行以後、長時間停電に対応する段階(t2以後)では、第2のモードの適用によりバッテリ消費抑制(バッテリ容量低減)及びデータ保全性確保に優れる。即ち、全体として、第1と第2の方式の両方の利点のバランスがとれている。本方式では、従来技術とは異なり、バックアップ電力及びバックアップ時間の大きさが考慮され、それに応じて適切にモードの切り替え(移行)が制御される。特に、停電初期段階での第1のモードのメモリバックアップ動作時間の制御により、一般に発生頻度が高い短時間停電に対して有効に対処できる。即ち、第2のモードを控えることにより再起動時間短縮が実現される。
図7において、本バックアップ方式における積算処理について補足説明する。本方式では、継続的な停電の場合に限らず、瞬停、瞬低などの短時間停電が複数回連続して間欠的に発生するような場合にも、積算処理(第1のモードの動作)によって適切に対処可能である。図7に示す例のように、複数回の瞬停が連続で発生した場合を考える。Ta〜Tcは、それぞれ瞬停時間である。例えばシステム正常動作状態から、時刻t1で最初の瞬停(Ta)が発生し(「停」)、時刻t2でその瞬停(Ta)が終わる(「復」)。その後、同様に、間欠的に瞬停(Tb,Tc,……)が発生するとする。第1のモード時、制御マイコン4により、それぞれの瞬停の停電継続時間が積算される。即ち積算値は、瞬停時間Ta,Tb,Tcを加算した値である。この積算値が判定に用いられ、例えば当該積算値が所定の閾値に達した時点で、第2のモードへ移行させる。
一般に瞬停などの発生頻度が高いので、従来の第2の方式のみによるシステムの場合、上記のように瞬停が連続して発生する場合などには、瞬停のたびに退避動作(及び再起動動作)が発生して、装置性能低下状態の時間が長くなり、システムが不安定化することになる。一方、本実施の形態の方式では、積算処理により、そのような事態は避けることができる。
<ディスクアレイ装置>
次に、図8において、本実施の形態のバックアップ方式を採用したディスクアレイ装置(システム)の概略構成を示している。
図8(a)で、本ディスクアレイ装置の全体は、DKCモジュール100とHDDボックス200を組み合わせて成る。DKCモジュール100は、DKC(ディスクコントローラ)を備え、HDDボックス200は、ディスクアレイ(HDD群)を備える。本バックアップ方式の対象は、DKCモジュール100である。
図8(b)で、DKCモジュール100は、筐体に搭載される複数のボックスやユニットから構成される。ボックスは、種類として、CMボックス110、MPボックス120などがある。ボックスは、箱状の筐体に回路基板等が内蔵されたものであり、DKCを構成する機能単位で多重化されており、必要に応じて筐体に装着脱が可能である。CMボックス120は、DKCのCM(キャッシュメモリ)機能を、MPボックス120は、DKCのMP(マイクロプロセッサ)機能を構成する。
筐体の一方側に、複数のCMボックス110、複数のMPボックス120が接続されている。また筐体の他方側に、電源系のボックスやユニットが接続されている。電源系として、通常用電源部であるSWPS130や、停電・バックアップ用電源部であるバッテリ等が存在する。SWPS130は、スイッチング電源部であり、AC電源入力をもとにDC電源を変換生成し、DKCを含む各部へ供給する。
図9において、DKCモジュール100(DKC)内部におけるパッケージ及びデータ結線等の構成を示している。二重化されたDKC300を有する。DKC300において、CM10、MP40、SW50、FA60、BA70等の各部(パッケージ)を有する。各部(パッケージ)は多重化されており、必要に応じて装着脱が可能である。CM10、SSD20(不揮発性メモリ2相当)、バッテリ(BT)30(バッテリ3相当)を含む部位(バックアップシステム)400は、本バックアップ方式を適用する最小範囲であり、例えばCMボックス110である。図9の構成例は、SSD20及びバッテリ30が、DKC300及びCM10の外側に存在する構成の場合である。これに限らず、SSD20及び/又はバッテリ30が、DKC300及びCM10の内側に存在する構成も可能である。
CM(キャッシュメモリ部)10は、DKC300のメインメモリ(第1のメモリ1相当)であり、データをキャッシュする揮発性メモリであり、処理装置(DKC300)と記憶装置(HDD群)の性能差を埋める高速メモリである。CM10は、CMボックス110に対応付けられる。
MP40(マイクロプロセッサ部)は、DKC300のプロセッサである。MP40は、MPボックス120に対応付けられる。FA(フロントエンド部)60は、ホストインタフェース部、あるいは外部接続のチャネルインタフェース部である。BA(バックエンド部)70は、本ディスクアレイ装置内のHDDインタフェース部である。SW(スイッチ)50は、CM10、MP40、FA60、BA70等の各部を相互接続しデータ転送制御等を行う。
CM10に接続されるSSD20は、不揮発性メモリ2の一例であり、CM10のデータの退避用である。CM10に接続されるバッテリ30は、バックアップ時に用いられる。
図10において、DKCモジュール100における接続構成例を示している。FA60に対し、上位ホスト500が所定のインタフェースで接続される。FB70に対し、HDDボックス200のHDDによる論理ボリュームまたは論理デバイス(LDEV)600が接続される。LDEV600に対し、ホスト500からCM10を経由するユーザデータを含む各種のデータが格納される。
FA60やBA70内におけるLR(ローカルルータ)61,71は、ハブ機能及びMP振り分け機能を有する。CM10内におけるCMA(キャッシュメモリアダプタ)11は、データ入出力制御するメモリコントローラLSI(CM内メモリ管理制御部)であり、前記メモリコントローラ5に相当する部位である。MEM(メモリ)12は、キャッシュメインメモリ(第1のメモリ1相当)である。MP40内におけるMCH(メモリコントローラハブ)41は、メモリコントローラ(MP側CM管理制御部)であり、MP42は、MP本体である。
また例えば、DKC300のCM10やMP20等に対し、保守端末装置(SVP)700が接続される。あるいは、保守管理機能を備える上位ホスト500が接続される構成なども可能である。これにより、ディスクアレイ装置の保守管理・設定等の処理機能(後述する設定機能を含む)が提供される。
上位ホスト500からの書き込みデータは、FA60、SW50を経由して、CM10のMEM12に格納(キャッシュ)され、MP40に通知される。CM10のMEM12のデータ(キャッシュデータ)は、MP40の制御により、SW50、BA70を経由して、LDEV600に格納される。
本ディスクアレイ装置では、各処理機能がそれぞれのボックス、パッケージ等に分かれて構成されているので、多重性の他に、静電、電波ノイズ対策等の利点を有する。
<CMボックス>
図11において、部位(バックアップシステム)400に対応付けられるCMボックス110(CM10)内のブロック及びデータ結線の構成例を示している。本構成例は、CMボックス110内部、CM10外部に、SSD20(第2のメモリ2相当)及びバッテリ(BT)30(バッテリ3相当)を接続する場合である。これに限らず、CMボックス110外部や、CM10内部に、SSD20やBT30を接続する構成も可能である。CM10において、CMA11、MEM12(第1のメモリ1相当)、ブリッジチップ13、SHマイコン14、PWマイコン15等を有する。
SHマイコン14は、制御マイコンであり、CM10を制御する。SHマイコン14等に対しBT30が接続される。SHマイコン14は、PWマイコン15及びCMA11と接続される。PWマイコン15は、CM10内電源管理マイコンであり、AC/DC90からDC電源を入力する。AC/DC90(AC/DC6相当)は、AC−DC電源変換部及びそのDC電源入力である。SHマイコン14とPWマイコン15が、制御マイコン4に相当する。
CMA11は、制御マイコン14、MEM12、及びブリッジチップ13間を接続している。CMA11内において、SH−IF11−1は、SHマイコン14とMCTL11−3との間のインタフェースである。SW(スイッチ)11−2は、CMA11内におけるスイッチであり、SH−IF11−1、MCTL11−3、PCIeポート11−4間を接続している。MCTL(メモリコントローラ)11−3は、CMA11におけるメモリコントローラであり、MEM12に対する制御を行う。PCIeポート11−4は、PCIe出力であり、ブリッジチップ13と接続される。ブリッジチップ13は、PCIeとSATAとのインタフェース変換部であり、SSD20を接続する。
<基本制御>
次に、図12〜図17を用いて、本バックアップ方式及びディスクアレイ装置における基本的な制御、及び積算処理等のパターン(制御例)とその処理等について説明する。
図12において、本方式における基本的な処理動作及びユーザ操作等のフローを示している(Sは処理ステップ等を表す)。ユーザ(管理者等)は、例えば前記SVP700を操作して、設定入力を行う。
まず、S1では、制御マイコン4(SHマイコン14)により、装置搭載メモリ構成確認、及び積算時間範囲の決定が行われる。第1のメモリ1(MEM12)等の容量や数が確認され、また設定に基づき停電積算時間の閾値などが確認される。
S2では、ユーザ操作に基づき、SVP700等の保守管理・設定の画面にて、停電積算時間の基本設定を要求する。要求により、設定画面に基本設定の情報が表示される。S3では、ユーザにより、設定画面にて、必要に応じ、設定時間Tの入力が行われる。設定時間Tは、図6の停電積算時間T3に関する閾値である。S4では、判断により、設定時間T=0の場合は、番号4(図14)へ進む(即ち第1の方式を用いない設定となる)。T=0ではない場合は、S5へ進む。
S5では、同様に、ユーザによりSVP700等の画面にて、停電時の処理制御のパターンの設定を要求する。要求により、設定画面にパターン選択設定に関する情報が表示される。S6では、ユーザにより、パターンの入力(選択)または設定確認が行われる。例えば第1のパターン(時間積算)が選択される。
S7では、バッテリ容量の確認(初期満充電検出)が行われる。制御マイコン4等により、バッテリ3(BT30)の容量(残量)が満充電状態(最大量)であるかどうかを確認する。本処理ステップは、本制御のためのリセット動作に相当し、バッテリ3の満充電状態を確認することで、制御の精度が高まる。メモリバックアップ動作や退避動作では相応のバッテリ量が必要である。
S8では、判断により、バッテリが満充電状態である場合(Y)、S11へ進む。満充電状態でない場合(N)、S9で、例えば充電不足によりバックアップ不可であること等を、SVP700等の画面に表示してユーザに通知する。そして、S10で、バッテリ充電してから、S7へ戻る。
S11で、第2のパターンが選択されている場合、番号2(図16)へ進む。S12で、第3のパターンが選択されている場合、第3のパターンによる制御へ進む。なお第3のパターンは、第1と第2のパターンの組み合わせなので、フロー説明は省略する。
S13では、制御マイコン4等により、停電状態であるかどうか判定(停電検出)し、停電でない場合(N)、S7へ戻る。停電である場合(Y)、番号1(図14)へ進む。
<制御例>
本方式及び装置の構成において、以下のような3つのパターン(制御例)を有する。
第1のパターンでは、時間(停電継続時間)のみを積算し、この積算値(停電積算時間)を条件判定してモードを移行させる。第1のパターンでは、第1のモードによるバックアップ時間を設定時間Tとして直接に設定可能である。第1のパターンでは、バッテリ3の満充電状態の検出時から設定時間Tまで第1のモードで動作し、設定時間T以後は、確実に第2のモードでデータ退避が可能である。第1のパターンでは、時間のみの積算であるため、制御マイコン4のカウンタ機能等を用いればよく、回路構成は複雑にならない。なお、第1のパターンでは、バッテリ3の満充電状態の確認が必要であり、満充電状態からでないと正確な制御はできない。
第2のパターンでは、時間の代わりに、バッテリ放電電流量(単位[Ah])を積算する。これにより得た積算値(積算電流量、即ちバッテリ消費量)またはその加工値(バッテリ残量など)を条件判定してモードを移行させる。なお、装置搭載の所定のバッテリ容量(最大量、満充電状態)から、バッテリ消費量(バッテリ放電電流量)を差し引けば、バッテリ残量がわかる。第2のパターンでは、バッテリ消費量(放電電流量)に応じて自動的に移行タイミングを決定する。第1、第2のパターンのいずれでも、バックアップ電力ないしバッテリ量を考慮して移行タイミングを決定していることは同じである。第2のパターンでは、第1のパターンと同様の作用に加えて、バッテリ残量やメモリ構成に応じたメモリバックアップ動作時間の変化が可能である。これにより、バッテリ容量を最大限に活かすことができる。
第2のパターンでは、詳しくは、退避動作に必要なバッテリ量を考慮して、第1のモードが可能な時間及びそれに対応付けられるバッテリ量を把握し、それにより移行タイミングを決める。第2のパターンの制御は、制御マイコン4によるメモリ及びバッテリ状態の認識による自動制御の形態とし、ユーザ設定は行わない。
第3のパターンでは、第1のパターンと第2のパターンの組み合わせであり、第2のパターンを前提にして第1のパターンのような時間のユーザ設定を行う。第1のモード時には、停電時間とバッテリ放電電流量との両方を積算する。積算値が条件を満たした時に第2のモードへ移行させる。
第1のパターン及び第3のパターンでは、積算処理に関する時間(またはそれに対応付けられるバッテリ消費量)をユーザ設定可能である。
<第1のパターン>
次に、図13,図14を用いて、第1のパターン(時間積算)について説明する。図13において、第1のパターンのフローを示している。制御の主体は、制御マイコン4である。S101では、第1のモードの動作が開始される。即ち、給電により第1のメモリ1のバックアップが行われると共に、停電時間が積算される。S102では、復電状態かどうか判定し(復電検出)、復電の場合は、S107へ進む。復電でない場合、S103へ進む。
S103では、停電継続時間の積算処理として、積算値である停電積算時間が設定時間T(閾値)に達したかどうかを判断する。Tに達しない場合(Y)、S101の第1のモードの動作が続く。Tに達した場合(Y)、S104へ進む。
S104では、第2のモードへ移行し、動作が開始される。即ち、給電に基づき、第2のメモリ2への退避動作が開始される。S105では、退避動作が完了したか判断され、退避完了の場合(Y)、S106へ進む。S106では、バッテリ3の出力(給電)をOFFし、復電待機する。その後、復電時には前述のようにシステムにより退避データの再格納による再起動動作が行われることになる。
一方、S107では、復電によりメモリバックアップ動作を終了する(間欠的停電による一時的終了の場合を含む)。S108では、システムON信号を待機し、バッテリ3を充電する。S109では、バッテリ3が満充電状態かどうかを判断し、満充電状態でない場合(N)、S110で連続停電(図7のような間欠的停電の場合)かどうかを判断し、連続停電の場合(Y)、番号1へ戻る。連続停電でない場合(N)、S108へ戻る。前記満充電状態である場合(Y)は、S111で停電積算時間をリセットし、番号5(図13)へ進む。
図14において、説明のために第1のパターンに関するバッテリの状態を示している。図14(a)は、満充電状態のバッテリ3におけるバッテリ容量(最大量)A1である。図14(b)は、最大メモリ構成(第1のメモリ1の容量が最大のシステム構成)のバッテリ3において、第2のモードの不揮発性メモリ2への1回の退避動作に必要なバッテリ量A2と、そのA2の場合に第1のモードの動作(メモリバックアップ動作)が可能な時間(第1モード可能時間)に対応付けられるバッテリ量A3(第1モード可能時間対応バッテリ量)と、を示す。満充電状態のバッテリ容量A1から、退避に必要なバッテリ量A2を差し引いたのが、バッテリ量A3(第1モード可能時間対応バッテリ量)である。本システムは、ユーザがこのA3の範囲内で第1のモードの時間(図6ではT3)に関する閾値の設定を行うことができるようにする。制御マイコン4は、バッテリ量A3に対応付けられる時間で第1のモードを動作させる。
また図14(c)は、図14(b)に対して二分の一のメモリ構成(例えばメインメモリ1の容量や数が二分の一)の場合における、同様のバッテリ3の量A2,A3である。退避に必要なバッテリ量A2は、メモリ構成に応じて変動する。それに応じて第1モード可能時間対応バッテリ量A3も変わる。A2が小さい場合、その分A3が大きくなる。当該A3の大きさに合わせて制御が行われる。
<第2のパターン>
次に、図15,図16を用いて、第2のパターン(電流積算)について説明する。図15において、第2のパターンのフローを示している。S201では、停電状態かどうか判定し(停電検出)、停電の場合(Y)、S202で、制御マイコン4により、バッテリ残量監視、及びバッテリ放電電流量の積算を行う。S203では、第1のモードの動作が行われる。S204では、復電状態かどうか判定し、復電の場合(Y)、S209へ進む。復電でない場合(N)、S205へ進む。
S205では、放電によりバッテリ残量が退避容量(退避に必要なバッテリ量A2)にまで減少しているかどうかを積算電流量によって判断する。まだ退避容量にまでなっていなければ(N)、S203で第1のモードを続け、退避容量になった場合(Y)、S206へ進み、第2のモードへ移行する。即ち、第2のメモリ2への退避動作が開始される。S207では、退避が完了したか判断され、退避完了の場合(Y)、S208へ進む。S208では、バッテリ3の出力(給電)をOFFし、復電待機する。その後、復電時には前述のようにシステムにより退避データの再格納による再起動動作が行われることになる。
一方、S209では、復電によりメモリバックアップ動作を終了する(間欠的停電による一時的終了の場合を含む)。S210では、待機またはバッテリ3充電し、バッテリ残量を再計算する。S211では、バッテリ3が満充電状態かどうかを判断し、満充電状態でない場合(N)、S212で連続停電かどうかを判断し、連続停電の場合(Y)、番号2へ戻る。連続停電でない場合(N)、S210へ戻る。前記満充電状態である場合(Y)は、S213でバッテリ放電電流量の積算値をリセットし、番号5(図13)へ進む。
図16において、説明のために第2のパターンに関するバッテリの状態を示している。図16(a)は、満充電状態のバッテリ容量(最大量)A1である。図16(b)は、バッテリ3において、退避に必要なバッテリ量A2及び第1モード可能時間対応バッテリ量A3’と、バッテリ残量A4と、充電不足量A5と、を示す。A5は、その時点での充電不足分である。例えば停電発生時にバッテリ3の充電不足量A5、残量A4の状態である。満充電状態のバッテリ容量A1から、充電不足量A5を差し引いたのが、バッテリ残量A4である。
第2のパターンでは、バッテリ放電電流量の閾値に関するユーザ設定は必要ではなく、制御マイコン4等により自動設定する。バッテリ放電電流量を積算すれば、バッテリ量状態がわかるので、バッテリ3の満充電状態以外で充電不足量A5がある場合でも、制御可能である。第2のパターンでは、退避に必要なバッテリ量A2が残っている場合には必ず第2のモードへの移行が実行されることになる。
<第3のパターン>
次に、図17を用いて、第3のパターン(時間積算かつ電流積算の方法)について説明する。図17において、説明のために第3のパターンに関するバッテリの状態を示している。図17(a)は、満充電状態のバッテリ容量(最大量)A1である。図17(b)は、前述同様に、バッテリ3において、退避に必要なバッテリ量A2、第1モード可能時間対応バッテリ量A3’、バッテリ残量A4、充電不足量A5を示す。図17(c)は、更に、ユーザ設定時間A6(ユーザ設定時間対応バッテリ量)を示す。
前記第2のパターンでは、図17(b)のように、バッテリ容量A1から退避に必要な量A2及び充電不足量A5を差し引いた時間に対応するバッテリ量A3’によって第1のモードを動作させていた。それに対し、第3のパターンでは、図17(c)のように、図17(b)を踏まえたバッテリ量A3’の範囲内で、ユーザ設定時間A6を設定可能とし、このA6内で第1のモードを動作させる。
第3のパターンでは、第2のパターンと同様にバッテリ3の満充電状態以外でも制御可能であり、退避に必要なバッテリ量A2とユーザ設定時間A6分のバッテリ量とを足した分のバッテリ量が充電状態であれば、制御実行可能である。
<設定画面>
図18において、前述した本バックアップ方式のパターン(言い換えれば制御条件)に関する設定の画面の例を示している。ユーザ操作により、SVP700等の表示画面に、「バックアップパターン」の設定ウィンドウが表示される。パターン設定の欄では、「時間積算パターン」、「電流積算パターン」、「時間&電流積算パターン」の3つのパターンからボタンON/OFFにより選択可能である。また、時間設定の欄では、前述の積算時間の設定値(閾値)が、数値選択可能である。図18では例えば60秒と表示されている。設定のために表示する数値としては、正常な制御が可能な範囲に限定する。例えば図14のバッテリ量A3に応じた値とする。また、時間値ではなくそれに対応付けられるバッテリ量(簡単な換算により得られる)によって設定可能としてもよい。その他、メモリ構成やバッテリ構成などのシステム構成に関する設定についても上記と関連して表示及び設定可能としてもよい。
本システムの利用例として、ユーザ設定の場合、ユーザは、メモリ構成や停電特性などに応じて、上記設定画面で積算時間などを設定する。これにより移行タイミングが決まり、意図した効果が得られる。また、設定値を調整することで、効果を調整できる。例えばユーザは瞬停の発生頻度が高いという経験や予測に応じて、所定の第1のモードの時間を確保するように設定する。本制御によって第1のモードが第2のモードの前に介在されるので、短時間停電の発生の場合、再起動性で不利な第2のモードへ移行する前に第1のモードで対処することができる効果が得られる。
<効果>
以上のように、本実施の形態によれば、短時間停電の場合に対しての第1の方式による再起動性などの利点と、長時間停電の場合に対しての第2の方式によるデータ保全性などの利点と、の両方をバランス良く兼ね揃えたバックアップ方式及びディスクアレイシステムを、最小限のバッテリ容量、低コストで実現できる。
その他、本実施の形態による効果を簡単にまとめると以下が挙げられる。
(1)本ディスクアレイ装置に搭載するバッテリ容量の低減(増大抑制)と最適化が実現できる。システム構成(例えばメモリ容量、UPS(無停電電源装置)の有無など)や停電特性(発生頻度、地域特性など)に応じたバックアップシステムを、最小限に最適化されたバッテリ容量の搭載で実現できる。ユーザ環境に応じて最適なバックアップシステムを構築可能である。
(2)短時間停電に対する再起動時間(総合的なシステム性能低下時間)の短縮が実現できる。一般に発生頻度が高い短時間停電に対して第1の方式を適用することにより再起動時間が短縮される。
(3)長時間停電に対するバッテリ容量の低減及びデータ保全性の確保を、最小限のバッテリ等の構成で実現できる。
(4)短時間停電に対して不揮発性メモリへの退避のタイミングを遅らせる方式により、不揮発性メモリへの書き込み回数を低減でき、これにより不揮発性メモリの寿命の向上、システム信頼性の向上につながる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明の一実施の形態で前提として用いる従来技術について示す図であり、(a)は、第1の方式による装置のブロック構成を、(b)は、第2の方式による装置のブロック構成を示す図である。 第1の方式(モード)における動作等のタイミングを示す図である。 第2の方式(モード)における動作等のタイミングを示す図である。 本発明の一実施の形態のバックアップ方式によるディスクアレイシステムのブロック構成及び制御概要等を示す図である。 本ディスクアレイシステムのブロック構成における制御マイコンの処理機能等を示す図である。 本実施の形態のバックアップ方式における動作等のタイミングを示している。 本バックアップ方式における積算処理について説明するために動作等のタイミングを示す図である。 本ディスクアレイ装置(システム)の概略構成を示す図であり、(a)は、全体の構成を、(b)は、DKCモジュールの外観構成を示す。 DKCモジュール(DKC)内部におけるパッケージ及びデータ結線等の構成を示す図である。 DKCモジュール(DKC)における接続構成例を示す図である。 CMボックス(CM)内のブロック及びデータ結線の構成例を示す図である。 本実施の形態のバックアップ方式における基本的な処理動作及びユーザ操作等のフローを示す図である。 本バックアップ方式における第1のパターン(処理制御例)のフローを示す図である。 第1のパターンに関するバッテリの状態を示す図である。 本バックアップ方式における第2のパターン(処理制御例)のフローを示す図である。 第2のパターンに関するバッテリの状態を示す図である。 第3のパターンに関するバッテリの状態を示す図である。 本バックアップ方式のパターンに関する設定の画面の例を示す図である。 参考として、日本国内における瞬低(瞬時電圧低下)の発生状況を示す図である。
符号の説明
1…メインメモリ(第1のメモリ)、2…不揮発性メモリ(第2のメモリ)、3…バッテリ、4…制御マイコン、5…メモリコントローラ、6…AC/DC、10…CM(キャッシュメモリ部)、11…CMA(キャッシュメモリアダプタ)、11−1…SH−IF(SHマイコン対応インタフェース)、11−2…SW(スイッチ)、11−3…MCTL(メモリコントローラ)、11−4…PCIeポート、12…MEM(キャッシュメインメモリ)、13…ブリッジチップ、14…SHマイコン、15…PWマイコン、20…SSD、30…バッテリ、40…MP(マイクロプロセッサ部)、41…MCH(メモリコントローラハブ)、42…MP(マイクロプロセッサ)、50…SW(スイッチ部)、60…FA(フロントエンド部)、61,71…LR(ローカルルータ)、70…BA(バックエンド部)、100…DKCモジュール、110…CM(キャッシュメモリ)ボックス、120…MP(マイクロプロセッサ)ボックス、130…SWPS(スイッチング電源部)、200…HDDボックス、300…DKC、400…部位(バックアップシステム)、500…上位ホスト装置、600…論理デバイス(LDEV)。700…SVP(保守端末装置)。

Claims (16)

  1. ディスクアレイ及びそのコントローラと、通常用の電源部及びバックアップ用のバッテリと、を有するディスクアレイ装置であって、
    前記コントローラにおいて、
    通常用である第1のデータが格納される揮発性の第1のメモリと、
    バックアップ用である不揮発性の第2のメモリと、を有し、
    停電・復電の際における前記第1のデータのバックアップの制御において、
    前記バッテリから前記第1のメモリへの給電に基づき前記第1のデータを保持する第1のモードと、
    前記バッテリからの各部位への給電に基づき前記第1のメモリの第1のデータを前記第2のメモリへ退避して復電待機する第2のモードと、を用いて、
    停電時、まず、所定の時間及びそれに対応付けられるバッテリ電力で前記第1のモードで動作させ、その後、前記第2のモードへ移行させ動作させること、を特徴とするディスクアレイ装置。
  2. 請求項1記載のディスクアレイ装置において、
    前記第2のモードへ移行後、復電時には、前記第2のメモリのデータを読み出して前記第1のメモリへ再格納することによりシステムを再起動させること、を特徴とするディスクアレイ装置。
  3. 請求項1記載のディスクアレイ装置において、
    前記制御において、前記第1のモードの時、停電継続時間を積算し、その積算値が所定値に達するタイミングで、前記第2のモードへ移行させること、を特徴とするディスクアレイ装置。
  4. 請求項1記載のディスクアレイ装置において、
    前記制御において、前記第1のモードの時、前記バッテリの放電電流量を積算し、その積算値が所定値に達するタイミングで、前記第2のモードへ移行させること、を特徴とするディスクアレイ装置。
  5. 請求項4記載のディスクアレイ装置において、
    前記制御において、停電時、まず、前記放電電流量の積算値により認識される前記バッテリの消費量または残量が、前記バッテリの容量から前記退避の動作に必要な量及び充電不足量を差し引いた分のバッテリ量になるまでの間では、前記第1のモードで動作させること、を特徴とするディスクアレイ装置。
  6. 請求項1記載のディスクアレイ装置において、
    前記制御において、前記第1のモードの時、停電継続時間及び前記バッテリの放電電流量を積算し、前記停電継続時間の積算値、及び前記放電電流量の積算値により認識される前記バッテリの消費量または残量が、所定値に達するタイミングで、前記第2のモードへ移行させるものであり、
    前記所定値は、前記バッテリの容量から前記退避の動作に必要な量及び充電不足量を差し引いた分のバッテリ量の範囲内で設定されるバッテリ量及びそれに対応付けられる時間であること、を特徴とするディスクアレイ装置
  7. 請求項3記載のディスクアレイ装置において、
    前記停電継続時間の積算値に対する閾値を、設定画面でユーザにより設定する処理機能を有すること、を特徴とするディスクアレイ装置。
  8. 請求項6記載のディスクアレイ装置において、
    前記所定値を、設定画面でユーザにより設定する処理機能を有すること、を特徴とするディスクアレイ装置。
  9. 請求項5記載のディスクアレイ装置において、
    前記制御において、前記第1のメモリの容量を含むメモリ構成を認識し、前記第1のメモリの容量に応じて、前記退避の動作に必要なバッテリ量を認識し、前記退避の動作に必要なバッテリ量の大きさに応じて、前記移行のタイミングを決めること、を特徴とするディスクアレイ装置。
  10. 請求項1記載のディスクアレイ装置において、
    前記制御の前または途中で、前記バッテリの容量及び残量を確認し、満充電状態でない場合には、前記バッテリを充電させて満充電状態にする処理を有すること、を特徴とするディスクアレイ装置。
  11. 請求項1記載のディスクアレイ装置において、
    前記制御のパターンとして、
    前記第1のモードの時、停電継続時間を積算し、その積算値が所定値に達するタイミングで、前記第2のモードへ移行させる、第1のパターンと、
    前記第1のモードの時、バッテリ放電電流量を積算し、その積算値が所定値に達するタイミングで、前記第2のモードへ移行させる、第2のパターンと、
    前記第1と第2のパターンの組み合わせで両方の条件を満たす時に移行させる、第3のパターンと、を有し、
    前記第1〜第3のパターンから、設定画面でユーザにより選択設定する処理機能を有すること、を特徴とするディスクアレイ装置。
  12. ディスクアレイ及びそのコントローラと、通常用の電源部及びバックアップ用のバッテリと、を有するディスクアレイ装置であって、
    前記コントローラにおいて、
    通常用である第1のデータが格納される揮発性の第1のメモリと、
    バックアップ用である不揮発性の第2のメモリと、
    前記第1、第2のメモリ及び前記通常用の電源部及び前記バッテリに対して接続される、制御マイコン及びメモリコントローラと、を有し、
    前記制御マイコンは、停電・復電の際における前記第1のデータのバックアップの制御において、
    前記バッテリから前記第1のメモリへの給電に基づき前記第1のデータを保持する第1のモードと、
    前記バッテリからの各部位への給電に基づき前記第1のメモリの第1のデータを前記第2のメモリへ退避して復電待機する第2のモードと、を用いて、
    停電時、まず、所定の時間及びそれに対応付けられるバッテリ電力で前記第1のモードで動作させ、その後、前記第2のモードへ移行させ動作させること、を特徴とするディスクアレイ装置。
  13. 請求項12記載のディスクアレイ装置において、
    前記制御マイコンは、
    前記通常用の電源部からの電源供給状態による停電及び復電の検出と、
    カウンタ機能による停電継続時間の積算と、
    前記第1のメモリの構成の認識と、
    前記メモリコントローラを用いた前記第1、第2のメモリに対するデータ読み書きによる前記退避の動作の制御と、を行うこと、を特徴とするディスクアレイ装置。
  14. 請求項13記載のディスクアレイ装置において、
    前記バッテリに対して接続される電流量検出回路を有し、
    前記制御マイコンは、前記電流量検出回路を用いて、前記バッテリの放電電流量の積算及びそれによるバッテリ状態の認識を行うこと、を特徴とするディスクアレイ装置。
  15. 請求項13記載のディスクアレイ装置において、
    前記制御マイコンに対して接続される上位のプロセッサから、前記移行の制御に関する設定を行う処理機能を有すること、を特徴とするディスクアレイ装置。
  16. ディスクアレイ及びそのコントローラと、通常用の電源部及びバックアップ用のバッテリと、を有するディスクアレイ装置であって、
    前記コントローラは、キャッシュメモリのパッケージを有し、
    前記キャッシュメモリのパッケージは、通常用である第1のデータが格納される揮発性の第1のメモリと、前記第1のメモリ及び前記通常用の電源部及び前記バッテリに対して接続される、制御マイコン及びメモリコントローラと、を有し、
    前記キャッシュメモリのパッケージに対し、バックアップ用である不揮発性の第2のメモリ及び前記バッテリが接続または内蔵され、
    前記制御マイコンは、停電・復電の際における前記第1のデータのバックアップの制御において、
    前記バッテリから前記第1のメモリへの給電に基づき前記第1のデータを保持する第1のモードと、
    前記バッテリからの各部位への給電に基づき前記第1のメモリの第1のデータを前記第2のメモリへ退避して復電待機する第2のモードと、を用いて、
    停電時、まず、所定の時間及びそれに対応付けられるバッテリ電力で前記第1のモードで動作させ、その後、前記第2のモードへ移行させ動作させること、を特徴とするディスクアレイ装置。
JP2008082957A 2008-03-27 2008-03-27 ディスクアレイ装置 Expired - Fee Related JP5232516B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008082957A JP5232516B2 (ja) 2008-03-27 2008-03-27 ディスクアレイ装置
US12/155,450 US8438348B2 (en) 2008-03-27 2008-06-04 Disk array device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008082957A JP5232516B2 (ja) 2008-03-27 2008-03-27 ディスクアレイ装置

Publications (2)

Publication Number Publication Date
JP2009237881A true JP2009237881A (ja) 2009-10-15
JP5232516B2 JP5232516B2 (ja) 2013-07-10

Family

ID=41118892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082957A Expired - Fee Related JP5232516B2 (ja) 2008-03-27 2008-03-27 ディスクアレイ装置

Country Status (2)

Country Link
US (1) US8438348B2 (ja)
JP (1) JP5232516B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012048682A (ja) * 2010-08-30 2012-03-08 Ntt Docomo Inc ディスク管理システム、ディスク管理装置、メモリ装置、ディスク管理方法
WO2012049705A1 (en) 2010-10-12 2012-04-19 Hitachi, Ltd. Memory data backup system and memory data backup control method
WO2012172608A1 (en) 2011-06-16 2012-12-20 Hitachi, Ltd. Storage system and control method for a storage system
JP2013506885A (ja) * 2010-02-19 2013-02-28 株式会社日立製作所 ディスクアレイ装置およびその制御方法
WO2013054374A1 (en) 2011-10-12 2013-04-18 Hitachi, Ltd. Storage system, and data backup method and system restarting method of storage system
JP2013182283A (ja) * 2012-02-29 2013-09-12 Mitsubishi Electric Corp 記憶装置及び記憶方法
JP2014215661A (ja) * 2013-04-23 2014-11-17 富士通株式会社 ストレージ装置、制御装置、および制御プログラム
JP2015115051A (ja) * 2013-12-16 2015-06-22 富士通株式会社 制御装置、制御方法、及び制御プログラム
JP2016517122A (ja) * 2013-04-29 2016-06-09 アマゾン・テクノロジーズ・インコーポレーテッド システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持
US9979228B2 (en) 2012-08-13 2018-05-22 Kyocera Corporation Energy management apparatus and method of controlling the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442560B2 (en) 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
US9721660B2 (en) 2014-10-24 2017-08-01 Microsoft Technology Licensing, Llc Configurable volatile memory without a dedicated power source for detecting a data save trigger condition
WO2016069003A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Backup power supply cell in memory device
US10191681B2 (en) 2014-10-31 2019-01-29 Hewlett Packard Enterprise Development Lp Shared backup power self-refresh mode
US9826485B2 (en) * 2015-11-20 2017-11-21 Symbol Technologies, Llc Power source hot swap mode
US10282105B2 (en) 2017-01-20 2019-05-07 International Business Machines Corporation Extending shelf life of non-volatile memory devices
US11403159B2 (en) * 2018-01-31 2022-08-02 Hewlett Packard Enterprise Development Lp Device carrier assemblies

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175911A (ja) * 1987-01-17 1988-07-20 Mitsubishi Electric Corp メモリモジユ−ル
US5455499A (en) * 1993-04-26 1995-10-03 Motorola, Inc. Method and apparatus for indicating a battery status
JPH09330277A (ja) * 1996-06-07 1997-12-22 Mitsubishi Electric Corp ディスクキャッシュシステムにおける停電処理方式及び停電処理方法
JP2000227880A (ja) * 1999-02-08 2000-08-15 Hitachi Ltd メモリカードへデータを退避する情報処理装置
JP2002099390A (ja) * 2000-09-22 2002-04-05 Toshiba Corp ディスク制御装置
US20050270927A1 (en) * 2004-06-02 2005-12-08 Katsunori Hayashi Disk array device and battery output control method for disk array device
JP2007115050A (ja) * 2005-10-20 2007-05-10 Hitachi Ltd ストレージシステム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611289A (en) * 1983-09-29 1986-09-09 Coppola Anthony F Computer power management system
US5397991A (en) * 1988-07-13 1995-03-14 Electronic Development Inc. Multi-battery charging system for reduced fuel consumption and emissions in automotive vehicles
US5742831A (en) * 1994-06-30 1998-04-21 Intel Corporation Methods and apparatus for maintaining cache coherency during copendency of load and store operations
US5606242A (en) * 1994-10-04 1997-02-25 Duracell, Inc. Smart battery algorithm for reporting battery parameters to an external device
JPH08161236A (ja) 1994-11-30 1996-06-21 Nec Corp フラッシュメモリによるデータバックアップ方式
US5721688A (en) * 1996-09-06 1998-02-24 Madill Technologies, Inc. Apparatus and method for electrical system measurements including battery condition, resistance of wires and connections, total electrical system quality and current flow
US6377798B1 (en) * 1999-01-22 2002-04-23 Siemens Information And Communication Networks, Inc. System and method for improved wireless telephone call reception notification
US6502044B1 (en) * 1999-07-12 2002-12-31 Acuity Brands Inc. Self-diagnostic circuitry for emergency lighting fixtures
US6653816B2 (en) * 2001-06-24 2003-11-25 Motorola, Inc. Battery with embedded power management
JP3979289B2 (ja) * 2002-12-26 2007-09-19 アイシン・エィ・ダブリュ株式会社 電動駆動制御装置、電動駆動制御方法及びそのプログラム
US6789026B2 (en) * 2002-12-29 2004-09-07 Texas Instruments Incorporated Circuit and method for monitoring battery state of charge
US7383137B2 (en) * 2004-02-27 2008-06-03 Intel Corporation Method and apparatus for measuring absolute and net power consumption for computer systems
US7451348B2 (en) * 2005-08-04 2008-11-11 Dot Hill Systems Corporation Dynamic write cache size adjustment in raid controller with capacitor backup energy source
US20080071483A1 (en) * 2005-10-26 2008-03-20 Eaves Stephen S Battery health monitor
US20100045240A1 (en) * 2007-02-13 2010-02-25 Koninklijke Philips Electronics N.V. Method and apparatus for determination of the state-of-charge (soc) of a rechargeable battery
US7836025B1 (en) * 2007-09-18 2010-11-16 Network Appliance, Inc. Method and apparatus for using pointers within a nonvolatile system memory of a network file computer system
US7808244B2 (en) * 2008-03-31 2010-10-05 Texas Instruments Incorporated System and method for determining state of charge of a battery utilizing initial voltage and current measurement and a previous estimate of battery resistance

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175911A (ja) * 1987-01-17 1988-07-20 Mitsubishi Electric Corp メモリモジユ−ル
US5455499A (en) * 1993-04-26 1995-10-03 Motorola, Inc. Method and apparatus for indicating a battery status
JPH09330277A (ja) * 1996-06-07 1997-12-22 Mitsubishi Electric Corp ディスクキャッシュシステムにおける停電処理方式及び停電処理方法
JP2000227880A (ja) * 1999-02-08 2000-08-15 Hitachi Ltd メモリカードへデータを退避する情報処理装置
JP2002099390A (ja) * 2000-09-22 2002-04-05 Toshiba Corp ディスク制御装置
US20050270927A1 (en) * 2004-06-02 2005-12-08 Katsunori Hayashi Disk array device and battery output control method for disk array device
JP2005346321A (ja) * 2004-06-02 2005-12-15 Hitachi Ltd ディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法
JP2007115050A (ja) * 2005-10-20 2007-05-10 Hitachi Ltd ストレージシステム

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013506885A (ja) * 2010-02-19 2013-02-28 株式会社日立製作所 ディスクアレイ装置およびその制御方法
WO2012029280A1 (ja) * 2010-08-30 2012-03-08 株式会社エヌ・ティ・ティ・ドコモ ディスク管理方法、ディスク管理システム、ディスク管理装置、メモリ装置
JP2012048682A (ja) * 2010-08-30 2012-03-08 Ntt Docomo Inc ディスク管理システム、ディスク管理装置、メモリ装置、ディスク管理方法
US8578110B2 (en) 2010-10-12 2013-11-05 Hitachi, Ltd. Memory data backup system and memory data backup control method
WO2012049705A1 (en) 2010-10-12 2012-04-19 Hitachi, Ltd. Memory data backup system and memory data backup control method
WO2012172608A1 (en) 2011-06-16 2012-12-20 Hitachi, Ltd. Storage system and control method for a storage system
US8667331B2 (en) 2011-06-16 2014-03-04 Hitachi, Ltd. Storage system and control method for storing write data requested by a host computer
US8707096B2 (en) 2011-10-12 2014-04-22 Hitachi, Ltd. Storage system, data backup method, and system restarting method of a storage system incorporating volatile and nonvolatile memory devices
WO2013054374A1 (en) 2011-10-12 2013-04-18 Hitachi, Ltd. Storage system, and data backup method and system restarting method of storage system
JP2013182283A (ja) * 2012-02-29 2013-09-12 Mitsubishi Electric Corp 記憶装置及び記憶方法
US9979228B2 (en) 2012-08-13 2018-05-22 Kyocera Corporation Energy management apparatus and method of controlling the same
JP2014215661A (ja) * 2013-04-23 2014-11-17 富士通株式会社 ストレージ装置、制御装置、および制御プログラム
JP2016517122A (ja) * 2013-04-29 2016-06-09 アマゾン・テクノロジーズ・インコーポレーテッド システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持
JP2018055727A (ja) * 2013-04-29 2018-04-05 アマゾン・テクノロジーズ・インコーポレーテッド システムメモリから不揮発性データストレージに移行されるアプリケーションプログラムデータの選択的保持
JP2015115051A (ja) * 2013-12-16 2015-06-22 富士通株式会社 制御装置、制御方法、及び制御プログラム

Also Published As

Publication number Publication date
US20090249008A1 (en) 2009-10-01
US8438348B2 (en) 2013-05-07
JP5232516B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5232516B2 (ja) ディスクアレイ装置
US8667331B2 (en) Storage system and control method for storing write data requested by a host computer
CN108733537B (zh) 用于智能备用电容器管理的方法和装置
US8707096B2 (en) Storage system, data backup method, and system restarting method of a storage system incorporating volatile and nonvolatile memory devices
US8745421B2 (en) Devices for control of the operation of data storage devices using solid-state memory based on a discharge of an amount of stored energy indicative of power providing capabilities
JP5402693B2 (ja) ディスクアレイ装置の制御方法及びディスクアレイ装置
US8325554B2 (en) Battery-less cache memory module with integrated backup
TWI514124B (zh) 狀態控制裝置、資訊處理裝置、電腦程式產品及半導體裝置
WO2011101917A1 (en) Disk array control device with shortened time recovery following power restoration and method therefor
JP6113538B2 (ja) 制御装置、制御方法、プログラムおよび半導体装置
KR20150144690A (ko) 적응적 백업 매커니즘을 갖는 컴퓨팅 시스템 및 그것의 동작 방법
KR20170098958A (ko) 자가-리프레시 절전 모드를 갖는 솔리드 스테이트 드라이브
WO2017114236A1 (zh) 充电方法、装置及固态硬盘
JP2010191951A (ja) 電子機器、その省電力制御方法、およびプログラム
CN106294217A (zh) 一种ssd系统及其掉电保护方法
JP2005228254A (ja) 記憶装置
JP5814825B2 (ja) 記憶装置及び記憶方法
JP5795758B2 (ja) 不揮発性記憶装置のデータを保護する方法
US20130073792A1 (en) Electronic apparatus using nand flash and memory management method thereof
KR101777810B1 (ko) 보조 전원 장치 및 그것을 포함하는 사용자 장치
JP2005149451A (ja) 半導体ディスク装置およびディスク装置
JP2003006056A (ja) メモリバックアップ回路
CN110795027A (zh) 固态存储设备及包括该固态存储设备的电子系统
JP2002084674A (ja) 電源制御機構
JP2002157796A (ja) 電力制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees