JP2009236721A

JP2009236721A - 基板、プローブカード・アセンブリ用基板および基板の製造方法

Info

Publication number: JP2009236721A
Application number: JP2008083963A
Authority: JP
Inventors: Toshihiro Hashimoto; 利弘橋本
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2008-03-27
Filing date: 2008-03-27
Publication date: 2009-10-15
Anticipated expiration: 2028-03-27
Also published as: JP5121530B2

Abstract

【課題】ビア導体および導体パターン層の接合強度を向上させること。
【解決手段】基板の製造方法は、次の工程を有している。（Ａ）基体１１のビアホール１１ｈ内に導体ペーストを充填する工程、（Ｂ）ビアホール１１ｈを覆うように基体１１に重ねられた樹脂製シートに圧力を加えることによって、導体ペーストの端部に窪みを形成する工程、（Ｃ）導体ペーストを硬化させることによって、ビア導体１２を形成する工程、（Ｄ）ビア導体１２の窪みの内側に金属材料からなる介在層１４を形成する工程、（Ｅ）介在層１４上および基体１１の表面上に導体パターン層１７を形成する工程。
【選択図】図５Ａ

Description

本発明は、例えばプローブカード・アセンブリに用いられる基板に関するものである。

近年、例えばプローブカード・アセンブリに用いられる基板において、導体パターン層の微細化がさらに進められている。
特開２００１−９１５４３号公報

導体パターン層の微細化が進められる中で、導体パターン層およびビア導体の接合に関する強度の向上が求められている。

本発明の一つの態様によれば、基板の製造方法は、次の工程を有している。（Ａ）基体のビアホール内に導体ペーストを充填する工程、（Ｂ）ビアホールを覆うように基体に重ねられた樹脂製シートに圧力を加えることによって、導体ペーストの端部に窪みを形成する工程、（Ｃ）導体ペーストを硬化させることによって、ビア導体を形成する工程、（Ｄ）ビア導体の窪みの内側に金属材料からなる介在層を形成する工程、（Ｅ）介在層上および基体の表面上に導体パターン層を形成する工程。

本発明の一つの態様によれば、基板は、基体、ビア導体および介在層を有している。基板は、導体パターン層をさらに有している。基体は、ビアホールが設けられた表面を有している。ビア導体は、窪みを含む端部有しており、ビアホール内に形成されている。介在層は、ビア導体の窪みの内側に形成されている。介在層は、金属材料からなる。導体パターン層は、介在層上および基体の表面上に形成されている。

本発明の一つの態様によれば、基板は、窪みを含む端部を有するビア導体を備えている。基板は、ビア導体の窪みの内側に形成された介在層を備えている。このような構成によって、導体パターン層およびビア導体の接合に関する強度が向上されている。

図１に示されているように、プローブカード・アセンブリ用基板１（以下、基板１という）は、半導体ウエハ２の電気的検査に用いられる。基板１は、半導体ウエハ２の複数の電極２ｅに電気的に接続される複数の接触構造１ｃｓを有している。

図２に示されているように、基板１は、基体１１、複数のビア導体１２および複数の導体パターン１３を有している。図２および図３に示されているように、複数の導体パターン１３は、基体１１の表面上に平面的に配置されており、複数のビア導体１２に電気的に接続されている。

基体１１は、セラミック材料を含んでいる。基体１１の材料の例は、酸化アルミニウム（Ａｌ_２Ｏ_３）である。図５Ａに示されているように、基体１１は、ビアホール１１ｈが設けられた表面１１ｕを有している。

ビア導体１２は、ビアホール１１ｈ内に設けられている。ビア導体１２の材料の例は、銀（Ａｇ）である。図６に示されているように、ビア導体１２は、窪み１２ｄを含む端部１２ｔを有している。窪み１２ｄの深さは、５μｍ〜２００μｍの範囲に含まれる。

図４、図５ＡおよびＢに示されているように、基板１は、ビア導体１２上に形成された介在層１４を有している。介在層１４は、金属材料からなる。介在層１４は、窪み１２ｄの内側に形成された第１のメッキ層である。介在層１４は、Ｎｉ層１５およびＡｕ層１６を含んでいる。Ｎｉ層１５およびＡｕ層１６は、電解メッキ法によって形成されている。Ｎｉ層１５は、ビア導体１２の窪み１２ｄの内側に形成されている。Ａｕ層１６は、Ｎｉ層１５上に形成されている。Ｎｉ層１５は、１〜１０μｍの厚みを有している。Ａｕ層１６は、０．１〜１μｍの厚みを有している。

介在層１４がビア導体１２の窪み１２ｄの内側に形成されていることにより、ビア導体１２および介在層１４の接合強度が向上されている。従って、基板１は、ビア導体１２および導体パターン層１７の接合強度に関して向上されている。

基板１は、活性金属を含む導体パターン層１７を有している。導体パターン層１７は、第１のパターン層１８および第２のパターン層１９を含んでいる。第１のパターン層１８は、活性金属を含んでいる。活性金属の例は、チタン（Ｔｉ）である。第１のパターン層１８は、０．１〜０．５μｍの厚みを有している。

図７に示されているように、第１のパターン層１８は、第１の層１８−１、第２の層１８−２および第３の層１８−３を含んでいる。第１の層１８−１は、チタンからなる。第２の層１８−２は、チタンおよび銅の合金からなる。第３の層は、銅からなる。第１、第２および第３の層は、スパッタリングによって形成されている。

図８に示されているように、第１の層１８−１および基体１１の間に、反応層２０が形成されている。反応層２０は、チタンの酸化物（ＴｉＯ_Ｘ）からなる。反応層２０は、第１の層１８−１に含まれているチタンと、基体１１の酸化アルミニウムに含まれている酸素との化合物からなっている。基板１が反応層２０を有していることにより、基体１１および導体パターン層１７の接合に関する強度が向上されている。

第２のパターン層１９は、銅からなる。第２のパターン層は、スパッタリング法によって形成されている。第２のパターン層１９は、０．２〜３μｍの厚みを有している。

基板１は、第２のパターン層１９上に形成された第２のメッキ層２１を有している。第２のメッキ層２１は、第２のパターン１９層を覆っている。第２のメッキ層２１は、Ｎｉ層２２およびＡｕ層２３を含んでいる。Ｎｉ層２２およびＡｕ層２３は、電解メッキ法によって形成されている。Ｎｉ層２２は、第２のパターン層１９を覆っている。Ａｕ層２３は、Ｎｉ層２２上に形成されている。Ｎｉ層２２は、１〜１０μｍの厚みを有している。Ａｕ層２３は、１〜１０μｍの厚みを有している。

以下、図９を参照して、基板１の製造方法について説明する。工程１において、基体１１を準備する。図１０Ａに示されているように、基体１１は、ビアホール１１ｈが設けられた表面１１ｕを有している。図１０Ｂに示されているように、工程２において、導体ペースト１２ｐがビアホール１１ｈ内に充填される。

図１０ＣおよびＤに示されているように、工程３において、導体ペースト１２ｐに圧力を加えることによって、窪み１２ｔが導体ペースト１２ｐの上端に形成される。図１０Ｃに示されているように、導体ペースト１２ｐが充填された基体１１上に、樹脂製シートが重ねられる。図１０Ｄに示されているように、樹脂製シートに２ＭＰａ〜２０ＭＰａの圧力Ｐが加えられる。導体ペースト１２ｐの上端に、５μｍ〜２００μｍの範囲に含まれる深さの窪み１２ｄが形成される。導体ペースト１２ｐに圧力が加えられることにより、導体ペースト１２ｐ内の不要なガスが除去される。

工程４において、導体ペースト１２ｐが硬化される。すなわち、ビア導体１２が基体１１に形成される。工程５において、介在層１４が、ビア導体１２上に形成される。介在層１４は、ビア導体１２の窪み１２ｄ内に形成される。従って、ビア導体１２および介在層１４の接合強度が向上されている。介在層１４は第１のメッキ層である。工程６において、導体パターン層１７が、介在層１４上および基体１１上に形成される。工程７において、第２のメッキ層２１が、導体パターン層１７上に形成される。

本発明の一つの実施形態におけるプローブカード・アセンブリ用基板１を示している。図１に示された基板１の一部分を示している。図２に示された導体パターン１３を示している。図３において符号IVで示された部分の拡大図を示している。図４のＶａ−Ｖａ’における断面図を示している。図４のＶｂ−Ｖｂ’における断面図を示している。ビア導体１２を示している。図５Ａにおいて符号VIIで示された部分の拡大図を示している。図７において符号VIIIで示された部分の拡大図を示している。基板１の製造方法を示している。図９における工程１を示している。図９における工程２を示している。図９における工程３を示している。図９における工程３を示している。

符号の説明

１基板
１１基体
１２ビア導体
１４介在層
１７導体パターン層
２１メッキ層

Claims

基体のビアホール内に導体ペーストを充填する工程と、
前記ビアホールを覆うように前記基体に重ねられた樹脂製シートに圧力を加えることによって、前記導体ペーストの端部に窪みを形成する工程と、
前記導体ペーストを硬化させることによって、ビア導体を形成する工程と、
前記ビア導体の窪みの内側に金属材料からなる介在層を形成する工程と、
前記介在層上および前記基体の前記表面上に導体パターン層を形成する工程と、
を有する基板の製造方法。
前記介在層がメッキ層であることを特徴とする請求項１記載の製造方法。
前記導体パターン層が活性金属を含んでいることを特徴とする請求項１記載の製造方法。
前記窪みの深さが５μｍ〜２００μｍの範囲に含まれることを特徴とする請求項１記載の製造方法。
前記圧力が２ＭＰａ〜２０ＭＰａの範囲に含まれることを特徴とする請求項４記載の製造方法。
ビアホールが設けられた表面を有する基体と、
窪みを含む端部有しており、前記ビアホール内に形成されたビア導体と、
前記ビア導体の前記窪みの内側に形成された金属材料からなる介在層と、
前記介在層上および前記基体の前記表面上に形成された導体パターン層と、
を備えた基板。
前記導体パターン層が、活性金属を含む第１のパターン層と、前記第１のパターン層上に形成された第２のパターン層とを備えていることを特徴とする請求項６記載の基板。
前記介在層がニッケルを含んでいることを特徴とする請求項７記載の基板。
請求項６乃至請求項８のいずれかに記載された基板と、
前記導体パターン層に電気的に接続されており、前記基板上に設けられた接触構造と、
を備えたプローブカード・アセンブリ用基板。