JP2009231379A - 半田付け方法 - Google Patents

半田付け方法 Download PDF

Info

Publication number
JP2009231379A
JP2009231379A JP2008072207A JP2008072207A JP2009231379A JP 2009231379 A JP2009231379 A JP 2009231379A JP 2008072207 A JP2008072207 A JP 2008072207A JP 2008072207 A JP2008072207 A JP 2008072207A JP 2009231379 A JP2009231379 A JP 2009231379A
Authority
JP
Japan
Prior art keywords
substrate
solder
semiconductor element
jig
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008072207A
Other languages
English (en)
Other versions
JP4985497B2 (ja
Inventor
Munehiko Masutani
宗彦 増谷
Kazuyoshi Takeuchi
万善 竹内
Shigekazu Higashimoto
繁和 東元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2008072207A priority Critical patent/JP4985497B2/ja
Publication of JP2009231379A publication Critical patent/JP2009231379A/ja
Application granted granted Critical
Publication of JP4985497B2 publication Critical patent/JP4985497B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】被半田付け部品の仮固定のための乾燥工程や基板を反転させる工程を設ける必要がなく、使用できる半田がクリーム状半田ペーストに限定されず、両面同時に被半田付け部品を基板に半田付けすることができる半田付け方法を提供する。
【解決手段】支持台11上に基板12をその下面に半田付けされる半導体素子13上に配置された半田18と所定間隔を設けて支持するとともに半導体素子13の位置決めを行う基板支持治具14を介して支持する。基板12の上面にはその上面に半田付けされる半導体素子13を基板12との間に半田18を配置して位置決めされた状態で載置し、その状態で基板12、半導体素子13、半田18及び基板支持治具14の全体を加熱して半田を溶融させる。
【選択図】図1

Description

本発明は、半田付け方法に係り、詳しくは基板の両面に電子部品を半田付けする半田付け方法に関する。
電子部品を基板の両面に半田付けする方法として、半田ペーストを用いて面実装回路素子を仮固定して行う方法が提案されている(特許文献1参照)。この方法では、絶縁基板の導体配線の所定位置にクリーム状半田ペーストをスクリーン印刷し、その印刷部に面実装回路素子を搭載した状態で半田ペーストを乾燥し、回路素子の仮固定をした後、基板を反転し、反転前の面と同様な作業を反転後の面で行った後、半田ペースト膜の溶融加熱を二つの面同時に行うことにより、両面同時に半田付けする。
また、薄板で剛性が低い回路基板上へ半導体素子を両面重なるように配置して実装する場合に、回路基板の反りを抑制した状態で実装できる半導体実装方法が提案されている(特許文献2参照)。特許文献2の方法では、図5(a),(b)に示すように、回路基板41のA面及びB面の半導体素子42を実装する位置に開口部43を有するプレートA1及びプレートB2で回路基板41を挟持した一体構造のプレートを用いる。そして、図5(a)に示すように、先ずA面に半導体素子42を実装した後、図5(b)に示すように、回路基板41を反転させた後、B面に半導体素子42を実装する。
特開昭64−17495号公報 特開2001−326322号公報
特許文献1の方法では乾燥工程が必要になるとともに、基板を反転させる必要もあり、工程が複雑になる。また、半田としてクリーム状半田ペースト以外の半田、例えば、板状あるいはリボン状の半田を所定の大きさに切断加工して使用することができないという問題がある。
一方、特許文献2の方法では乾燥工程は必要なく、半田としてクリーム状半田ペーストに限らず、板状あるいはリボン状の半田も使用することが可能である。しかし、特許文献2の方法では、片面ずつ、2回に分けて半田付けを行う必要があり、また、基板を反転させる工程が必要になる。そのため、後から行う半田付け(2回目の半田付け)で不良部分が発生すると、1回目の半田付けの分も無駄になるという問題がある。また、2回に分けて半田付けを行うと、最初に半田付けされた実装部品は半田の溶融が2回行われることになり、しかも、2回目の半田付けの際、下向きに配置された実装部品の半田が溶けた際に重力の影響を受けて、実装状態に悪影響を及ぼす虞もある。
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は、被半田付け部品の仮固定のための乾燥工程や基板を反転させる工程を設ける必要がなく、使用できる半田がクリーム状半田ペーストに限定されず、両面同時に被半田付け部品を基板に半田付けすることができる半田付け方法を提供することにある。
前記の目的を達成するため請求項1に記載の発明は、基板の両面に被接合部品を半田を介して接合する半田付け方法である。そして、前記基板の下面をその下面に半田付けされる被接合部品上に配置された半田と所定間隔を設けた状態で前記被接合部品の位置決めを行う基板支持治具により支持するとともに前記基板の上面にその上面に半田付けされる被接合部品を前記基板との間に半田を配置した状態で位置決め治具により位置決め載置する被接合部品位置決め工程と、前記被接合部品位置決め工程に続いて、前記基板、被接合部品、半田、基板支持治具及び位置決め治具の全体を加熱して半田を溶融させて前記基板の両面同時に被接合部品の半田付けを行う半田付け工程と、を含む。ここで、「所定間隔」とは、半田が溶融したときにその表面張力で盛り上がると、半田が基板に接触するとともに半田が基板に濡れて半田の表面張力によって被接合部品が基板側に移動することが可能な距離を意味する。
この発明では、基板に半田を介して接合される被接合部品のうち、基板の上面に接合される被接合部品は、基板や半田等が半田の溶融温度以上に加熱されて半田が溶融した後、冷却されると位置決めされた位置に半田付けされる。基板の下面に接合される被接合部品は、半田が溶融してその表面張力で盛り上がり、半田が基板に接触して半田が基板に濡れるとともに半田の表面張力によって被接合部品が基板側に移動する。そして、冷却により半田が凝固する際に、被接合部品は半田の表面張力によって基板側に持ち上げられた状態で基板に半田付けされる。即ち、被半田付け部品の仮固定のための乾燥工程や基板を反転させる工程を設ける必要がなく、使用できる半田がクリーム状半田ペーストに限定されず、両面同時に被半田付け部品を基板に半田付けすることができる。
請求項2に記載の発明は、請求項1に記載の発明において、前記基板支持治具は、前記基板の下面に半田付けされる被接合部品の半田付けされる面と反対側の面を支持する支持面を備えている。被接合部品が支持台に直接接触した状態に配置された場合は、加熱時に被接合部品の熱が支持台に奪われ易くなる。しかし、この発明では、基板の下面に半田付けされる被接合部品は、基板支持治具の支持面に支持されるため、加熱される際に基板支持部からも熱を受ける状態になり、加熱が効率よく行われる。
請求項3に記載の発明は、請求項1又は請求項2に記載の発明において、前記加熱には誘導加熱が使用される。この発明では、一般の加熱炉で加熱する場合と異なり、加熱すべき箇所を選択的に加熱することができ、消費エネルギーを少なくすることができる。
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の発明において、前記被接合部品は半導体素子であり、前記被接合部品の位置決めを行う前記基板支持治具及び位置決め治具はカーボンで形成されている。治具の材質を金属にすると、半田の溶融温度以上の温度から室温まで冷却される際に、半導体素子の熱膨張率と治具の熱膨張率との違いにより、治具が半導体素子に食い込む状態に収縮して半導体素子が損傷する虞がある。しかし、この発明では、治具がカーボンで形成されているため、治具が半導体素子に食い込む方向に収縮する状態になっても、治具の方が破損して半導体素子の損傷が防止される。
本発明によれば、被半田付け部品の仮固定のための乾燥工程や基板を反転させる工程を設ける必要がなく、使用できる半田がクリーム状半田ペーストに限定されず、両面同時に被半田付け部品を基板に半田付けすることができる。
以下、本発明を半田を溶融させるのに高周波誘導加熱を利用し、被接合部品として半導体素子を基板に半田付けする半田付け方法に具体化した一実施形態を図1及び図2にしたがって説明する。
図1に示すように、半田付けには、支持台11と、支持台11上に載置されて基板12を支持する役割と、基板12の下面に半田付けされる被接合部品としての半導体素子13を位置決めする役割とを備えた基板支持治具14と、基板12の上面に半田付けされる半導体素子13を位置決めする位置決め治具15とが使用される。
支持台11上には基板支持治具14の位置決めを行う位置決め部16と、基板12の位置決めを行う基板用位置決め部17とが設けられている。この実施形態では位置決め部16として基板支持治具14の側面に当接して位置決めを行う凸部が設けられている。また、基板用位置決め部17は、基板12の下面に形成された穴にその上端が嵌合される柱で形成されている。
基板支持治具14及び位置決め治具15はカーボンで形成されている。基板支持治具14は、半導体素子13を収容可能な凹部14aを有する。凹部14aは、側面が半導体素子13の側面に係合して半導体素子13の位置決めを行い、底面が半導体素子13の基板12に半田付けされる面と反対側の面を支持する支持面14bを構成する形状(この実施形態では四角柱状)に形成されている。凹部14aの深さは、凹部14a内に半導体素子13及び半田18が配置された状態において、基板12の下面と半田18とが所定間隔を有する状態になるように設定されている。所定間隔とは、半田18が溶融したときにその表面張力で盛り上がり、半田が基板12に接触して半田18が基板12に濡れるとともに半田18の表面張力によって半導体素子13が基板12側に移動することが可能な距離を意味する。所定間隔の大きさは、半田の種類によって異なるが、例えば、0.2mm以下である。所定間隔は、予め試験で確認して設定するのが好ましい。
また、凹部14aの開口端周縁部には、半導体素子13が基板12に半田付けされる際に、半導体素子13の周囲に半田フィレットが形成され易いように面取り部(図示せず)が設けられている。なお、半田18には板状半田あるいはリボン状半田を所定の大きさに切断したものが使用される。
位置決め治具15は、四角枠状に形成され、内側面が半導体素子13の側面に係合して半導体素子13の位置決めを行う。また、位置決め治具15の内側部の下端周縁部には、半導体素子13が基板12に半田付けされる際に、半導体素子13の周囲に半田フィレットが形成され易いように面取り部(図示せず)が設けられている。
基板12は、図2に示すように、アルミニウム系金属で形成されたヒートシンク20と、その上に接合された絶縁基板21とからなる。絶縁基板21は、表面に回路パターン22を有し、裏面に接合用の金属板23を有するセラミック基板24で構成されている。半導体素子13は回路パターン22上の所定位置に半田18を介して接合される。基板12には、位置決め治具15の外面に係合して位置決めを行う位置決め部25(図1に図示)が形成されている。この実施形態では位置決め部25として凸部が形成されている。
次に半田付け方法を説明する。半田付け方法は、被接合部品位置決め工程と、基板の両面同時に被接合部品の半田付けを行う半田付け工程と、を含む。
先ず支持台11上に基板支持治具14を、位置決め部16と係合して位置決めされた状態で載置する。次に基板支持治具14の凹部14a内に半導体素子13及び半田18を配置する。その結果、図1(a)に示すように、支持台11上に配置された基板支持治具14の凹部14a内に半導体素子13及び半田18が収容された状態になる。
次に基板支持治具14上に基板12を、基板用位置決め部17と係合して位置決めされた状態で配置する。次に、基板12上に位置決め治具15を基板支持治具14と係合して位置決めされた状態で配置する。そして、位置決め治具15内に半田18及び半導体素子13を順に収容配置する。その結果、図1(b)に示すように、支持台11上に、基板支持治具14、基板12、位置決め治具15、半導体素子13及び半田18が配置された状態になる。基板12は、基板支持治具14の凹部14a内の半導体素子13上に配置された半田18と所定間隔を設けた状態で配置される。以上で被接合部品位置決め工程が完了する。即ち、被接合部品位置決め工程では、基板12の下面をその下面に半田付けされる被接合部品(半導体素子13)上に配置された半田18と所定間隔を設けた状態で半導体素子13の位置決めを行う基板支持治具14により支持する。また、基板12の上面にその上面に半田付けされる半導体素子13を基板12との間に半田18を配置した状態で位置決め治具15により位置決め載置する。
次に基板12、半導体素子13、半田18、基板支持治具14及び位置決め治具15の全体を加熱して半田18を溶融させて、基板12の両面同時に被接合部品の半田付けを行う半田付け工程が行われる。半田付け工程では、支持台11を還元ガス雰囲気で加熱を行う加熱装置内に配置する。加熱装置は高周波誘導加熱で加熱を行う構成であり、図1(c)に示すように、支持台11に支持された基板12等の上方に高周波加熱コイル30が位置する状態で加熱が行われる。なお、高周波加熱コイル30は、パイプ状に形成され、内部に冷却水を通して高周波加熱コイル30自身の過熱が抑制されるようになっている。高周波加熱コイル30に高周波電流を流すと、高周波加熱コイル30には、基板12、基板支持治具14、位置決め治具15等を通る高周波の磁束が発生し、基板12、基板支持治具14、位置決め治具15等には磁束の通過によって渦電流が発生して発熱し、全体が加熱される。その結果、半田18が溶融温度以上の温度になって溶融する。
半田18が溶融状態になると、図1(c)に示すように、基板12の下面に接合される半導体素子13上の半田18は、その表面張力で盛り上がり、溶融状態の半田18の一部が基板12の下面に接触して半田18が基板12に濡れる。そして、半田18の表面張力によって半導体素子13が基板12側に移動して、図1(d)に示すように、半導体素子13は凹部14aの底面から離れた状態になる。半田18が完全に溶融した後、高周波加熱コイル30への高周波電流の供給を停止させる。なお、高周波電流の供給時間は予め試験によって適切な時間に設定されている。そして、溶融した半田18は、溶融温度未満に冷却されることによって凝固し、基板12と半導体素子13とを接合する。
その後、加熱装置内が大気と同じ雰囲気に戻された後、支持台11と共に半田付けが完了した基板12及び半導体素子13等が加熱装置内から取り出され、位置決め治具15を取り外し、基板12を基板支持治具14及び支持台11上から取り外すと、図1(e)に示すように、基板12の両面に対する半導体素子13の半田付け工程が完了する。
基板12は、絶縁基板21をヒートシンク20に接合する処理等を受けて形成されるため、完全に平坦な状態ではない(反りが存在する)場合がある。また、基板支持治具14の寸法交差や半導体素子13及び半田18の寸法交差によって、基板12と、凹部14a内に収容配置された半田18の上面との距離は変動する。しかし、基板12は、その下面と、基板12の下面に半田付けされる半導体素子13上に配置された半田18との間に所定間隔が存在するように配置されて半田付けが行われる。そして、半田18の溶融状態において半田の表面張力により半田18が盛り上がることを利用して、半田18が基板12の下面に接触して濡れる状態となり、半導体素子13が傾くことなく良好な状態で半田付けされる。
したがって、この実施形態によれば、以下に示す効果を得ることができる。
(1)支持台11上に基板12をその下面に半田付けされる半導体素子13上に配置された半田18と所定間隔を設けて支持するとともに半導体素子13の位置決めを行う基板支持治具14を介して支持し、基板12の上面にはその上面に半田付けされる半導体素子13を基板12との間に半田18を配置して位置決めされた状態で載置する。そして、その状態で基板12、半導体素子13、半田18及び基板支持治具14の全体を加熱して半田を溶融させることにより半導体素子13が基板12に半田付けされる。したがって、半導体素子13の仮固定のための乾燥工程や基板12を反転させる工程を設ける必要がなく、使用できる半田18がクリーム状半田ペーストに限定されず、両面同時に半導体素子13を基板12に半田付けすることができる。
(2)基板支持治具14は、基板12の下面に半田付けされる半導体素子13の半田付けされる面と反対側の面を支持する支持面14bを備えているため、半導体素子13は、支持面14bからも熱を受ける状態になり、支持台11に直接接触した状態に配置された場合に比べて、加熱時に半導体素子13の熱が支持台11に奪われ難くなる。したがって、基板12の下面に半田付けされる半導体素子13は、加熱が効率よく行われる。
(3)基板12等の加熱には誘導加熱が使用される。したがって、一般の加熱炉で加熱する場合と異なり、加熱すべき箇所を選択的に加熱することができ、加熱に必要な消費エネルギーを少なくすることができる。
(4)基板12がアルミニウム系金属で形成されているため、誘導加熱で加熱される際に、基板12が強磁性材料で形成された場合に比べて基板12全体が均一に加熱される状態になる。
(5)基板12に半田付けされるのは半導体素子13であり、半導体素子13の位置決めを行う治具、即ち基板支持治具14及び位置決め治具15はカーボンで形成されている。治具の材質を金属にすると、半田の溶融温度以上の温度から室温まで冷却される際に、半導体素子13の熱膨張率と治具の熱膨張率との違いにより、治具が半導体素子13に食い込む状態に収縮して半導体素子13が損傷する虞がある。しかし、治具がカーボンで形成されているため、治具が半導体素子13に食い込む方向に収縮する状態になっても、治具の方が破損して半導体素子13の損傷が防止される。
(6)基板支持治具14及び位置決め治具15は、端面に半田フィレットを形成し易くするための面取り部が形成されているため、半田フィレット(図示せず)が形成された状態で半田付けが行われ易くなる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 基板支持治具14及び位置決め治具15は、それぞれ1個の半導体素子13及び半田18の位置決めを行う構成に代えて、図3(a),(b)に示すように、1個の基板支持治具14又は位置決め治具15が複数の半導体素子13及び半田18を位置決めする構成にしてもよい。
○ 基板支持治具14を位置決めする位置決め部として、支持台11に凸部を設ける代わりに、図3(b)に示すように、基板支持治具14の下部が嵌合する凹部11aを設けてもよい。
○ 位置決め治具15を位置決めする位置決め部として、基板12に凸部からなる位置決め部25を設ける代わりに、図3(b)に示すように、位置決め治具15の下部が嵌合する凹部12aを設けてもよい。
○ 基板12の上面に接合される半導体素子13と、基板12の下面に接合される半導体素子13とは基板12の同じ位置を挟む状態で配置される構成に限らず、図4に示すように、ずれた状態で配置される構成としたり、半導体素子13の数が上面と下面とで異なる構成にしたりしてもよい。
○ 基板支持治具14は、基板12の下面に半田付けされる被接合部品(半導体素子13)の半田付けされる面と反対側の面を支持する支持面を備えていない構成であってもよい。例えば、位置決め治具15と同じ枠状であってもよい。その場合、半導体素子13の半田付けされる面と反対側の面は支持台11に支持される状態になる。
○ 基板12に接合される半導体素子13は同じ物だけに限らず、異なる種類の半導体素子が混在する状態で接合される基板12に適用してもよい。異なる種類の半導体素子は、面積が異なるだけでなく形状や高さが異なるものであってもよい。
○ 半田付けされる被接合部品は半導体素子13に限らず、表面実装部品であればよい。
○ 絶縁基板21は絶縁層としてセラミック板を備えるセラミック基板に限らず、金属板の上に絶縁樹脂層を介して金属回路(回路パターン22)が形成されたものであってもよい。
○ 両面プリント配線板に表面実装部品を半田付けで実装する場合に適用してもよい。
○ 半田付けに使用する半田18は板状(シート状)半田に限らず、半田ペーストを使用してもよい。
○ 加熱方法は高周波誘導加熱に限らず、ランプで光や赤外線を加熱すべき箇所に照射して加熱を行う方法や、電気ヒーターを使用して加熱を行う方法や、加熱炉の内部全体を加熱する方法であってもよい。
○ 基板支持治具14及び位置決め治具15はカーボン製に限らない。特に、半田付けされる被接合部品がベアチップのように割れ易い電子部品でない場合は、金属やセラミックス製であってもよい。
以下の技術的思想(発明)は前記実施形態から把握できる。
(1)請求項1〜請求項4に記載の発明において、前記基板は、アルミニウム系金属で形成されたヒートシンクと、その上に接合されるとともに、表面に絶縁層を介して回路パターンが形成された複数の絶縁基板とで構成されている。
(a)は支持台上に基板支持部、半導体素子及び半田が配置された状態を示す模式図、(b)は支持台上に基板支持部、基板、位置決め治具、半導体素子及び半田が配置された状態を示す模式図、(c)は半田が溶融された状態を示す模式図、(d)は半田が凝固した状態を示す模式図、(e)は半田付けが完了した製品の模式図。 基板の構成を示す模式断面図。 別の実施形態における基板と位置決め治具を示し、(a)は模式平面図、(b)は(a)のB−B線における模式断面図。 別の実施形態の模式断面図。 (a),(b)は従来技術の断面図。
符号の説明
11…支持台、12…基板、13…被接合部品としての半導体素子、14…基板支持治具、14b…支持面、15…位置決め治具、18…半田。

Claims (4)

  1. 基板の両面に被接合部品を半田を介して接合する半田付け方法であって、
    前記基板の下面をその下面に半田付けされる被接合部品上に配置された半田と所定間隔を設けた状態で前記被接合部品の位置決めを行う基板支持治具により支持するとともに前記基板の上面にその上面に半田付けされる被接合部品を前記基板との間に半田を配置した状態で位置決め治具により位置決め載置する被接合部品位置決め工程と、
    前記被接合部品位置決め工程に続いて、前記基板、被接合部品、半田、基板支持治具及び位置決め治具の全体を加熱して半田を溶融させて、前記基板の両面同時に被接合部品の半田付けを行う半田付け工程と、
    を含むことを特徴とする半田付け方法。
  2. 前記基板支持治具は、前記基板の下面に半田付けされる被接合部品の半田付けされる面と反対側の面を支持する支持面を備えている請求項1に記載の半田付け方法。
  3. 前記加熱には誘導加熱が使用される請求項1又は請求項2に記載の半田付け方法。
  4. 前記被接合部品は半導体素子であり、前記被接合部品の位置決めを行う前記基板支持治具及び位置決め治具はカーボンで形成されている請求項1〜請求項3のいずれか一項に記載の半田付け方法。
JP2008072207A 2008-03-19 2008-03-19 半田付け方法 Expired - Fee Related JP4985497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008072207A JP4985497B2 (ja) 2008-03-19 2008-03-19 半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072207A JP4985497B2 (ja) 2008-03-19 2008-03-19 半田付け方法

Publications (2)

Publication Number Publication Date
JP2009231379A true JP2009231379A (ja) 2009-10-08
JP4985497B2 JP4985497B2 (ja) 2012-07-25

Family

ID=41246483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072207A Expired - Fee Related JP4985497B2 (ja) 2008-03-19 2008-03-19 半田付け方法

Country Status (1)

Country Link
JP (1) JP4985497B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258799A (ja) * 2010-06-10 2011-12-22 Toyota Industries Corp はんだ付け装置
CN111727494A (zh) * 2018-02-14 2020-09-29 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机
KR102403214B1 (ko) * 2021-03-30 2022-05-30 주식회사 비에스테크닉스 유도가열을 이용한 mid 솔더링 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0296731U (ja) * 1989-01-20 1990-08-01
JPH04103194A (ja) * 1990-08-22 1992-04-06 Fujitsu Ltd 表面実装構造プリント配線板ユニットの製造方法及び部品実装用治具
JPH05160563A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd プリント板ユニットの実装方法
JP2002111282A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 電子部品の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0296731U (ja) * 1989-01-20 1990-08-01
JPH04103194A (ja) * 1990-08-22 1992-04-06 Fujitsu Ltd 表面実装構造プリント配線板ユニットの製造方法及び部品実装用治具
JPH05160563A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd プリント板ユニットの実装方法
JP2002111282A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 電子部品の実装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258799A (ja) * 2010-06-10 2011-12-22 Toyota Industries Corp はんだ付け装置
CN111727494A (zh) * 2018-02-14 2020-09-29 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机
CN111727494B (zh) * 2018-02-14 2023-09-08 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机
KR102403214B1 (ko) * 2021-03-30 2022-05-30 주식회사 비에스테크닉스 유도가열을 이용한 mid 솔더링 장치

Also Published As

Publication number Publication date
JP4985497B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP2923096B2 (ja) テープキャリアパッケージおよび高周波加熱はんだ接合装置
JP4985497B2 (ja) 半田付け方法
WO2012093509A1 (ja) 半導体装置およびその製造方法
JP2009188327A (ja) パワーモジュールとその製造方法
JP2007243050A (ja) 熱電モジュール及びその製造方法
JP2006287001A (ja) 太陽電池装置、及び太陽電池装置の製造方法
JP2006156994A (ja) 電子部品搭載基板、その製造装置および製造方法
JP2006303354A (ja) プリント配線板及びプリント配線板の接合方法
JP2008147555A (ja) 半田付け方法及び錘並びに電子機器の製造方法
JPH08293668A (ja) プリント基板と電子部品のはんだ付け方法
JP2008306052A (ja) 回路基板及び電子機器
JP4905019B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール
JP2008132508A (ja) はんだ接合装置
JP2006245449A (ja) 熱電変換モジュールおよび熱電変換モジュールにおけるポスト電極の固定方法
JP5145168B2 (ja) 半導体装置
JP2009031111A (ja) 半導体集積装置ソケットモジュール
JP6488669B2 (ja) 基板
KR20190037573A (ko) 반도체칩 실장방법 및 반도체칩 패키지
JP2009289978A (ja) 挿入リード部品はんだ付け治具
JP2009170543A (ja) 電力変換装置およびその製造方法
JPH1012992A (ja) 実装方法及び電子部品収容パレツト
KR20100052069A (ko) 히트 싱크
JP2011066359A (ja) 半田付け方法および半田付け装置
JP2010183013A (ja) 回路基板の製造方法
JP5045392B2 (ja) 電子部品と回路基板との接合方法、およびその接合装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R151 Written notification of patent or utility model registration

Ref document number: 4985497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees