JP2009224349A - 電子素子収納用パッケージおよび電子装置 - Google Patents

電子素子収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2009224349A
JP2009224349A JP2008063810A JP2008063810A JP2009224349A JP 2009224349 A JP2009224349 A JP 2009224349A JP 2008063810 A JP2008063810 A JP 2008063810A JP 2008063810 A JP2008063810 A JP 2008063810A JP 2009224349 A JP2009224349 A JP 2009224349A
Authority
JP
Japan
Prior art keywords
frame
package
frame body
adhesive
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008063810A
Other languages
English (en)
Inventor
Shigehiro Kawaura
茂裕 河浦
Makoto Ida
誠 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Carbide Industries Co Inc
Original Assignee
Nippon Carbide Industries Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Carbide Industries Co Inc filed Critical Nippon Carbide Industries Co Inc
Priority to JP2008063810A priority Critical patent/JP2009224349A/ja
Publication of JP2009224349A publication Critical patent/JP2009224349A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】
基体及び枠体との密着力が悪いシリコン樹脂接着剤や、可トウ性がないために、応力、衝撃がかかると接着界面で剥離が起こりやすいガラスペーストを接着剤として使用して基体1と枠体2とを接着しても、基体1と枠体2間との接着の信頼性が高く、耐久性のある電子素子収納用パッケージを提供する。
【解決手段】
少なくとも、接着剤層を介して接着された基体と枠体とから成る電子素子収納用パッケージであって、
該枠体の底面の外周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在することを特徴とする電子素子収納用パッケージ。
【選択図】 図3

Description

本発明は、電子素子収納用パッケージに関し、更に詳しくは枠体が基体に強固に接着された電子素子収納用パッケージ及び該電子素子収納用パッケージに電子素子を搭載した電子装置に関する。
セラミックパッケージは、IC,LSI等の半導体集積回路素子、圧電振動子,水晶振動子等の振動子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),等の光半導体素子、その他の種々の電子素子を収納する電子素子収納用パッケージに使用されている。
従来のセラミックを基体としたパッケージは、例えば発光素子収納用パッケージの例では、図1の発光装置の模式図に示すように、基体1と枠体2とからなっており、該枠体2は接着剤層3を介して基体1と接着されており、該基体1には発光素子4を搭載して通電するための配線導体5が設置されている。
上記パッケージに発光素子4を搭載し、配電導体5と発光素子4をボンディングワイヤー6を介して外部から通電して、発光素子4を発光可能とすることにより発光装置が得られている。
更に通常、発光装置のキャビティの部分には封止剤が充填されて封止層7を設け、全体を強固にして外部の応力、衝撃に対して耐え得るようにするとともに、湿気等の浸入を防止して、発光素子4、配電導体5、ボンディングワイヤー6等を酸化劣化から守るようにされている。
上記基体1と枠体2とを接着する接着剤としては、熱硬化性のエポキシ樹脂、シリコーン樹脂等の各種樹脂接着剤、低融点のガラス等を挙げることができる。
上記の接着剤として使用される熱硬化性のエポキシ樹脂接着剤は、電子装置が発光装置である場合には、発光素子4が発光した際に放出される紫外線や熱などに対して劣化し、強度が低下すると共に変色しやすいため、その耐久性に対する信頼度が低い。また、シリコーン樹脂接着剤は上記エポキシ樹脂と比較すると紫外線や熱などに対して劣化は少ないが、基体及び枠体との密着力が悪く、接着力に関する信頼性が低い。
一方ガラスペーストが接着剤として使用される場合には、形成される接着剤層3(ガラス層)は紫外線、熱等に対して強く耐久性がある。しかしながら、可トウ性がないために、わずかな接着欠陥部がある場合には、応力、衝撃がかかると接着界面で剥離が起こりやすい。例えば、分割の筋が入った多数個取り基板を多数の基体1として、枠体2その他を搭載して多数のパッケージを組み立て、それを個々のパッケージに分割する場合に、基板全体にそりが発生し、それに追従できず基体1と枠体2間で剥離が発生する。また、パッケージを配線基盤上に搭載する場合は、一般に自動機械によってパッケージを搭載するが、スピードアップのために搭載時の衝撃も大きくなり、そのために基体1と枠体2間で剥離が発生するケースもある。
基体1と枠体2とを接着剤を使用して接着する場合には、通常は基体1上にスクリーン印刷等により接着剤を塗布し、枠体2を重ね合わして基体1と枠体2とを接着するが、印刷のズレ、枠体2の配置のズレにより、図2に示した如く、枠体2の底面2bの外周部分に空隙部A、また枠体2の底面2bの内周部分に空隙部A’を生ずる場合がある。空隙部A、A’が形成されると、上記の如くその部分が接着欠陥部となり、パッケージに応力がかかった時に基体1と枠体2の剥離が起こる恐れがある。特に、枠体2の底面2bの外周部分に空隙部Aが生じた場合には、構造的にひずみ巾が大きくなるため、剥離の可能性が更に大きくなる。この為、検査工程で基体1と枠体2間の接着剤3部分で上記空隙部が発生しているか否かを確認し、空隙部が発生している製品については取り除く必要がある。しかしながら接着剤層3の厚みは0.1mm前後の極めて狭い間隔であるため、外部からの観察が困難である。
上記トラブルを避けるために、広めに接着剤を印刷した場合には、接着剤がキャビティー内部にまではみ出すためにワイヤボンディング等に必要な有効面積が小さくなるとともに底部の反射率が低下する。

特開2005−183897号公報
本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、基体及び枠体との密着力が悪いシリコン樹脂接着剤や、可トウ性がないために、応力、衝撃がかかると接着界面で剥離が起こりやすいガラスペーストを接着剤として使用して基体1と枠体2とを接着しても、基体1と枠体2間との接着の信頼性が高く、耐久性のある電子素子収納用パッケージを提供する。
上記課題を解決するため鋭意研究を重ねた結果、枠体を特定の形状とすることにより、基体1と枠体2間との接着の信頼性が高く、耐久性のある電子素子収納用パッケージとなることを見出し、本発明を完成させるに至った。
即ち、本発明は以下の構成からなるものである。
1.少なくとも、接着剤層を介して接着された基体と枠体とから成る電子素子収納用パッケージであって、
該枠体の底面の外周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在することを特徴とする電子素子収納用パッケージ。
2.更に、上記枠体の底面の内周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在する前記1に記載された電子素子収納用パッケージ。
3.上記接着剤層がガラス層である前記1又は2に記載された電子素子収納用パッケージ。
4.少なくとも、接着剤層を介して接着された基体と、枠体とから成る電子素子収納用パッケージであって、
該枠体の底面の外周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在する電子素子収納用パッケージに
電子素子が搭載されていることを特徴とする電子装置。
5.更に、上記枠体の底面の内周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在する前記4に記載された電子装置。
6.上記接着剤層がガラス層である前記4又は5に記載された電子素子収納用パッケージ。
7.上記電子素子が発光素子であり、上記電子装置が発光装置である前記4〜6に記載の電子装置。
本発明の電子素子収納用パッケージは、枠体2の底面2bの外周部分が上記特定の形状になった枠体2と基体1とを接着剤により接着するため、基体1と枠体2の接着端面が観察しやすく、接着不良品を排除しやすいと共に、接着端面での接着剤層3が分厚くなることにより、接着性に問題のあるシリコン樹脂接着剤や、ガラスペーストを接着剤として使用しても十分な接着力が得られ、また紫外線や熱に対しても強いため接着の耐久性も高い。
本発明の電子素子収納用パッケージは、基体1と枠体2からなり、該基体1と該枠体2は接着剤で接着されており、該枠体2は特定の形状を有している。
本発明の電子素子収納用パッケージを構成する上記基体1は、概略 円形、長方形、正方形の板状の形状をなしている。
基体1は、例えば酸化アルミニウム質焼結体(アルミナセラミックス)や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミックスを使用することができる。
基体1の製造方法は、特に限定されるものではないが、セラミックスを使用する場合には、上記原料粉末に適当な有機バインダー,溶剤等を添加混合して泥漿状となし、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得、しかる後、高温(約1600℃)で焼成することによって製作されるグリーンシート法、原料粉体を成型機に充填して成型した後焼成する粉体成型法等を使用することができるが、板状である関係からグリーンシート法で製造することが好ましい。グリーンシート法による製造は公知のグリーンシート法を使用することができる。
上記基体1には、電子素子に通電させるための配線導体5が通常配設されている。
配線導体5は、W,Mo,Cu,Ag、Pd、Pt等の金属粉末のメタライズ層を使用することができ、配線導体5が酸化腐食するのを有効に防止することができるように、配線導体5の露出する表面にNi、Au、Ag等の耐食性に優れる金属を1〜20μm程度の厚みに被着させておくことも可能である。
本発明の電子素子収納用パッケージを構成する前記枠体2は 柱状物で内部に貫通孔を有した形状であり、さらにその底面2bの外周部分が特定の形状をなしている。
図3は、枠体2の底面2bが特定の形状をした本発明の好適な一実施形態を示す図であり、
図3(a)は、底面2bの外周部分に凹部8が形成された枠体2の断面図であり、
通常の枠体2から断面が3角形の状態の凹部8を切り欠いた状態となっている。
図3(b)は、上記凹部8が枠体2の底面2bの外周部に環状に形成されている状態を示す平面図である。
図3(c)は、上記枠体2を使用して作成したパッケージの断面図である。接着剤層3は凹部8に沿ってわずかに盛り上がった形状となって形成されている。
図4は、凹部8の形状を更に詳しく説明する各種好適な枠体2の断面図の一部分である。
上記図4において、(a)、(b)および(c)における各点Bは、それぞれの断面図における枠体2の外周面2aの延長線と底面2bの延長線の交点であり、点Cは外周面2aの延長線の始点であり、点Dは底面2bの延長線の始点であり、点Eは点Cから線B−Dに対する垂線と該線B−Dとの交点である。なお、枠体2の外周面2aと底面2bが直角をなす(a)、(c)においては、点Eは点Bと重なる。
また、sは点Dと点Eとの距離を表わし、
tは、点Cと点Eとの距離を表わす。
本発明において、凹部8とは、上記点C、点D、点Eが形成する空隙部を意味し、
凹部8の巾とは、上記sを意味し、凹部8の高さとは上記tを意味する。
本発明のパッケージにおいて、その枠体2の底面2bの外周部分の凹部8に加えて、更に枠体2の底面2bの内周部分に凹部8’が形成されているのが好ましく、図5は、枠体2の底面2bの外周部分の凹部8に加えて、更に枠体2の底面2bの内周部分に凹部8’が形成されている枠体2の模式図であり、図5(a)はその断面図の一部、図5(b)は上記凹部8が枠体2の底面2bの外周部に環状に形成され、更に上記凹部8’が枠体2の底面2bの内周部に環状に形成されている状態を示す平面図である。
上記図5において、点B’は断面図における枠体2の内周面2cの延長線と底面2bの内周面2c方向の延長線の交点であり、点C’は内周面2cの延長線の始点であり、点D’は底面2bの内周面2c方向の延長線の始点であり、点E’は点C’から線B’−D’に対する垂線と該線B’−D’との交点である。なお、枠体2の内周面2cと底面2bが直角をなす場合には、点E’は点B’と重なる。
また、s’は点D’と点E’との距離を表わし、
t’は、点C’と点E’との距離を表わす。
本発明において、枠体2の底面の内周部分における凹部8’の巾とは、上記s’を意味し、凹部8’の高さとは上記t’を意味する。
本発明の電子素子収納用パッケージの枠体2の凹部8の巾s、及び凹部8’の巾s’は、0.01〜1.0mmであり、好適には0.01〜0.2mm、更に好適には0.02〜0.07mmである。
上記凹部8の巾s、及び凹部8’の巾s’が上記下限値に未満であれば、接着剤の位置と枠体2の配置のズレた場合には、空隙が生じやすいために、基体1と枠体2との接着力が低下し、空隙部が発生している製品については外部からの観察が困難で取り除くことができない。上記凹部8の巾s、及び凹部8’の巾s’が上記上限値を超えると接着剤量、接着面積が不足するためこの場合も接着力が低下する。
本発明の電子素子収納用パッケージの枠体2の凹部8の高さt、及び凹部8’の高さt’は、0.01〜0.5mmであり、好適には0.01〜0.12mm、更に好適には0.01〜0.07mmである。
上記凹部8の高さt、及び凹部8’の高さt’が上記下限値に未満であれば、 検査工程で基体1と枠体2間の接着剤層3部分で上記空隙部が発生しているか否かを確認しにくく、上記上限値を超えると、接着剤が不足して部分的に接着力が低下すると共に、電子装置が発光装置の場合には、内周面2cの凹部8においては、その部分に当たる発光素子4から発生した光が下向きに反射するため、光の取り出し効率が低下する。
凹部8の断面形状は、枠体2の底面2bの端部方向に開く形状であればいずれの形状でもよく、図4(a)、図4(b)、図5の如く3角形でもよく、図4(c)の1/4円の辺を有する形状でもよい。また、図4(c)において直線CDを中心に1/4円を180度反転した形状のものであってもよい。
凹部8の平面図における形状は、枠体2の外周部の50%以上であることが好ましく、更に好ましくは80%以上であり、特に好ましくは図3の(b)に示された如く100%である。
上記枠体2の材料としては、前記基体1と同様な材料を使用することができる。
上記枠体2の製造方法は、特に制限はなく、前記グリーンシート法、粉体成型法により製造することができるが、正確な形状の枠体2が製造できる観点から粉体成型法が好ましい。粉体製造法は公知の方法あるいは本出願人の既存出願(WO2007/058361)に記載の粉体製造法を用いることができる。
本発明の電子素子収納用パッケージの基体1と枠体2は、接着剤層3を介して、接着されている。
該接着剤層3は、一般には基体1に接着剤を塗布し、枠体2を重ね合せて接着される。
上記接着剤としては、ガラスペースト、熱硬化性のエポキシ樹脂、シリコーン樹脂等の各種樹脂接着剤等を使用することができる。
熱硬化性のエポキシ樹脂、シリコーン樹脂等の各種樹脂接着剤を使用して基体1と枠体2とを接着する場合には、接着剤を基体1に塗布後、基体1と枠体2とを重ね合せ所定の硬化条件で接着剤を硬化させる。
ガラスペーストで基体1と枠体2とを接着する場合には、ガラスペーストは、ガラス粉末、有機バインダー、溶媒、更に必要に応じて酸化ケイ素、アルミナ等の充填剤を含有したペースト状の組成物であるため、溶媒の乾燥およびガラスの焼結を行う必要がある。
接着剤を塗布する場合は、スクリーン印刷、ディスペンサー等の装置を使用して塗布することができる。
接着剤の塗布厚みは、一般に、樹脂系の接着剤の場合0.05〜0.1mmが好ましく、0.01〜0.05 mmが更に好ましく、ガラスペーストの場合 0.01〜0.3 mmが好ましく、0.02〜0.15mmが更に好ましい。接着剤の塗布厚みが上記下限値未満であると、接着剤層3と枠体2との間に隙間が生じ、接着不足となり、又、上記上限値を超えると接着剤層3が流れてキャビティ側に流れ出て、電子装置が発光装置の場合には反射効率が低下する傾向になる。
塗布された各種接着剤は、それぞれの接着剤が推奨される乾燥、焼成条件で乾燥、焼成等されて基体1と枠体2とが接着される。
本発明の電子素子収納用パッケージは、基体1と枠体2とが接着剤層3を介して接着されており、その枠体2の底面2bの外周部分に、前記の特定の形状の凹部8が存在するため、枠体2を重ね合わして基体1と枠体2とを接着する際に、印刷のズレ、枠体2の配置のズレが起きた場合においても、基体1と枠体2の接着端面が観察しやすく、接着不良品として排除しやすいと共に、接着端面での接着剤層3が分厚くなることにより衝撃に対して強く、また紫外線や熱に対しても強いため接着の耐久性も高い。
本発明の電子素子収納用パッケージに各種電子素子4を設置して、配線を施し、封止剤をキャビティに充填して電子光装置とすることができる。
上記電子素子4としては、特に限定されるものではなく、IC,LSI等の半導体集積回路素子、圧電振動子,水晶振動子等の振動子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),等の光半導体素子、その他の種々の電子素子を使用することができる。
上記封止剤としては、エポキシ樹脂、シリコン樹脂、イミド樹脂等の樹脂系の封止剤、ガラス系の封止剤を使用することができる。
実施例1
図3(c)において、基板1となるセラミック板の配線導体5の位置に導体ペーストを塗布し、乾燥した後焼成した。具体的には、北陸セラミック社製のアルミナ純度96%の厚み0.3mm、 8.0mm×8.0mmのアルミナ基板を準備し、導体の貫通位置に貫通孔を穿ち、これにデュポン社のグレード名「5164」の導体ペーストを塗布して150℃の温度で10分間乾燥させた後、昇温して最高温度850℃で10分間保持することにより配線導体5を図3(c)に示した基体1と配線導体5の状態に形成した。
次いで、上記基板と同様のアルミナ純度96%のアルミナ粉体をPVA等のバインダーを用いて水分散し、噴霧乾燥して粒状物を得た後、粉体成型し、成型物を1600℃で焼成して図3(a)に示す形状の枠体2を製作した。
枠体2の厚み、即ち外周面2aの高さは1.5mm、外周面2aの平面図における円の直径は6.5mm、内周面2cの平面図における円の直径は3.7mm、凹部8の巾は0.05mm、凹部8の高さは0.05mmであった。
上記基体1の表面における枠体2が設置予定される部分に、ガラスペースト(旭硝子製:グレード名AP5700)を塗布厚み50μmで塗布した。塗布形状は、図3(b)における外周面2aと内周面2cとに挟まれた部分に相当する形状である。
上記ガラスペーストを塗布した基体1を150℃で20分加熱してガラスペースト部分を乾燥し、前記枠体2を重ねて固定器具で固定した後、850℃で10分間焼成して発光素子収納用パッケージをえた。
実施例2
枠体2の形状を図4(c)に示した枠体2の形状とする以外は、実施例1と全く同様にしてパッケージを作成した。
枠体2の厚み、即ち外周面2aの高さは1.5mm、外周面2aの平面図における円の直径は6.5 mm、内周面2cの平面図における円の直径は4.0mm、凹部8の巾は0.07mm、凹部8の高さは 0.07mmであった。
実施例3
枠体2の形状を図5に示した枠体2の形状とする以外は、実施例1と全く同様にしてパッケージを作成した。
枠体2の厚み、即ち外周面2aの高さは2.0mm、外周面2aの平面図における円の直径は8.3 mm、点C’の平面図における円の直径は5.5mm、凹部8の巾sは0.05mm、凹部8の高さtは0.05mm、凹部8’の巾s’は0.04mm、凹部8’の高さt’は 0.07mmであった。
本発明の電子素子収納用パッケージは、基体1と枠体2の接着端面が観察しやすく、接着不良品を排除しやすいと共に、接着端面での接着剤層3が分厚くなることにより衝撃に対して強く、また紫外線や熱に対しても強いため接着の耐久性も高いという特徴有するため、IC,LSI等の半導体集積回路素子、圧電振動子,水晶振動子等の振動子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),等の光半導体素子、その他の種々の電子素子を収納する電子素子収納用パッケージに使用することができる。
従来の電子素子収納用パッケージに発光素子4が搭載された発光装置の構造を説明する模式図であり、(a)はその断面図、(b)はその平面図である。 従来のパッケージの製造において、基体1と枠体2とを接着する際に、印刷のズレ、枠体2の配置のズレにより、枠体2の底面2bの外周部分に空隙部Aを生じたパッケージの断面図である。 本発明の好適な一実施形態を示す模式図であり、(a)は、底面2bの外周部分に凹部8が形成された枠体2の断面図であり、 通常の枠体2を断面が3角形の状態の凹部8を切り欠いた状態となっている。(b)は、上記凹部8が枠体2の底面2bの内周部に環状に形成されている状態を示す平面図である。(c)は、上記枠体2を使用してパッケージを作成したパッケージの断面図である。 凹部8の形状を更に詳しく説明する各種好適な枠体2の断面図の一部分であり、(a)は、三角形の断面形状の凹部8を有し、枠体2の底面2bに対して垂直な外周面2aを有する枠体2であり、(b)は、三角形状の断面形状の凹部8を有し、枠体2の底面2bに対して傾斜した外周面2a及び内周面2cを有する枠体2であり、(c)は、1/4円の辺を有する断面形状の凹部8を有し、枠体2の底面2bに対して垂直な外周面2a及び内周面2cを有する枠体2である。 枠体2の底面2bの外周部分の凹部8に加えて、更に内周部分に凹部8’が形成されている枠体2の模式図であり、(a)は、その断面図の一部、(b)は、上記凹部8が枠体2の底面2bの外周部に環状に形成され、更に上記凹部8’が枠体2の底面2bの内周部に環状に形成されている状態を示す平面図である。る。
符号の説明
1 基体
2 枠体
2a 枠体の外周面
2b 枠体の底面
2c 枠体の内周面
3 接着剤層
4 発光素子
5 配線導体
6 ボンディングワイヤー
7 封止層
8 枠体2の底面2bの外周部分に形成された凹部
8’ 枠体2の底面2bの内周部分に形成された凹部

枠体2の底面2bの外周部分に形成された空隙部
B 枠体2の外周面2aの延長線と底面2bの延長線の交点
C 外周面2aの延長線の始点
D 底面2bの延長線の始点
E 点Cから線BDに対する垂線と該線BDとの交点
s 凹部8の巾
t 凹部8の高さ
A’
枠体2の底面2bの内周部分に形成された空隙部
B’ 断面図における枠体2の内周面2cの延長線と底面2bの内周面2c方向の延長線の交点
C’ 内周面2cの延長線の始点
D’ 底面2bの内周面2c方向の延長線の始点
E’ 点C’から線B’−D’に対する垂線と該線B’−D’との交点
s’ 凹部8’の巾
t’ 凹部8’の高さ

Claims (7)

  1. 少なくとも、接着剤層を介して接着された基体と枠体とから成る電子素子収納用パッケージであって、
    該枠体の底面の外周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在することを特徴とする電子素子収納用パッケージ。
  2. 更に、上記枠体の底面の内周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在する請求項1に記載された電子素子収納用パッケージ。
  3. 上記接着剤層がガラス層である請求項1又は2に記載された電子素子収納用パッケージ。
  4. 少なくとも、接着剤層を介して接着された基体と、枠体とから成る電子素子収納用パッケージであって、
    該枠体の底面の外周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在する電子素子収納用パッケージに
    電子素子が搭載されていることを特徴とする電子装置。
  5. 更に、上記枠体の底面の内周部分に、巾0.01〜1.0mm、高さ0.01〜0.5mmの凹部が存在する請求項4に記載された電子装置。
  6. 上記接着剤層がガラス層である請求項4又は5に記載された電子素子収納用パッケージ。
  7. 上記電子素子が発光素子であり、上記電子装置が発光装置である請求項4〜6に記載の電子装置。
JP2008063810A 2008-03-13 2008-03-13 電子素子収納用パッケージおよび電子装置 Pending JP2009224349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008063810A JP2009224349A (ja) 2008-03-13 2008-03-13 電子素子収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008063810A JP2009224349A (ja) 2008-03-13 2008-03-13 電子素子収納用パッケージおよび電子装置

Publications (1)

Publication Number Publication Date
JP2009224349A true JP2009224349A (ja) 2009-10-01

Family

ID=41240866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008063810A Pending JP2009224349A (ja) 2008-03-13 2008-03-13 電子素子収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP2009224349A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021503184A (ja) * 2018-08-24 2021-02-04 ケーティー・アンド・ジー・コーポレーション 発光素子及びそれを含むエアロゾル生成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021503184A (ja) * 2018-08-24 2021-02-04 ケーティー・アンド・ジー・コーポレーション 発光素子及びそれを含むエアロゾル生成装置
US11304449B2 (en) 2018-08-24 2022-04-19 Kt&G Corporation Light-emitting element and aerosol generation device comprising same
JP7226904B2 (ja) 2018-08-24 2023-02-21 ケーティー アンド ジー コーポレイション 発光素子及びそれを含むエアロゾル生成装置

Similar Documents

Publication Publication Date Title
JP5275642B2 (ja) 発光装置およびその製造方法
JP5710915B2 (ja) 半導体発光装置
WO2009116457A1 (ja) 発光素子搭載用配線基板及び発光装置
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
JP2012195587A (ja) 発光素子パッケージおよびその製造方法
WO2016136733A1 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP6122423B2 (ja) Ledパッケージ及びその製造方法
JP2008140873A (ja) フリップチップ実装されたiii−v族半導体素子およびその製造方法
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
JP2011124248A (ja) 発光装置の製造方法
WO2013077144A1 (ja) 半導体パッケージ及びその製造方法
JP2008098296A (ja) 発光装置およびその製造方法
JP5063244B2 (ja) 発光素子収納用パッケージおよび発光装置
JP6029821B2 (ja) 発光素子パッケージ及びその製造方法
US10833235B2 (en) Light source, method of manufacturing the light source, and method of mounting the light source
JP5347681B2 (ja) 発光装置
JP7166818B2 (ja) 光半導体素子
JP2010103164A (ja) 電子部品及びその製造方法
JP6622812B2 (ja) 発光素子搭載用基板、発光装置および発光モジュール
JP2009224349A (ja) 電子素子収納用パッケージおよび電子装置
JP2013145852A (ja) 半導体パッケージ及びその製造方法
JP2007329370A (ja) 発光装置および発光装置の製造方法
JP2007324443A (ja) 積層型半導体装置とその製造方法
JP2009218512A (ja) 電子素子収納用パッケージおよび電子装置
US11164991B2 (en) Light emitting device and method for manufacturing light emitting device