JP2009218512A - 電子素子収納用パッケージおよび電子装置 - Google Patents

電子素子収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2009218512A
JP2009218512A JP2008063252A JP2008063252A JP2009218512A JP 2009218512 A JP2009218512 A JP 2009218512A JP 2008063252 A JP2008063252 A JP 2008063252A JP 2008063252 A JP2008063252 A JP 2008063252A JP 2009218512 A JP2009218512 A JP 2009218512A
Authority
JP
Japan
Prior art keywords
frame
package
base
bonding
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008063252A
Other languages
English (en)
Inventor
Shigehiro Kawaura
茂裕 河浦
Makoto Ida
誠 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Carbide Industries Co Inc
Original Assignee
Nippon Carbide Industries Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Carbide Industries Co Inc filed Critical Nippon Carbide Industries Co Inc
Priority to JP2008063252A priority Critical patent/JP2009218512A/ja
Publication of JP2009218512A publication Critical patent/JP2009218512A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】
基体1と枠体2とを接合する際に、接合層3に空気が内包されることがなく、基体1と枠体2とが強固に接合された電子素子4収納用パッケージを提供する。
【解決手段】
少なくとも、接合層により接合された基体と枠体とから成る電子素子収納用パッケージであって、
該枠体の底面の30%以上が、枠体の内側−外側方向に.0.5〜15度の傾斜角度で傾斜していることを特徴とする電子素子収納用パッケージ。
【選択図】 図3

Description

本発明は、基体と枠体からなる電子素子収納用パッケージに関し、更に詳しくは基体と枠体との接合層において空気溜まりが発生しないため、気体と枠体との接合の信頼性の高い電子素子収納用パッケージ(以下、単にパッケージと言うことがある。)及び該電子素子収納用パッケージに電子素子を搭載した電子装置に関する。
セラミックパッケージは、IC,LSI等の半導体集積回路素子、圧電振動子,水晶振動子等の振動子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),等の光半導体素子、その他の種々の電子部品を収納する電子部品収納用パッケージに使用されている。
従来のセラミックを基体としたパッケージは、例えば発光素子収納用パッケージの例では、図1の発光装置の模式図に示すように、基体1と枠体2とからなっており、該枠体2は接合層3を介して基体1と接合されており、該基体1には発光素子4を搭載して通電するための配線導体5が設置されている。
上記パッケージに発光素子4を搭載し、配電導体5と発光素子4をボンディングワイヤー6を介して外部から通電して、発光素子4を発光可能とすることにより発光装置が得られている。
更に通常、発光装置のキャビティの部分には封止剤が充填されて封止層7を設け、全体を強固にして外部の応力、衝撃に対して耐え得るようにするとともに、湿気等の浸入を防止して、発光素子4、配電導体5、ボンディングワイヤー6等を酸化劣化から守るようにされている。
上記基体1と枠体2との接合は、700〜900℃の融点を有する銀−銅等のロウ材、熱硬化性のエポキシ樹脂、シリコーン樹脂等の各種樹脂接合剤、ガラスペースト等の接合剤を使用して接合されている。
接合工程は、通常基体1表面にスクリーン印刷で上記の接合剤を塗布した後、枠体2を基体1に重ね合せ、乾燥硬化して、若しくは焼成されて行われる。
しかしながら、図2(a)の模式図で示すように、スクリーン印刷で接合剤を印刷すると、印刷された接合剤層3は印刷端部が盛り上がり、中央部は相対的に凹んだ形状となるため、枠体2を重ね合わせた場合に空気溜まりができて、接合剤層3が硬化若しくは焼成されて接合層3となったときも、図2(b)に示す如く空気が内包された状態となり、接合強度が低下してしまう。

特開2005−183897号公報
本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、基体1と枠体2とを接合する際に、接合層3に空気が内包されることがなく、基体1と枠体2とが強固に接合された電子素子4収納用パッケージを提供することである。
上記課題を解決するため鋭意研究を重ねた結果、枠体を特定の形状とすることにより、上記課題が解決されることを見出し、本発明を完成させるに至った。
即ち、本発明は以下の構成からなるものである。
1.少なくとも、接合層により接合された基体と枠体とから成る電子素子収納用パッケージであって、
該枠体の底面の30%以上が、枠体の内側−外側方向に.0.5〜15度の傾斜角度で傾斜していることを特徴とする電子素子収納用パッケージ。
2.少なくとも、接合層により接合された基体と枠体とから成る電子素子収納用パッケージであって、
該枠体の底面の30%以上が、枠体の内側−外側方向に0.5〜15度の傾斜角度で傾斜している電子素子収納用パッケージに
電子素子が搭載されていることを特徴とする電子装置。
本発明の電子素子収納用パッケージは、枠体2の底面2bの形状が傾斜形状であるため、その製造時に、枠体2を基体1上の印刷された接合剤層3に重ねた際に必然的に空気が押し出されるので、接合層3に空気が内包されることがなく、基体1と枠体2との接合が強固である。
本発明の電子素子収納用パッケージは、基体1と枠体2からなり、該基体1と該枠体2は接合剤で接合されており、該枠体2は特定の形状を有している。
本発明の電子素子収納用パッケージを構成する上記基体1は、概略 円形、長方形、正方形の板状の形状をなしている。
基体1は、例えば酸化アルミニウム質焼結体(アルミナセラミックス)や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミックスを使用することができる。
基体1の製造方法は、特に限定されるものではないが、セラミックスを使用する場合には、上記原料粉末に適当な有機バインダー,溶剤等を添加混合して泥漿状となし、これを従来周知のドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得、しかる後、高温(約1600℃)で焼成することによって製作されるグリーンシート法、原料粉体を成型機に充填して成型した後焼成する粉体成型法等を使用することができるが、板状である関係からグリーンシート法で製造することが好ましい。
上記基体1には、電子素子に通電させるための配線導体5が通常配設されている。
配線導体5は、W,Mo,Cu,Ag、Pd、Pt等の金属粉末のメタライズ層を使用することができ、配線導体5が酸化腐食するのを有効に防止することができるように、配線導体5の露出する表面にNiやAu等の耐食性に優れる金属を1〜20μm程度の厚みに被着させておくことも可能である。
本発明の電子素子収納用パッケージを構成する前記枠体2は 柱状物で内側に貫通孔を有した形状であり、さらにその底面2bの30%以上が、枠体2の内側−外側方向に0.5〜15度の傾斜角度で傾斜している。
なお、本発明において、枠体2の内側とは、図1(b)の平面図において、枠体2の内周面2c側の方向、つまり中心方向を意味し、枠体2の外側とはその逆方向を意味する。
図3は本発明の各種好適な実施形態を示す図であり、特定の枠体底面2bの形状を有する枠体2を基体1に接合した模式図である。
図3(a)は、枠体2の底面2b部分において、底面2bの内側で低く、外側で高い傾斜を有する枠体2を基体1に接合したパッケージである。
図3(b)は、上記(a)とは逆に、枠体2の底面2b部分において、底面2bの内側で高く、外側で低い傾斜を有する枠体2を基体1に接合したパッケージである。
図3(c)は、枠体2の底面2b部分において、底面2bの中央部内側で低く、内側及び外側で高い傾斜を有する枠体2を基体1に接合したパッケージである。
図3(d)は、上記図3(a)と同じく、枠体2の底面2bの傾斜が、底面2bの内側で低く、外側で高いが、図3(a)ではその傾斜が直線的な傾斜であるのに対して、曲線的な傾斜を有する枠体2を基体1に接合したパッケージである。
なお、配線導体5等の表示は省略している。
図4は本発明の更に別の各種好適な実施形態を示す図であり、特定の枠体底面2bの形状を有する枠体2を基体1に接合した図である。
図4(a)は、上記図3(a)と同じく、枠体2の底面2bの傾斜が、底面2bの内側で低く、外側で高いが、図3(a)ではその傾斜部分が底面2bの全面100%が傾斜であるのに対して、傾斜部分が部分的である枠体2を基体1に接合したパッケージである。
図4(b)は、上記図3(d)と同じく、枠体2の底面2bの傾斜が、底面2bの中央部で低く、内側及び外側で高いが、図3(d)ではその傾斜部分が底面2bの全面100%が傾斜であるのに対して、傾斜部分が部分的である枠体2を基体1に接合したパッケージである。
枠体底面2bの傾斜は図3(a)、図3(d)、図4(a)の如く底面2bの内側が低く、外側が高いものであってもよく、図3(b)の如く、底面2bの内側が高く、外側が低いものであってもよく、図3(c)、図4(b)の如く、中央部が低く、内側、外側が高くとも良い。
また、枠体底面2bの傾斜形状は図3(a)、図3(b)、図3(c)の如く直線的でもよく、図3(d)の如く曲線的でもよく、またその他の形状でも良い。
上記枠体底面2bの傾斜角度は0.5〜15度であり、好ましくは2〜5度である。
上記枠体2の底面2bの傾斜部分の面積は底面の全面積の30%以上であり、好ましくは60%以上であり、更に好ましくは90%以上である。
枠体底面2bの傾斜角度及び傾斜部分を上記の範囲に設定することにより、
基体1と枠体2とを接合するとき、枠体2を基体1上の印刷された接合剤層3に重ねた際に必然的に空気が押し出されるので、接合層3に空気が内包されることがなく、強固な基体1と枠体2との接合がえられる。なお、上記枠体底面2bの傾斜角度が上記上限値を超えると、枠体底面の全体に接合剤が濡れずに接合不良を起こす。
上記枠体2の材料としては、前記基体1と同様な材料を使用することができる。
上記枠体2の製造方法は、特に制限はなく、前記グリーンシート法、粉体成型法により製造することができるが、正確な形状の枠体2が製造できる観点から粉体成型法が好ましい。粉体製造法は公知の方法あるいは本出願人の既存出願(WO2007/058361)に記載の粉体製造法を用いることができる。
本発明の電子素子収納用パッケージの基体1と枠体2は、接合層3を介して、接合されている。
該接合層3は、基体1に接合剤を塗布し、枠体2を重ね合せて接合される。
上記接合剤としては、ガラスペースト、熱硬化性のエポキシ樹脂、シリコーン樹脂等の各種樹脂接合剤、700〜900℃の融点を有する銀−銅等のロウ材等を使用することができる。
熱硬化性のエポキシ樹脂、シリコーン樹脂等の各種樹脂接合剤を使用して基体1と枠体2とを接合する場合には、接合剤を基体1に塗布後、基体1と枠体2とを重ね合せ所定の硬化条件で接合剤を硬化させる。
ガラスペーストで基体1と枠体2とを接合する場合には、ガラスペーストは、ガラス粉末、有機バインダー、溶媒、更に必要に応じて酸化ケイ素、アルミナ等の充填剤を含有したペースト状の組成物であるため、溶媒の乾燥およびガラスの焼結を行う必要がある。
接合剤を塗布する場合は、スクリーン印刷、ディスペンサー等の装置を使用して塗布することができる。
接合剤が乾燥若しくは焼成されて接合層3と成った時に、枠体2の傾斜した底面2bと基体1を重ねて形成される隙間を接合層3が充分埋める量となるように、接合剤を塗布する厚みを調整する必要があるが、一般に、樹脂系の接合剤の場合0.05〜0.1mmが好ましく、0.01〜0.05 mmが更に好ましく、ガラス系の接合剤の場合 0.01〜0.3 mmが好ましく、0.02〜0.15が更に好ましい。接合剤の塗布厚みが上記下限値未満であると、接合剤層3と枠体2との間に隙間が生じ、接合不足となり、又、上記上限値を超えると接合剤層3が流れてキャビティ側に流れ出て、反射効率が低下する傾向になる。
塗布された各種接合剤は、それぞれの接合剤が推奨される乾燥、焼成条件で乾燥、焼成等されて基体1と枠体2とが接合される。
実施例1
図1において、基板1となるセラミック板の配線導体5の位置に導体ペーストを塗布し、乾燥した後焼成し、基体1を得た。具体的には、北陸セラミック社製のアルミナ純度96%の厚み0.3mm、 8.0mm×8.0mmのアルミナ基板を準備し、導体の貫通位置に貫通孔を穿ち、これにデュポン社のグレード名「5164」の導体ペーストを塗布して150℃の温度で10分間乾燥させた後、昇温して最高温度850℃で10分間保持することにより配線導体5を図1に示した状態に形成した。
次いで、上記基板と同様のアルミナ純度96%アルミナ粉体原料をPVA等のバインダーを用いて水分散し、噴霧乾燥して粒状物を得た後、金型で粉体成型して1600℃で焼成して、図3(a)の枠体2の形状を有する枠体2を製作した。
枠体2の厚み、即ち外周面の高さは0.5mm、外周面2aの平面図における直径は7.7mm、内周面2cの平面図における直径は5.0mm、底面2bの傾きは2.3度であった。
上記基体1の表面における枠体2が設置予定される部分に、東レダウ社製のシリコン樹脂「SE1720V」を厚み50μにスクリーン印刷で塗布した。
次いで枠体2を基体1上に配置し、120℃の温度にて30分保持して電子素子収納用パッケージをえた。
上記パッケージの接合層をカットし、研磨剤で研磨してその断面を顕微鏡で観察したところ、接合層3に空気が内包されることがなく、基体1と枠体2とが強固に接合されたパッケージであった。
実施例2
枠体2の形状を図3(b)に示した枠体2の形状とし、接合剤の塗布厚みを70μmとする以外は、実施例1と全く同様にしてパッケージを作成した。
枠体2の厚み、即ち外周面の高さは0.6mm、外周面2aの平面図における直径は6.7mm、内周面2cの平面図における直径は4.6mm、底面2bの傾きは5.4度であった。
実施例1と同様にして、接合層3を観察したところ、接合層3に空気が内包されることがなく、基体1と枠体2とが強固に接合されたパッケージであった。
実施例3
基体の形状を厚み0.3mm、 11.5mm×11.5mmとし、枠体2の形状を図4(b)に示した枠体2の形状とし、接合剤の塗布厚みを70μmとする以外は、実施例1と全く同様にしてパッケージを作成した。
枠体2の厚み、即ち外周面の高さは1.0mm、外周面2aの平面図における直径は11.0mm、内周面2cの平面図における直径は7.0mm、底面の外周側の傾斜部分の巾は0.7mm、傾きは8.1度、内周側の傾斜部分の巾は0.5mm、傾きは11.3度であった。
実施例1と同様にして、接合層3を観察したところ、接合層3に空気が内包されることがなく、基体1と枠体2とが強固に接合されたパッケージであった。
本発明の電子素子収納用パッケージは、基体1と枠体2との接合が強固であるので、IC,LSI等の半導体集積回路素子、圧電振動子,水晶振動子等の振動子、LD(半導体レーザ),LED(発光ダイオード),PD(フォトダイオード),等の光半導体素子、その他の種々の電子素子を収納する電子部品収納用パッケージに使用することができる。
従来のパッケージに発光素子4が搭載された発光装置の構造を説明する模式図であり、(a)はその断面図、(b)はその平面図である。 従来のパッケージの製造において、基体1と枠体2とを接合する際に生ずる問題点を説明する模式図であり、(a)は、基体1と枠体2とを接合するために接合剤をスクリーン印刷をした際に 印刷端部が盛り上がり、中央部は相対的に凹んだ接合剤層3の形状を表した模式図であり、(b)は、接合剤層3が硬化若しくは焼成されて接合層3となったときの状態を示した模式図である。
本発明の各種好適な実施形態を示す図であり、特定の枠体底面2bの形状を有する枠体2を基体1に接合した模式図であり、(a)は、枠体2の底面2b部分において、底面2bの内側で低く、外側で高い傾斜を有する枠体2を基体1に接合したパッケージ、(b)は、枠体2の底面2b部分において、底面2bの内側で高く、外側で低い傾斜を有する枠体2を基体1に接合したパッケージ、(c)は、枠体2の底面2b部分において、底面2bの中央部内側で低く、内側及び外側で高い傾斜を有する枠体2を基体1に接合したパッケージ、(d)は、曲線的な傾斜を有する枠体2を基体1に接合したパッケージをそれぞれ表している。 本発明の更に別の各種好適な実施形態を示す図であり、特定の枠体底面2bの形状を有する枠体2を基体1に接合した模式図であり、(a)は、枠体2の底面2bの傾斜が、底面2bの内側で低く、外側で高く、傾斜部分が部分的である枠体2を基体1に接合したパッケージ、(b)は、枠体2の底面2bの傾斜が、底面2bの中央部で低く、内側及び外側で高く、傾斜部分が部分的である枠体2を基体1に接合したパッケージをそれぞれ表している。
符号の説明
1 基体
2 枠体
2a 枠体の外周面
2b 枠体の底面
2c 内周面
3 接合剤層若しくは接合層
4 電子(発光)素子
5 配線導体
6 ボンディングワイヤー
7 封止層
8 泡

Claims (2)

  1. 少なくとも、接合層により接合された基体と枠体とから成る電子素子収納用パッケージであって、
    該枠体の底面の30%以上が、枠体の内側−外側方向に.0.5〜15度の傾斜角度で傾斜していることを特徴とする電子素子収納用パッケージ。
  2. 少なくとも、接合層により接合された基体と枠体とから成る電子素子収納用パッケージであって、
    該枠体の底面の30%以上が、枠体の内側−外側方向に0.5〜15度の傾斜角度で傾斜している電子素子収納用パッケージに
    電子素子が搭載されていることを特徴とする電子装置。
JP2008063252A 2008-03-12 2008-03-12 電子素子収納用パッケージおよび電子装置 Pending JP2009218512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008063252A JP2009218512A (ja) 2008-03-12 2008-03-12 電子素子収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008063252A JP2009218512A (ja) 2008-03-12 2008-03-12 電子素子収納用パッケージおよび電子装置

Publications (1)

Publication Number Publication Date
JP2009218512A true JP2009218512A (ja) 2009-09-24

Family

ID=41190065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008063252A Pending JP2009218512A (ja) 2008-03-12 2008-03-12 電子素子収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP2009218512A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128210A1 (ja) * 2011-03-18 2012-09-27 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
JP2021503184A (ja) * 2018-08-24 2021-02-04 ケーティー・アンド・ジー・コーポレーション 発光素子及びそれを含むエアロゾル生成装置
JP2021125366A (ja) * 2020-02-05 2021-08-30 日亜化学工業株式会社 光源装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128210A1 (ja) * 2011-03-18 2012-09-27 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
CN103392229A (zh) * 2011-03-18 2013-11-13 株式会社大真空 电子器件封装体、电子器件、及电子器件封装体的制造方法
US8975517B2 (en) 2011-03-18 2015-03-10 Daishinku Corporation Electronic component package, electronic component, and electronic component package manufacturing method
JP5915644B2 (ja) * 2011-03-18 2016-05-11 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
JP2021503184A (ja) * 2018-08-24 2021-02-04 ケーティー・アンド・ジー・コーポレーション 発光素子及びそれを含むエアロゾル生成装置
EP3819948A4 (en) * 2018-08-24 2021-07-21 KT&G Corporation LIGHT EMITTING ELEMENT AND AEROSOL GENERATING DEVICE WITH IT
US11304449B2 (en) 2018-08-24 2022-04-19 Kt&G Corporation Light-emitting element and aerosol generation device comprising same
JP7226904B2 (ja) 2018-08-24 2023-02-21 ケーティー アンド ジー コーポレイション 発光素子及びそれを含むエアロゾル生成装置
JP2021125366A (ja) * 2020-02-05 2021-08-30 日亜化学工業株式会社 光源装置
JP7485899B2 (ja) 2020-02-05 2024-05-17 日亜化学工業株式会社 光源装置

Similar Documents

Publication Publication Date Title
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
JP4905009B2 (ja) 発光装置の製造方法
TWI316747B (en) Surface mountable optoelectronic component and its production method
JP5661552B2 (ja) 半導体発光装置及びその製造方法
KR101181112B1 (ko) 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
JP5482160B2 (ja) 発光装置の製造方法
JP4037404B2 (ja) 発光素子実装用基板とその製造方法
JP2010123606A5 (ja)
JP2010123606A (ja) 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
JP6476703B2 (ja) セラミックスパッケージ、発光装置及びそれらの製造方法
JP4846506B2 (ja) 発光装置およびその製造方法
JP6547661B2 (ja) 発光装置
JP2010153742A (ja) 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
US10833235B2 (en) Light source, method of manufacturing the light source, and method of mounting the light source
JP5063244B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2009218512A (ja) 電子素子収納用パッケージおよび電子装置
JP2007165507A (ja) 発光素子実装用基板およびその製造方法、並びに、発光素子モジュール、表示装置、照明装置、交通信号機
JPWO2019039440A1 (ja) 透明封止部材及び光学部品
JP6622812B2 (ja) 発光素子搭載用基板、発光装置および発光モジュール
JP2011176060A (ja) 発光装置
JP5882910B2 (ja) パッケージおよびその製造方法
US20200103095A1 (en) Wavelength conversion member complex, light emitting device, and method for manufacturing wavelength conversion member complex
JP5143497B2 (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP4956329B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4160916B2 (ja) 発光素子収納用パッケージの製造方法