JP2009212536A - コンデンサ素子内蔵多層配線基板の製造方法 - Google Patents

コンデンサ素子内蔵多層配線基板の製造方法 Download PDF

Info

Publication number
JP2009212536A
JP2009212536A JP2009147627A JP2009147627A JP2009212536A JP 2009212536 A JP2009212536 A JP 2009212536A JP 2009147627 A JP2009147627 A JP 2009147627A JP 2009147627 A JP2009147627 A JP 2009147627A JP 2009212536 A JP2009212536 A JP 2009212536A
Authority
JP
Japan
Prior art keywords
capacitor element
conductor
built
wiring board
capacitive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009147627A
Other languages
English (en)
Other versions
JP5038360B2 (ja
Inventor
Tadashi Nagasawa
忠 長澤
Katsura Hayashi
桂 林
Takashi Ito
伊藤  隆
Hisashi Sato
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009147627A priority Critical patent/JP5038360B2/ja
Publication of JP2009212536A publication Critical patent/JP2009212536A/ja
Application granted granted Critical
Publication of JP5038360B2 publication Critical patent/JP5038360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コンデンサ素子内蔵多層配線基板の小型化・低インダクタンス化。
【解決手段】樹脂から成る複数の絶縁層6と該絶縁層6に形成された導体8とを有する多層配線基板と、多数の電極層1およびセラミック誘電体層2を交互に積層して成る積層体と該積層体の主面から突出した突出部を具備する引き出し電極部4とを有するコンデンサ素子5と、を備えたコンデンサ素子内蔵多層配線基板11の製造方法において、
コンデンサ素子5の上下に前駆体シートを重ねて上下方向に加熱加圧することにより、前駆体シートを硬化させて絶縁層6を形成するとともに、引き出し電極部4の突出部を導体8と電気的に接続させる工程を備えたことを特徴とするコンデンサ素子内蔵多層配線基板11の製造方法。
【選択図】図3

Description

本発明は、各種AV機器や家電機器・通信機器・コンピュータやその周辺機器等の電子機器に使用されるコンデンサ素子内蔵多層配線基板の製造方法に関する。
従来、配線基板は、アルミナ等のセラミック材料から成る絶縁層あるいはガラスエポキシ樹脂等の有機樹脂材料から成る絶縁層の内部および表面に複数の配線導体を形成し、上下に位置する配線導体間を絶縁層に形成した貫通導体を介して電気的に接続して成り、この配線基板の表面に半導体素子やコンデンサ・抵抗素子等の電子素子を搭載取着するとともにこれらの電極を各配線導体に接続することによって電子機器に使用される電子装置が形成されている。
しかしながら、近年、電子機器は、移動体通信機器に代表されるように小型・薄型・軽量化が要求されてきており、このような電子機器に搭載される配線基板も小型・高密度化が要求されるようになってきている。
このような要求に対応するために、特開平11-220262号公報には、配線基板の
表面に搭載される電子素子の数を減らして配線基板を小型化する目的で、配線基板の内部にチップ状コンデンサ素子を実装することが提案されている。
特開平11-220262号公報
近年、電子機器のさらなる小型化が要求される中で、配線基板の小型化とともに配線基板に内蔵されるコンデンサ素子もより小型化が要求されるようになってきている。
しかしながら、特開平11-220262号公報に示されるようなチップ状コンデンサ
素子を配線基板に内蔵して配線基板内部の配線導体あるいは貫通導体と電気的な接続を行うためには、コンデンサ素子の上面および/または下面に半田や導電性ペーストから成る表面電極をスクリーン印刷法等の方法によって形成する必要があるが、コンデンサ素子の小型化にともない微細な表面電極を形成することが困難と成り、配線基板内蔵用のコンデンサ素子の小型化が困難であるという問題点を有していた。
さらに、近年、通信速度の高速化に伴い通信機器等の電子機器類は周波数が数100MH
z以上の高周波領域で使用されるようになってきており、このような高周波領域においてはコンデンサ素子の電極と半導体素子等の電子部品とをつなぐ配線導体の長さに起因するインダクタンス成分が無視できなくなってきている。このため、配線基板にチップ状コンデンサ素子を内蔵した場合、コンデンサ素子の各電極層からコンデンサ素子側面の端面電極への電極引き出し、さらにはコンデンサ素子の上面および/あるいは下面への電極引き出しといった電極の引き回しがあるため、引き回し電極の長さに起因するインダクタンス成分が大きなものとなり、△V=L・dI/dt(△Vは電源ノイズ、Lはインダクタンス、Iは電流値、tは時間)で定義されるインダクタンス成分により発生する電源ノイズ△Vが無視できないほど大きくなってしまい、通信機器等の電子機器類に誤動作を発生させてしまう等の問題点を有していた。
本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのない小型の
コンデンサ素子を提供することにある。
本発明の一形態に係るコンデンサ素子内蔵多層配線基板の製造方法は、樹脂から成る複数の絶縁層と該絶縁層に形成された導体とを有する多層配線基板と、多数の電極層およびセラミック誘電体層を交互に積層して成る積層体と該積層体の主面から突出した突出部を具備する引き出し電極部とを有するコンデンサ素子と、を備えたコンデンサ素子内蔵多層配線基板の製造方法において、前記コンデンサ素子の上下に前駆体シートを重ねて上下方向に加熱加圧することにより、前記前駆体シートを硬化させて前記絶縁層を形成するとともに、前記引き出し電極部の突出部を前記導体と電気的に接続させる工程を備えたことを特徴とする。
本発明の一形態に係るコンデンサ素子内蔵多層配線基板の製造方法によれば、コンデンサ素子の上下に前駆体シートを重ねて上下方向に加熱加圧することにより、前駆体シートを硬化させて絶縁層を形成するとともに、引き出し電極部の突出部を導体と電気的に接続させたことから、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことのない小型のコンデンサ素子内蔵多層配線基板を作製することができる。
本発明のコンデンサ素子の実施の形態の一例を示す断面図である。 図1のコンデンサ素子を内蔵した本発明のコンデンサ素子内蔵多層配線基板の断面図である。 (a)〜(g)は、それぞれ本発明のコンデンサ素子内蔵多層配線基板の製造方法を説明するための工程毎の断面図である。
次に本発明のコンデンサ素子およびコンデンサ素子内蔵多層配線基板を添付の図面に基づいて詳細に説明する。
図1は、本発明のコンデンサ素子の実施の形態の一例を示す断面図である。また、図2は、図1のコンデンサ素子を内蔵した本発明のコンデンサ素子内蔵多層配線基板の断面図であり、本例では、コンデンサ素子を1個内蔵した場合を示している。これらの図において、1は電極層、2はセラミック誘電体層、3は貫通孔、4は引き出し電極部で、主にこれらで本発明のコンデンサ素子5が構成されている。また、6は絶縁層、7は配線導体、8は貫通導体、9は接続パッドで、主にこれらとコンデンサ素子5とで本発明のコンデンサ素子内蔵多層配線基板11が構成されている。なお、図2には、絶縁層6を3層積層して成るコンデンサ素子内蔵多層配線基板11を示している。また、コンデンサ素子内蔵多層配線基板11は内部に位置する絶縁層6の少なくとも1層には空洞部10が形成されており、その空洞部10にはコンデンサ素子5が埋設されている。
コンデンサ素子5は、縦・横・高さがそれぞれ0.3〜5mmの直方体であり、図1に断面図で示すように、セラミック誘電体層2と電極層1とを交互に積層することにより形成されている。
このようなセラミック誘電体層2の材料としては、種々の誘電体セラミック材料を用いることができ、例えば、BaTiO3やLaTiO3・CaTiO3・SrTiO3等のセラミック組成物、あるいは、BaTiO3の構成元素であるBaをCaで、TiをZrやS
nで部分的に置換した固溶体等のチタン酸バリウム系材料や、鉛系ペロブスカイト型構造化合物等が挙げられる。
また、電極層1を形成する材料としては、例えばPdやAg・Pt・Ni・Cu・Pb等の金属やそれらの合金が用いられる。
さらに、コンデンサ素子5は、多数の電極層1に対して垂直方向に貫通する貫通孔3に導体が充填されて成る引き出し電極部4を有している。
本発明のコンデンサ素子5によれば、コンデンサ素子5を、多数の電極層1に対して垂直方向に貫通する貫通孔3に導体が充填されて成る引き出し電極部4を有するものとしたことから、コンデンサ素子5に端面電極や表面電極を印刷することなく直径が数10μmという微細な引き出し電極部4を容易に形成することができるためコンデンサ素子5を小型化することができるとともに、コンデンサ素子5に端面電極や表面電極を配設して電極を引き回しする必要もなく、電極層1の直上に最短距離で引き出し電極部4を形成することができるので、引き回し電極の長さに起因するインダクタンス成分を小さくすることが可能で、高周波領域においても電源ノイズの小さい電気特性に優れたものとすることができる。
なお、引き出し電極部4の数は4〜50個であり、これらは第1引き出し電極部と第2引き出し部とに分類される。そして、コンデンサ素子5を構成する電極層1も、第1電極層と第2電極層とに分類され、第1電極層は第1引き出し電極によって電気的に接続されている。また、第2電極層は第2引き出し電極によって電気的に接続されており、セラミック誘電体層2を介して第1電極層と対向するように配置される。
このような、引き出し電極部4は、その個数が4個未満であるとインダクタンスを低減する効果が小さくなる傾向があり、50個を超えると電極層1の面積が小さくなってコンデンサ素子5の容量が小さくなってしまう傾向がある。
また、引き出し電極部4の配置は、第1引き出し電極部と第2引き出し電極部が隣り合うようにすることがインダクタンスを低減するために重要であり、第1引き出し電極部と第2引き出し電極部が、格子状の配列の隣接する格子点にそれぞれ位置するように配置すると、よりインダクタンスを低減することができ好ましい。
さらに、隣接する引き出し電極部4同士の間隔は50〜400μmである。50μmよりも小さいと導電ペーストを充填する際にショートする危険性があり、400μmよりも大きいとインダクタンス低減の効果が小さくなる傾向がある。
このようなコンデンサ素子5に形成される貫通孔3は、電極層1とセラミック誘電体層2とから成る積層体に、パンチングによる打ち抜き加工やUV−YAGレーザやエキシマレーザ・炭酸ガスレーザ等によるレーザ穿設加工等の方法により形成され、特に微細な貫通孔3とするためには、レーザによる穿設加工により形成されることが好ましい。また、貫通孔3の径は数10μm〜数mmであり、コンデンサ素子5の大きさにあわせて適宜決めればよい。
なお、貫通孔3は、内部に充填される導体と電極層1との電気的接続を良好にするために、打ち抜き加工やレーザ穿設加工後に超音波洗浄処理やデスミア処理等を施しても良い。
また、貫通孔3に充填される導体としては、PdやAg・Pt・Ni・Cu・Pb等の金属やそれらの合金が用いられ、特に電極層1との電気的接続を良好にするという観点からは、電極層1と同じ材質のものを含有することが好ましい。
このような貫通孔3に充填される導体は、有機溶剤に有機バインダ樹脂を溶解させた有機ビヒクル中に金属粉末を分散させて成る導電ペーストを貫通孔3にスクリーン印刷法等の方法で充填することにより形成される。なお、ビヒクル中には、これらの他、各種分散剤・活性剤・可塑剤などが必要に応じて添加されても良い。
また、導電ペーストに用いられる有機バインダ樹脂は、金属粉末を均質に分散させるとともに貫通孔3への埋め込みに適正な粘度とレオロジーを与える役割をもっており、例えば、アクリル樹脂やフェノール樹脂・アルキッド樹脂・ロジンエステル・エチルセルロース・メチルセルロース・PVA(ポリビニルアルコール)・ポリビニルブチラート等が挙げられる。特に、金属粉末の分散性を良くするという観点からは、アクリル樹脂を用いることが好ましい。
さらに、導電ペーストに用いられる有機溶剤は、有機バインダ樹脂を溶解して金属粉末粒子を分散させ、このような混合系全体をペースト状にする役割をなし、例えば、α-テ
ルピネオールやベンジルアルコール等のアルコール系や炭化水素系・エーテル系・BCA(ブチルカルビトールアセテート)等のエステル系・ナフサ等が用いられ、特に、金属粉末の分散性を良くするという観点からは、α-テルピネオール等のアルコール系溶剤を用
いることが好ましい。
さらにまた、導電ペーストは、埋め込み・焼成後のコンデンサ磁器への接着強度を上げるために、ガラスフリットやセラミックフリットを加えたペーストとすることができる。この場合のガラスフリットやセラミックフリットとしては特に限定されるものではなく、例えば、ホウ珪酸塩系やホウ珪酸亜鉛系のガラス、あるいは、チタニア・チタン酸バリウムなどのチタン系酸化物などを適宜用いることができる。
このようなコンデンサ素子5は、次の方法により製作される。
まず、周知のシート成形法により作成されたセラミック誘電体層2と成る、例えばBaTiO3誘電体セラミックグリーンシート表面に、周知のペースト作成法により作成した
Ni金属ペーストをスクリーン印刷法により所定形状と成るように印刷して未焼成電極層を形成し、続いてこれらを所定順序に積層し、圧着して積層体を得る。そして、この積層体にレーザにより所定の位置に複数の貫通孔3を形成後、超音波洗浄により貫通孔3を水洗し、この貫通孔3に例えばNi金属粉末とアクリル樹脂とα-テルピネオールとから成
る導電ペーストをスクリーン印刷法により充填する。しかる後、これらを800〜1600℃の温度で焼成することにより製作される。
なお、貫通孔3に充填された導体は、焼成後有機バインダ樹脂や溶剤が除去され、引き出し電極部4と成る。
また、本発明では、この引き出し電極部4はコンデンサ素子5の主面の外側に突出していることを特徴とするものであり、本発明においてはこのことが重要である。
本発明のコンデンサ素子5によれば、コンデンサ素子5主面に引き出し電極部4を突出させたことから、コンデンサ素子5を多層配線基板に内蔵してコンデンサ素子内蔵多層配線基板11を製作した場合、コンデンサ素子内蔵多層配線基板11作製時の加圧工程において絶縁層6に形成された貫通導体8に均一に圧力がかることにより、貫通導体8の導体充填密度を上げることが可能となり、電気抵抗を減少させることができ、その結果、貫通導体8のインダクタンス成分を小さくすることができ、ノイズの発生が少なく、通信機器等の電子機器類に誤動作を発生させてしまうことがない。
このような引き出し電極部4は、コンデンサ素子5の主面の外側に突出した部分の高さTが、絶縁層6の厚さをtとした時に0.1t〜0.5tの範囲とすることが好ましい。突出した引き出し電極部4の高さTが0.1t未満であると、貫通導体8に十分な圧力がかからないため導体充填密度を上げる効果が小さくなり、貫通導体8のインダクタンスが大きくなる傾向にある。また、0.5tを超えると、絶縁層6を積層して加圧する際に、貫通導体8に圧力がかかりすぎて、コンデンサ内蔵多層基板11に反りが発生する傾向がある。従って、コンデンサ素子5の主面の外側に突出させた引き出し電極部4の突出部の高さTは、絶縁層6の厚さをtとした時に0.1t〜0.5tの範囲が好ましい。
また、コンデンサ素子5主面の外側に突出した引き出し電極部4の絶縁層6に平行な方向の断面の直径は、絶縁層6に形成した貫通導体8の直径よりも大きいことが好ましい。貫通導体8の直径よりも大きくすることにより、絶縁層6を積層して加圧した際に貫通導体8に均一に圧力がかかるため、貫通導体8の密度が上がり電気抵抗を減少させることができる。
このようなコンデンサ素子5の主面の外側に引き出し電極部4を突出させる方法として、セラミック誘電体層2と成る焼成前のセラミックグリーンシート積層体に貫通孔3を形成し、この貫通孔3内に金属導体を充填して引き出し電極部4を形成した後、これらを焼成する前に、引き出し電極部4以外のセラミックグリーンシート積層体の表面部分をブラシ研磨による粗化処理を施すことにより、あるいは、セラミックグリーンシート積層体表面にレーザを照射してセラミックグリーンシート表面の一部を除去することにより引き出し電極部4を突出させることができる。あるいは、セラミックグリーンシート積層体に貫通孔3を形成した後、セラミックグリーンシート表面に貫通孔3の部分が開口された所望の厚みを有するマスクを置いてその上からスキージ等を用いて貫通孔3に金属導体を充填することにより、マスクの厚みに相当する引き出し電極部4を突出させ、これらを最終的に焼成することにより形成してもよい。さらに、セラミックグリーンシート積層体表面に樹脂フィルム等の保護膜を貼り付けた後、貫通孔3を形成し、この貫通孔3に保護膜上から金属導体を充填し、しかる後、保護膜を剥ぎ取り、あるいは、保護膜を付けたまま焼成することにより形成することもできる。さらにまた、焼成後のコンデンサ素子5の表面のセラミック誘電体層2部分をエッチングなどの化学的手法により取り除き、引き出し電気極部4を突出させてもよい。
なお、引き出し電極部4の突出部の形状は、絶縁層6に垂直な方向の断面が半円形や多角形、または先端部が尖った三角形でも良いが、引き出し電極部4の先端部と貫通導体8の接触面積を増加させて、絶縁層6とコンデンサ素子5との密着を強固なものとするという観点からは、引き出し電極部4の断面形状は半円形であることが望ましい。このような半円形とすることにより、突出した引き出し電極部4と貫通導体8との接触面積が増加し、その結果、コンデンサ素子5が貫通導体8に拘束されることにより、引き出し電極部4と貫通導体8との間で剥離して断線してしまうこともない。
このような引き出し電極部4の突出部の形をコントロールする方法としては、セラミックグリーンシート積層体に貫通孔3を形成し、貫通孔3に金属導体を充填する際のマスクの形状を調整したり、あるいは、焼成後の引き出し電極部4の突出部表面を研磨することで調整することができる。
次に、本発明のコンデンサ素子内蔵多層配線基板11を、図2および図3に基づいて詳細に説明する。なお、図3(a)〜(g)は、図2のコンデンサ素子内蔵多層配線基板11を製作するための工程毎の断面図である。
まず、図3(a)に断面図で示すように、絶縁層6と成る未硬化の前駆体シート6aを準備し、この前駆体シート6aにレーザ加工により所望の個所に直径が17〜150μm程度の貫通孔12を穿設する。
未硬化の前駆体シート6aは、エポキシ樹脂やビスマレイミドトリアジン樹脂・熱硬化性ポリフェニレンエーテル樹脂・液晶ポリマー樹脂等の有機樹脂材料から成り、機械的強度を向上させるためのシラン系やチタネート系等のカップリング剤、熱安定性を改善するための酸化防止剤や耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を改善するためのハロゲン系もしくはリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜鉛・メタホウ酸バリウム・酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステル・高級脂肪酸金属塩・フルオロカーボン系界面活性剤等の滑剤、熱膨張係数を調整するためおよび/または機械的強度を向上させるための酸化アルミニウム・酸化珪素・酸化チタン・酸化バリウム・酸化ストロンチウム・酸化ジルコニウム・酸化カルシウム・ゼオライト・窒化珪素・窒化アルミニウム・炭化珪素・ホウ酸アルミニウム・スズ酸バリウム・ジルコン酸バリウム・ジルコン酸ストロンチウム等の充填材、あるいは、繊維状ガラスを布状に織り込んだガラスクロス等や耐熱性有機樹脂繊維から成る不織布等の基材を含有させてもよい。
このような前駆体シート6aは、例えば、絶縁材料として熱硬化性樹脂と無機絶縁粉末との複合材料を用いる場合、以下の方法によって製作される。まず、前述した無機絶縁粉末に熱硬化性樹脂を無機絶縁粉末量が17〜80体積%となるように溶媒とともに加えた混合物を得、この混合物を混練機(ニーダ)や3本ロール等の手段によって混合してペーストを製作する。そして、このペーストを圧延法や押し出し法・射出法・ドクターブレード法などのシート成形法を採用してシート状に成形した後、熱硬化性樹脂が完全硬化しない温度に加熱して乾燥することにより絶縁層6となる前駆体シート6aが製作される。なお、ペーストは、好適には、熱硬化性樹脂と無機絶縁粉末との複合材料に、トルエン・酢
酸ブチル・メチルエチルケトン・メタノール・メチルセロソルブアセテート・イソプロピルアルコール・メチルイソブチルケトン・ジメチルホルムアミド等の溶媒を添加してなる所定の粘度を有する流動体であり、その粘度は、シート成形法にもよるが100〜3000ポイズが好ましい。
次に、図3(b)に断面図で示すように、貫通孔12内に銅・銀・金・半田等から成る導電性ペーストを従来周知のスクリーン印刷法等を採用して充填し、貫通導体8を形成する。
次に、図3(c)に断面図で示すように、前駆体シートの表面と裏面とに被着する配線導体7を準備する。そして、図3(d)に断面図で示すように、配線導体7を前駆体シートの表面および裏面に、必要な配線導体7と貫通導体8とが電気的に接続するように重ね合わせて転写する。
なお、本実施例では、配線導体7の形成を転写法によって行っており、このような配線導体7は、次に述べる方法により形成される。まず、離型シート等の支持体13の表面に銅・金・銀・アルミニウム等から選ばれる1種または2種以上の合金からなる厚さ1〜35μmの金属箔を接着し、その表面に所望の配線パターンの鏡像パターンとなるようにレジスト層を形成した後、エッチング・レジスト除去によって所定の配線パターンの鏡像の配線導体7を形成する。次に、配線導体7の前駆体シート6aの表面および裏面への被着は、配線導体7が形成された支持体13を前駆体シート6aの表面および裏面へ重ね合わせ、しかる後、圧力が0.5〜10MPa、温度が60〜150℃の条件で加圧加熱した後、支持体13を剥がすことにより、図3(e)に断面図に示すように配線導体7が前駆体シートに被着される。なお、この時、貫通導体8は、完全に硬化していない未硬化状態としておくことが重要である。
また、支持体13としては、ポリエチレンテレフタレートやポリエチレンナフタレート・ポリイミド・ポリフェニレンサルファイド・塩化ビニル・ポリプロピレン等公知のものが使用できる。支持体13の厚みは10〜100μmが適当であり、望ましくは25〜50μmが良い。支持体13の厚みが10μm未満であると支持体13の変形や折れ曲がりにより形成した配線導体7が断線し易くなり、厚みが100μmを超えると支持体13の柔軟性がなくなって、前駆体シートからの支持体13の剥離が困難となる傾向がある。また、支持体13表面に電解金属箔を形成するために、アクリル系やゴム系・シリコン系・エポキシ系等公知の接着剤を使用してもよい。
そして、図3(f)に断面図で示すように、上記(a)〜(f)の工程を経て製作した複数の前駆体シート6aと、コンデンサ素子5とを準備し、次に、引き出し電極部4の先端部と貫通導体8との位置合わせを行い載置するとともに前駆体シートを積層し、温度が150〜300℃、圧力が0.5〜10MPaの条件で30分〜24時間ホットプレスして前駆体シートおよび導電性ペーストを完全硬化させることによって、図3(g)に断面図で示す本発明のコンデンサ素子内蔵多層配線基板11が完成する。
なお、コンデンサ素子5を収容する空洞部10は、前駆体シート6aを積層する前に、前駆体シート6aのコンデンサ素子5が収容される個所にレーザ法やパンチング法により穿設しておけばよい。
かくして本発明のコンデンサ素子内蔵多層配線基板11によれば、絶縁層6の少なくとも一層に設けられた空洞部10の内部に上記のコンデンサ素子5を内蔵したことから、従来の端面に電極が印刷されたコンデンサ素子を内蔵した多層配線基板よりも低インダクタンス化を実現することが可能となり、ノイズの発生が少なく、通信機器等の電子機器類に
誤動作を発生させてしまうことのないコンデンサ素子内蔵多層配線基板11とすることができる。
また、本発明のコンデンサ素子内蔵多層配線基板11によれば、上下の最外層に位置する配線導体7の一部を外部電気回路と接続される接続パッド9とし、コンデンサ素子5の上下両主面において引き出し電極部4を貫通導体8を介して接続パッド9に電気的に接続させたことから、最短距離でコンデンサ素子5と外部電気回路を電気的に接続することが可能となるため、配線の長さに起因するインダクタンスを低減でき、ノイズ低減の効果が大きいコンデンサ素子内蔵多層配線基板11とすることができる。
なお、本発明のコンデンサ素子内蔵多層配線基板11は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では4層の絶縁層6を積層することによってコンデンサ素子内蔵多層配線基板11を製作したが、2層や3層あるいは5層以上の絶縁層6を積層してコンデンサ内蔵多層配線基板11を製作してもよい。また、上述の実施例ではコンデンサ素子5を含む絶縁層6を1層としたが、2層(連続層を含む)以上としてもよい。さらに、コンデンサ素子5に形成した引き出し電極部4の数は一つの電極につき2個以上形成してもよい。
1・・・・・・・・・電極層
2・・・・・・・・・セラミック誘電体層
3・・・・・・・・・貫通孔
4・・・・・・・・・引き出し電極部
5・・・・・・・・・コンデンサ素子
6・・・・・・・・・絶縁層
7・・・・・・・・・配線導体
8・・・・・・・・・貫通導体
9・・・・・・・・・接続パッド
10・・・・・・・・空洞部
11・・・・・・・・コンデンサ素子内蔵多層配線基板

Claims (1)

  1. 樹脂から成る複数の絶縁層と該絶縁層に形成された導体とを有する多層配線基板と、多数の電極層およびセラミック誘電体層を交互に積層して成る積層体と該積層体の主面から突出した突出部を具備する引き出し電極部とを有するコンデンサ素子と、を備えたコンデンサ素子内蔵多層配線基板の製造方法において、
    前記コンデンサ素子の上下に前駆体シートを重ねて上下方向に加熱加圧することにより、前記前駆体シートを硬化させて前記絶縁層を形成するとともに、前記引き出し電極部の突出部を前記導体と電気的に接続させる工程を備えたことを特徴とするコンデンサ素子内蔵多層配線基板の製造方法。
JP2009147627A 2009-06-22 2009-06-22 コンデンサ素子内蔵多層配線基板の製造方法 Expired - Fee Related JP5038360B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009147627A JP5038360B2 (ja) 2009-06-22 2009-06-22 コンデンサ素子内蔵多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009147627A JP5038360B2 (ja) 2009-06-22 2009-06-22 コンデンサ素子内蔵多層配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007263951A Division JP4467612B2 (ja) 2007-10-10 2007-10-10 コンデンサ素子内蔵多層配線基板

Publications (2)

Publication Number Publication Date
JP2009212536A true JP2009212536A (ja) 2009-09-17
JP5038360B2 JP5038360B2 (ja) 2012-10-03

Family

ID=41185318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009147627A Expired - Fee Related JP5038360B2 (ja) 2009-06-22 2009-06-22 コンデンサ素子内蔵多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5038360B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313468A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 配線基板
JP2001339164A (ja) * 2000-05-30 2001-12-07 Kyocera Corp コンデンサ素子内蔵配線基板
JP2002026526A (ja) * 2000-06-30 2002-01-25 Ngk Spark Plug Co Ltd 配線基板及び基板搭載用配線基板
JP4467612B2 (ja) * 2007-10-10 2010-05-26 京セラ株式会社 コンデンサ素子内蔵多層配線基板
JP4530605B2 (ja) * 2002-02-25 2010-08-25 京セラ株式会社 コンデンサ素子内蔵多層配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313468A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 配線基板
JP2001339164A (ja) * 2000-05-30 2001-12-07 Kyocera Corp コンデンサ素子内蔵配線基板
JP2002026526A (ja) * 2000-06-30 2002-01-25 Ngk Spark Plug Co Ltd 配線基板及び基板搭載用配線基板
JP4530605B2 (ja) * 2002-02-25 2010-08-25 京セラ株式会社 コンデンサ素子内蔵多層配線基板
JP4467612B2 (ja) * 2007-10-10 2010-05-26 京セラ株式会社 コンデンサ素子内蔵多層配線基板

Also Published As

Publication number Publication date
JP5038360B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP5095398B2 (ja) 多層プリント配線板
US20090097218A1 (en) Capacitor-embedded printed wiring board and method of manufacturing the same
JP2012033968A (ja) プリント配線板及びその製造方法
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP2006222440A (ja) コンデンサ素子
JP2005072328A (ja) 多層配線基板
JP4530605B2 (ja) コンデンサ素子内蔵多層配線基板
JP2003188048A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4051194B2 (ja) コンデンサ素子内蔵多層配線基板
JP4903320B2 (ja) 電子素子付配線基板の製造方法
JP4467612B2 (ja) コンデンサ素子内蔵多層配線基板
JP2005019686A (ja) コンデンサ素子内蔵多層配線基板
JP5038360B2 (ja) コンデンサ素子内蔵多層配線基板の製造方法
JP4772132B2 (ja) コンデンサ素子内蔵多層配線基板
JP2004172305A (ja) 多層配線基板
JP2003198139A (ja) コンデンサ素子内蔵多層配線基板
JP2004172412A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4936756B2 (ja) 多層配線基板内蔵用セラミックコンデンサ素子の製造方法
JP4429282B2 (ja) コンデンサ素子内蔵配線基板の製造方法
JP4429375B2 (ja) コンデンサ素子内蔵配線基板の製造方法
JP2004119732A (ja) コンデンサ素子内蔵多層配線基板
JP2006237446A (ja) 多層配線基板およびその製造方法
JP2007311812A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP2004063611A (ja) コンデンサ素子およびコンデンサ素子内蔵多層配線基板
JP4511511B2 (ja) コンデンサ素子内蔵多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5038360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees