JP2009212342A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009212342A
JP2009212342A JP2008054630A JP2008054630A JP2009212342A JP 2009212342 A JP2009212342 A JP 2009212342A JP 2008054630 A JP2008054630 A JP 2008054630A JP 2008054630 A JP2008054630 A JP 2008054630A JP 2009212342 A JP2009212342 A JP 2009212342A
Authority
JP
Japan
Prior art keywords
silicon
component
curable composition
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008054630A
Other languages
English (en)
Other versions
JP5083822B2 (ja
Inventor
Shinichi Okada
真一 岡田
Yoshitaka Sugawara
良孝 菅原
Ryoji Kimura
凌治 木村
Seiichi Saito
誠一 斎藤
Takashi Sueyoshi
孝 末吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeka Corp
Kansai Electric Power Co Inc
Original Assignee
Adeka Corp
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adeka Corp, Kansai Electric Power Co Inc filed Critical Adeka Corp
Priority to JP2008054630A priority Critical patent/JP5083822B2/ja
Publication of JP2009212342A publication Critical patent/JP2009212342A/ja
Application granted granted Critical
Publication of JP5083822B2 publication Critical patent/JP5083822B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract


【課題】高耐熱性と高耐電圧性を達成できると共に半導体素子の被覆部と支持体との密着性を向上できる半導体装置を提供する。
【解決手段】この半導体装置は、GTOサイリスタ素子1を覆う被覆部15が、シロキサン(Si−O−Si結合体)による橋かけ構造を一箇所以上有する珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒、および鉄族含有錆体を含有する第1の珪素含有硬化性組成物で形成されている。また、被覆部15および支持体11上のアノード端子5,ゲート端子8を覆う被覆部16が、上記第1の珪素含有硬化性組成物に絶縁性セラミックスとして粒径20μmのアルミナ微粒子を50%の体積充填率で配合した第2の珪素含有硬化性組成物で形成されている。
【選択図】 図1

Description

この発明は、半導体装置に関し、例えば耐熱性が高い高耐電圧パワー半導体装置に関する。
炭化珪素(以下、SiCと記す)等のワイドギャップ半導体材料は、シリコン(以下、Siと記す)に比べて、エネルギーギャップが大きく絶縁破壊電界強度も約1桁大きい等の優れた物理特性を有しているため、高耐熱かつ高耐電圧のパワー半導体装置に用いるのに好適である。
従来、SiCを用いた高耐電圧半導体装置では、例えば高逆耐電圧を有するSiC半導体素子を金属製のパッケージ内に収納し、このパッケージ内に六弗化硫黄ガス等の絶縁用ガスを充填している。これにより、上記SiC半導体素子の高電圧が印加される電極間の周囲の空間における絶縁性を高めている。
ここで、上記六弗化硫黄ガスは絶縁用ガスとしては優れた絶縁性を持つが、地球温暖化防止の観点からは使用を避ける必要がある。また、特に、高い絶縁性を得るためには、半導体装置内に充填する六弗化硫黄ガスの圧力を常温で2気圧程度にする必要がある。よって、上記半導体装置の使用中に温度が上昇すると、この圧力は2気圧以上に高くなるので、上記半導体装置のパッケージを相当堅牢にしないと爆発やガス漏れの危険性がある。
一方、特許文献1(特開2006−206721号公報)では、上記六弗化硫黄ガス以外の物質で半導体装置の高絶縁性を保つために使用される優れた絶縁性を有する材料が提案されている。この材料は、シロキサン(Si−O−Si結合体)による橋かけ構造を有する有機珪素ポリマーとシロキサンによる線状連結構造を有する有機珪素ポリマーとをシロキサン結合により連結させた有機珪素ポリマー同士を、付加反応により生成される共有結合で連結させて三次元の立体構造に形成した合成高分子化合物である。この合成高分子化合物で半導体素子(半導体チップ)全体を覆うように塗布し、常温から200℃程度の温度に加熱して硬化させることで、上記半導体素子の高い絶縁性を保ち耐電圧を高くすることができる。
また、特許文献1では、図3に示す半導体装置が開示されている。この半導体装置は、半導体素子101に合成高分子化合物を塗布して被覆しさらに熱硬化させた熱硬化被覆102を有する。そして、この半導体装置は、この熱硬化被覆102の表面酸化を防止するため、窒素雰囲気中で金属キャップ103を支持体104に取り付けて溶接し、内部空間105に窒素ガスを充たしたものである。なお、図3において、106,110は端子、107,111は端子106,110と支持体104とを絶縁する絶縁体、108,112は半導体素子101を端子106,110に接続するリード線である。
ところで、上記半導体装置では、金属キャップ103と支持体104とを溶接する際、溶接部109に上記被覆102をなす合成高分子化合物がわずかでも付着していると、溶接が不完全となる。すると、窒素ガスを充たしている内部空間105に空気が流入する。この状態で半導体装置を長時間使用すると、装置内部の熱硬化物である被覆102が酸化劣化してしまい、被覆102の絶縁性が低下する。また、金属キャップ103と支持体104は窒素雰囲気中にて溶接する際、特殊な治具を必要とするので、溶接作業には多くの時間とコストを要する。
一方、トランジスタやIC等に使用されている一般的なエポキシ樹脂を用いて半導体装置をモールドすれば金属キャップは不要になるが、エポキシ樹脂は高温での柔軟性が乏しく、200℃以上になるとガラス化して硬くなってしまう。このため、半導体素子の温度が通電時の高温状態からオフ時の室温状態に戻ると、エポキシ樹脂の内部に多数のクラックが発生し、高電界には耐えることができず、耐電性はよくない。
これに対して、上述の合成高分子化合物は高温でも柔軟性を保持するが、この合成高分子化合物を硬化して半導体装置をモールドした場合、この合成高分子化合物と支持体との線膨張係数の違いにより、温度の上昇と降下を繰り返すとモールドが剥がれてしまうという問題がある。
特開2006−206721号公報 特開2006−283012号公報
そこで、この発明の課題は、高耐熱性と高耐電圧性を達成できると共に半導体素子の被覆部と半導体素子の支持体との密着性を向上できる半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、半導体素子と、
上記半導体素子を外部機器に電気的に接続するための電気接続部と、
上記半導体素子を被覆すると共に上記電気接続部の少なくとも一部を被覆する珪素含有硬化性組成物で作製された被覆部とを備え、
上記珪素含有硬化性組成物は、
下記の(A)成分、(B)成分および(C)成分のうちの少なくとも一つの珪素含有重合体を含有し、かつ、下記の(D)成分および(E)成分および(F)成分を含有し、かつ、上記(C)成分を含有しない場合は上記(A)成分および(B)成分の両方を含有する珪素含有硬化性組成物であり、
上記被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴とする半導体装置。
(A)成分:Si−CH=CH、Si−R−CH=CHおよびSi−R−OCOC(R)=CH [式中、Rは炭素数1〜9のアルキレン基またはフェニレン基であり、Rは水素またはメチル基である]からなる群から選ばれる反応基(A')を一種または二種以上有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体(ただし、さらにSi−H基を有するものは除く)
(B)成分:Si−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体(ただし、さらに上記反応基(A')を有するものは除く)
(C)成分:上記反応基(A')を一種または二種以上有し、さらにSi−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体
(D)成分:白金系触媒である硬化反応触媒
(E)成分:鉄族含有錯体
(F)成分:セラミックス粒子
この発明の半導体装置では、上記半導体素子を覆うと共に電気接続部の少なくとも一部を被覆する被覆部を、珪素含有硬化性組成物で作製した。そして、この珪素含有硬化性組成物は、シロキサン(Si−O−Si結合体)による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒、および鉄族含有錯体を含有する珪素含有硬化性組成物に充填剤としてセラミックス粒子を配合している。これにより、この発明の半導体装置によれば、上記被覆部は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、上記被覆部は上記セラミックスが配合されたことで線膨張係数が小さくなり、例えば銅等の金属で作製されて半導体素子を支持する支持体との線膨張係数の差が小さくなるので、被覆部と支持体との密着性を向上できる。
また、上記セラミックス粒子の粒径は1〜50μmが好ましく、5〜25μmがより好ましい。また、上記被覆部をなす上記珪素含有硬化性組成物に占めるセラミックスの体積充填率は40〜70%であるのが好ましく、50〜60%がより好ましい。これにより、上記珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50〜200ppm/℃、より好ましくは100〜150ppm/℃にすることができる。なお、上記被覆部をなす珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50ppm/℃より小さくすると、半導体素子および支持体との密着性が悪くなり、絶縁材として作用しなくなる。一方、上記被覆部をなす珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を200ppm/℃より大きくすると、半導体装置を保護できる程度の硬度が得られない。
なお、上記(D)成分の白金系触媒は、白金、パラジウム及びロジウムの一種以上の金属を含有し、ヒドロシリル化反応を促進する触媒であり、公知のものを用いることができる。ヒドロシリル化反応用の触媒として用いられる該白金系触媒としては、白金−カルボニルビニルメチル錯体、白金−ジビニルテトラメチルジシロキサン錯体、白金−シクロビニルメチルシロキサン錯体、白金−オクチルアルデヒド錯体等が挙げられるほか、これらの触媒における白金を、同じく白金系金属であるパラジウムまたはロジウムに代えた化合物が挙げられ、これらは一種で用いてもよく又は二種以上を併用してもよい。硬化性の点から、白金を含有するものが好ましく、具体的には、白金−カルボニルビニルメチル錯体が特に好ましい。また、クロロトリストリフェニルホスフィンロジウム(I)等の、上記白金系金属を含有するいわゆるWilkinson触媒も、(D)成分の白金系触媒に含まれる。
また、上記(E)成分の鉄族含有錯体は、鉄、ルテニウムおよびオスミウムのいずれか一種以上を含有する錯体であれば特に限定されないが、その具体例としては、鉄(III)アセチルアセトネート、ヘミン誘導体、鉄(III)ジフェニルプロパンジオネート、鉄(III)アクリレート、鉄(III)メソ−テトラフェニルポルフィリンクロライド、鉄(III)トリフルオロペンタンジオネート、鉄カルボニル錯体、ルテニウムカルボニル錯体等が挙げられる。耐熱性、電気特性、硬化性、力学特性、保存安定性およびハンドリング性の点から、鉄(III)アセチルアセトネートが好ましい。
また、上記(F)成分のセラミックス粒子の例としては、コロイダルシリカ、シリカフィラー、シリカゲル、マイカやモンモリロナイト等の鉱物、酸化アルミニウムや酸化亜鉛、二酸化珪素等の金属酸化物、窒化珪素、窒化アルミニウム、窒化ホウ素、炭化珪素等のセラミックス等が挙げられる。耐熱性の点から、酸化アルミニウムが好ましい。
また、この発明によれば、上記硬化物の線膨張係数が50ppm/℃以上なので、半導体素子および金属製の支持体との密着性が良く、かつ、上記硬化物の線膨張係数が200ppm/℃以下なので、半導体装置を保護できる程度の硬度が得られる。
また、一実施形態の半導体装置では、上記被覆部を第1の被覆部とし、
上記半導体素子を覆うと共に上記第1の被覆部で覆われており、かつ、上記(A)成分、(B)成分および(C)成分のうちの少なくとも一つの珪素含有重合体を含有し、かつ、上記(D)成分および(E)成分を含有し、かつ、上記(C)成分を含有しない場合は上記(A)成分および(B)成分の両方を含有する珪素含有硬化性組成物からなる第2の被覆部を有する。
この実施形態の半導体装置によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第2の被覆部でもって、半導体素子を絶縁できる。
また、一実施形態の半導体装置では、上記半導体素子が、ワイドギヤップ半導体であるSiCで作製されたSiC半導体素子またはワイドギヤップ半導体であるGaNで作製されたGaN半導体素子である。
この実施形態の半導体装置によれば、SiCもしくはGaNワイドギヤップ半導体素子をモールドする第1の被覆部と支持体との密着性を向上できると共に高耐熱性,高耐電圧性を有する半導体装置を実現できる。
また、一実施形態の半導体装置では、上記第1の被覆部の珪素含有硬化性組成物が、硬化性およびハンドリング性の点から、体積充填率が40〜70%のセラミックス粒子を含有することが望ましい。
この発明の半導体装置によれば、シロキサン(Si−O−Si結合体)による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒、および鉄族含有錯体を含有すると共に充填剤として絶縁性のセラミックスを配合している珪素含有硬化性組成物で作製した被覆部で半導体素子を被覆したことで、高い耐熱性と高い耐電圧性を有するモールド型半導体装置を実現できる。
以下、この発明を図示の実施の形態により詳細に説明する。なお、この発明はこれらの実施形態により限定されるものではない。
(第1の実施の形態)
図1は、この発明の半導体装置の第1実施形態の断面図である。この第1実施形態の半導体装置は、耐圧5kVのSiC−GTOサイリスタ装置であり、半導体素子としてSiCのGTO(ゲート・ターン・オフ)サイリスタ素子1を備える。
このGTOサイリスタ素子1のアノード電極2はアルミニウム製のリード線3によりアノード端子5の上端に接続されている。また、サイリスタ素子1のゲート電極6は金製のリード線7によりゲート端子8の上端に接続されている。このリード線3,7と、アノード端子5およびゲート端子8は電気接続部である。
カソード電極10はカソード端子であるパッケージの銅製の支持体11に金シリコンの高温半田を用いて電気的接続を保って取り付けられている。アノード端子5およびゲート端子8はそれぞれの絶縁材12および13で支持体11との間の絶縁を保ちつつ支持体11を貫通して固定されている。
GTOサイリスタ素子1の全面およびリード線3,7とGTOサイリスタ素子1との接続部近傍を覆うように、第2の被覆部である被覆部15となる第1の珪素含有硬化性組成物が塗布されている。この被覆部15として使用される第1の珪素含有硬化性組成物は、次に説明する合成工程1から合成工程5によって合成した。なお、この合成工程1〜5において「部」とは重量部を表す。上記第1の珪素含有硬化性組成物を250℃にて3時間硬化反応させることにより被覆部15が得られる。
さらに、この第1実施形態では、上記被覆部15の全面および支持体11の上面11Aから突き出したアノード端子5およびゲート端子8の全面を覆うように、第1の被覆部16となる第2の珪素含有硬化性組成物が塗布されている。この第1の被覆部16として使用される第2の珪素含有硬化性組成物は上記第1の珪素含有硬化性組成物に絶縁性セラミックスとして粒径20μmのアルミナ微粒子を50%の体積充填率で配合している。この第2の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第1の被覆部16が得られる。また、上記硬化後の第2の珪素含有硬化性組成物の線膨張係数は150ppm/℃である。
〔合成工程1〕 フェニルトリメトキシシランを75部およびメチルトリエトキシシランを25部混合し、さらに0.4%のリン酸水溶液を86部加え、水酸化ナトリウム水溶液でこの反応液を中和した後、60℃にて30分間撹拌した。反応後、900部のトルエンを加えながらエタノールおよび水を留去することで(共沸)、第1の珪素含有重合体前駆体を得た。GPC(ゲル浸透クロマトグラフィー)による分析の結果、得られた第1の珪素含有重合体前駆体の重量平均分子量(Mw)は5000であった。
〔合成工程2〕 90部のジクロロジメチルシランおよび9部のジクロロジフェニルシランを混合し、100部のイオン交換水中に滴下した。この反応液から水層を取り除いた後、なお残存している溶媒(水)を留去しながら250℃にて2時間重合させた。得られた反応液にピリジンを20部加え、これにさらにジクロロジメチルシランを20部加えて30分間撹拌した。その後、得られた溶液を250℃にて加熱しながら減圧して、低分子量成分およびピリジン塩酸塩を除き、第2の珪素含有重合体前駆体を得た。GPCによる分析の結果、この第2の珪素含有重合体前駆体の分子量(Mw)は50000であった。
〔合成工程3〕 トルエンを溶媒として、上記合成工程1で得られた第1の珪素含有重合体前駆体を5部、ピリジンを10部、トリメチルクロロシランを1.5部加えて、室温にて30分間撹拌した。この溶液に、上記合成工程2で得られた第2の珪素含有重合体前駆体を100部加え、さらに撹拌しながら4時間共重合を行い、イオン交換水を加えてこの共重合反応を止めた。水洗によってピリジン塩酸塩等を除き、第3の珪素含有重合体前駆体を得た。GPCによる分析の結果、分子量(Mw)は92000であった。
〔合成工程4〕 トルエンを溶媒として、上記合成工程3で得られた第3の珪素含有重合体前駆体を50部およびピリジンを5部加え、均一に混合した後、この混合物を半分に分割した。上記混合物の一方に、ジメチルビニルクロロシランを5部加え、室温にて30分間、さらに70℃にて30分間撹拌した後、イオン交換水で水洗することでピリジン塩酸塩を除き、珪素含有重合体(A)を得た。得られた珪素含有重合体(A)はSi−CH=CH基を有し、Si−O−Si結合による橋かけ構造を―箇所以上有し、分子量(Mw)は93000であった。また、上記混合物の他方に、ジメチルクロロシランを5部加え、室温にて30分間、さらに70℃にて30分間撹拌した後、イオン交換水で水洗することでピリジン塩酸塩を除き、珪素含有重合体(B)を得た。得られた珪素含有重合体(B)はSi−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量(Mw)は93000であった。
〔合成工程5〕 上記合成工程4で得られた珪素含有重合体(A)を50部と珪素含有重合体(B)を50部とを混合したものに、白金系触媒である硬化反応触媒(D)として白金−カルボニルビニルメチル錯体0.005部、および鉄族含有錯体(E)として鉄(III)アセチルアセトネート0.01部を混合して、上記第1の珪素含有硬化性組成物を得た。
この実施形態によれば、第1の被覆部16となる第2の珪素含有硬化性組成物は上記第1の珪素含有硬化性組成物にセラミックスとしての粒径20μmのアルミナ微粒子を50%の体積充填率で配合している。そして、この第2の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第1の被覆部16とした。上記硬化後の第2の珪素含有硬化性組成物の線膨張係数は150ppm/℃である。この実施形態によれば、上記第1の被覆部16は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、上記第1の被覆部16は上記セラミックスが配合されたことで線膨張係数が小さくなり、銅等の金属で作製されて半導体素子1を支持する支持体11との線膨張係数の差が小さくなるので、第1の被覆部16と支持体11との密着性を向上できる。
なお、上記第1,第2の珪素含有硬化性組成物が含有する上記珪素含有重合体(A),(B)としては、次に示す組成のものを採用できる。
珪素含有重合体(A)成分:Si−CH=CH、Si−R−CH=CHおよびSi−R−OCOC(R)=CH [式中、Rは炭素数1〜9のアルキレン基またはフェニレン基であり、Rは水素またはメチル基である]からなる群から選ばれる反応基(A')を一種または二種以上有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体(ただし、さらにSi−H基を有するものは除く)。
珪素含有重合体(B)成分:Si−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体(ただし、さらに上記反応基(A')を有するものは除く)。
また、上記実施形態では、上記第1,第2の珪素含有硬化性組成物が上記 (A)成分と(B)成分を含有したが、上記(A)成分と(B)成分に加えて次に示す(C)成分を含有してもよい。
(C)成分:上記反応基(A')を一種または二種以上有し、さらにSi−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体
また、上記(A)成分,(B)成分,(C)成分のうちの上記(A)成分と上記(C)成分とを含有してもよい。また、上記(A)成分,(B)成分,(C)成分のうちの上記(B)成分と上記(C)成分を含有してもよい。また、上記(A)成分,(B)成分,(C)成分のうちの(C)成分のみを含有してもよい。ただし、上記(C)成分を含有しない場合は、上記(A)成分と(B)成分の両方を含有する必要がある。
また、上記第1の被覆部16をなす第2の珪素含有硬化性組成物が含有するセラミックス粒子の粒径は1〜50μmが好ましく、5〜25μmがより好ましい。また、上記第2の珪素含有硬化性組成物に占めるセラミックス粒子の体積充填率は40〜70%であるのが好ましく、50〜60%がより好ましい。これにより、上記第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50〜200ppm/℃、より好ましくは100〜150ppm/℃にすることができる。なお、上記第1の被覆部16をなす第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50ppm/℃より小さくすると、半導体素子であるGTOサイリスタ素子1および金属である支持体11との密着性が悪くなり、絶縁材として作用しなくなる。一方、上記第1の被覆部16をなす第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を200ppm/℃より大きくすると、半導体装置を保護できる程度の硬度が得られない。
また、上記第1の被覆部16をなす第2の珪素含有硬化性組成物は絶縁性セラミックス微粒子を含有することで、上記第2の珪素含有硬化性組成物のガスバリア性が向上する。すなわち、上記第2の珪素含有硬化性組成物は酸化劣化しにくくなる。
(第2の実施の形態)
次に、この発明の半導体装置の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態における第2の被覆部15および第1の被覆部16を形成する珪素含有硬化性組成物の組成が、前述の第1実施形態と異なる。よって、この第2実施形態では、前述の第1実施形態と異なる点を説明する。
この第2実施形態では、第2の被覆部15を前述の第1の珪素含有硬化性組成物に替えて第3の珪素含有硬化性組成物で形成した。この第3の有硬化性祖成物は次に説明する合成工程6によって合成した。なお、この合成工程6において「部」とは重量部を表す。上記第3の珪素含有硬化性組成物を250℃にて3時間硬化反応させることにより被覆部15が得られる。
さらに、この第2実施形態では、被覆部15の全面および支持体11の上面11Aから突き出しているアノード端子5およびゲート端子8の全面を覆うように、第1の被覆部16となる第4の珪素含有硬化性組成物を塗布する。この第1の被覆部16として使用される第4の珪素含有硬化性組成物は上記第3の珪素含有硬化性組成物にセラミックス粒子として粒径20μmのアルミナ微粒子を40%の体積充填率で配合している。この第4の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第1の被覆部16が得られる。また、上記第4の珪素含有硬化性組成物の線膨張係数は180ppm/℃である。
〔合成工程6〕 前述の第1実施形態で述べた合成工程4で得られた珪素含有重合体(A)を50部と珪素含有重合体(B)を50部とを混合したものに、硬化反応触媒(D)として白金−カルボニルビニルメチル錯体0.01部、および鉄族含有錯体(E)として鉄(III)アセチルアセトネート0.01部を混合して、上記第3の珪素含有硬化性組成物を得た。
(第1の比較例)
次に、この発明の第1比較例を説明する。この第1比較例は、上述の第1実施形態における上記第1の被覆部16を上記第2の珪素含有硬化性組成物に替えて第5の珪素含有硬化性組成物で形成した点だけが、上述の第1実施形態と異なる。よって、この第1比較例では、上述の第1実施形態と異なる点を説明する。
この第1比較例の第1の被覆部16を構成する上記第5の珪素含有硬化性組成物は、上記第1の珪素含有硬化性組成物にセラミックスとして粒径20μmのアルミナ微粒子を20%の体積充填率で配合している。この第5の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより上記第1の被覆部16が得られる。また、上記第5の珪素含有硬化性組成物の線膨張係数は300ppm/℃である。
(第2の比較例)
次に、図2の断面図を参照して、この発明の第2の比較例を説明する。図2に示すように、この第2比較例は、上述の第1実施形態の被覆部15,16に替えて被覆部21を備えた点が、上述の第1実施形態と異なる。
すなわち、この第2比較例では、GTOサイリスタ素子1の全面および支持体11の上面11Aから突き出しているアノード端子5およびゲート端子8を覆うように、上述の第1実施形態における被覆部15をなす第1の珪素含有硬化性組成物を塗布した。この第1の珪素含有硬化性組成物を250ccにて3時間硬化反応させることにより被覆部21が得られる。この第1の珪素含有硬化性組成物の線膨張係数は400ppm/℃である。
(耐熱性試験)
次に、上述した第1,第2実施形態および第1,第2比較例による半導体装置について耐熱性試験を実施した。また、第2比較例の被覆部21に替えて市販品のエポキシ樹脂から得た硬化物を被覆部とした第3比較例とし、この第3比較例についても耐熱性試験を行なった。この耐熱性試験は、それぞれの半導体装置を空気中にて「200℃に昇温し、20分間放置した後、0℃まで降温し、20分間放置」を1サイクルとして、100サイクルの熱サイクル試験を行い、被覆部,第1の被覆部の剥がれを観察することにより行った。
この耐熱性試験の結果を図4に示す。図4に示すように、この発明の半導体装置である第1,第2実施形態では、上記100サイクル後の第1,第2の被覆部の剥がれが無いのに対して、第1,第2比較例および第3比較例では、上記100サイクル後の被覆部の剥がれが発生した。特に、第3比較例では、被覆部にクラックが発生した。したがって、線膨張係数が200ppm/℃よりも小さな第2,第3珪素含有硬化性組成物で第1の被覆部16を作製した第1,第2実施形態によれば、線膨張係数が200ppm/℃よりも大きな被覆部(300ppm/℃),被覆部(400ppm/℃)を備えた第1,第2の比較例に比べて、耐熱性が高いことが分かった。
尚、上記第1,第2実施形態では、半導体素子としてSiCによるGTOサイリスタ素子を備えたが、SiCで作製された他の半導体素子を備えてもよく、GaNもしくは他のワイドギャップ半導体で作製された半導体素子を備えてもよく、ワイドギャップ半導体以外の半導体で作製された半導体素子を備えてもよい。
この発明は、高耐電圧かつ高耐熱のワイドギャップ半導体装置に利用可能であり、一例として耐熱性が高い高耐電圧パワー半導体装置として有用である。
この発明の半導体装置の第1実施形態であるSiC−GTOサイリスタ装置を示す断面図である。 この発明の半導体装置の第2比較例であるSiC−GTOサイリスタ装置を示す断面図である。 従来のSiCダイオード装置の断面図である。 上記第1,第2実施形態と第1,第2,第3比較例における耐熱性試験の結果を示す図である。
符号の説明
1 GTOサイリスタ装置
2 アノード電極
3、7 リード線
5 アノード端子
6 ゲート電極
8 ゲート端子
10 カソード電極
11 支持体
12,13 絶縁材
15 第2の被覆部
16 第1の被覆部

Claims (3)

  1. 半導体素子と、
    上記半導体素子を外部機器に電気的に接続するための電気接続部と、
    上記半導体素子を被覆すると共に上記電気接続部の少なくとも一部を被覆する珪素含有硬化性組成物で作製された被覆部とを備え、
    上記珪素含有硬化性組成物は、
    下記の(A)成分、(B)成分および(C)成分のうちの少なくとも一つの珪素含有重合体を含有し、かつ、下記の(D)成分および(E)成分および(F)成分を含有し、かつ、上記(C)成分を含有しない場合は上記(A)成分および(B)成分の両方を含有する珪素含有硬化性組成物であり、
    上記被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴とする半導体装置。
    (A)成分:Si−CH=CH、Si−R−CH=CHおよびSi−R−OCOC(R)=CH [式中、Rは炭素数1〜9のアルキレン基またはフェニレン基であり、Rは水素またはメチル基である]からなる群から選ばれる反応基(A')を一種または二種以上有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体(ただし、さらにSi−H基を有するものは除く)
    (B)成分:Si−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体(ただし、さらに上記反応基(A')を有するものは除く)
    (C)成分:上記反応基(A')を一種または二種以上有し、さらにSi−H基を有し、Si−O−Si結合による橋かけ構造を一箇所以上有し、分子量が100〜100万である珪素含有重合体
    (D)成分:白金系触媒である硬化反応触媒
    (E)成分:鉄族含有錯体
    (F)成分:セラミックス粒子
  2. 請求項1に記載の半導体装置において、
    上記被覆部を第1の被覆部とし、
    上記半導体素子を覆うと共に上記第1の被覆部で覆われており、かつ、上記(A)成分、(B)成分および(C)成分のうちの少なくとも一つの珪素含有重合体を含有し、かつ、上記(D)成分および(E)成分を含有し、かつ、上記(C)成分を含有しない場合は上記(A)成分および(B)成分の両方を含有する珪素含有硬化性組成物からなる第2の被覆部を有することを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    上記半導体素子が、ワイドギヤップ半導体であるSiCで作製されたSiC半導体素子またはワイドギヤップ半導体であるGaNで作製されたGaN半導体素子であることを特徴とする半導体装置。
JP2008054630A 2008-03-05 2008-03-05 半導体装置 Expired - Fee Related JP5083822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008054630A JP5083822B2 (ja) 2008-03-05 2008-03-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054630A JP5083822B2 (ja) 2008-03-05 2008-03-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2009212342A true JP2009212342A (ja) 2009-09-17
JP5083822B2 JP5083822B2 (ja) 2012-11-28

Family

ID=41185195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054630A Expired - Fee Related JP5083822B2 (ja) 2008-03-05 2008-03-05 半導体装置

Country Status (1)

Country Link
JP (1) JP5083822B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011063688A (ja) * 2009-09-16 2011-03-31 Kansai Electric Power Co Inc:The 半導体装置
JP2011222869A (ja) * 2010-04-13 2011-11-04 Kansai Electric Power Co Inc:The 半導体装置
WO2014097798A1 (ja) * 2012-12-18 2014-06-26 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073950A (ja) * 2004-09-06 2006-03-16 Kansai Electric Power Co Inc:The 高耐熱半導体装置
JP2006283012A (ja) * 2005-03-08 2006-10-19 Adeka Corp ケイ素含有硬化性組成物、及びこれを熱硬化させた硬化物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073950A (ja) * 2004-09-06 2006-03-16 Kansai Electric Power Co Inc:The 高耐熱半導体装置
JP2006283012A (ja) * 2005-03-08 2006-10-19 Adeka Corp ケイ素含有硬化性組成物、及びこれを熱硬化させた硬化物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011063688A (ja) * 2009-09-16 2011-03-31 Kansai Electric Power Co Inc:The 半導体装置
JP2011222869A (ja) * 2010-04-13 2011-11-04 Kansai Electric Power Co Inc:The 半導体装置
WO2014097798A1 (ja) * 2012-12-18 2014-06-26 富士電機株式会社 半導体装置
CN104620373A (zh) * 2012-12-18 2015-05-13 富士电机株式会社 半导体装置
US9355930B2 (en) 2012-12-18 2016-05-31 Fuji Electric Co., Ltd. Semiconductor device
JPWO2014097798A1 (ja) * 2012-12-18 2017-01-12 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5083822B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
KR100868120B1 (ko) 반도체 장치
EP1858983B1 (en) Curable silicone composition and electronic device produced therefrom
JP2018119167A (ja) 硬化性シリコーン組成物
JP5393373B2 (ja) 半導体装置
EP2599836B1 (en) Curable composition for semiconductor encapsulation
KR102660031B1 (ko) 열전도성 조성물 및 그 제조 방법
KR20170117323A (ko) 열전도성 함불소 접착제 조성물 및 전기·전자 부품
JP5083822B2 (ja) 半導体装置
WO2021132345A1 (ja) 硬化性オルガノポリシロキサン組成物及びその硬化物、保護剤又は接着剤、並びに電気・電子機器
JPWO2020026760A1 (ja) シリコーンゲル組成物及びその硬化物並びにパワーモジュール
JP2021109971A (ja) 高温絶縁用途のシリコーン複合材
CN107230642B (zh) 半导体装置
JP2022545162A (ja) 硬化性オルガノポリシロキサン組成物、硬化物、及び電気/電子機器
CN106147238B (zh) 密封材料用有机硅树脂组合物及使用该组合物的功率半导体模块
JP2011222869A (ja) 半導体装置
JP2017183695A (ja) 半導体装置
JP5648290B2 (ja) 電子装置およびその製造方法
CN116004014A (zh) 导热性硅酮组合物
JP2005113004A (ja) 半導体装置
JP2017210520A (ja) 硬化性組成物
JP2014229817A (ja) 半導体装置
JP7476595B2 (ja) 半導体装置
JP2019133851A (ja) 絶縁材組成物
JP3822321B2 (ja) 半導体装置
JP2022148684A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees