JP2009206250A - 配線基板および実装構造体 - Google Patents
配線基板および実装構造体 Download PDFInfo
- Publication number
- JP2009206250A JP2009206250A JP2008045933A JP2008045933A JP2009206250A JP 2009206250 A JP2009206250 A JP 2009206250A JP 2008045933 A JP2008045933 A JP 2008045933A JP 2008045933 A JP2008045933 A JP 2008045933A JP 2009206250 A JP2009206250 A JP 2009206250A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- hole
- wiring board
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】上記の課題を解決するため、本発明の配線基板2は、基体5と、基体5上に形成された導電層6と、導電層6を被覆する絶縁層7とを備え、導電層6の端部6ax周辺に位置する基体5の一部が隆起しているとともに、隆起した隆起部9aの頂点9bが導電層6の下面高さ位置と導電層6の上面高さ位置との間に位置しており、隆起部9aと導電層6の端部6axとの間に隙間Gが形成されているとともに、絶縁層7の一部が隆起部9aと導電層6の端部axとの間の隙間Gに充填されていることを特徴とする。
【選択図】図2
Description
2 配線基板
3 バンプ
4 半導体素子
5 基体
6 導電層
6a グランド層
6b スルーホール導体
7 絶縁層
7a フィルム層
7b 接着層
8 繊維層
8a 凸部
8b 単繊維
9 樹脂層
9a 隆起部
9d 樹脂
10 信号線路
11 ビア導体
12 フィラー
13 絶縁体
14 非金属無機フィラー
15 繊維シート
16 基板
17 板体
S スルーホール
G 隙間
Claims (3)
- 基体と、該基体上に形成された導電層と、該導電層を被覆する絶縁層とを備えた配線基板において、
前記導電層の端部周辺に位置する前記基体の一部が隆起しているとともに、隆起した隆起部の頂点が前記導電層の下面高さ位置と前記導電層の上面高さ位置との間に位置しており、
前記隆起部と前記導電層の端部との間に隙間が形成されているとともに、前記絶縁層の一部が前記隆起部と前記導電層の端部との間の隙間に充填されていることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記基体が、穴部を有するとともに、該穴部の内壁面に突出する凸部を有し、
前記導電層が、前記穴部の内壁面から前記基体上にかけて形成されていることを特徴とする配線基板。 - 請求項1または請求項2に記載の配線基板と、
前記配線基板に実装され、前記導電層と電気的に接続されている半導体素子と、
を備えた実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008045933A JP4954120B2 (ja) | 2008-02-27 | 2008-02-27 | 配線基板および実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008045933A JP4954120B2 (ja) | 2008-02-27 | 2008-02-27 | 配線基板および実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206250A true JP2009206250A (ja) | 2009-09-10 |
JP4954120B2 JP4954120B2 (ja) | 2012-06-13 |
Family
ID=41148243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008045933A Expired - Fee Related JP4954120B2 (ja) | 2008-02-27 | 2008-02-27 | 配線基板および実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4954120B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120058412A (ko) * | 2010-11-29 | 2012-06-07 | 쿄세라 코포레이션 | 배선 기판 및 그 실장 구조체 |
JP2013073967A (ja) * | 2011-09-26 | 2013-04-22 | Kyocer Slc Technologies Corp | 配線基板およびその実装構造体 |
WO2015041245A1 (ja) * | 2013-09-18 | 2015-03-26 | 日立化成株式会社 | 配線基板 |
JP2018530148A (ja) * | 2015-09-17 | 2018-10-11 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 素子用の支持体、素子、および、支持体または素子の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102751A (ja) * | 1999-09-29 | 2001-04-13 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JP2002232102A (ja) * | 2001-01-31 | 2002-08-16 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003209026A (ja) * | 2002-01-11 | 2003-07-25 | Kyocera Corp | 積層型電子部品の製法 |
-
2008
- 2008-02-27 JP JP2008045933A patent/JP4954120B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102751A (ja) * | 1999-09-29 | 2001-04-13 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JP2002232102A (ja) * | 2001-01-31 | 2002-08-16 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2003209026A (ja) * | 2002-01-11 | 2003-07-25 | Kyocera Corp | 積層型電子部品の製法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120058412A (ko) * | 2010-11-29 | 2012-06-07 | 쿄세라 코포레이션 | 배선 기판 및 그 실장 구조체 |
JP2012134456A (ja) * | 2010-11-29 | 2012-07-12 | Kyocera Corp | 配線基板およびその実装構造体 |
KR101692799B1 (ko) * | 2010-11-29 | 2017-01-05 | 쿄세라 코포레이션 | 배선 기판 및 그 실장 구조체 |
JP2013073967A (ja) * | 2011-09-26 | 2013-04-22 | Kyocer Slc Technologies Corp | 配線基板およびその実装構造体 |
WO2015041245A1 (ja) * | 2013-09-18 | 2015-03-26 | 日立化成株式会社 | 配線基板 |
JP2015084415A (ja) * | 2013-09-18 | 2015-04-30 | 日立化成株式会社 | 配線基板 |
JP2018530148A (ja) * | 2015-09-17 | 2018-10-11 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 素子用の支持体、素子、および、支持体または素子の製造方法 |
US10879426B2 (en) | 2015-09-17 | 2020-12-29 | Osram Oled Gmbh | Carrier for a component, component and method for producing a carrier or a component |
Also Published As
Publication number | Publication date |
---|---|
JP4954120B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
JP4279893B2 (ja) | 回路部品内蔵モジュールの製造方法 | |
JP4291279B2 (ja) | 可撓性多層回路基板 | |
JP5013973B2 (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
JP5153417B2 (ja) | 部品内蔵基板および実装構造体 | |
US9554462B2 (en) | Printed wiring board | |
US8284557B2 (en) | Circuit board, mounting structure, and method for manufacturing circuit board | |
JPWO2014084050A1 (ja) | 配線基板およびその実装構造体 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP4954120B2 (ja) | 配線基板および実装構造体 | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
JP2007305617A (ja) | 多層配線基板 | |
JP2009054689A (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP6105316B2 (ja) | 電子装置 | |
JP4939519B2 (ja) | 多層回路基板の製造方法 | |
JP2010062199A (ja) | 回路基板 | |
JP5019995B2 (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5127431B2 (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP2010034260A (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP4994257B2 (ja) | 配線基板及び実装構造体 | |
JP4912234B2 (ja) | 複合基板、配線基板および実装構造体 | |
JP2008300382A (ja) | 配線基板の製造方法 | |
KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
JP2022179156A (ja) | 配線基板及び配線基板の製造方法 | |
JP2023014202A (ja) | 配線体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |