以下、本発明の実施の形態について、図面を参照して説明する。はじめに、工作機械1のハードウェア構成について、図1を参照して説明する。本実施の形態における工作機械1は、接続される多数の被制御機器に対する電圧印加を切り換えることにより、駆動制御を行うことが可能な機械である。図1は、工作機械1のハードウェア構成、及び、工作機械1に接続される被制御機器の一例を示すブロック図である。なお本実施の形態においては、後述のように、被制御機器として、合計4つのリレー(第一リレー51、第二リレー52、第三リレー53、第四リレー54、以下総称して「リレー65」という。)と、合計2つのリミットスイッチ(第一スイッチ55、第二スイッチ56、以下総称して「スイッチ66」という。)とが工作機械1に接続されている(以下、接続されるリレー65及びスイッチ66を、総称して「被制御機器67」という。)。そして、工作機械1がこれらの被制御機器67に印加する電圧を切り換えることにより、被制御機器67の動作を制御する場合を想定している。なお、本発明の工作機械1に接続される被制御機器67の種類及び数量については、本実施の形態に限定されるものではない。
図1に示すように、工作機械1は、機械自体を操作するためのスイッチやボタン等を含む操作盤61と、工作機械1の動作状態や異常発生時の原因となった場所を作業者に通知するための表示機62とを備えている。また、工作機械1はその筺体フレーム3のアース部4において大地に接続されており(以下、筺体フレーム3の電位を「フレームグランド」「FG」という。)、筺体フレーム3には制御基板2が内蔵されている。そして、制御基板2のシグナルグランド(以下「SG」という。)とCPU10とが接続されている。制御基板2は、工作機械1全体の制御を司るCPU10を備えており、既述の操作盤61と表示機62とが夫々接続されている。そして、作業者により操作盤61が操作された場合に生ずる電気信号をCPU10が受信することにより、操作内容を把握することが可能な状態となっている。また、CPU10から表示機62に対して制御信号を送信することにより、表示機62に表示される画像を制御できるようになっている。
また、制御基板2は、CPU10が動作するために必要なプログラムを記憶した不揮発性の記憶素子であるROM11と、CPU10の演算処理時に必要なデータを一時的に記憶するための揮発性の記憶素子であるRAM12とを備えている。そして、ROM11及びRAM12は、バスを介してCPU10に接続されている。また、制御基板2は、接続される被制御機器67(リレー65及びスイッチ66)に対して電圧を印加するための電源15を備えており、電源15による電圧印加により、リレー65の接点の導通(以下、単に「ON」という。)/非導通(以下、単に「OFF」という。)を制御したり、スイッチ66のバイアス電圧を印加したりすることが可能となっている。
また、電源15と被制御機器67との間の電路には、電磁開閉器16と第一FET21〜第六FET26(以下総称して「FET68」という。)とがそれぞれ挿入されている。これらのうち電磁開閉器16は、CPU10から接点の開放/閉鎖を制御できるようにCPU10に接続されている。電磁開閉器16は、過電流の通流をCPU10が検出した場合に接点が開放され、工作機械1及び被制御機器67の故障と事故発生を防止できるように、電源15とFET68との間の電路に直列に挿入されている。
また、FET68は、電源15から被制御機器67に対する導通状態をCPU10の制御により切り換えるために、電磁開閉器16と被制御機器67との間の電路に直列に挿入されている。そして、FET68のソース信号が被制御機器67に接続され、ドレイン信号が電磁開閉器16に接続され、ゲート信号がCPU10の出力ポートに接続されている。従って、CPU10の出力ポートの電圧レベルを制御することにより、FET68のドレイン〜ソース間の導通(以下、単に「ON」という。)/非導通(以下、単に「OFF」という。)を切り換えることが可能な状態となっている。
また、FET68には、リレー65(第一リレー51〜第四リレー54)と、スイッチ66(第一スイッチ、第二スイッチ)とが接続される。これらのうち、第一FET21のソース信号と第一リレー51のコイルとが接続線31により接続され、第二FET22のソース信号と第二リレー52のコイルとが接続線32により接続され、第三FET23のソース信号と第三リレー53のコイルとが接続線33により接続され、第四FET24のソース信号と第四リレー54のコイルとが接続線34により接続されている。そして、それぞれのコイルにおけるFETと接続しない側は、電源15の基準電位であるSGに接続されている。このことによりCPU10は、第一FET21〜第四FET24のドレイン〜ソース間のON/OFFを切り換えることによりコイルへの電流を制御し、リレー65のON/OFFを切り換えることが可能となっている。
また、第五FET25のソース信号と第一スイッチ55の一方の接点55aとが接続線35により接続され、第一スイッチ55の他方の接点55bと制御基板2に設けられているバッファ27の入力ポートとが接続線37により接続されている。また、第六FET26のソース信号と第二スイッチ56の一方の接点56aとが接続線36により接続され、第二スイッチ56の他方の接点56bと制御基板2に設けられているバッファ28の入力ポートとが接続線38により接続されている。さらに当該バッファ27、28の出力ポートがCPU10の入力ポートに接続されている。このことによりCPU10は、第五FET25又は第六FET26のドレイン〜ソース間のON/OFFを切り換えることによりスイッチ55,56のバイアス電圧を印加することができ、さらにバッファ26、27からの入力信号からスイッチ55,56の接点の導通(以下、単に「ON」という。)/非導通(以下、単に「OFF」という。)の判断を行うことが可能となっている。
また、制御基板2には、短絡検出回路13と地絡検出回路14とが設けられている。短絡検出回路13は、電源15とSGとがショートする状態(「短絡」という。)が発生したことを検出するための回路である(詳細は、図2(後述)にて詳説する。)。また、地絡検出回路14は、電源15とFGとがショートする状態(「地絡」という。)が発生したことを検出するための回路である(詳細は、図3(後述)にて詳説する。)。そして、短絡検出回路13及び地絡検出回路14はCPU10と接続されており、短絡及び地絡が発生したことを検出した場合に、電気信号によりCPU10に通知することが可能な状態となっている。このことにより、CPU10は、短絡及び地絡が発生した場合に電磁開閉器16を制御して接点を開放させるように制御し、電源15からの電路を開き、短絡及び地絡により生じる過電流の通電を遮断させて故障の発生を防止することが可能となっている。
なお、本実施の形態においては、短絡及び地絡の発生要因として、制御基板2上の配線とSG、FGとのショート、工作機械1と被制御機器67とを接続する接続線31〜38が筺体フレーム3と蓋部(図示外)との間に挟まれることにより発生する、接続線31〜38とFGとのショート、及び、被制御機器67の内部配線とSG、FGとのショート等を想定しているが、詳細は後述にて詳説する。
次に、図2及び図3を参照し、短絡検出回路13及び地絡検出回路14の回路構成の概略について説明する。図2は、短絡検出回路13の回路構成の概略図であり、図3は、地絡検出回路14の回路構成の概略図である。
はじめに、図2を参照し、短絡検出回路13の回路構成の概略について説明する。図2に示すように、短絡検出回路13は、+側の入力ポートと−側の入力ポートとの電位差を検出して短絡が発生したことをCPU10に通知するためのOPアンプ73と、電源15と、電源15の電圧を分圧する抵抗71及び72と、抵抗71及び72により分圧された電圧を判断するための基準電源74とから構成される。
これらのうち、電源15は、抵抗71の一端側に接続され、抵抗71の他端側は抵抗72の一端側に接続され、抵抗72の他端側はSGに接続される。また、OPアンプ73の−側の入力ポートは抵抗71と抵抗72との接続部76に接続され、OPアンプ73の+側の入力ポートは基準電源74の+側に接続され、基準電源74の−側はSGに接続される。そして、OPアンプ73の出力ポートはCPU10(図1参照)の入力ポートに接続される。また、基準電源74の電圧は、上記の回路構成において抵抗71と抵抗72との接続部76に発生する電圧以下となるようにあらかじめ設定されている。
図2に示す短絡検出回路13において、電源15とSGとがショートしていない通常状態では、OPアンプ73の−側の入力ポートの電圧の方が+側の入力ポートの電圧よりも高電圧となる。従って、OPアンプ73の出力ポートから出力される電圧は0V(以下「Lowレベル」という。)となる。一方、電源15とSGとがショートする短絡が発生した状態では、OPアンプ73の−側の入力ポートの電圧は0Vとなるが、+側の入力ポートの電圧は基準電源74の電圧となるため、OPアンプ73の出力ポートからは、所定の+極性の電圧レベル(以下「Hiレベル」という。)が出力される。そして、OPアンプ73から出力される電圧がCPU10により検出される。
以上説明したように、短絡検出回路13は短絡発生時に出力電圧を変位させることが可能な構成となっている。そして、CPU10により短絡検出回路13からの信号が常時監視され、Lowレベルとなっている状態では短絡が発生していない状態であると判断され、Hiレベルとなった場合に短絡が発生したと判断される。
次に、図3を参照し、地絡検出回路14の回路構成の概略について説明する。図3に示すように、地絡検出回路14は、電流の通流を検出して地絡が発生したことをCPU10に通知するためのフォトカプラ85と、フォトカプラの出力信号をプルアップするための電源15と抵抗86と、FGとSGとの間に直列に接続された抵抗81及び82とから構成される。
これらのうち、抵抗81の一端側はFGに接続され、抵抗81の他端側は抵抗82の一端側に接続され、抵抗82の他端側はSGに接続される。また、フォトカプラ85を構成するダイオードのアノードポートは抵抗81と抵抗82との接続部87に接続され、フォトカプラ85を構成するダイオードのカソードポートはSGに接続される。また、電源15と抵抗86の一端側とが接続され、抵抗86の他端側とフォトカプラ85を構成するトランジスタのコレクタポートとが接続され、CPU10(図1参照)の入力ポートに接続される。そして、フォトカプラ85を構成するトランジスタのエミッタポートはSGに接続されている。
図3に示す地絡検出回路14において、電源15とFGとがショートしていない通常状態では、抵抗81、抵抗82を介して一点のみでFGとSGとが接続されており、双方間の電位差は発生しない。従って、抵抗82に電流は流れないため、フォトカプラ85を構成するダイオードのアノードポートとカソードポートとの間には電圧は発生せず、フォトカプラ85を構成するトランジスタのコレクタポートはハイインピーダンス状態となる。当該コレクタポートは電源15にてプルアップされているために、コレクタポートは所定の+極性の電圧レベル(以下「Hiレベル」という。)となる。一方、電源15とFGとがショートする地絡が発生した状態では、FGとSGとの間に電位差が発生し、抵抗82に電流が通流する。このことによって、フォトカプラ85を構成するダイオードのアノードポートとカソードポートとの間に電位差が発生し、トランジスタのコレクタポートとエミッタポートとが導通し、コレクタポートは0V(以下「Lowレベル」という。)となる。そして、コレクタポートの電圧がCPU10により検出される。
以上説明したように、地絡検出回路14は、地絡発生時にフォトカプラ85を構成するトランジスタのコレクタポートの電圧を変位させることが可能な構成となっている。そして、CPU10により地絡検出回路14からの信号が常時監視され、Hiレベルとなっている状態では地絡が発生していない状態であると判断され、Lowレベルとなった場合に地絡が発生したと判断される。
次いで制御基板2が備えるRAM12の記憶エリアの概要について、図4及び図5を参照して説明する。図4は、RAM12の記憶エリアの概要を示す模式図であり、図5は、RAM12の履歴情報記憶エリア302の概要を示した模式図である。なお、制御基板2が備えるROM11の記憶エリアについては省略する。
はじめに、図4を参照しRAM12の記憶エリアの概要について説明する。RAM12には、制御内容情報記憶エリア301、履歴情報記憶エリア302、接続被制御機器情報記憶エリア303、及びその他の記憶エリアが設けられている。
これらのうち、制御内容情報記憶エリア301には、作業者により操作盤61(図1参照)を介して操作する被制御機器67(図1参照)の制御内容(制御対象とする被制御機器の番号、ON/OFF等)が入力された場合に、この入力情報が制御内容情報として記憶される。あるいは、図示しない外部記憶装置に記憶された加工プログラムに基づいてCPU10が工作機械1を制御する過程において被制御機器67(図1参照)を制御する場合、前述した制御内容を制御内容情報として制御内容情報記憶エリア301に記憶する。また、実際に被制御機器67の制御を行う場合において、記憶された制御内容情報に基づいて、接続される被制御機器67に対する電圧の印加を制御することにより、これらの被制御機器67を駆動させている。
また、履歴情報記憶エリア302には、電圧印加のON/OFFを切り換える制御を行ったFET68(図1参照)の種別とON/OFFの情報、及び、制御を行った時間の情報が履歴情報として記憶される。そして、記憶された履歴情報を参照することによって、短絡及び地絡発生後の復旧処理(図7、図8参照)が行われる(詳細は後述する。)。
また、接続被制御機器情報記憶エリア303には、工作機械1(図1参照)に接続される被制御機器67の種別が、接続されるFET68(図1参照)毎に対応付けられて記憶される。例えば、図1に示す被制御機器67の構成では、第一FET21に第一リレー51が接続されており、第二FET22に第二リレー52が接続されており、第三FET23に第三リレー53が接続されており、第四FET24に第四リレー54が接続されている情報が、接続被制御機器情報記憶エリア303に夫々記憶される。また、第五FET25に第一スイッチ55が接続され、第六FET26に第二スイッチ56が接続されている情報が、接続被制御機器情報記憶エリア303に夫々記憶される。そして、制御内容情報記憶エリア301に記憶されている情報に基づいて被制御機器67(図1参照)の電圧印加を制御する場合に、制御対象とする被制御機器67に接続されているFET68を特定している(図6参照、後述)また、短絡及び地絡が発生した場合に、FET68のソース信号に接続されている被制御機器67を特定している(図7、図8参照、後述)。
次いで、図5を参照して、RAM12の履歴情報記憶エリア302の概要について説明する。図5に示すように、履歴情報記憶エリア302には、第一FET21〜第六FET26の夫々のドレイン信号〜ソース信号間のON/OFFの切り換えの履歴情報が、時間情報とともに記憶されている。そして、新たに履歴情報が記憶される場合は、図5に示す「履歴順」の番号が「1」〜「5」の履歴情報が、それぞれ一列ずつ下段に繰り下げられて「2」〜「6」に移動され、「1」の段に第一FET21〜第六FET26の夫々のドレイン信号〜ソース信号間のON/OFFの切り換えの情報が、時間情報とともに記憶される。
例えば、図5に示す例においては、「20時50分5秒09」のタイミングで、第一FET21が「ON」し、第二FET22が「OFF」し、第三FET23が「ON」し、第四FET24が「ON」し、第五FET25が「ON」し、第六FET26が「OFF」したことを示している。また、「20時48分45秒50」のタイミングで、第一FET21が「OFF」し、第二FET22が「OFF」し、第三FET23が「OFF」し、第四FET24が「OFF」し、第五FET25が「ON」し、第六FET26が「OFF」したことを示している。また、「20時46分30秒23」のタイミングで、第一FET21が「ON」し、第二FET22が「OFF」し、第三FET23が「OFF」し、第四FET24が「ON」し、第五FET25が「ON」し、第六FET26が「ON」したことを示している。また、「20時46分30秒01」のタイミングで、第一FET21が「OFF」し、第二FET22が「ON」し、第三FET23が「ON」し、第四FET24が「OFF」し、第五FET25が「OFF」し、第六FET26が「OFF」したことを示している。また、「20時30分10秒56」のタイミングで、第一FET21が「ON」し、第二FET22が「OFF」し、第三FET23が「ON」し、第四FET24が「OFF」し、第五FET25が「OFF」し、第六FET26が「ON」したことを示している。
次に、図6〜図8を参照して、短絡又は地絡発生時において工作機械1のCPU10(図1参照)により実行される処理のフローチャートについて説明する。図6は、被制御機器67(図1参照)の制御処理、及び、短絡及び地絡の発生時に実行される復旧処理のメインフローチャートである。また、図7は、短絡及び地絡の発生時に実行される復旧処理のサブルーティンフローチャートである。また、図8は、短絡及び地絡の発生要因がスイッチ66(図1参照)及びその周辺にある場合に実行される、短絡地絡発生部位を特定する処理のサブルーティンフローチャートである。尚、CPU10は、マルチタスク処理を行うことができるものであり、CPU10は、図6に示す処理とは別に、前述した加工プログラムに基づいて工作機械1を制御する処理を行うことができる。図6の処理は、所定の時間毎に実行される。
はじめに、工作機械1の制御基板2が備えるCPU10(図1参照)により実行される、被制御機器67(図1参照)の制御処理、及び、短絡及び地絡の発生時に実行される復旧処理のメインフローチャートについて、図6を参照して説明する。CPU10は、RAM12の制御内容情報記憶エリア301(図5参照)に記憶された制御内容情報に基づいて、接続される被制御機器67に対する電圧の印加を制御し、被制御機器67を駆動させている。
図6に示すように、はじめに、RAM12の制御内容情報記憶エリア301(図5参照)に記憶されている制御内容情報が読み出され、読み出された内容に基づいて、電圧印加を切り換える被制御機器67(図1参照)が第一リレー51〜第四リレー54、第一スイッチ55、及び第二スイッチ56(図1参照)のいずれであるかが特定される。また同時に、RAM12の接続被制御機器情報記憶エリア303(図5参照)に記憶されている接続被制御機器情報を参照して、特定した被制御機器67が接続されているFET68(図1参照)が、第一FET21〜第六FET26(図1参照)のいずれであるかが特定される(S10)。
次いで、特定した制御対象の被制御機器67(第一リレー51〜第四リレー54、第一スイッチ55、第二スイッチ56のうちのいずれか)(図1参照)に対する制御が、電圧を印加する制御(以下、単に「ONする」という。)であるか、電圧印加状態を解除する制御(以下、単に「OFFする」という。)であるかが判断される(S11)。
制御対象として特定された被制御機器67(図1参照)に対し電圧をONする制御である場合(S11:YES)、当該被制御機器67が接続されているFET68(図1参照)として特定された、第一FET21〜第六FET26(図1参照)のうちいずれかのFETについて、ドレイン信号とソース信号との間をONするようにゲート信号が制御され、電源15(図1参照)と被制御機器67との間の電路を導通させ、被制御機器67に対して電圧が印加される(S13)。このことにより、特定した被制御機器67がリレー65(図1参照)であれば、ON/OFFが切り換わり、被制御機器67がスイッチ66(図1参照)であれは、バイアス電圧を印加してスイッチ66のON/OFFを監視可能な状態とすることが可能となる。
次いで、特定したFET68(図1参照)が第一FET21〜第六FET26(図1参照)のいずれであるかの情報と、電圧のON/OFFの情報とが、制御した時間情報とともにRAM12の履歴情報記憶エリア302(図5参照)に記憶される(S15)。
次いで、FET68(図1参照)のドレイン信号〜ソース信号間をONして電源15と被制御機器67(図1参照)との間の電路を導通させ、被制御機器67へ印加する電圧をONさせたタイミングで、短絡が発生したか否かが判断される(S17)。被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、電圧が印加された部分とSGとがショートしてしまっている部分が存在すると、印加電圧がONとなったタイミングで、当該部分に過電流が通流する短絡が発生する。この短絡発生は、短絡検出回路13により検出され、その出力電圧の変位がCPU10(図1参照)に出力されることにより、短絡が発生したと判断される(S17:YES)。短絡が発生したと判断された場合、次いで、電磁開閉器16(図1参照)を開放させて被制御機器67への通電を遮断させる処理、及び復旧処理(S29〜S37)へと処理が移行する。
短絡検出回路13(図1参照)により短絡が検出されなかった場合(S17:NO)、次いで、FET68(図1参照)のドレイン信号〜ソース信号間をONして電源15(図1参照)と被制御機器67(図1参照)との間の電路を導通させ、被制御機器67へ印加する電圧をONしたタイミングで、地絡が発生したか否かが判断される(S19)。被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、電圧が印加された部分とFGとがショートしてしまっている部分が存在すると、印加電圧がONとなったタイミングで、当該部分に過電流が通流する地絡が発生する。この地絡発生は、地絡検出回路14により検出され、その出力電圧の変位がCPU10(図1参照)に出力されることにより、地絡が発生したものと判断される(S19:YES)。地絡が発生したものと判断された場合、次いで、電磁開閉器16(図1参照)を開放させて被制御機器67への通電を遮断させる処理、及び復旧処理(S29〜S37)へと処理が移行する。
電圧印加状態をONする被制御機器67(図1参照)がない場合(S11:NO)、又は、短絡検出回路13(図1参照)が短絡を検出せず(S17:NO)、且つ地絡検出回路14(図1参照)が地絡を検出しなかった場合(S19:NO)、次いで、RAM12の制御内容情報記憶エリア301(図5参照)より読み出された制御内容情報に基づき、制御対象として特定した被制御機器67(第一リレー51〜第四リレー54、第一スイッチ55、第二スイッチ56のうちいずれか)(図1参照)に対する制御が、電圧印加状態をOFFする制御であるかが特定される(S21)。電圧印加状態をOFFする被制御機器67(図1参照)がない場合(S21:NO)、S10の処理に移行する。
制御対象として特定した被制御機器67(図1参照)に対し電圧をOFFする制御である場合(S21:YES)、当該被制御機器67が接続されているFET68(図1参照)として特定された、第一FET21〜第六FET26(図1参照)のうちいずれかのFETについて、ドレイン信号とソース信号との間をOFFさせるようにゲート信号を制御し、電源15(図1参照)と被制御機器67との間の電路を非導通とし、被制御機器67に対する電圧の印加を停止する(S23)。次いで、特定したFET68(図1参照)が第一FET21〜第六FET26(図1参照)のいずれであるかの情報と、電圧のON/OFFの情報とが、制御した時間情報とともにRAM12の履歴情報記憶エリア302(図5参照)に記憶される(S25)。そしてS10の処理に移行する。
S17において短絡検出回路13(図1参照)が短絡を検出した場合(S17:YES)、又は、S19において地絡検出回路14(図1参照)が地絡を検出した場合(S19:YES)、はじめに、CPU10(図1参照)により電磁開閉器16(図1参照)が制御され、電源15(図1参照)とFET68(図1参照)及び被制御機器67(図1参照)との間の電路が開放されて、印加電圧がONとされている被制御機器67への通電が遮断する(S29)。このことにより、工作機械1(図1参照)及び被制御機器67(図1参照)への過電流の通流を防止し、故障の発生を防止している。
次いで、この状態で被制御機器67(図1参照)への印加電圧がONとなるようにゲート信号が制御されているFET68(図1参照)について、ドレイン信号〜ソース信号間がOFFするようにゲート信号が制御される。このことによって、すべてのFET68に接続されている被制御機器67(図1参照)への電路が遮断される(S31)。次いで、RAM12の履歴情報記憶エリア302(図5参照)に記憶されている履歴情報のうち、短絡又は地絡が発生した時点の履歴情報(以下「最新履歴情報」という。)が読み出される。最新履歴情報には、短絡又は地絡が発生した時点でどのFETがONしていたかの情報が含まれている。そこで次に、RAM12の接続被制御機器情報記憶エリア303(図5参照)に記憶されている接続被制御機器情報に基づいて、接続されている被制御機器67のうち、短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器が特定される。そして、特定された被制御機器67を表示機62(図1参照)に表示させる(S33)。
このことによって、作業者は、短絡又は地絡発生時において電圧印加されていた被制御機器67(図1参照)を認識することができる。短絡又は地絡の発生は、被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、SGやFGとショートしてしまっている部分が存在していた場合に、当該被制御機器67への電圧印加のタイミングで発生する。従って、表示機62(図1参照)に表示される被制御機器67が短絡又は地絡発生の要因となっていることを特定できる。このことにより、作業者は、早期に短絡又は地絡の発生要因となっている被制御機器67を特定することが可能となる。なお、この時点では、短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器67が複数存在する場合には、これらの被制御機器67のうち少なくともいずれかの被制御機器67が、短絡又は地絡の発生要因となっている可能性がある。
短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器67(図1参照)が特定されて表示機62(図1参照)に表示された後、次いで、継続して実行される復旧処理(図7参照、後述)への移行指示を作業者に促すために、表示機62に復旧作業への移行の有無の選択表示が行われ、この状態で作業者に選択させる(S35)。復旧処理では、短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器67が複数存在する場合に、これらのうちいずれの被制御機器67で、短絡又は地絡の発生要因が生じたかが特定される。作業者により復旧処理への移行指示が選択された場合は(S35:YES)、復旧処理(S37、図7参照、後述)へと処理が移行される。一方、S33にて表示された被制御機器が唯一であり、この時点で短絡又は地絡の要因となった被制御機器が作業者により特定可能な場合は、復旧作業への選択指示はなされないため(S35:NO)、メイン処理を終了する。
次に、制御基板2が備えるCPU10(図1参照)により実行される復旧処理について、図7を参照して説明する。作業者により復旧処理への移行の選択指示がなされた場合に(S35:YES、図6参照)実行される復旧処理では、短絡又は地絡の発生要因となっている被制御機器67(図1参照)を特定するための処理が実行されるとともに、被制御機器67がスイッチ66(図1参照)である場合において、地絡が発生した部位をより詳細に特定するための処理が実行される。
図7に示すように、復旧処理では、はじめに、RAM12の接続被制御機器情報記憶エリア303(図4参照)に記憶されている接続被制御機器情報が読み込まれ、接続されている被制御機器67(図1参照)の種類が判断される。接続されている被制御機器67にスイッチ66(図1参照)が含まれていない場合(S41:NO)、S45の処理に移行する。接続されている被制御機器67にスイッチ66(図1参照)が含まれている場合(S41:YES)、次いで、これらのスイッチ66のすべてがOFFされた状態となっているかどうかが判断される(S43)。具体的には、以下のように判断される。まず、作業者に対してすべてのスイッチ66をOFFするように促す旨を表示機62(図1参照)に表示させる。次いで、操作盤61(図1参照)からの入力信号が監視される(S43:NO)。そして、作業者によりすべてのスイッチ66がOFFされたことが、操作盤61を介した操作内容を認識することにより確認された場合、すべてのスイッチ66がOFFされたものと判断され(S43:YES)、S45の処理に移行する。
なお、スイッチ66(図1参照)がOFFされたか否かの判断については、上述の方法に限定されるものではない。例えば、スイッチ66(図1参照)のON/OFFの状態をCPU10(図1参照)にフィードバックすることが可能な制御信号線をスイッチ66とCPU10との間に設け、この制御信号線を監視することにより、すべてのスイッチ66がOFFされたことを判断してもよい。
次いで、RAM12の履歴情報記憶エリア302(図5参照)に記憶されている最新履歴情報が読み出される(S45)。そして、最新履歴情報のうち、被制御機器67(図1参照)への電圧印加をONしているFET68(図1参照)が抽出される(S47)。そしてこの状態で、電磁開閉器16(図1参照)が制御されて電源15(図1参照)と被制御機器67との間の電路が閉じられ、通電が再開される(S49)。
なお、図6のS31において、すべてのFET68(図1参照)は、ドレイン信号〜ソース信号間がOFFとなるようにゲート信号が制御されている。すなわち、電磁開閉器16(図1参照)が閉鎖されて電源15(図1参照)とFET68との間の電路が通電状態となっても、被制御機器67(図1参照)には電圧は印加されない。従って、被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、SGやFGとショートしてしまっている部分が存在してしまっている場合であっても、短絡及び地絡は発生しないはずである。
しかしながら、電磁開閉器16(図1参照)が閉鎖されて電源15(図1参照)とFET68(図1参照)との間の電路が通電された状態で、短絡検出回路13(図1参照)が短絡を検出するか(S51:YES)、地絡検出回路14(図1参照)が地絡を検出した場合(S51:NO、S53:YES)、被制御機器67側ではなく工作機械1(図1参照)側の内部にて短絡及び地絡の発生要因があるものと判断される。そして、工作機械1側の内部で短絡又は地絡が発生している旨を表示機62(図1参照)に表示させて作業者に通知し(S55)、復旧処理を終了してメイン処理(図6参照)に戻る。
このようにして、短絡及び地絡の発生要因が工作機械1(図1参照)側の内部に存在することを作業者に対して通知することが可能となる。なおここで想定している短絡及び地絡の発生要因とは、例えば、制御基板2(図1参照)上におけるパターン間や配線間がショートすることにより発生する短絡や地絡である。
一方、電磁開閉器16(図1参照)を閉鎖して電源15(図1参照)とFET68(図1参照)との間の電路を通電させた状態で、短絡検出回路13(図1参照)が短絡を検出せず(S51:NO)、且つ、地絡検出回路14(図1参照)が地絡を検出しなかった場合は(S53:NO)、次いで、S47において抽出したFET68(図1参照)のうちいずれか一つが選択される(S57)。
次いで、選択したFET68(図1参照)のソース信号に接続されている被制御機器67(図1参照)がリレー65(図1参照)であるかスイッチ66(図1参照)であるかが判別され、被制御機器67の種別に応じた短絡又は地絡発生部分の特定処理が実行される。RAM12の接続被制御機器情報記憶エリア303(図4参照)に記憶されている接続被制御機器情報を参照し、選択したFET68のソース信号に接続されている被制御機器67がスイッチ66(図1参照)であるか否かが判断される(S59)。そして、スイッチ66でないと判断された場合は(S59:NO)、選択されたFET68のソース信号に接続されている被制御機器67はリレー65であるので、複数のリレー65のうちいずれのリレーが短絡又は地絡の発生要因となっているかを特定する処理が実行される(S67〜S71)。一方、選択されたFET68のソース信号に接続されている被制御機器67がスイッチ66であると判断された場合は(S59:YES)、スイッチ66とCPU10(図1参照)との間を結ぶ接続線35〜38(図1参照)のどの部分で地絡が発生したかを特定する短絡地絡部位特定処理が実行される(S61、図8参照、後述)。
S57にて選択したFET68(図1参照)のソース信号に接続されている被制御機器67(図1参照)がスイッチ66(図1参照)ではなくリレー65(図1参照)であると判断された場合(S59:NO)、次いで、選択されたFET68(図1参照)のドレイン信号〜ソース信号間がONとなるようにゲート信号が制御され、ソース信号に接続されているリレー65に対する電圧印加がONされる(S67)。この状態で短絡検出回路13(図1参照)により短絡が検出された場合(S69:YES)、ONしたFET68に接続されているリレー65内において電圧が印加される部分や、工作機械1(図1参照)とリレー65とを結ぶ接続線31〜34(図1参照)において、SGとショートしてしまっている部分が存在するために、印加電圧がONとなったタイミングで当該部分に過電流が通流する短絡が発生していると判断される。
また、地絡検出回路14(図1参照)により地絡が検出された場合(S69:NO、S71:YES)、リレー65(図1参照)内における電圧が印加される部分や、工作機械1(図1参照)とリレー65とを結ぶ接続線31〜34(図1参照)において、FGとショートしてしまっている部分が存在するために、印加電圧がONとなったタイミングで当該部分に過電流が通流する地絡が発生していると判断される。このことにより、印加電圧をONしたリレー65が、短絡及び地絡の発生要因を有していることが明らかとなる。
次いで、過電流通流により工作機械1(図1参照)及びリレー65(図1参照)が故障してしまうことを防止するために、電磁開閉器16(図1参照)を開放するように制御されて電源15(図1参照)とFET68(図1参照)との間の通電が遮断される(S79)。次いで、S67にて抽出し、ドレイン信号〜ソース信号間がONするようにゲート信号を制御したFET68について、ゲート信号が再制御されてドレイン信号〜ソース信号間がOFFするようにゲート信号が制御される(S81)。そして、RAM12の接続被制御機器情報記憶エリア303(図4参照)を参照し、S81においてドレイン信号〜ソース信号間がOFFするようにゲート信号が制御されたFET68であって、短絡及び地絡の発生要因を有しているFET68に接続されているリレー65が特定される(S83)。そして特定された被制御機器67を表示機62(図1参照)に表示させる(S85)。そして処理を終了してメイン処理(図6参照)に戻る。
以上の処理を実行することにより、作業者は、工作機械1(図1参照)の復旧処理の後に表示機62(図1参照)に表示されるリレー65(図1参照)を、短絡及び地絡の発生要因を有するリレー65として特定することが可能となる。このことにより、作業者は、短絡及び地絡の発生要因を有するリレー65を迅速に特定することが可能となる。そして、特定したリレー65の短絡及び地絡要因の対処を早期に実行することによって、短絡及び地絡の再発を防止することが可能となる。
一方、短絡検出回路13や地絡検出回路14(図1参照)において、短絡及び地絡が検出されなかった場合(S69:NO、S71:NO)、S57において選択し、S67においてONしたFET68(図1参照)をOFFし(S73)、S45において読み出した最新履歴情報においてONとされているFET68すべてについて上述の処理を実行したかどうかが判断される(S75)。そして、未処理のFET68が存在する場合は(S75:NO)、残りのFET68のうち一つが選択され(S65)、S59に戻って処理が繰り返される。一方、すべてのFET68についての処理が実行された場合は(S75:YES)、電磁開閉器16(図1参照)を開放してメイン処理(図6参照)に戻る。
一方、S57にて選択したFET68(図1参照)のソース信号に接続されている被制御機器67(図1参照)がスイッチ66(図1参照)であると判断された場合(S59:YES)、スイッチ66とCPU10(図1参照)との間を結ぶ接続線35〜38(図1参照)のうちどの部分で短絡及び地絡が発生したかを特定する短絡地絡部位特定処理が実行される(S61)。
図8を参照して、短絡地絡部位特定処理(S61、図7参照)について説明する。図8に示すように、短絡地絡部位特定処理では、はじめに、スイッチ55、56(図1参照)におけるFET25,26が接続されていない側の接点55b、56b(図1参照)の電圧を、バッファ27、28(図1参照)を介して監視する処理が実行される(S91)。接点55b、56bの電圧の監視は、スイッチ55,56における詳細な地絡発生個所を特定するために行われる(詳細は後述する)。なおこの状態では、S31(図6参照)において、スイッチ55、56が接続されているFET25,26のドレイン信号〜ソース信号間がOFFとなるようにゲート信号が制御されており、且つ、S43(図7参照)において、スイッチ55,56はOFFとされている。従って、バッファ27、28からの出力電圧は0Vとなっている。
次いで、S57(図7参照)にて選択したFET68(図1参照)のゲート信号を制御し、ドレイン信号〜ソース信号間をONさせ、ソース信号に接続されているスイッチ(55,56(図1参照)のいずれか)に対する印加電圧をONさせる(S93)。そしてこの状態で、短絡又は地絡が発生するか否かが判断される。地絡検出回路14(図1参照)により地絡が検出された場合(S95:YES)、はじめに、地絡発生により過電流が通流し、工作機械1(図1参照)及びスイッチ66(図1参照)が故障してしまうことを防止するために、電磁開閉器16(図1参照)を開放して電源15(図1参照)とFET68との間の電路を開き、スイッチへの通電を遮断する(S99)。次いで、印加電圧がONとされているスイッチ(55,56(図1参照)のいずれか)自体、及び接続線35〜38(図1参照)に地絡の発生要因が存在するものと判断され、さらに詳細な地絡発生個所の特定処理が行われる(S107〜S117)。
この時点では、S43(図7参照)においてスイッチ66(図1参照)はOFFされている。従って、この状態で印加電圧がONとされている部分、すなわち、接続線35、36(図1参照)において、FGとショートしてしまう状態が発生しており、電圧印加ONにより地絡が発生したことが想定される。このことを確認するために、S91において監視を開始したバッファ27、28(図1参照)からの出力電圧が、地絡検出回路14(図1参照)による地絡検出時点(S95参照)で電源15(図1参照)の電圧以上となるように変位したかどうかが確認される(S107)。
地絡検出回路14(図1参照)による地絡検出時点(S95参照)で、バッファ27、28(図1参照)からの出力電圧が電源15(図1参照)以上となるように変位しなかった場合(S107:NO)、接続線35、36(図1参照)に地絡が発生していると判断される。理由は、この状態ではスイッチ55,56はOFFしており、電圧が印加されている部分は接続線35、36のみだからである。例えば、図1に示す例では、図1中「A」のように、接続線35、36とFGとがショートした結果、この部分で地絡が発生していると判断される。
次いで、RAM12の接続被制御機器情報記憶エリア303(図4参照)に記憶されている接続被制御機器情報に基づいて、S57(図7参照)にて選択したFET68(図1参照)のソース信号線に接続されているスイッチ66(図1参照)が特定される(S113)。そして、特定したスイッチ(55,56のいずれか)と、特定した接続線(35、36のいずれか)とを作業者に対して通知するために、表示機62(図1参照)に表示させる(S117)。そして処理を終了し、復旧処理(図7参照)に戻る。
一方、地絡検出回路14(図1参照)による地絡検出時点(S95参照)で、バッファ27、28(図1参照)からの出力電圧が電源15(図1参照)以上となるように変位した場合(S107:YES)、接続線35,36(図1参照)と接続線37、38(図1参照)との両方で地絡が発生していると判断される。そして、検出されたバッファ27、28からの出力電圧は、接続線35と37、接続線36と38とが共にFGとショートした結果、接続線35、36に印加されている電圧が接続線36、38に回り込んだために発生したものと判断される。例えば、図1に示す例では、図1中「B」のように、接続線35と37、及び、接続線36と38との両方がFGとショートした結果、この部分で地絡が発生していると判断される。
次いで、RAM12の接続被制御機器情報記憶エリア303(図5参照)に記憶されている接続被制御機器情報に基づいて、S57(図7参照)にて選択したFET68(図1参照)のソース信号線に接続されているスイッチ66(図1参照)が特定される(S115)。そして、特定されたスイッチ(55,56のいずれか)と、特定された接続線(35と37、又は36と38のいずれか)とを作業者に対して通知するために、表示機62(図1参照)に表示させる(S117)。そして処理を終了し、復旧処理(図7参照)に戻る。
一方、S57(図7参照)にて選択したFET68(図1参照)のソース信号に接続されているスイッチ66(図1参照)に対する印加電圧をONした状態で(S93)、地絡検出回路14(図1参照)により地絡が検出されなかった場合(S95:NO)について説明する。この場合、はじめに、表示機62(図1参照)に、作業者に対して印加電圧がOFFされているスイッチ66をONさせるように促す旨が表示される。そしてこの状態で、スイッチ66がONされたことが確認されるまで待ち(S97:NO)、スイッチ66がONされたことが確認された場合(S97:YES)、S101の処理に移行する。
なお、スイッチ66(図1参照)がONとされたか否かの判断については、上述の方法に限定されるものではない。例えば、スイッチ66のON/OFFの状態をCPU10(図1参照)にフィードバックすることが可能な制御信号線をスイッチ66とCPU10との間に設け、この制御信号線が監視されることにより、スイッチ66がONされたことを判断してもよい。
次いで、スイッチ66(図1参照)がONした状態で、地絡検出回路14(図1参照)により地絡が検出されたかどかが判断される(S101)。地絡検出回路14の出力信号が判断され、地絡が発生したと判断された場合には(S101:YES)、地絡発生により過電流が通流し、工作機械1(図1参照)及びスイッチ66が故障してしまうことを防止するため、電磁開閉器16(図1参照)を開放して電源15(図1参照)とFET68(図1参照)との間の電路を開き、スイッチ66への通電が遮断される(S109)。
そして、接続線37、38(図1参照)に地絡が発生していると判断される(S111)。スイッチ55,56がOFFした状態では接続線37,38に電圧が印加されていない状態であるのに対し、スイッチ55,56をONさせることにより接続線37,38に電圧が印加され、地絡が発生したものと判断される。例えば、図1に示す例では、図1中「C」のように、接続線37,38とFGとがショートした結果、この部分で地絡が発生していると判断される。特定されたスイッチ(55,56のいずれか)と、特定された接続線(37,38のいずれか)とを作業者に対して通知するために、表示機62(図1参照)に表示させる(S117)。そして処理を終了し、復旧処理(図7参照)に戻る。
一方、スイッチ66(図1参照)をONさせた状態でも、地絡検出回路14(図1参照)により地絡が検出されなかった場合(S101:NO)、表示機62(図1参照)に地絡場所が不明である旨を表示させて(S105)処理を終了し、復旧処理(図7参照)に戻る。
復旧処理では、図7に示すように、短絡地絡部位特定処理(図8参照)において地絡発生部分が特定された場合は(S63:YES)、そのまま処理を終了してメイン処理(図6参照)に戻る。一方、地絡発生部位が特定されなかった場合は(S63:NO)、S73の処理に移行し、残りのFET68(図1参照)のうちいずれのFET68において短絡及び地絡が発生しているかが継続して判断される。
以上説明したように、工作機械1が接続される被制御機器67に印加する電圧のON/OFFを切り換えることにより制御が行われる場合において、電圧印加のON/OFFの履歴の情報を記憶する。そして、短絡検出回路13及び地絡検出回路14にて短絡及び地絡が検出された場合に、電磁開閉器16を開放して通電を遮断するとともに、短絡及び地絡を検出した時点で印加電圧をONとしている被制御機器67を表示機62に表示する。このことにより作業者は、短絡及び地絡の発生要因となっている被制御機器67を迅速に特定することができ、早期に対策を施して制御を復旧させることが可能となる。
また、短絡及び地絡が検出された時点で印加電圧をONとしていた被制御機器67に対して、再度順番に印加電圧をONする。そして、再度短絡及び地絡が発生した場合に印加電圧をONとしていた被制御機器67を、短絡及び地絡の発生要因となっている被制御機器67として特定し、表示機62に表示する。このことにより作業者は、短絡及び地絡が検出された時点で印加電圧をONとしていた被制御機器67が多数存在する場合に、これらのうち短絡及び地絡の発生要因となっている被制御機器67を特定することができ、早期に対策を施して制御を復旧させることが可能となる。
さらに、接続される被制御機器67がスイッチ66である場合には、スイッチ66に接続されている接続線のうちどの部分に地絡が発生しているかを特定し、表示機62に表示することが可能となる。このことにより作業者は、地絡の発生部位を詳細に特定して対策を施すことが可能となっている。
なお、図1におけるFET68が本発明の「導通切換手段」に相当し、図6に示すS11及びS21にてFET68のON/OFFを切り換える制御を行うCPU10が、本発明の「機器制御手段」に相当する。また、図6におけるS15、S25にて、FET68のON/OFFの履歴の情報を図4及び5におけるRAM12の履歴情報記憶エリア302に記憶する処理を行うCPU10が、本発明の「記憶手段」に相当し、図1に示す短絡検出回路13及び地絡検出回路14からの出力信号を判断し、図6に示すS17、S19、図7に示すS51、S53、S69、S71、及び、図8に示すS95、S101にて、短絡及び地絡が発生したことを検出する処理を行うCPU10が、本発明の「検出手段」に相当する。また、図1に示す電磁開閉器16が本発明の「開閉器」に相当し、図6におけるS29、図7におけるS79、及び図8に示すS99にて、電磁開閉器16を開放させる処理を行うCPU10が、本発明の「開放手段」に相当し、図5に示す履歴情報が、本発明の「履歴情報」に相当し、図6に示すS33にて最新履歴情報を表示機62に表示させる処理を行うCPU10が、本発明の「通知手段」に相当する。
また、図6に示すS31においてすべてのFET68をOFFさせた後、図7におけるS49にて電磁開閉器を閉鎖させる処理を行うCPU10が、本発明の「閉鎖手段」に相当し、図7に示すS67、及び、図8に示すS93において、FET68をONさせる処理を行うCPU10が、本発明の「機器履歴制御手段」に相当し、図7に示すS83において、被制御機器67を特定する処理を行うCPU10が、本発明の「特定手段」に相当する。
また、図2に示す短絡検出回路13における接続部76の電圧と基準電源74との電圧範囲が、本発明の「所定範囲」に相当し、短絡検出回路13からの出力信号を検出して短絡の発生を判断する処理を行うCPU10が、本発明の「短絡検出手段」に相当する。また、図3に示す地絡検出回路14からの出力回路を検出して地絡の発生を判断する処理を行うCPU10が、本発明の「地絡検出手段」に相当する。
また、図1におけるスイッチ55,56が、本発明の「スイッチ」に相当し、スイッチ55,56における接点55a、56aが、本発明の「第一接点」に相当し、55b、56bが、本発明の「第二接点」に相当し、図8に示すS107において、バッファ27、28からの出力電圧を検出する処理を行うCPU10が、本発明の「スイッチ電圧検出手段」に相当する。
また、図1における電源15の電圧が、本発明の「所定値」に相当し、図8に示すS107において出力電圧を検出しなかった場合に、S113にて、接続線35又は36にて地絡が発生していると特定する処理を行うCPU10が、本発明の「第一接続線地絡判断手段」に相当し、S117にて、特定した接続線を表示機62に表示する処理を行うCPU10が、本発明の「第一接続線通知手段」に相当する。また、図8に示すS107にて出力電圧を検出した場合に、S115にて、接続線35,37又は36,38にて地絡が発生していると特定する処理を行うCPU10が、本発明の「第一二接続線地絡判断手段」に相当し、S117にて、特定した接続線を表示機62に表示する処理を行うCPU10が、本発明の「第一二接続線通知手段」に相当する。また、図8に示すS101にて地絡を検出した場合に、S111にて、接続線37,38にて地絡が発生していると特定する処理を行うCPU10が、本発明の「第二接続線地絡判断手段」に相当し、S117にて、特定した接続線を表示機62に表示する処理を行うCPU10が、本発明の「第二接続線通知手段」に相当する。
なお、本発明は上記実施の形態に限定されるものではなく、発明の要旨を変更しない範囲での変更が可能である。上記実施の形態においては、リレー65が4個、スイッチ66が2個、それぞれ工作機械1に接続されたが、被制御機器67の種類及び数量はこれに限定されるものではない。従って、リレー及びリミットスイッチ以外の被制御機器が接続されていてもかまわないし、その数量も上記実施の形態における数量以外であっても構わない。
また、上記実施の形態においては、短絡検出回路13をOPアンプ73からなる回路構成とし、地絡検出回路14をフォトカプラ85からなる回路構成としたが、これに限定されるものではない。従って、他の回路構成により短絡検出回路13及び地絡検出回路14を実現しても構わない。
また、上記実施の形態においては、バッファ27,28からの出力信号が電源15の電圧以上に変位した場合に、電圧の変位が発生したものと判断しているが、これに限定されるものではない。従って、他の閾値電圧により、電圧の変位の発生の有無を判断してもよい。
また、上記実施の形態においては、接続される被制御機器67がスイッチ66である場合における短絡及び地絡の発生要因として、スイッチ66に接続されている接続線35〜37が筺体フレーム3に接触することにより発生する、接続線35〜37とFGとのショートを想定し、地絡の発生要因のみを特定しているが、これに限定されるものではない。従って、スイッチ66の内部における電圧印加部分とSGとのショートが発生した場合に、短絡検出回路13により短絡を検出し、当該スイッチ66において短絡が発生した旨を表示機62より通知する処理を実行しても構わない。