JP2009186502A - 差動信号の伝送方式 - Google Patents

差動信号の伝送方式 Download PDF

Info

Publication number
JP2009186502A
JP2009186502A JP2008023068A JP2008023068A JP2009186502A JP 2009186502 A JP2009186502 A JP 2009186502A JP 2008023068 A JP2008023068 A JP 2008023068A JP 2008023068 A JP2008023068 A JP 2008023068A JP 2009186502 A JP2009186502 A JP 2009186502A
Authority
JP
Japan
Prior art keywords
signal
data
differential
signals
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008023068A
Other languages
English (en)
Other versions
JP5043700B2 (ja
Inventor
Masashi Yonemaru
政司 米丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008023068A priority Critical patent/JP5043700B2/ja
Publication of JP2009186502A publication Critical patent/JP2009186502A/ja
Application granted granted Critical
Publication of JP5043700B2 publication Critical patent/JP5043700B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】クロック信号とデータ信号を多重し、容易にクロック再生でき且つAC結合伝送においてもエンコードなしでDCバランスの良い信号伝送を行うこと。
【解決手段】正負二つの差動信号によって論理データを伝送する信号伝送方式において、クロック信号CKはデータ信号Dとの排他的論理和7の信号を生成し、生成した排他的論理和の信号CDとデータ信号Dとを多重化し、2値の振幅をもつ差動信号でデータ信号とクロック信号を1対の信号線ペアで伝送すること。また、差動信号の伝送における受信側に、再生したクロック信号に基づいてサンプリングクロック信号を出力するスキュー制御回路を設け、スキュー制御回路からのサンプリングクロック信号によりデータ信号の安定したポイントでサンプリングすること。
【選択図】図3

Description

本発明は半導体集積回路における差動信号の伝送方式に係わり、特に小振幅の差動信号の伝送方式に関するものである。
液晶表示パネル等の表示装置を駆動するドライバ部とドライバ部にデータを送信するタイミング制御部との間の伝送において、RSDS(Reduced Swing Differential Signaling)などの差動駆動方式が用いられている。
このような差動駆動方式は、ひとつの信号に対して極性が反対となる一対の差動信号を二つの信号線で伝送する方式である。受信部においては一対の差動信号のレベル差で信号を認識するので、個々の信号線の振幅の倍の振幅の信号として認識できる。このため、個々の信号線の振幅を小さくすることができる。このように信号線の振幅を小さくすることができ、信号線から発生する電磁波エネルギーが小さく、また、差動信号が対になっているので互いに打ち消しあいEMI(Electro Magnetic Interference:電磁波干渉)が削減される。また、信号は差動信号の電位差で認識するため、ある程度ノイズにも強い。
図13は、上述した従来の差動信号伝送におけるクロックとデータの信号形態を示す図である。図13に示すように少なくともクロックとデータの二つの差動伝送線が必要となる。また、送信部と受信部のインターフェースレベルの異なる場合、GNDレベルが異なる場合、での接続に関してはコンデンサを介してAC結合で接続される場合が多く存在する。AC結合はコンデンサを介して接続されているためDC成分は伝達されない。AC結合で正しく信号を伝達するにはDC的にバランスした信号(0と1が等しい個数)の信号にする必要がある、このため一般には8B10B等のエンコードを用いる必要が生じる。
また、差動信号伝送方式における信号伝送を多重化する従来技術は、例えば、特許文献1によって提案されている。この特許文献1に開示するような方式を採用すれば、信号の伝送レートは2倍になるが、AC結合等を実現するにはデータのエンコードが必要となる。また、クロック信号の伝送方式については特段の開示がなされていない。
特開2005−338763号公報
上述したように、図13に示すような従来の差動信号伝送方式においては、少なくともデータ信号DとクロックCKの2対の信号線が必要であった。しかしながら、近年のシステムにおいてはより多量のデータを伝送する必要があり、従来の差動信号伝送方式においては信号線の数が非常に多くなってしまうという課題が生じる。
また、EMIの発生源としては伝送配線でのコネクタやケーブルからの放射が考えられるが、これらの基となるノイズは伝送する信号に依存する。クロック信号は信号がスイッチングする回数も多く、クロック信号の周波数及び高調波に大きなスペクトル成分を持つことになる。このようなエネルギーがコネクタ、ケーブル、基板等から放射されて解決課題となり得る。
また、上記特許文献1に示すような多重方式は、クロック信号の多重方式については記載されておらず、基本的にはクロック伝送を必要とするシステムとなっている。さらに、AC結合接続をする場合には、DCバランスを保つようなエンコード(8B10B等)が必要となり、回路構成が複雑化するという課題が生じる。
本発明は、上述した課題を解決するために、クロック信号とデータ信号を多重し、容易にクロック再生でき且つAC結合伝送においてもエンコードなしでDCバランスのよい信号伝送を実現し、特にノイズ源となりやすいクロック信号を容易にノイズピークの低い伝送信号として送付可能とすることを目的としている。
前記課題を解決するために、本発明は主として次のような構成を採用する。
正負二つの差動信号によって論理データを伝送する信号伝送方式において、クロック信号とデータ信号とは、別の信号線ペアを用いてそれぞれ差動信号で伝送し、前記データ信号は正負二つの差動信号で伝送し、前記クロック信号は前記データ信号との排他的論理和の信号を差動信号で伝送する構成とする。
また、正負二つの差動信号によって論理データを伝送する信号伝送方式において、クロック信号はデータ信号との排他的論理和の信号を生成し、前記生成した排他的論理和の信号と前記データ信号とを多重化し、2値の振幅をもつ差動信号で前記データ信号と前記クロック信号を1対の信号線ペアで伝送する構成とする。
また、正負二つの差動信号によって論理データを伝送する信号伝送方式において、複数のデータ信号と単一のクロック信号をもち、前記各々のデータ信号と前記クロック信号との排他的論理和の信号をそれぞれ生成し、前記一のデータ信号と、当該一のデータ信号に対応して生成された排他的論理和の信号と、によって2値の振幅をもつ第1の差動信号を生成し、残りのデータ信号にそれぞれ対応して生成された排他的論理和の信号の二つずつの組み合わせにより各々2値の振幅をもつ第2の差動信号を生成し、前記第1の差動信号と前記第2の差動信号をそれぞれの信号線ペアで伝送する構成とする。
また、前述した信号伝送の構成において、前記データ信号のN個の信号毎に2個以上の0または1の連続したデータを付加する構成とする。さらに、信号伝送方式において、前記2値の振幅の各々を任意に設定できる構成とする。さらに、前記信号伝送方式において、前記差動信号の伝送における受信側に、再生したクロック信号に基づいてサンプリングクロック信号を出力するスキュー制御回路を設け、前記スキュー制御回路からのサンプリングクロック信号により前記データ信号の安定したポイントでサンプリングする構成とする。
本発明によれば、容易にクロック信号とデータ信号を多重でき、信号線の数を削減できる。また、多重されたクロック信号とデータ信号は簡単な回路で再生できる。また、データ信号の最初もしくは最後に少なくとも2bitの0もしくは1の符号を付加することにより、DCバランス(送信データの0と1のバランス)がとれ、AC結合で接続したときにも伝送できる。デバイス間のデータ転送、特に、液晶パネルを駆動するドライバと該ドライバに信号を送るタイミングコントローラ間の信号伝送に有益である。
液晶パネルは近年大型化且つ高精細化しており、信号伝送の本数等が非常に大きな課題となってきており、これはまた消費電力の課題ともなっており、また、パネルの額縁は狭くデザインされる傾向にあり、上述した配線数が削減できることは、狭額縁化にも効果をもたらすことができる。
本発明の実施形態に係る信号伝送方式について、図1〜図12を参照しながら以下詳細に説明する。図1は本発明の実施形態に係る信号伝送方式の構成例を示す図である。図1において、1,6は排他的論理和、2,3は差動信号出力回路、4,5は差動信号受信回路であり、CKはクロック信号、Dはデータ信号、CDは内部信号、S、Sは差動信号である。
本実施形態において、データDは差動出力回路3により差動信号S1として出力される。また、クロック信号CKは、排他的論理和回路1によりデータDと排他的論理和演算される。演算結果信号は内部信号CDとなる。この内部信号CDは差動出力回路2により差動信号S0として出力される。
一方、受信側では差動信号S1が差動信号受信回路5によりシングルエンドの信号として再生される。また、動信号S0は差動信号受信回路4によりシングルエンド信号に変換され、受信回路5によりシングルエンド変換された信号と共に排他的論理和6に入力され、その排他的論理和演算結果が出力される。ここで、差動信号出力回路2,3と差動信号受信回路4,5は、従来既知の回路を採用すればよい。
図2は、図1に示す伝送方式の信号タイミングと差動出力信号の波形とを示す図であり、図2の最上段に示すデータ信号(D)を送出したときの各々の信号のタイミングチャートと差動出力信号の波形を示す。上述したようにCD信号はDとCKの排他的論理和信号であり、図示したようなData系列を送付する場合には図2に示すCDのような信号となる(図2の3段目波形を参照)。送出される差動信号は、Sはデータ信号そのものの差動信号であり、差動信号受信回路5によりシングルエンド信号に変換されデータ信号が再生される。Sは上述した信号CDの差動信号であり、差動信号受信回路4によりシングルエンド変換され信号CDが再生される。この再生CDと再生データを排他的論理和6により排他的論理和演算するとクロック信号CKが再生される。
図1に示す構成を採用することで、差動信号には、EMIノイズエネルギーが大きくなりやすいクロック信号ではなく(発明が解決しようとする課題の欄の説明参照)、データ信号と共に一様でない信号として送出され特定のスペクトラム成分が大きくなりEMI発生源となるような信号を抑える働きをする。
図3は本発明の実施形態に係る信号伝送方式の他の構成例を示す図である。この構成例は多値差動信号に適応した例である。図3において、7,10は排他的論理和、8は2値(振幅)差動信号出力回路、9は2値差動信号受信回路であり、他の符号は図1と同一のものは共通の機能を奏するものである。
本構成例(図3に示す他の構成例)において、データ信号Dは2値差動信号出力回路8の一方に入力される。また、クロック信号CKは、排他的論理和回路7によりデータ信号Dと排他的論理和演算される。演算結果信号は内部信号CDとなる。内部信号CDは2値差動信号出力回路8の他方に入力される。2値差動信号出力回路8は入力されたデータ信号Dと内部信号CDの信号の組み合わせにより出力振幅を一意に決定し出力する。この出力振幅決定のテーブルの例を図4に示す。このテーブルの振幅割当て等は図示の例に限ったことではなく、本実施形態における2値振幅変換の割当ては図4に示すテーブルに限定するものではない。
上述のようにして決められたデータ信号Dと内部信号CDによる2値差動出力信号は差動信号Sとして2値差動信号出力回路8より出力される。図5は、図3に示す伝送方式の信号タイミングと2値差動出力信号の波形とを示す図である。図5から分かるように、クロック信号CKのような固定パターンでない2値振幅の差動信号となり、この差動信号がEMI発生源としては有利な信号となっている。また、図1に示す構成例との対比において信号本数は半分に削減されており、省面積、省ピン数、さらにはトータルなEMIエネルギーの削減にとって非常に有益である。
本実施形態においては多値振幅変調の各々の振幅については規定していない。本実施形態の骨子は、上述したような信号D,CKを多値化して伝送することであり、振幅については、実現する伝送路、受信回路等の設計により適当な値を設定することが可能であり、本実施形態の実現においては制約を必要とするものではない。
送信された差動信号Sは2値差動信号受信回路9により、上記の図4のテーブルにしたがって振幅より、内部信号CDとデータ信号Dの信号が逆変換される。逆変換されたデータ信号Dは送信されたデータ信号Dそのものである。また、逆変換された信号D及び内部信号CDは排他的論理和回路10により演算され、その結果、送信クロック信号CKが再生される。
このようにして、図3に示す構成例によれば、データとクロックの二つの信号D,CKを一対に差動信号で伝送でき、クロック信号CKのような規則的な信号ではなく、スペクトラムピークを低減且つ信号本数の削減を実現するものである。
図6は、本発明の実施形態に係る信号伝送方式の別の構成例を示す図である。図6に示す本実施形態の別の構成例は、ひとつのクロック信号と複数のデータ信号(本構成例においては、D,D,Dの3本)のデータ信号をクロック重畳し、多値化(本構成例では2値)して伝送する構成例である。
図6において、11,12,13,18,19,20は排他的論理和、14,15は2値(振幅)差動信号出力回路、16,17は2値差動信号受信回路であり、S,Sは差動信号である。
本構成例において、データ信号Dは2値差動信号出力回路15の一方に入力される。また、クロック信号CKは、排他的論理和回路13によりデータ信号Dと排他的論理和演算される。演算結果信号はCDとなる。このCDは2値差動出力回路15の他方に入力される。2値差動信号出力回路15は入力されたデータ信号Dと演算結果信号CDの信号の組み合わせにより出力振幅を一意に決定し、多値差動信号Sを出力する。
また、データ信号Dは、排他的論理和回路12によりクロック信号CKと排他的論理和演算される。演算結果信号はCD1となる。このCD1は2値差動信号出力回路14の一方に入力される。データ信号Dは、排他的論理和回路11によりクロック信号CKと排他的論理和演算される。演算結果信号はCD2となる。このCD2は2値差動出力回路14の他方に入力される。
また、2値差動信号出力回路14は入力されたCD1とCD2の信号の組み合わせにより出力振幅を一意に決定し、多値差動信号Sを出力する。この出力振幅を決定するテーブルの例を図8に示す。図8は図6に示す伝送方式の多値化信号変換を説明するテーブルを示す図である。このテーブルの振幅割当て等は図8に示す例に限ったことではなく、本実施形態における2値振幅変換の割当てはこのテーブルに限定するものではない。
このようにして決められた信号送出のタイムテーブルを図7に示す。図7は図6に示す伝送方式の信号タイミングと2値差動出力信号の波形とを示す図である。図7からも分かるように、クロック信号CKのような固定パターンでない2値振幅の差動信号となり、この差動信号がEMI発生源としては有利な信号となっている。また、図3に示す構成例から信号本数は半分に削減されており、省面積、省ピン数、さらにはトータルなEMIエネルギーの削減にとって非常に有益である。すなわち、図6に示す構成例においては、クロック信号1本とデータ信号3本の計4本の信号が2対の差動信号として送出されている。
送信された信号S0及びS1は、受信回路16,17により上述した図8に示すテーブルにしたがって振幅よりCD,CD1,CD2とDの信号が逆変換される。逆変換された信号Dは送信された信号Dそのものである。また、逆変換された信号D及びCD,CD1,CD2は排他的論理和回路18,19,20により演算されその結果、送信されたクロック信号CKおよびデータD1,D2が再生される。
このようにして、本実施形態の別の構成例(図6に示す構成例)によれば、クロック信号CKと複数のデータ信号D,D,Dを数対の差動信号で伝送でき、クロック信号CKのような規則的な信号ではなく、スペクトラムピークを低減且つ信号本数の削減を実現するものである。ここで、信号本数は送信する総信号数の半分の差動信号対にて実現できる。
次に、本発明の実施形態に係る信号伝送方式においてAC結合伝送に向けたDCバランス改善手法の例を示す。図11は本実施形態に係る信号伝送方式の図1に示す構成例に対してDCバランス改善手法を適用した一例を示す説明図である。これまで説明してきたように、本実施形態によればクロック信号そのものの伝送がなくなるのでEMI削減の効果が期待できる。データは基本的にランダムな信号である。しかしながら、本実施形態において伝送信号はクロックとデータの排他的論理和演算により送信データを生成することを基本としているため、クロック信号と同一の“0”、“1”のデータパターンが連続すると(図11(1)のDとCKのパターン類似性を参照)、その間、送信信号はDC出力となる。このときのパターンを図11(1)で図示している。送信と受信を直結している場合は問題ないが、AC結合へ適応する場合は問題となる。
そこで、本実施形態においては、このような場合においてもAC結合が可能なような信号伝送方式について示している。図11(1)の場合に適応した一例を図11(2)に示す。本適用例は説明のため、データ4bit毎に“0”データを2bit挿入している場合である。図11(2)に示すように、2bitの連続する“0”データを挿入することにより、必ず1bitのデータ反転が挿入されるので(図11(2)のSを参照)、少なくともDCパターンは5bit以下に抑えることができる。なお、2bitの連続する“1”データを挿入することによっても同様な作用を奏させることができる。
図12は本実施形態に係る信号伝送方式における図3に示す他の構成例に対して、DCバランス改善手法を適用した一例を示す説明図である。図12(1)に示す信号タイミングと信号波形は、データ挿入をしない場合である。図11(1)の例と同様にして中間信号CDが“0”の連続パターン(DC信号)となってしまう。これを図4に示すような多値変換により多値差動伝送信号にすると、図12(1)のSの実線と破線で示す信号波形となる。送信信号としてはDC信号ではない。しかしながら、AC結合で伝送する場合、このようなパターンが長時間連続するとレベルが平衡化されて、図12(1)のS(AC)に示すような波形となる。結果的に信号の多値(振幅)情報がなくなってしまい、正しい情報が伝達できなくなるという不具合が発生してしまう。
このような場合においても、本実施形態に関するDCバランス改善手法の例に示す構成(データ信号のN個の信号毎に2個以上の0又は1の連続したデータを付加すること)とすることによりこの不具合を解決することができる。図11の場合と同様に、データ4bit毎に2bitの連続する“0”データを挿入する。この結果伝送される信号は図12(2)に示すような波形となる(Sの波形を参照)。挿入したデータにより伝送する信号が、単純な2値の振幅の連続パターンから、複数の振幅値を持った信号パターンとなり、AC結合にした場合のレベル変動を抑えることが可能となる。
次に、本発明の実施形態に係る信号伝送方式の受信側で安定受信するために設置されたスキュー制御回路について、図9と図10を参照しながら以下説明する。図9は本実施形態に係る信号伝送方式の受信側で安定受信するために設置されたスキュー制御回路を含む構成例における各信号のタイミングと波形を示す図である。図10は本実施形態に係る信号伝送方式の受信側で安定受信するために設置されたスキュー制御回路を含む構成例を示す図である。
図10に示す構成例は、上述した図3に示した本実施形態の他の構成例に、スキュー制御回路を適応したものである。図10に示す構成例は、図3の伝送回路の受信部以降を示している。
図10において、21はスキュー制御回路であり、一般的に様々な提案がされているが本実施形態ではそのようなスキュー制御回路を適応し、再生したクロック信号CKのスキューマージンを確保し、確実なデータを取り込むことが出来るようにするものである。例えば、スキュー制御回路21の一例として、再生したクロック信号に同期してその逓倍にロックするPLLを用い、再生クロックの1周期期間に逓倍分のサンプリングタイミングを生成しデータの確定しているポイントにてサンプリングするようにしてスキューマージンを確保する方法がある。図10において、スキュー制御回路21の出力としてサンプリングクロック22が生成され、このクロック22がD・FF回路23に印加される。
図9に示す各信号のタイミングチャートにより、本実施形態のクロック、データ再生、スキュー調整を説明する。上述したように多値の差動信号Sにデータ信号Dとクロック信号CKを重畳し、図9の最上段に示すような信号が伝送されてくる。振幅を多値の情報で送っているので、図9に示すようなVrefU,VrefC,VrefDのレベルで信号を判定する。本実施形態の場合、信号がVrefUより高い場合に、D,CD(内部信号)は“1”とする。VrefCからVrefUの間の場合に、Dは“1”、CDは“0”、VrefCからVrefDの間では、Dは“0”、CDは“1”、VrefUより下の場合はD,CD共に“0”とする。
このようにしてデコードしたDとCDの信号はタイミングチャートに示すとおりである(図5を参照)。前述したようにDは送出したデータ信号である。また、クロック信号CKはDとCDの排他的論理和演算で出力される。演算結果が図9に示されている。図9から見てわかるように周期的なクロック信号が再生されている(図3、図4及び図5を参照)。
この再生されたクロック信号CKによって再生したデータ信号Dをサンプリングする。このため、前述したようなスキュー制御回路21でデータ信号Dの安定したポイントでサンプリング(サンプリングクロック22でサンプリング)することにより、確実にデータをサンプリングできるようになる。このタイミング説明は図に示すとおりである。再生クロックCKよりスキュー調整したサンプリングクロック22(図9の最下段の波形図を参照)でデータをサンプリングする。
以上説明したように、本発明の実施形態の要点は、次のような課題解決を意図し、そのための課題解決手段を提示し、作用効果を奏させることが特徴である。すなわち、デジタルTVの高画質化に伴い伝送する信号のバンド幅が増大していく傾向があり、現状の方式では信号本数、クロックスキュー等の限界が迫っており、LSIの消費電力、チップ面性が共に増加し、EMI等のノイズ発生要因となっている。そこで、本実施形態では、増大するデジタル映像信号の伝送をより少ない信号線数で、且つスキューマージンを確保しつつ、EMIノイズ発生の少ない差動信号の伝送方式を実現しようとするものである。
そのための解決手段として、クロック信号と伝送する1つの信号とのEXORをとることでクロック信号をランダム化し、受信側においてEXORで逆変換することで容易にクロック再生できる変換データの伝送でEMIを低減する。さらに、この変換方式で得たデータ信号とクロック信号を振幅多重化し伝送する。複数の信号線と1つのクロックの場合も同様に、1つのデータ信号と残りのデータ信号と、クロックとでEXORの信号を生成し、1つのデータ信号とEXOR生成された2値振幅をもつ差動信号を生成し、さらに、残りの信号をEXOR生成された信号を2つずつ組み合わせることによって各々2値の振幅をもつ差動信号を生成し、生成されたこれらの差動信号を伝送する。
このような解決手段を採用することで、クロック重畳が簡単な論理演算で構成でき、且つ符号化のための冗長データを必要としない。また、クロックの再生回路も簡単な論理演算で構成でき、回路規模、消費電力の削減を実現できる。また、このような簡単な構成でクロック重畳することによりクロック信号がランダムなパターンになり、EMIのノイズとなる特性周波数にピークをもつスペクトラムを低減できる。また、2値振幅の多重化差動信号とすることで信号本数も削減でき、小面積、低消費電力を実現することができる。
本発明の実施形態に係る信号伝送方式の構成例を示す図である。 図1に示す伝送方式の信号タイミングと差動出力信号の波形とを示す図である。 本発明の実施形態に係る信号伝送方式の他の構成例を示す図である。 図3に示す伝送方式の多値化信号変換を説明するテーブルを示す図である。 図3に示す伝送方式の信号タイミングと2値差動出力信号の波形とを示す図である。 本発明の実施形態に係る信号伝送方式の別の構成例を示す図である。 図6に示す伝送方式の信号タイミングと2値差動出力信号の波形とを示す図である。 図6に示す伝送方式の多値化信号変換を説明するテーブルを示す図である。 本実施形態に係る信号伝送方式の受信側で安定受信するために設置されたスキュー制御回路を含む構成例における各信号のタイミングと波形を示す図である。 本実施形態に係る信号伝送方式の受信側で安定受信するために設置されたスキュー制御回路を含む構成例を示す図である。 本実施形態に係る信号伝送方式における図1に示す構成例に対してDCバランス改善手法を適用した一例を示す説明図である。 本実施形態に係る信号伝送方式における図3に示す他の構成例に対してDCバランス改善手法を適用した一例を示す説明図である。 従来技術に関する差動信号伝送方式の構成例における信号伝送を説明する図である。
符号の説明
1 排他的論理和
2,3 差動信号出力回路
4,5 差動信号受信回路
6 排他的論理和
7 排他的論理和
8 2値(振幅)差動信号出力回路
9 2値差動信号受信回路
10,11,12,13 排他的論理和
14,15 2値(振幅)差動信号出力回路
16,17 2値差動信号受信回路
18,19,20 排他的論理和
21 スキュー制御回路
22 サンプリングクロック
23 D・FF回路
CK クロック信号
CD 内部信号
S,S0,S1 差動信号
D0,D1,D2 データ信号
VrefU,VrefC,VrefD 振幅しきい値レベル

Claims (6)

  1. 正負二つの差動信号によって論理データを伝送する信号伝送方式において、
    クロック信号とデータ信号とは、別の信号線ペアを用いてそれぞれ差動信号で伝送し、
    前記データ信号は正負二つの差動信号で伝送し、前記クロック信号は前記データ信号との排他的論理和の信号を差動信号で伝送する
    ことを特徴とする信号伝送方式。
  2. 正負二つの差動信号によって論理データを伝送する信号伝送方式において、
    クロック信号はデータ信号との排他的論理和の信号を生成し、前記生成した排他的論理和の信号と前記データ信号とを多重化し、2値の振幅をもつ差動信号で前記データ信号と前記クロック信号を1対の信号線ペアで伝送する
    ことを特徴とする信号伝送方式。
  3. 正負二つの差動信号によって論理データを伝送する信号伝送方式において、
    複数のデータ信号と単一のクロック信号をもち、前記各々のデータ信号と前記クロック信号との排他的論理和の信号をそれぞれ生成し、
    前記一のデータ信号と、当該一のデータ信号に対応して生成された排他的論理和の信号と、によって2値の振幅をもつ第1の差動信号を生成し、
    残りのデータ信号にそれぞれ対応して生成された排他的論理和の信号の二つずつの組み合わせにより各々2値の振幅をもつ第2の差動信号を生成し、
    前記第1の差動信号と前記第2の差動信号をそれぞれの信号線ペアで伝送する
    ことを特徴とする信号伝送方式。
  4. 請求項1、2または3において、
    データ信号のN個の信号毎に2個以上の0または1の連続したデータを付加することを特徴とする信号伝送方式。
  5. 請求項1乃至4のいずれか1つの請求項において、
    前記2値の振幅の各々を任意に設定できることを特徴とする信号伝送方式。
  6. 請求項1乃至5のいずれか1つの請求項において、
    前記差動信号の伝送における受信側に、再生したクロック信号に基づいてサンプリングクロック信号を出力するスキュー制御回路を設け、
    前記スキュー制御回路からのサンプリングクロック信号により前記データ信号の安定したポイントでサンプリングする
    ことを特徴とする信号伝送方式。
JP2008023068A 2008-02-01 2008-02-01 差動信号の伝送方式 Expired - Fee Related JP5043700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008023068A JP5043700B2 (ja) 2008-02-01 2008-02-01 差動信号の伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008023068A JP5043700B2 (ja) 2008-02-01 2008-02-01 差動信号の伝送方式

Publications (2)

Publication Number Publication Date
JP2009186502A true JP2009186502A (ja) 2009-08-20
JP5043700B2 JP5043700B2 (ja) 2012-10-10

Family

ID=41069845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008023068A Expired - Fee Related JP5043700B2 (ja) 2008-02-01 2008-02-01 差動信号の伝送方式

Country Status (1)

Country Link
JP (1) JP5043700B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012002961A (ja) * 2010-06-15 2012-01-05 Sharp Corp 液晶表示装置および電子情報機器
WO2012157722A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置
WO2014045502A1 (ja) * 2012-09-21 2014-03-27 パナソニック株式会社 伝送システム
US9264155B2 (en) 2013-07-31 2016-02-16 Korea University Research And Business Foundation Apparatus and system for tracking data speed automatically
KR101605619B1 (ko) * 2013-07-31 2016-03-22 고려대학교 산학협력단 자동 데이터 속도 추적을 위한 장치 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338115A (ja) * 1989-07-05 1991-02-19 Toshiba Corp データ送信装置
JPH11177638A (ja) * 1997-12-08 1999-07-02 Nippon Telegr & Teleph Corp <Ntt> マンチェスタ符号受信回路
WO2008111395A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation クロックレス伝送システムおよびクロックレス伝送方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338115A (ja) * 1989-07-05 1991-02-19 Toshiba Corp データ送信装置
JPH11177638A (ja) * 1997-12-08 1999-07-02 Nippon Telegr & Teleph Corp <Ntt> マンチェスタ符号受信回路
WO2008111395A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation クロックレス伝送システムおよびクロックレス伝送方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012002961A (ja) * 2010-06-15 2012-01-05 Sharp Corp 液晶表示装置および電子情報機器
WO2012157722A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置
US9633611B2 (en) 2011-05-18 2017-04-25 Sharp Kabushiki Kaisha Readiness signaling between master and slave controllers of a liquid crystal display
WO2014045502A1 (ja) * 2012-09-21 2014-03-27 パナソニック株式会社 伝送システム
CN104521228A (zh) * 2012-09-21 2015-04-15 松下知识产权经营株式会社 传输系统
JPWO2014045502A1 (ja) * 2012-09-21 2016-08-18 パナソニックIpマネジメント株式会社 伝送システム
US9648273B2 (en) 2012-09-21 2017-05-09 Panasonic Intellectual Property Management Co., Ltd. Transmission system for transmitting high-resolution video signal by performing multi-value transmission changing in amplitude direction
CN104521228B (zh) * 2012-09-21 2017-12-19 松下知识产权经营株式会社 发送装置、接收装置、传输系统以及传输方法
US9264155B2 (en) 2013-07-31 2016-02-16 Korea University Research And Business Foundation Apparatus and system for tracking data speed automatically
KR101605619B1 (ko) * 2013-07-31 2016-03-22 고려대학교 산학협력단 자동 데이터 속도 추적을 위한 장치 및 시스템

Also Published As

Publication number Publication date
JP5043700B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
US8559531B2 (en) Method and apparatus for serial communication using clock-embedded signals
TWI634535B (zh) 顯示裝置用資料傳送系統
JP4129050B2 (ja) 多重差動伝送システム
US20180196777A1 (en) Methods to send extra information in-band on inter-integrated circuit (i2c) bus
US7158593B2 (en) Combining a clock signal and a data signal
JP4877312B2 (ja) 情報処理装置、及び全二重伝送方法
JP5043700B2 (ja) 差動信号の伝送方式
JP2010147943A (ja) 情報処理装置、及び信号伝送方法
JP2011015071A (ja) 信号処理装置、情報処理装置、多値符号化方法、及びデータ伝送方法
JP2010272925A (ja) 情報処理装置、符号化方法、及びフレーム同期方法
WO2013157195A1 (ja) 多値信号伝送システム
JP4548526B2 (ja) 情報処理装置、信号処理方法、及び信号伝送方法
JP4683093B2 (ja) 情報処理装置、信号伝送方法、及び復号方法
JP2010068042A (ja) 情報処理装置、符号化方法、及び信号伝送方法
US20180219706A1 (en) Data transmission device for modulating amplitude of pam-4 signal using toggle serializer and method of operating the same
KR20120083548A (ko) 송신 장치, 수신 장치 및 송수신 시스템
JP2011103552A (ja) 情報処理装置、及び信号処理方法
Lee et al. 12-Gb/s over four balanced lines utilizing NRZ braid clock signaling with no data overhead and spread transition scheme for 8K UHD intra-panel interfaces
WO2012153843A1 (ja) 信号伝送方式及び送信装置
JP4569689B2 (ja) 情報処理装置、復号処理方法、及び信号伝送方法
US8207956B2 (en) Transmission signal generating method and related apparatus for a display device
JP2009077151A (ja) 差動信号の伝送方式
JP2011101308A (ja) 信号処理装置、信号伝送方法、及びデータ復元方法
JP2012023638A (ja) デジタル通信システムおよびそれに用いる受信装置
JP2004032635A (ja) 信号送信装置、信号伝送システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees